JP2006269839A - 半導体実装方法 - Google Patents

半導体実装方法 Download PDF

Info

Publication number
JP2006269839A
JP2006269839A JP2005087379A JP2005087379A JP2006269839A JP 2006269839 A JP2006269839 A JP 2006269839A JP 2005087379 A JP2005087379 A JP 2005087379A JP 2005087379 A JP2005087379 A JP 2005087379A JP 2006269839 A JP2006269839 A JP 2006269839A
Authority
JP
Japan
Prior art keywords
terminal portion
cylindrical body
solder
heat
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005087379A
Other languages
English (en)
Other versions
JP4596946B2 (ja
Inventor
Satoshi Horie
聡 堀江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005087379A priority Critical patent/JP4596946B2/ja
Publication of JP2006269839A publication Critical patent/JP2006269839A/ja
Application granted granted Critical
Publication of JP4596946B2 publication Critical patent/JP4596946B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10122Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/10125Reinforcing structures
    • H01L2224/10126Bump collar
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1356Disposition
    • H01L2224/13563Only on parts of the surface of the core, i.e. partial coating
    • H01L2224/13565Only outside the bonding interface of the bump connector

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】端子部のピッチが小さい場合の実装の信頼性の向上を目的とする。
【解決手段】第1の部材10の端子部3に熱収縮性樹脂による筒体12を形成し、筒体12の内側から端子部3にかけてハンダ13をメッキし、筒体12を熱収縮させ、第2の部材11の端子部5に押し付けて第1の部材10の端子部3と第2の部材11の端子部5とをハンダ付けする。
【選択図】図1

Description

本発明は、フリップチップ実装などの半導体実装方法に関するものである。
図6はフリップチップ実装の工程を示している。
図6(c)に示すように半導体チップ1を基板2に実装する場合には、先ず、図6(a)に示すように半導体チップ1の端子部3にハンダボール4を形成し、次に図6(b)に示すように基板2の端子部5に、前記半導体チップ1を裏返してセットし、この状態で加熱して常温に戻すことによって前記ハンダボール4が溶融し凝固して実装が完了する。
また、図8(a)に示すように基板2の表面に突起電極6を形成し、図8(b)に示すように突起電極6の先端にハンダなどの接続層7を形成し、図8(c)に示すように部品8を押し付けて加熱して両者を接続層7によって接合した技術も知られている。
特開2002−86361公報 特開2004−502293公報 特開2001−274277公報
ハンダボールによる半導体実装方法では、図7(a)(b)に示すように半導体チップ1の端子部3のピッチが小さくなった場合には、隣接するハンダボールの間隔が少なくなって、前記ハンダボール4を溶融し凝固させた場合には、ハンダブリッジによる実装不良(A)が発生する。
また、図8の実装方法においても狭隣接の場合には接合時に突起電極6からはみだした接続層7のブリッジによる実装不良が発生する。
本発明は半導体チップの端子部のピッチが小さくてもハンダブリッジの発生を無くして実装の信頼性の向上を実現できる半導体実装方法を提供することを目的とする。
本発明の請求項1記載の半導体実装方法は、端子部にバンプが形成された第1の部材を第2の部材の端子部へ実装するに際し、第1の部材の端子部に熱収縮性樹脂による筒体を形成し、前記筒体の内側から第1の部材の前記端子部にかけてハンダをメッキし、前記筒体を熱収縮させ、前記熱収縮によって筒体の端面から前記ハンダが盛り上がった状態で前記第2の部材の端子部に第1の部材を押し付けて前記ハンダの溶融温度以上に昇温した後に降温して前記ハンダを介して第1の部材の端子部と第2の部材の端子部とをハンダ付けすることを特徴とする。
本発明の請求項2記載の半導体実装方法は、請求項1において、前記筒体を、第1の部材の表面から第1の部材の端子部にかけて形成したことを特徴とする。
本発明の請求項3記載の半導体実装方法は、請求項1において、前記筒体を、第1の部材の表面から第1の部材の端子部にかけて形成し、さらに、第1の部材の端子部と第2の部材の端子部とを前記ハンダ付けした状態では、加熱溶融もしくは熱収縮した前記筒体によって第2の基板の端子部から第2の基板の表面にかけて封止することを特徴とする。
本発明の請求項4記載の半導体実装方法は、請求項1において、第1の部材の端子部ごとに分離して前記筒体を形成することを特徴とする。
本発明の請求項5記載の半導体実装方法は、請求項1において、第1の部材の端子部に形成した前記筒体を、隣接する端子部に形成した筒体とは少なくとも先端部が分離された形状に形成することを特徴とする。
本発明の請求項6記載の半導体チップは、端子部に熱収縮性樹脂による筒体が形成され、前記筒体の内側から前記端子部にかけてハンダをメッキしたことを特徴とする。
本発明の請求項7記載の基板は、端子部に熱収縮性樹脂による筒体が形成され、前記筒体の内側から前記端子部にかけてハンダをメッキしたことを特徴とする。
本発明の請求項8記載の構造体は、端子部にバンプが形成された第1の部材を第2の部材の端子部へ実装した構造体であって、熱収縮した熱収縮性樹脂によって形成された筒状で内部にハンダが入れられた筒体を前記第1の部材の端子部に設け、前記第1の部材の端子部と第2の部材の端子部とを前記筒体を介してハンダ付けしたことを特徴とする。
この構成によると、第1の部材の端子部に付けられたハンダは筒体によって周囲が覆われており、溶けたハンダの隣接した端子部への広がりが規制され、端子部のピッチが小さくてもハンダブリッジの発生を無くして実装の信頼性の向上を実現できる。
本発明の半導体実装方法を具体的な各実施の形態に基づいて説明する。
(実施の形態1)
図1は本発明の半導体実装方法による実装工程を示している。
ここでは、端子部にバンプが形成された第1の部材としての半導体チップ10を、第2の部材としての基板11の端子部5へ実装する場合を示している。
図1(a)に示した半導体チップ10は、端子部3に熱収縮性樹脂による筒体12(高さは4〜5μm程度)を形成し、さらに筒体12の内側から前記端子部3にかけてハンダメッキが施されて凹部がハンダ13で満たされている。
この半導体チップ10は図2の工程で加工されている。
図2(a)では、半導体チップ10の端子部5の上に熱収縮性樹脂14をスピンコート法などで塗布する。なお、ここでは端子部3は後工程(d)でのハンダメッキのために、TiまたはCuまたはNiなどのバリアメタルが予め成膜されている。
図2(b)では、塗布された熱収縮性樹脂14の上に感光性樹脂などでパターンマスク15を形成する。このパターンマスク15は前記端子部3の部分に対応して開口16が形成されている。
図2(c)では、ウエットエッチ、Oプラズマによるアッシングにより熱収縮性樹脂14の一部をエッチング除去する。
図2(d)では、図2(c)で形成された凹部17の内側と端子部3にかけてハンダ13をメッキする。
図2(e)では、ウエットエッチまたは機械的研磨などによってパターンマスク15と余剰ハンダを除去する。
図2(f)では、隣接する端子部3の間に対応して開口18が形成されたパターンマスク19を感光性樹脂などで形成する。
図2(g)では、ウエットエッチ、Oプラズマによるアッシングにより熱収縮性樹脂14の一部をエッチング除去した後に、パターンマスク19を除去する。パターンマスク19の除去の後は、必要に応じて機械的な研磨を施してもよい。
このようにして筒体12が作成された半導体チップ10を、図1(b)ではハンダ13が再結晶する温度にまで昇温して熱収縮性樹脂14が熱収縮するようにアニール処理を実行する。これによって、筒体12を形成していた熱収縮性樹脂14が熱収縮して縮径してその高さは15〜20μm程度に伸長し、ハンダ13は伸長した筒体12の端面上に盛り上がって露出する。
図1(c)では、半導体チップ10を反転させて前記基板11の端子部5に位置合わせした後に、半導体チップ10を加熱体20で加熱しながら基板11の側に押し付ける。
これによって、加熱体20の加熱で溶融温度以上に昇温した後に降温して前記ハンダ13を介して半導体チップ10の端子部3と基板11の端子部5とが図1(d)に示すようにハンダ付けされる。この図1(d)の状態ではハンダ13の外側は熱収縮以後の前記熱収縮性樹脂14の加熱溶融によってコーティングも併せて実現されている。
具体的には、熱収縮性樹脂14としてはテフロン系のPFA(収縮温度:300℃,収縮後耐用温度:260℃)を使用し、ハンダとして溶融温度が中温域(180℃〜260℃)のSn−5Sb系ハンダ(240℃)を使用した場合、図1(b)では収縮温度付近の300℃まで加熱してアニール処理し、図1(c)(d)では280℃〜300℃の温度で接合する。
なお、図1(b)のアニール処理で熱収縮性樹脂14を完全収縮させて処理する場合と、図1(b)のアニール処理では熱収縮性樹脂14を半収縮させ、図1(c)(d)の接合時に収縮を完了させる温度プロファイルであっても同様に実施できる。
このように熱収縮性樹脂14の収縮を積極的に利用してハンダ13の広がりを確実に制御することができるため、従来のハンダボールによる半導体実装方法ではハンダブリッジによる実装不良が発生していた端子部3のピッチが20μm、隣接した端子部3との隙間が5μmの狭隣接の場合にも、ハンダブリッジのない良好な接続状態が得られた。
さらに、従来のハンダボールによる半導体実装方法では、ハンダボールを溶融し凝固させた後に、アンダーフィルなどの処理で樹脂を充填するなどしてハンダ表面をコーティングする工程が必要であったが、この実施の形態では図1(d)の接合完了状態では、凝固したハンダ13の外側が収縮後の熱収縮性樹脂14によって封止されて露出しないため、従来のようなアンダーフィル処理工程を必要としない。
また、図1(a)では筒体12を、半導体チップ10の表面10aから端子部3にかけて形成したが、筒体12の全部を端子部3の範囲内に設けて実施することもできる。
(実施の形態2)
図3は本発明の半導体実装方法による実装工程を示している。
図1(b)アニール処理が完了した状態では筒体12の全部が端子部3の上に位置していたが、この(実施の形態2)では図3(b)に示したように半導体チップ10の表面10aから端子部3にかけて位置して筒体12が端子部3の外側を覆うように、例えばアニール処理時の温度プロファイルを設定することによって、図1(c)(d)と同様に図3(c)(d)を実施して図3(d)の接合完了状態において、基板11の表面10aにかけて溶融した熱収縮性樹脂14が達して端子部5の外側を含んで封止することができる。
(実施の形態3)
図4(a)(b)はそれぞれ図2(f)(g)の別の例を示している。
図2(f)(g)ではパターンマスク19を使用して半導体チップ10の表面10aにまで達するまで熱収縮性樹脂14をアッシングして端子部3ごとに筒体12を分離したが、これは図4(a)に示したように隣接する端子部3に形成した筒体とは少なくとも先端部が分離された溝21を形成することによっても、図1または図3に示した半導体実装方法を実現できる。
また、パターンマスク19を使用したアッシングによらずに、レーザー光によって熱収縮性樹脂14をアブレーション効果によって除去して図4(b)に示したように溝22を形成して、隣接する端子部3に形成した筒体とは少なくとも先端部が分離された形状に形成することによっても、図1または図3に示した半導体実装方法を実現できる。
(実施の形態4)
図5は本発明の半導体実装方法による別の実装工程を示している。
半導体チップ10を基板11に実装するに際して、図1では半導体チップ10の端子部3に筒体12を形成したが、図5では基板11の端子部5に熱収縮性樹脂14の筒体12を形成している点だけが異なっている。
図5(a)では、基板11の端子部5に熱収縮性樹脂による筒体12を形成し、筒体12の内側から前記端子部5にかけてハンダメッキが施されて凹部がハンダ13で満たされている。
図5(b)ではハンダ13が再結晶する温度にまで昇温したアニール処理を実行する。
図5(c)(d)では、半導体チップ10を前記基板11の端子部5に位置合わせした後に、加熱体20で加熱しながら基板11の側に押し付け、加熱体20の加熱で溶融温度以上に昇温して図1(d)と同じハンダ付け完了状態を得る。
なお、基板11の端子部5の表面11aから端子部5にかけて熱収縮性樹脂14の筒体12を形成して実施した場合であっても図3(d)と同じハンダ付け完了状態を得ることができる。
上記の各実施の形態では、アニール工程は筒体12を上側にして実行したが、筒体12を下側にして実行した場合であってもハンダ13の濡れ性が重力よりも大きいために溶けたハンダは落下しないので、姿勢は何れでも実施できる。
上記の各実施の形態では、第1,第2の部材の一方が半導体チップで他方が基板の場合を例に挙げて説明したが、両方が半導体チップまたは基板の場合であっても同様に実施できる。
本発明は各種電子機器の実装の高密度化を実現して、電気機器の小型化に寄与できる。
本発明の(実施の形態1)の半導体実装方法の工程図 同実施の形態の要部の工程図 本発明の(実施の形態2)の半導体実装方法の工程図 本発明の(実施の形態3)の半導体実装方法の要部の断面図 本発明の(実施の形態4)の半導体実装方法の工程図 従来のハンダボールを使用した実装方法の工程図 同従来例の実装方法で狭隣接の場合の工程図 別の従来例の半導体実装方法の工程図
符号の説明
3 半導体チップ10の端子部
5 基板の端子部
10 半導体チップ(第1の部材)
11 基板(第2の部材)
12 筒体
13 ハンダ
14 熱収縮性樹脂

Claims (8)

  1. 端子部にバンプが形成された第1の部材を第2の部材の端子部へ実装するに際し、
    第1の部材の端子部に熱収縮性樹脂による筒体を形成し、
    前記筒体の内側から第1の部材の前記端子部にかけてハンダをメッキし、
    前記筒体を熱収縮させ、
    前記熱収縮によって筒体の端面から前記ハンダが盛り上がった状態で前記第2の部材の端子部に第1の部材を押し付けて前記ハンダの溶融温度以上に昇温した後に降温して前記ハンダを介して第1の部材の端子部と第2の部材の端子部とをハンダ付けする
    半導体実装方法。
  2. 前記筒体を、第1の部材の表面から第1の部材の端子部にかけて形成した
    請求項1記載の半導体実装方法。
  3. 前記筒体を、第1の部材の表面から第1の部材の端子部にかけて形成し、さらに、第1の部材の端子部と第2の部材の端子部とを前記ハンダ付けした状態では、加熱溶融もしくは熱収縮した前記筒体によって第2の基板の端子部から第2の基板の表面にかけて封止する
    請求項1記載の半導体実装方法。
  4. 第1の部材の端子部ごとに分離して前記筒体を形成する
    請求項1記載の半導体実装方法。
  5. 第1の部材の端子部に形成した前記筒体を、隣接する端子部に形成した筒体とは少なくとも先端部が分離された形状に形成する
    請求項1記載の半導体実装方法。
  6. 端子部に熱収縮性樹脂による筒体が形成され、
    前記筒体の内側から前記端子部にかけてハンダをメッキした
    半導体チップ。
  7. 端子部に熱収縮性樹脂による筒体が形成され、
    前記筒体の内側から前記端子部にかけてハンダをメッキした
    基板。
  8. 端子部にバンプが形成された第1の部材を第2の部材の端子部へ実装した構造体であって、
    熱収縮した熱収縮性樹脂によって形成された筒状で内部にハンダが入れられた筒体を前記第1の部材の端子部に設け、
    前記第1の部材の端子部と第2の部材の端子部とを前記筒体を介してハンダ付けした
    構造体。
JP2005087379A 2005-03-25 2005-03-25 半導体実装方法 Expired - Fee Related JP4596946B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005087379A JP4596946B2 (ja) 2005-03-25 2005-03-25 半導体実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005087379A JP4596946B2 (ja) 2005-03-25 2005-03-25 半導体実装方法

Publications (2)

Publication Number Publication Date
JP2006269839A true JP2006269839A (ja) 2006-10-05
JP4596946B2 JP4596946B2 (ja) 2010-12-15

Family

ID=37205463

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005087379A Expired - Fee Related JP4596946B2 (ja) 2005-03-25 2005-03-25 半導体実装方法

Country Status (1)

Country Link
JP (1) JP4596946B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110063812A1 (en) * 2009-09-11 2011-03-17 Fujitsu Limited Electronic device, method of manufacturing electronic device, and electronic equipment
JP2011243744A (ja) * 2010-05-18 2011-12-01 Fujitsu Ltd 半導体装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187948A (ja) * 1988-01-22 1989-07-27 Nec Corp 半導体装置
JPH0228932A (ja) * 1988-07-19 1990-01-31 Fujitsu Ltd 半導体装置
JPH0494131A (ja) * 1990-08-10 1992-03-26 Fuji Xerox Co Ltd 半導体装置のバンプ構造体の形成方法
JPH05275485A (ja) * 1992-03-25 1993-10-22 Matsushita Electric Ind Co Ltd 突起電極とその製造法及びその突起電極を用いた実装体
JP2001196496A (ja) * 2000-01-13 2001-07-19 Shinko Electric Ind Co Ltd 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
JP2004296497A (ja) * 2003-03-25 2004-10-21 Seiko Epson Corp 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01187948A (ja) * 1988-01-22 1989-07-27 Nec Corp 半導体装置
JPH0228932A (ja) * 1988-07-19 1990-01-31 Fujitsu Ltd 半導体装置
JPH0494131A (ja) * 1990-08-10 1992-03-26 Fuji Xerox Co Ltd 半導体装置のバンプ構造体の形成方法
JPH05275485A (ja) * 1992-03-25 1993-10-22 Matsushita Electric Ind Co Ltd 突起電極とその製造法及びその突起電極を用いた実装体
JP2001196496A (ja) * 2000-01-13 2001-07-19 Shinko Electric Ind Co Ltd 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置
JP2004296497A (ja) * 2003-03-25 2004-10-21 Seiko Epson Corp 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110063812A1 (en) * 2009-09-11 2011-03-17 Fujitsu Limited Electronic device, method of manufacturing electronic device, and electronic equipment
CN102024780A (zh) * 2009-09-11 2011-04-20 富士通株式会社 电子器件、电子器件的制造方法以及电子设备
JP2011243744A (ja) * 2010-05-18 2011-12-01 Fujitsu Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP4596946B2 (ja) 2010-12-15

Similar Documents

Publication Publication Date Title
US7745258B2 (en) Manufacturing method of semiconductor device
JP6197319B2 (ja) 半導体素子の実装方法
JP2004160654A (ja) 半導体装置におけるフリップチップ方式の側面接合ボンディング方法及びこれを用いたmems素子のパッケージ並びにパッケージ方法
JP4686300B2 (ja) デバイス支持構造体及びこれの製造方法
KR101279234B1 (ko) 기판 상에 다층 범프를 형성하기 위한 방법 및 반도체 장치
JP4596946B2 (ja) 半導体実装方法
JP2006351935A (ja) 半導体チップ実装基板及びそれを用いた半導体装置
JP2007243106A (ja) 半導体パッケージ構造
JP2006344624A (ja) 電子部品の製造方法
JP4835406B2 (ja) 実装構造体とその製造方法および半導体装置とその製造方法
JP2007258448A (ja) 半導体装置
JP2004281634A (ja) 積層実装型半導体装置の製造方法
JP2008218552A (ja) 電子部品の実装基板および実装方法
JP2008192833A (ja) 半導体装置の製造方法
JP2007266381A (ja) 半導体装置の製造方法
JP2007059712A (ja) 実装方法
JP2005101165A (ja) フリップチップ実装構造及びその実装用基板及び製造方法
KR100499865B1 (ko) 초음파 솔더링을 이용한 전자 패키지 및 그 패키징 방법
JP2008244206A (ja) 半導体装置の製造方法
JP2006237057A (ja) 半導体装置の製造方法
JP2870506B2 (ja) バンプ付きワークの半田付け方法
JPH1079403A (ja) 半導体装置及びその製造方法
JPH0897325A (ja) ボール・グリッド・アレイパッケージにおける接続端子部構造及び接続端子部構造の形成方法
KR100273113B1 (ko) 반도체용리드프레임
JP2002033350A (ja) 半導体装置、配線基板、半導体装置の実装方法、及び半導体装置の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090929

A131 Notification of reasons for refusal

Effective date: 20091006

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100824

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Effective date: 20100921

Free format text: JAPANESE INTERMEDIATE CODE: A61

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees