JP2006269839A - 半導体実装方法 - Google Patents
半導体実装方法 Download PDFInfo
- Publication number
- JP2006269839A JP2006269839A JP2005087379A JP2005087379A JP2006269839A JP 2006269839 A JP2006269839 A JP 2006269839A JP 2005087379 A JP2005087379 A JP 2005087379A JP 2005087379 A JP2005087379 A JP 2005087379A JP 2006269839 A JP2006269839 A JP 2006269839A
- Authority
- JP
- Japan
- Prior art keywords
- terminal portion
- cylindrical body
- solder
- heat
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
- H01L2224/10122—Auxiliary members for bump connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
- H01L2224/10125—Reinforcing structures
- H01L2224/10126—Bump collar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/1354—Coating
- H01L2224/1356—Disposition
- H01L2224/13563—Only on parts of the surface of the core, i.e. partial coating
- H01L2224/13565—Only outside the bonding interface of the bump connector
Landscapes
- Wire Bonding (AREA)
Abstract
【解決手段】第1の部材10の端子部3に熱収縮性樹脂による筒体12を形成し、筒体12の内側から端子部3にかけてハンダ13をメッキし、筒体12を熱収縮させ、第2の部材11の端子部5に押し付けて第1の部材10の端子部3と第2の部材11の端子部5とをハンダ付けする。
【選択図】図1
Description
図6(c)に示すように半導体チップ1を基板2に実装する場合には、先ず、図6(a)に示すように半導体チップ1の端子部3にハンダボール4を形成し、次に図6(b)に示すように基板2の端子部5に、前記半導体チップ1を裏返してセットし、この状態で加熱して常温に戻すことによって前記ハンダボール4が溶融し凝固して実装が完了する。
本発明は半導体チップの端子部のピッチが小さくてもハンダブリッジの発生を無くして実装の信頼性の向上を実現できる半導体実装方法を提供することを目的とする。
本発明の請求項3記載の半導体実装方法は、請求項1において、前記筒体を、第1の部材の表面から第1の部材の端子部にかけて形成し、さらに、第1の部材の端子部と第2の部材の端子部とを前記ハンダ付けした状態では、加熱溶融もしくは熱収縮した前記筒体によって第2の基板の端子部から第2の基板の表面にかけて封止することを特徴とする。
本発明の請求項5記載の半導体実装方法は、請求項1において、第1の部材の端子部に形成した前記筒体を、隣接する端子部に形成した筒体とは少なくとも先端部が分離された形状に形成することを特徴とする。
本発明の請求項7記載の基板は、端子部に熱収縮性樹脂による筒体が形成され、前記筒体の内側から前記端子部にかけてハンダをメッキしたことを特徴とする。
(実施の形態1)
図1は本発明の半導体実装方法による実装工程を示している。
図1(a)に示した半導体チップ10は、端子部3に熱収縮性樹脂による筒体12(高さは4〜5μm程度)を形成し、さらに筒体12の内側から前記端子部3にかけてハンダメッキが施されて凹部がハンダ13で満たされている。
図2(a)では、半導体チップ10の端子部5の上に熱収縮性樹脂14をスピンコート法などで塗布する。なお、ここでは端子部3は後工程(d)でのハンダメッキのために、TiまたはCuまたはNiなどのバリアメタルが予め成膜されている。
図2(d)では、図2(c)で形成された凹部17の内側と端子部3にかけてハンダ13をメッキする。
図2(f)では、隣接する端子部3の間に対応して開口18が形成されたパターンマスク19を感光性樹脂などで形成する。
これによって、加熱体20の加熱で溶融温度以上に昇温した後に降温して前記ハンダ13を介して半導体チップ10の端子部3と基板11の端子部5とが図1(d)に示すようにハンダ付けされる。この図1(d)の状態ではハンダ13の外側は熱収縮以後の前記熱収縮性樹脂14の加熱溶融によってコーティングも併せて実現されている。
(実施の形態2)
図3は本発明の半導体実装方法による実装工程を示している。
図4(a)(b)はそれぞれ図2(f)(g)の別の例を示している。
図2(f)(g)ではパターンマスク19を使用して半導体チップ10の表面10aにまで達するまで熱収縮性樹脂14をアッシングして端子部3ごとに筒体12を分離したが、これは図4(a)に示したように隣接する端子部3に形成した筒体とは少なくとも先端部が分離された溝21を形成することによっても、図1または図3に示した半導体実装方法を実現できる。
図5は本発明の半導体実装方法による別の実装工程を示している。
半導体チップ10を基板11に実装するに際して、図1では半導体チップ10の端子部3に筒体12を形成したが、図5では基板11の端子部5に熱収縮性樹脂14の筒体12を形成している点だけが異なっている。
図5(c)(d)では、半導体チップ10を前記基板11の端子部5に位置合わせした後に、加熱体20で加熱しながら基板11の側に押し付け、加熱体20の加熱で溶融温度以上に昇温して図1(d)と同じハンダ付け完了状態を得る。
5 基板の端子部
10 半導体チップ(第1の部材)
11 基板(第2の部材)
12 筒体
13 ハンダ
14 熱収縮性樹脂
Claims (8)
- 端子部にバンプが形成された第1の部材を第2の部材の端子部へ実装するに際し、
第1の部材の端子部に熱収縮性樹脂による筒体を形成し、
前記筒体の内側から第1の部材の前記端子部にかけてハンダをメッキし、
前記筒体を熱収縮させ、
前記熱収縮によって筒体の端面から前記ハンダが盛り上がった状態で前記第2の部材の端子部に第1の部材を押し付けて前記ハンダの溶融温度以上に昇温した後に降温して前記ハンダを介して第1の部材の端子部と第2の部材の端子部とをハンダ付けする
半導体実装方法。 - 前記筒体を、第1の部材の表面から第1の部材の端子部にかけて形成した
請求項1記載の半導体実装方法。 - 前記筒体を、第1の部材の表面から第1の部材の端子部にかけて形成し、さらに、第1の部材の端子部と第2の部材の端子部とを前記ハンダ付けした状態では、加熱溶融もしくは熱収縮した前記筒体によって第2の基板の端子部から第2の基板の表面にかけて封止する
請求項1記載の半導体実装方法。 - 第1の部材の端子部ごとに分離して前記筒体を形成する
請求項1記載の半導体実装方法。 - 第1の部材の端子部に形成した前記筒体を、隣接する端子部に形成した筒体とは少なくとも先端部が分離された形状に形成する
請求項1記載の半導体実装方法。 - 端子部に熱収縮性樹脂による筒体が形成され、
前記筒体の内側から前記端子部にかけてハンダをメッキした
半導体チップ。 - 端子部に熱収縮性樹脂による筒体が形成され、
前記筒体の内側から前記端子部にかけてハンダをメッキした
基板。 - 端子部にバンプが形成された第1の部材を第2の部材の端子部へ実装した構造体であって、
熱収縮した熱収縮性樹脂によって形成された筒状で内部にハンダが入れられた筒体を前記第1の部材の端子部に設け、
前記第1の部材の端子部と第2の部材の端子部とを前記筒体を介してハンダ付けした
構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005087379A JP4596946B2 (ja) | 2005-03-25 | 2005-03-25 | 半導体実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005087379A JP4596946B2 (ja) | 2005-03-25 | 2005-03-25 | 半導体実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006269839A true JP2006269839A (ja) | 2006-10-05 |
JP4596946B2 JP4596946B2 (ja) | 2010-12-15 |
Family
ID=37205463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005087379A Expired - Fee Related JP4596946B2 (ja) | 2005-03-25 | 2005-03-25 | 半導体実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4596946B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110063812A1 (en) * | 2009-09-11 | 2011-03-17 | Fujitsu Limited | Electronic device, method of manufacturing electronic device, and electronic equipment |
JP2011243744A (ja) * | 2010-05-18 | 2011-12-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01187948A (ja) * | 1988-01-22 | 1989-07-27 | Nec Corp | 半導体装置 |
JPH0228932A (ja) * | 1988-07-19 | 1990-01-31 | Fujitsu Ltd | 半導体装置 |
JPH0494131A (ja) * | 1990-08-10 | 1992-03-26 | Fuji Xerox Co Ltd | 半導体装置のバンプ構造体の形成方法 |
JPH05275485A (ja) * | 1992-03-25 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 突起電極とその製造法及びその突起電極を用いた実装体 |
JP2001196496A (ja) * | 2000-01-13 | 2001-07-19 | Shinko Electric Ind Co Ltd | 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置 |
JP2004296497A (ja) * | 2003-03-25 | 2004-10-21 | Seiko Epson Corp | 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体装置の製造方法 |
-
2005
- 2005-03-25 JP JP2005087379A patent/JP4596946B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01187948A (ja) * | 1988-01-22 | 1989-07-27 | Nec Corp | 半導体装置 |
JPH0228932A (ja) * | 1988-07-19 | 1990-01-31 | Fujitsu Ltd | 半導体装置 |
JPH0494131A (ja) * | 1990-08-10 | 1992-03-26 | Fuji Xerox Co Ltd | 半導体装置のバンプ構造体の形成方法 |
JPH05275485A (ja) * | 1992-03-25 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 突起電極とその製造法及びその突起電極を用いた実装体 |
JP2001196496A (ja) * | 2000-01-13 | 2001-07-19 | Shinko Electric Ind Co Ltd | 多層配線基板、配線基板、多層配線基板の製造方法、配線基板の製造方法、及び半導体装置 |
JP2004296497A (ja) * | 2003-03-25 | 2004-10-21 | Seiko Epson Corp | 端子電極、半導体装置、半導体モジュール、電子機器、端子電極の製造方法および半導体装置の製造方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110063812A1 (en) * | 2009-09-11 | 2011-03-17 | Fujitsu Limited | Electronic device, method of manufacturing electronic device, and electronic equipment |
CN102024780A (zh) * | 2009-09-11 | 2011-04-20 | 富士通株式会社 | 电子器件、电子器件的制造方法以及电子设备 |
JP2011243744A (ja) * | 2010-05-18 | 2011-12-01 | Fujitsu Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4596946B2 (ja) | 2010-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7745258B2 (en) | Manufacturing method of semiconductor device | |
JP6197319B2 (ja) | 半導体素子の実装方法 | |
JP2004160654A (ja) | 半導体装置におけるフリップチップ方式の側面接合ボンディング方法及びこれを用いたmems素子のパッケージ並びにパッケージ方法 | |
JP4686300B2 (ja) | デバイス支持構造体及びこれの製造方法 | |
KR101279234B1 (ko) | 기판 상에 다층 범프를 형성하기 위한 방법 및 반도체 장치 | |
JP4596946B2 (ja) | 半導体実装方法 | |
JP2006351935A (ja) | 半導体チップ実装基板及びそれを用いた半導体装置 | |
JP2007243106A (ja) | 半導体パッケージ構造 | |
JP2006344624A (ja) | 電子部品の製造方法 | |
JP4835406B2 (ja) | 実装構造体とその製造方法および半導体装置とその製造方法 | |
JP2007258448A (ja) | 半導体装置 | |
JP2004281634A (ja) | 積層実装型半導体装置の製造方法 | |
JP2008218552A (ja) | 電子部品の実装基板および実装方法 | |
JP2008192833A (ja) | 半導体装置の製造方法 | |
JP2007266381A (ja) | 半導体装置の製造方法 | |
JP2007059712A (ja) | 実装方法 | |
JP2005101165A (ja) | フリップチップ実装構造及びその実装用基板及び製造方法 | |
KR100499865B1 (ko) | 초음파 솔더링을 이용한 전자 패키지 및 그 패키징 방법 | |
JP2008244206A (ja) | 半導体装置の製造方法 | |
JP2006237057A (ja) | 半導体装置の製造方法 | |
JP2870506B2 (ja) | バンプ付きワークの半田付け方法 | |
JPH1079403A (ja) | 半導体装置及びその製造方法 | |
JPH0897325A (ja) | ボール・グリッド・アレイパッケージにおける接続端子部構造及び接続端子部構造の形成方法 | |
KR100273113B1 (ko) | 반도체용리드프레임 | |
JP2002033350A (ja) | 半導体装置、配線基板、半導体装置の実装方法、及び半導体装置の実装構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071108 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090929 |
|
A131 | Notification of reasons for refusal |
Effective date: 20091006 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100824 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Effective date: 20100921 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |