KR100273113B1 - 반도체용리드프레임 - Google Patents

반도체용리드프레임 Download PDF

Info

Publication number
KR100273113B1
KR100273113B1 KR1019980008118A KR19980008118A KR100273113B1 KR 100273113 B1 KR100273113 B1 KR 100273113B1 KR 1019980008118 A KR1019980008118 A KR 1019980008118A KR 19980008118 A KR19980008118 A KR 19980008118A KR 100273113 B1 KR100273113 B1 KR 100273113B1
Authority
KR
South Korea
Prior art keywords
solder
lead frame
semiconductor
receiving groove
semiconductor chip
Prior art date
Application number
KR1019980008118A
Other languages
English (en)
Other versions
KR19990074492A (ko
Inventor
최연식
송종규
이원오
이근혁
박중언
Original Assignee
김충환
주식회사케이이씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김충환, 주식회사케이이씨 filed Critical 김충환
Priority to KR1019980008118A priority Critical patent/KR100273113B1/ko
Publication of KR19990074492A publication Critical patent/KR19990074492A/ko
Application granted granted Critical
Publication of KR100273113B1 publication Critical patent/KR100273113B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 반도체용 리드 프레임에 관한 것으로서, 리드 프레임의 상면에 반도체 소자를 접합시킬 때 땜납이 용융된 후 공기를 포획하지 않고 수용될 수 있는 땜납 수용홈이 형성되는 것을 특징으로 한다.
따라서, 본 발명에 의하면 기공의 생성률을 최소화시킴으로써 반도체 칩의 정상 동작에 따른 납땜층의 부분적 과열을 방지할 수 있을 뿐만 아니라, 납땜층의 열저항을 감소시킴은 물론 순방향 전압 특성이 개선되어 반도체 소자의 신뢰성을 향상시킬 수 있다.

Description

반도체용 리드 프레임{LEAD FRAME FOR SEMICONDUCTOR}
본 발명은 반도체용 리드 프레임에 관한 것으로서, 보다 상세하게는 리드 프레임 위에 반도체 소자를 접합시킬 경우 접합층 내부에 기공이 생성되지 않도록 견고하게 접합시킬 수 있는 반도체용 리드 프레임에 관한 것이다.
도 1a ∼ 도 1c 는 종래의 리드 프레임에 반도체 칩을 접합시키는 공정 과정을 개략적으로 나타낸 단면도이다.
도 1a 와 같은 접합 전의 상태를 보면, 종래의 리드 프레임(1)은 그 표면이 편평한 형태로 이루어져 있고, 여기에 반도체 칩(2)을 접합할 경우에는 접합재로써 주로 땜납(3)을 사용하고 있다.
도 1b 에서, 먼저 땜납(3)은 리드 프레임(1)의 표면에 용융되어 달라붙게 되며, 땜납(3)의 표면 장력에 의하여 리드 프레임(1)과 젖음각(θ1)을 이루며 존재하게 되지만, 이러한 젖음각(θ1)은 거의 0°에 가깝게 된다.
이 후, 도 1c 에서 나타낸 바와 같이, 반도체 칩(2)이 용융된 땜납(3) 위에 올라가게 되면, 이 용융 땜납(3)은 상기 칩(2)의 바닥면에 젖어 들어가며 접합을 이루게 된다. 이렇게 접합 공정이 이루어지는 동안에 각 각 땜납(3)과 반도체 칩(2) 사이에는 공기의 포획 공간이 형성된다.
최종적으로, 접합 공정이 완료되면 반도체 칩(2)과 땜납(3)의 접합부에는 상기 공기 포획 공간으로부터 다수의 기공(3a)이 생성된 상태로 남아있게 된다.
그러나, 이렇게 생성된 기공(3a)은 반도체 소자의 정상 작동 중에는 열점(Hot Spot)으로 작용하게 되므로, 땜납 접합층으로 전류가 흐를 때 발생되는 열은 기공(3a)이 존재하는 부분의 큰 열저항으로 인하여 다른 부분보다 온도가 급격하게 높아지게 되어 소자의 파괴를 유발시키는 문제점을 안고 있다.
따라서, 본 발명은 상술한 문제점을 해소하기 위하여 창작된 것으로서, 본 발명의 목적은 리드 프레임 위에 반도체 소자를 접합할 때 땜납 접합층 내부에 기공을 생성시키지 않게 함으로써 반도체 소자의 접합부가 과열되지 않도록 하는 반도체용 리드 프레임을 제공하는 데 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따라, 땜납에 의해 반도체 칩을 접합하기 위한 리드 프레임은, 납땜이 완료된 후 상기 리드 프레임의 접합영역과 상기 반도체 칩의 하부사이에 위치된 납땜 접합부에 포획되는 공기의 량을 최소화하기 위해 상기 리드 프레임의 상기 접합영역 내에 형성되며 상기 땜납의 용융시 젖음 각도를 크게 하기 위한 땜납 수용홈을 구비하는 것을 특징으로 한다.
도 1a ∼ 도 1c 는 종래의 리드 프레임에 반도체 칩을 접합시키는 공정 과정을 개략적으로 나타낸 단면도.
도 2 는 본 발명에 따른 반도체용 리드 프레임의 표면 구조를 개략적으로 나타낸 분리 사시도.
도 3a ∼ 도 3d 는 본 발명에 따른 반도체용 리드 프레임에 칩을 접합시키는 공정 과정을 개략적으로 나타낸 단면도.
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 리드 프레임, 12 : 땜납 수용홈,
20 : 반도체 칩, 30 : 땜납.
이하, 본 발명의 바람직한 실시예를 첨부된 도면에 의하여 더욱 상세히 설명한다.
도 2 는 본 발명에 따른 반도체용 리드 프레임의 표면 구조를 개략적으로 나타낸 분리 사시도이다.
상기 도면에서, 본 발명의 리드 프레임(10)은 그 상면에 접합 소재인 땜납(30)을 수용할 수 있는 땜납 수용홈(12)이 형성되고, 이는 대략 반도체 소자, 즉 반도체 칩(20)의 크기 정도로 형성된다.
이와 같은 구조로 이루어진 본 발명에 따른 반도체용 리드 프레임(10)은 도 3a ∼ 도 3d 에서 나타낸 공정 과정을 통하여 그 작용 관계를 살펴보면 다음과 같다.
도 3a 및 도 3b 에서, 리드 프레임(10)에 접합시킬 반도체 칩(20)을 준비한 후 접합 재료인 땜납(30)을 땜납 수용홈(12)에 채운다. 이 땜납(30)에 융점 이상의 열을 가하게 되면, 상기 수용홈(12) 내에 채워진 용융된 땜납(30)은 표면 장력에 의하여 반구형의 형상을 보다 확실히 유지하게 된다. 이 때, 용융된 땜납(30)은 젖음각(θ2)을 갖게되며, 이러한 본 실시예의 젖음각(θ2)은 종래의 젖음각(θ1)(도 1b 에 도시) 보다 매우 큰 값을 갖게 됨을 알 수 있다.
이 후, 도 3c 에서 나타낸 바와 같이, 용융 땜납(30) 위에 반도체 칩(20)을 접촉시키면, 상기 칩(20)의 저면 중심부와 땜납(30)의 반구형 상층부가 접촉됨과 동시에 젖음(Wetting)이 발생하여 용융 땜납(30)은 급속하게 칩(20)의 주변으로 연속적으로 퍼져나가게 된다. 따라서, 반도체 칩(20)과 땜납(30)의 반구와 접촉되는 각도에 따라 차례로 젖음이 일어나기 때문에 주변의 공기가 포획될 확률이 급격하게 낮아지게 된다.
결국, 도 3d 에서 나타낸 최종적인 접합 상태는 응고된 땜납(30) 내부에 종래와 같은 기공들을 포함하지 않게 되는 것이다. 그러므로 소자가 동작할 때에도 열저항으로 인한 파손을 유발시키지 않게 된다.
상술한 본 발명에 의하면, 기공의 생성률을 최소화시킴으로써 반도체 칩의 정상 동작에 따른 납땜층의 부분적 과열을 방지할 수 있을 뿐만 아니라, 납땜층의 열저항을 감소시킴은 물론 순방향 전압 특성이 개선되어 반도체 소자의 신뢰성을 향상시킬 수 있다.

Claims (1)

  1. 땜납에 의해 반도체 칩을 접합하기 위한 리드 프레임에 있어서, 납땜이 완료된 후 상기 리드 프레임의 접합영역과 상기 반도체 칩의 하부사이에 위치된 납땜 접합부에 포획되는 공기의 량을 최소화하기 위해 상기 리드 프레임의 상기 접합영역 내에 형성되며 상기 땜납의 용융시 젖음 각도를 크게 하기 위한 땜납 수용홈을 구비하는 것을 특징으로 하는 반도체용 리드 프레임.
KR1019980008118A 1998-03-11 1998-03-11 반도체용리드프레임 KR100273113B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980008118A KR100273113B1 (ko) 1998-03-11 1998-03-11 반도체용리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980008118A KR100273113B1 (ko) 1998-03-11 1998-03-11 반도체용리드프레임

Publications (2)

Publication Number Publication Date
KR19990074492A KR19990074492A (ko) 1999-10-05
KR100273113B1 true KR100273113B1 (ko) 2001-01-15

Family

ID=40749289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980008118A KR100273113B1 (ko) 1998-03-11 1998-03-11 반도체용리드프레임

Country Status (1)

Country Link
KR (1) KR100273113B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171131A (ja) * 1986-01-23 1987-07-28 Nec Corp 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62171131A (ja) * 1986-01-23 1987-07-28 Nec Corp 半導体装置

Also Published As

Publication number Publication date
KR19990074492A (ko) 1999-10-05

Similar Documents

Publication Publication Date Title
US6504723B1 (en) Electronic assembly having solder thermal interface between a die substrate and a heat spreader
JP4765853B2 (ja) 半導体装置の製造方法
JP2001298131A (ja) 効率のよい熱伝達のための内部構造を備えたチップ・パッケージ
JP2007281274A (ja) 半導体装置
JPH06326141A (ja) 半導体チップ接合用基材および半導体チップ接合用半田材および半導体チップ接合用半田材の製造方法
JP2006216736A (ja) 半導体装置およびその製造方法
JPH0823002A (ja) 半導体装置及びその製造方法
KR100273113B1 (ko) 반도체용리드프레임
US20040038452A1 (en) Connection between semiconductor unit and device carrier
JP2003068967A (ja) 半導体装置
JP2019133965A (ja) 半導体装置及びその製造方法
JP6877271B2 (ja) 光モジュールの製造方法
JP4596946B2 (ja) 半導体実装方法
JP2006278385A (ja) 電子部品及びその製造方法
JP2019016658A5 (ko)
JP2822496B2 (ja) プリント配線板へのリードピンの半田付け方法
JP3973068B2 (ja) 半田付け方法
JP3694108B2 (ja) 半田付け方法
JPH06140540A (ja) ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法
JPH07263469A (ja) 半導体装置
JPH05175251A (ja) 半導体装置
WO2017208941A1 (ja) 半導体装置及びその製造方法
JPH1092873A (ja) バンプ付きワークの半田付け方法
JPH07254631A (ja) 電子回路装置およびその製造方法
JPS6175532A (ja) 半導体素子のはんだ付方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040901

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee