CN102024780A - 电子器件、电子器件的制造方法以及电子设备 - Google Patents

电子器件、电子器件的制造方法以及电子设备 Download PDF

Info

Publication number
CN102024780A
CN102024780A CN2010102752955A CN201010275295A CN102024780A CN 102024780 A CN102024780 A CN 102024780A CN 2010102752955 A CN2010102752955 A CN 2010102752955A CN 201010275295 A CN201010275295 A CN 201010275295A CN 102024780 A CN102024780 A CN 102024780A
Authority
CN
China
Prior art keywords
circuit board
electrode
link
semiconductor packages
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102752955A
Other languages
English (en)
Inventor
中西辉
林信幸
森田将
米田泰博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN102024780A publication Critical patent/CN102024780A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2853—Electrical testing of internal connections or -isolation, e.g. latch-up or chip-to-lead connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81054—Composition of the atmosphere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10257—Hollow pieces of metal, e.g. used in connection between component and PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10265—Metallic coils or springs, e.g. as part of a connection element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明提供一种电子器件、电子器件的制造方法以及电子设备，该电子器件包括：电路板，其主表面上形成有第一电极；半导体器件，朝向电路板的主表面布置，所述半导体器件在其与所述主表面相对的表面上形成有第二电极；以及连接部件，在所述第一电极和所述第二电极之间电性连接。所述连接部件包括空心筒状部件和布置在所述空心筒状部件内的导电部件。

Description

电子器件、电子器件的制造方法以及电子设备
技术领域
这里讨论的实施例涉及包括半导体器件和电路板的电子器件、该电子器件的制造方法、以及包括该电子器件的电子设备。
背景技术
半导体器件和电路板之间一种可能的连接形式是倒装芯片连接。常规上，焊料凸块已广泛用于倒装芯片连接。在这种情况下，焊料凸块以排列在半导体器件的电极和电路板的电极之间的状态被熔化，然后被凝固，以通过焊接来电性连接半导体器件和电路板。此外，已经提出了通过热循环测试和弯曲测试来评估这种焊料连接部分的连接可靠性的方法。
作为连接半导体器件和电路板的方法，已知使用金(Au)凸块和焊料连接它们的方法，在使半导体器件和电路板互相分离的方向上扩展焊料接合的方法等。
此外，常规上还已知使用其中焊料材料浸渍在泡沫金属材料的表面或气孔中的焊料接合材料在不同部件之间连接的技术，及类似技术。
日本专利No.3868766
日本早期公开专利公布No.11-111776
日本早期公开专利公布No.2004-298962
“High Acceleration Test of Lead-free Solder”23rd Spring Lecture Meeting of Japan Institute of Electronics Packaging，March，2009，11C-08
在使用凸块的半导体器件与电路板之间的连接中，存在如下情况：由于互相连接的半导体器件和电路板的热胀冷缩而在半导体器件和电路板之间的连接部分产生应力，重复产生应力导致金属疲劳，这有时会引起连接部分破损。此外，当使用凸块连接半导体器件和电路板时，由于半导体器件和电路板每个均具有较小的电极间距，因此相邻凸块融合的可能性较高，从而导致短路(桥(bridge))。
发明内容
根据本发明的一个方案，提供一种电子器件，包括：电路板，其主表面上形成有第一电极；半导体器件，朝向电路板的主表面布置，所述半导体器件在其与所述主表面相对的表面上形成有第二电极；以及连接部件，包括空心筒状部件(hollow cylindrical member)和布置在所述空心筒状部件内的导电部件，并在所述第一电极和所述第二电极之间电性连接。
附图说明
图1是示出电子器件实例的示意图；
图2是示出连接部件实例的示意图；
图3A和图3B是示出电子器件的形成方法的实例的示意图；
图4A和图4B是示出电子器件分别在停工期间和工作期间的状态的实例的示意图；
图5A和图5B是示出电子器件的形成方法的另一实例的示意图；
图6A和图6B是示出电路板的实例的示意图；
图7A和图7B是示出半导体封装的实例的示意图；
图8A到图8D是示出根据第一实施例形成连接部件的过程(process)步骤的实例的示意图；
图9A到图9C是示出根据第一实施例连接所述连接部件的过程步骤的实例的示意图；
图10A和图10B是示出根据第一实施例安装半导体封装的过程步骤的实例的示意图；
图11A到图11E是示出根据第二实施例形成连接部件的过程步骤的实例的示意图；
图12A到图12C是示出根据第二实施例连接所述连接部件的过程步骤的实例的示意图；
图13A和图13B是示出根据第二实施例安装半导体封装的过程步骤的实例的示意图；
图14A和图14B是根据第三实施例的连接部件的解释图；
图15A和图15B是示出根据第三实施例安装半导体封装的过程步骤的实例的示意图；
图16A和图16B是根据第四实施例的连接部件的解释图；
图17A和图17B是示出根据第四实施例安装半导体封装的过程步骤的实例的示意图；
图18A到图18D是示出根据第五实施例形成连接部件的过程步骤的实例的示意图；
图19A和图19B是示出根据第五实施例安装半导体封装的过程步骤的实例的示意图；
图20A到图20F是示出根据第六实施例形成连接部件的过程步骤的实例的示意图；
图21A和图21B是示出根据第六实施例安装半导体封装的过程步骤的实例的示意图；
图22是示出包括冷却结构的电子器件的实例的示意图；
图23是示出包括冷却结构的电子器件的另一实例的示意图；
图24是示出电子设备的实例的示意图；
图25A和图25B是示出半导体封装的另一实例(另一实例1)的示意图；
图26A和图26B是示出半导体封装的又一实例(另一实例2)的示意图；
图27A和图27B是示出半导体封装的再一实例(另一实例3)的示意图；
图28A和图28B是示出样品的实例的示意图；
图29A和图29B是示出样品的形成方法的实例的示意图；
图30A和图30B是示出弯曲测试中使用的弯曲设备的构造的实例的示意图；以及
图31A和图31B是弯曲测试的实例的解释图。
具体实施方式
下面将参考附图解释本发明的实施例，其中相同的附图标记始终表示相同的元件。
图1示出电子器件的实例，图2示出连接部件的实例。图1示出的电子器件1包括电路板2和半导体器件3。电路板2和半导体器件3使用多个连接部件4互相连接。
电路板2具有形成在其主表面上的多个电极2a。尽管这里未示出，但电极2a与电路板2上设置的导电导线图案(如导线(trace)和导孔(via))电性连接。
半导体器件3布置在电路板2上方，并具有多个电极3a，电极3a设置在与形成有电极2a的电路板2的表面相对的表面上。尽管这里未示出，但每个电极3a与半导体器件3上设置的电路元件(晶体管、电阻、电容器等)电性连接。
例如包括半导体芯片的半导体封装能用于半导体器件3。作为半导体封装，能够使用通过利用倒装芯片连接或引线接合等将半导体芯片电性连接(安装)到诸如转接板(interposer)之类的电路板、并利用密封树脂将半导体芯片和电路板密封到封装内而制成的半导体封装。
半导体器件3不仅能应用到如上所述形成的半导体封装，还能应用到半导体芯片。更具体地，例如，转接板和半导体芯片分别用于图1中出现的电路板2以及图1中出现的半导体器件3，并且转接板和半导体芯片使用连接部件4互相连接。在这种情况下，能够得到包括使用连接部件4互相连接的转接板和半导体芯片的电子器件1(半导体器件)。
上述电路板2的电极2a和上述半导体器件3的电极3a预先形成在互相对应的各自位置。电路板2的电极2a和半导体器件3的电极3a使用连接部件4互相电性连接。
参考图2，每个连接部件4包括空心筒状部件4a和布置在空心筒状部件4a内的导电部件4b。
对于连接部件4的空心筒状部件4a，能够使用例如形成为网格状的细线(thin wire)4aa，如图2所示。每根细线4aa可由金属或树脂制成。对于空心筒状部件4a，还能使用形成为线圈的金属或树脂细线、形成为空心筒状形状的金属或树脂的板或薄片等等。
对于空心筒状部件4a，能够使用包含铜(Cu)、Cu合金、镍(Ni)、铁镍(Fe-Ni)合金、钯(Pd)、Pd合金、铂(Pt)以及Pt合金中的一种或不少于两种的金属。此外，例如，芳香族聚酰胺树脂也能用于空心筒状部件4a。
为了选择空心筒状部件4a的材料，要考虑布置在空心筒状部件4a内的导电部件4b的材料。
更具体地，如下文所述，当在电路板2上安装半导体器件3时，通过加热来熔化布置在空心筒状部件4a内的导电部件4b，然后使其凝固，从而电路板2和半导体器件3互相连接。作为空心筒状部件4a的材料，期望使用耐热材料，当如上所述加热导电部件4b使其熔化时，该耐热材料难于熔化或变质。
此外，作为空心筒状部件4a的材料，期望使用这样的材料，使得通过加热而融化的导电部件4b能润湿(wet)，以抑制电路板2和半导体器件3之间的连接失败。可选地，作为空心筒状部件4a的材料，期望使用经受表面处理以能够被熔化的导电部件4b润湿的材料。
尽管在图2示出的实例中，空心筒状部件4a在横截面上是圆形，但这不是限制性的，也能使用在横截面上具有椭圆形或多边形的空心筒状部件，以用于该空心筒状部件4a。此外，空心筒状部件4a不必要求具有封闭的横截面形状，而是在横截面上部分断开(partially broken)的形状能用作空心筒状部件4a。
对于布置在如上配置的空心筒状部件4a内的导电部件4b，使用如此材料：该材料具有预定导电性、能润湿空心筒状部件4a、此外还具有低于空心筒状部件4a的耐热温度的熔点。换句话说，导电部件4b能润湿、并且耐热温度不低于导电部件4b的熔点的材料用于空心筒状部件4a。
例如，金属能用于导电部件4b。用于导电部件4b的金属的实例包括焊料。例如，锡铅(Sn-Pb)焊料能优选用作用于导电部件4b的焊料。此外，作为用于导电部件4b的焊料，能使用锡银铜(Sn-Ag-Cu)焊料、锡铋(Sn-Bi)焊料等等。
导电部件4b至少形成在空心筒状部件4a的一个表面(外表面和内表面或外表面和内表面中的一个)和空心筒状部件4a的内部(内部空间(空心部分))。当导电部件4b形成在空心筒状部件4a内部时，即使在空心筒状部件4a内剩余空隙也无关紧要。
如上构造的、包括空心筒状部件4a和导电部件4b的连接部件4例如具有与电极2a和3a的平面大小可相比的平面大小(直径)S，以及基于安装后在电路板2和半导体器件3之间将要确保的距离而设定的高度T。
如上构造的连接部件4布置在电路板2的每个电极2a与半导体器件3的相关联的一个电极3a之间，连接部件4的导电部件4b被熔化然后凝固，由此连接部件4的一端连接到电极2a，另一端连接到相关联的电极3a。这使得能够得到图1所示的电子器件1，其中使用连接部件4将半导体器件3安装在电路板2上。即使在将半导体器件3安装在电路板2上之后，每个连接部件4仍保持空心筒状部件4a的形状或类似形状。
当将半导体器件3安装在电路板2上时，能够预先将连接部件4连接到半导体器件3的各个电极3a，再将已连接了连接部件4的半导体器件3放置在电路板2上方，然后熔化并凝固导电部件4b。
此外，能够预先在每个电极2a和每个电极3a中的至少一个上形成导电连接层(由诸如焊料之类的金属、焊膏、导电树脂等制成)，然后经由连接层将连接部件4连接到电极2a和3a。
通过上面描述的那样，经由连接部件4连接电子器件1的电路板2和半导体器件3，能够增加电路板2和半导体器件3之间的连接部分的使用寿命。此外，通过使用上述连接部件4，能够有效抑制在相邻的连接部分之间产生桥。下文中将给出这些方面的更详细的描述。
为此，首先，将给出使用焊料凸块代替上述连接部件4将半导体器件3安装在电路板2上的电子器件的描述，以用于比较。
图3A和图3B示出电子器件的形成方法的实例，其中图3A示出将半导体器件3安装在电路板2上之前、电路板2和半导体器件3的状态，图3B示出将半导体器件3安装在电路板2上之后、电路板2和半导体器件3的状态。
在图3A示出的实例中，每个焊料凸块110(图3A示出的是焊球，作为实例)连接到半导体器件3的相关联的一个电极3a上。
当将半导体器件3安装在电路板2上时，如图3A所示，焊膏111选择性地形成在电路板2的各个电极2a上，半导体器件3布置在电路板2上方。然后，将各自相互关联的焊料凸块110和焊膏111加热到其熔化温度，由此如图3B所示，焊料凸块110和焊膏111融合，电极2a和3a经由通过焊料凸块110和焊膏111互相融合而形成的各个连接部分120互相电性连接。此时，熔化并互相融合的每个焊料凸块110和相关联的焊膏111的表面张力与半导体器件3的重量的对应部分平衡，由此连接部分120形成为凸鼓(convex drum)形。
在如上所述使用焊料凸块110的电子器件100中，由于半导体器件3安装在电路板2上之后半导体器件3产生的热量，一些连接部分120有时会破损。
图4A和图4B是示出电子器件分别在停工(downtime)和工作期间的状态的实例的示意图，其中图4A示出电子器件100在停工期间的状态的实例，图4B示出电子器件100在工作期间的状态的实例。
在电子器件100工作期间，半导体器件3产生的热量部分释放到外部，部分传导到电子器件100(半导体器件3、电路板2以及它们之间的连接部分120)内部。
此时，如图4B所示，半导体器件3和电路板2都会热膨胀(在图4B中箭头指示的方向上)，但是半导体器件3和电路板2热膨胀的程度不同，取决于它们的形成材料之间的差异。半导体器件3和电路板2的各自热膨胀程度之间的差异导致在连接部分120中产生应力，能够使图4A中所示的均具有固定形状(凸鼓形)的连接部分120变形为图4B中所示的倾斜形状。
在图4A和图4B所示的连接部分120的情况下，每个连接部分120靠近电极2a和3a的部分120a具有细窄形状，因此应力容易集中在这些部分120a，有在其中产生裂缝120b的倾向。此外，部分120a靠近电极2a和3a，因此在一些情况下，金属间化合物形成在电极2a和3a的组分之间，或者发生电极2a和3a的组分扩散使得焊料的成分不稳定。因此，当电子器件100重复停止(图4A)和启动(图4B)时，由于金属疲劳，连接部分120有时会破损。这种破损能够由于半导体器件3的大小(size)增加而更容易产生，使得电极2a和3a的大小以及连接部分120的大小变得更细小，或者使得电极2a之间的间距(pitch)、电极3a之间的间距、以及连接部分120之间的间距变得更细小。
图5A和图5B示出电子器件的形成方法的另一实例，其中图5A示出将半导体器件3安装在电路板2上之前、电路板2和半导体器件3的状态，图5B示出将半导体器件3安装在电路板2上之后、电路板2和半导体器件3的状态。
在图5A所示的实例中，假设电极2a和电极3a的间距减小。同样在这种情况下，当经由连接到半导体器件3的焊料凸块110以及形成在电路板2上的焊膏111将半导体器件3安装在电路板2上时，每个连接部分120形成为具有中央隆起的凸鼓形，如上面提到的那样。然而，由于每个连接部分120都具有这样的凸鼓形，如果电极2a和电极3a在间距上减小了，则相邻的连接部分120会互相融合而形成桥120c，如图5B所示。
相反，在图1和图2中示出的使用连接部件4的电子器件1中，即使将半导体器件3安装在电路板2上之后，每个连接部件4也不会变为具有中央隆起的凸鼓形，而是保持半导体器件3安装在电路板2上之前它具有的空心筒状形状，或是与半导体器件3安装在电路板2上之前它具有的形状类似的形状。因此，连接部件4不具有在靠近每个电极2a和3a的位置处具有狭窄部分的形状，使得能够阻止由半导体器件3和电路板2各自的热膨胀程度之间的差异导致的应力集中在连接部分4靠近电极2a和3a的部分上。结果是，能够增加连接在半导体器件3和电路板2之间的电子器件1的连接部分的使用寿命。
此外，由于在半导体器件3安装在电路板2上之后，连接部件4不具有凸鼓形，因此能够有效抑制桥的发生。这使得能够应对上面提到的电极2a之间和电极3a之间在间距上的减小。
下文将更详细地描述使用上述连接部件的电子器件。现在，将给出以使用连接部件将作为半导体器件的半导体封装安装在电路板上的情况作为实例的描述。
首先，将给出第一实施例的描述。
在该实施例中，使用图6A和图6B示出的电路板以及图7A和图7B示出的半导体封装。
图6A和图6B示出电路板的实例，其中图6A是电路板的平面示意图，图6B是从图6A的线L1-L1观察的截面示意图。此外，图7A和图7B示出半导体封装的实例，其中图7A是半导体封装的平面示意图，图7B是从图7A的线L2-L2观察的截面示意图。
作为电路板，这里使用图6A所示的电路板20，其具有平坦方形表面，并具有预定数量的具有预定大小的电极21，以预定间距排列在表面上。例如，电路板20具有110mm2的平面大小，并具有直径为1mm、以1.27mm的间距排列在其表面上的420个电极21。
如图6B所示，电路板20包括绝缘层22和导电导线图案23，导电导线图案23包括形成在绝缘层22中的导线和在不同导线之间连接的导孔。电极21电性连接到在如上构造的电路板20内形成的导电导线图案23。电极21和导电导线图案23例如使用Cu形成。
如图7A所示，作为半导体封装，使用半导体封装30，其具有平坦方形表面，并具有预定数量的具有预定大小的电极31，以预定间距排列在表面上。例如，半导体封装30具有40mm2的平面大小，并具有直径为1mm、以1.27mm的间距排列在表面上、与电路板20的各个电极21相关联的420个电极31。
如图7B所示，半导体封装30包括转接板32和半导体芯片33，半导体芯片33经由诸如焊料之类的凸块33a倒装芯片连接到转接板32。在半导体芯片33内，形成有电路元件，例如晶体管、电阻和电容器。
转接板32包括绝缘层32a和导电导线图案32b，导电导线图案32b包括形成在绝缘层32a中的导线和在不同导线之间连接的导孔。半导体封装30的电极31经由导电导线图案32b电性连接到半导体芯片33。电极31和导电导线图案32b例如使用Cu形成。
在本实施例中，连接到转接板32的半导体芯片33利用密封树脂34密封。
在下面，为了方便起见，省略除电极21之外的电路板20的内部构造的说明、以及除电极31之外的半导体封装30的内部构造的说明。
接下来，将给出形成如上构造的、在电路板20和半导体封装30之间连接的连接部件的过程步骤的描述。
图8A到图8D示出根据第一实施例形成连接部件的过程步骤的实例。
首先，准备薄片状网41，其由细线41a形成的网格制成，如图8A所示。然后，如图8A所示，将薄片状网41缠绕在芯棒42上，使得它形成为空心筒状形状。之后，抽出芯棒42得到空心筒状(管状)网41(空心筒状部件)，如图8B所示。
在本实施例中，作为网41，能够使用由具有0.05mm直径的细线41a制成的200个网格的铜网。此外，芯棒42可具有0.5mm的直径。当使用如此配置的网41和芯棒42时，抽出芯棒42之后得到的图8B中的空心筒状网41具有例如约0.8mm到0.9mm的直径。
以上述方式形成空心筒状网41后，将作为导电部件的焊料43布置在网41内，如图8C所示。
为了在网41内布置焊料43，将含松脂的Sn-Pb(Sn 63％，Pb 37％)带状(string)焊料43加热到约250℃到300℃，同时使其与空心筒状网41接触。能使用例如设定在预定温度的烙铁或加热板来熔化焊料43。熔化的焊料43例如通过毛细作用湿扩散在网41的表面上，并且如图8C所示，填充空心筒状网41的内部。
而且，能够通过将空心筒状网41浸到含熔化的焊料43的容器(tank)中来将焊料43布置在网41内部。
此外，其内布置有焊料43的空心筒状网41能通过将薄片状网41缠绕在带状焊料(焊料43)上形成，或通过进一步加热并熔化如此形成的空心筒状网41的带状焊料而形成。
焊料43布置在空心筒状网41内之后，如图8D所示，基于半导体封装30安装在电路板20上之后、在电路板20和半导体封装30之间将要确保的距离(在电路板20和半导体封装30之间连接的每个连接部分的高度)将网41切成一定长度，例如对应于该距离(如1mm)的长度。这使得能够得到具有预定高度的多个连接部件40。
接下来，将给出根据第一实施例将连接部件40连接到半导体封装30的过程步骤的描述。
图9A到图9C示出根据第一实施例连接连接部件的过程步骤的实例，其中图9A示出排列连接部件的过程步骤，图9B示出加热连接部件的过程步骤，图9C示出连接部件连接到半导体封装之后的状态。
首先，将松香基助焊剂(未示出)涂覆到半导体封装30的电极31的表面。
然后，如图9A所示，掩模51具有多个开口(hole)51a，每个开口51a形成在与相关联的一个电极31的位置相同的位置处，在将开口51a分别与电极31对齐后，将掩模51布置在半导体封装30上。作为掩模51，能够使用例如由可伐(Kovar)制成的金属掩模，其具有1mm的厚度，并具有形成在相关联的一个电极31的位置处的直径为1.2mm的开口51a。
然后，如图9A所示，使连接部件40在排列在半导体封装30上的掩模51上掉落、摇动、滚动。因此，如图9B所示，连接部件40滚入到各个开口51a中，并以直立状态(以空心筒状网41直立的方向为导向)布置在各个电极31上。从该状态，在加热板上排列连接部件40，并将其加热到每个连接部件40的焊料43能熔化的温度，如250℃，由此熔化的焊料43和相关联的电极31互相连接。
最终，通过移除掩模51，能够得到连接部件40分别连接到相关联的电极31的半导体封装30，如图9C所示。
连接部件40不仅能通过上述使用掩模51的方法排列在电极31上，还能通过使用例如焊球安装装置的制造装置、并使得制造装置工作以将连接部件40而非焊球自动排列在电极31上的方法。
接下来，将给出根据第一实施例将半导体封装30安装在电路板20上的过程步骤的描述。
图10A和图10B是示出根据第一实施例安装半导体封装的过程步骤的实例的示意图，其中图10A示出将半导体封装安装在电路板上之前、电路板和半导体封装的状态，图10B示出将半导体封装安装在电路板上之后、电路板和半导体封装的状态。
连接部件40如上面描述的那样连接到半导体封装30之后，首先，如图10A所示，使半导体封装30进入到位于电路板20上方的位置，使得布置有连接部件40的一侧与电路板20相对，然后通过将连接部件40分别与电极21对齐来定位半导体封装30。
然后，在每个连接部件40的最前端与相关联的电极21邻接的状态下，使用使连接部件40周围的温度最高达到等于220℃的回流熔炉设备、在氮气气氛中加热以熔化每个连接部件40的焊料43。这使得能够得到如图10B所示的电子器件10A，其中半导体封装30的电极31和电路板20的电极21分别通过连接部件40互相连接。
在如上构造的电子器件10A中，半导体封装30和电路板20通过连接部件40互相连接，其中每个连接部件40具有布置在空心筒状网41内的焊料43。由于连接部件40如上配置，所以即使在电子器件10A工作期间，也能阻止由于半导体封装30和电路板20的热膨胀程度之间的差异产生的应力集中在连接部件40靠近电极21和31的部分上。结果是，能够增加在半导体封装30和电路板20之间连接的、电子器件10A的连接部分的使用寿命。
此外，通过使用如上配置的连接部件40，能够保持在半导体封装30和电路板20之间连接的连接部分的筒状形状，因此能够有效抑制在相邻连接部分之间产生桥。
尽管在以上描述中，使用Cu作为每个连接部件40的网41的材料以作示例，但网41的材料不限于此。例如，对于焊料43具有焊料润湿性的金属，如包括Cu、Cu合金、Ni、Fe-Ni合金、Pd、Pd合金、Pt和Pt合金中的一种、或者两种或更多种的组合的金属，可用作网41的材料。
此外，尽管在以上描述中，连接部件40通过图8A到图8D所示的流程形成以作示例，但连接部件40的形成方法不限于此。例如，可利用形成长的空心筒状网41、然后将网41切断成预定长度以将焊料43布置在每个单独的切断的网41内的方法。
此外，尽管在以上描述中，连接部件40使用网41形成以作示例，但这不是限制性的，也能利用通过卷起板部件而形成的空心筒状部件代替网41、并将焊料43布置在空心筒状部件内，从而形成连接部件。在这种情况下，卷起的板的一端和另一端不必互相接触，而是可互相分离。
此外，尽管在以上描述中，连接部件40直接连接到电路板20的电极21以作示例，但这不是限制性的，连接部件40也能通过如下方式连接到电极21：使用丝网印刷或类似方法在每个电极21上形成导电连接层(如焊膏)之后、使连接部件40邻接相关联的一个电极21。
接下来，将描述第二实施例。
首先，将给出根据第二实施例形成连接部件的过程步骤的描述。
图11A到图11E示出根据第二实施例形成连接部件的过程步骤的实例。
参考图11A和图11B，首先，如上面第一实施例所描述的，将薄片状网41缠绕在芯棒42上，使得它形成为空心筒状形。之后，抽出芯棒42得到空心筒状(管状)网41。
然后，如图11C所示，具有凸面的模具60以夹住(sandwiching)空心筒状网41的方式按压在空心筒状网41上，其中凸面具有预定曲率半径，在这种状态下，空心筒状网41(以图11C中的箭头指示的方向)圆周旋转。这使得能够得到其上形成有狭窄部分41b的空心筒状网41。在这样做时，能使用例如具有1.5mm的曲率半径R的不锈(SUS304)模具作为模具60。
狭窄部分41b的位置基于半导体封装30安装在电路板20上之后、在电路板20和半导体封装30之间将要确保的距离(在电路板20和半导体封装30之间连接的每个连接部分的高度)而设定。例如，每个狭窄部分41b如此形成，使得在其相对侧上的隆起部分41c之间的距离(如网41的两个相邻最隆起点之间的距离)等于与半导体封装30安装在电路板20上之后、在电路板20和半导体封装30之间将要确保的距离相对应的距离(如1mm)。
在形成如上形成的具有狭窄部分41b的空心筒状网41之后，如图11D所示，在其中布置作为导电部件的焊料43。焊料43的布置能以与上面描述的第一实施例相同的方式执行，即，例如，通过使含松脂的Sn-Pb(Sn 63％，Pb 37％)带状焊料43加热并熔化、同时使带状焊料43与空心筒状网41接触的方法，或者使空心筒状网41浸到含熔化的焊料43的容器中的方法。熔化的焊料43湿扩散在其中形成有狭窄部分41b的空心筒状网41的表面上，并填充空心筒状网41的内部。
应该注意，将薄片状网41缠绕在带状焊料(焊料43)周围以形成空心筒状形状，或进一步加热带状焊料使其熔化、然后凝固熔化的焊料之后，能使用模具60使焊料和网41变形以形成狭窄部分41b。
在焊料43布置在包括狭窄部分41b的空心筒状网41内之后，在每个隆起部分41c切穿具有焊料43布置在其内的网41，如图11E所示。例如，在形成狭窄部分41b，使得在一个狭窄部分41b的相对侧上的相邻隆起部分41c的最隆起点之间的距离等于半导体封装30安装在电路板20上之后、在电路板20和半导体封装30之间要确保的距离的情况下，在最隆起点处切穿网41。这使得能够得到多个所谓的凹鼓(concave drum)形连接部件40a，其中每个连接部件40a具有预定高度，并具有狭窄部分41b形成在其中央部分。
为了形成这样的连接部件40a，可利用如下方法：在形成具有狭窄部分41b形成在其中的、长的空心筒状网41之后，将空心筒状网41切断成预定长度，然后将焊料43布置在每个因此产生的单独的网41内。
接下来，将给出根据第二实施例将连接部件40a连接到半导体封装30的过程步骤的描述。
图12A到图12C是示出根据第二实施例连接连接部件的过程步骤的实例的示意图，其中图12A示出排列连接部件的过程步骤，图12B示出加热连接部件的过程步骤，图12C示出连接部件连接到半导体封装之后的状态。
首先，助焊剂(未示出)形成在半导体封装30的各个电极31的表面上。然后，如图12A所示，掩模51具有多个开口51a，每个开口51a形成在与相关联的一个电极31的位置相同的位置处，在将掩模51的开口51a分别与电极31对齐后，将掩模51布置在半导体封装30上。
然后，使用掩模51，将连接部件40a滚入到各个开口51a中，并以直立状态(以空心筒状网41直立的方向为导向)排列在各个电极31上，如图12B所示。从该状态，将连接部件40a加热到焊料43熔化的温度，由此熔化的焊料43和每个电极31互相连接。
最终，通过移除掩模51，能够得到连接部件40a分别连接到电极31的半导体封装30，如图12C所示。
接下来，将给出根据第二实施例将半导体封装30安装在电路板20上的过程步骤的描述。
图13A和图13B示出根据第二实施例安装半导体封装的过程步骤的实例，其中图13A示出将半导体封装30安装在电路板20上之前、电路板20和半导体封装30的状态，图13B示出将半导体封装30安装在电路板20上之后、电路板20和半导体封装30的状态。
连接部件40a如上面描述的那样连接到半导体封装30之后，首先，如图13A所示，使布置有连接部件40a的一侧与电路板20相对，然后通过将连接部件40a分别与电极21对齐来定位半导体封装30。应该注意电路板20的每个电极21可预先通过丝网印刷或类似方法涂覆有例如焊膏(未示出)。
然后，使每个连接部件40a的最前端与相关联的一个电极21邻接，并使用设定在预定温度的回流熔炉设备在氮气气氛中进行加热。结果是，能得到如图13B所示的电子器件10B，其中半导体封装30的电极31和电路板20的电极21分别通过连接部件40a互相连接。
在如上构造的电子器件10B中，半导体封装30和电路板20通过各个凹鼓形连接部件40a互相连接，其中每个连接部件40a具有形成在其中央部分的狭窄部分41b。因此，即使在电子器件10B工作期间，也能阻止由于半导体封装30和电路板20各自的热膨胀程度之间的差异产生的应力集中在连接部件40a靠近电极21和31的部分上。应力易于产生在焊料43的成分相对稳定的狭窄部分41b处。结果是，能够增加在半导体封装30和电路板20之间的连接部分的使用寿命。
此外，通过使用上述连接部件40a，连接半导体封装30和电路板20的每个连接部分都能保持具有狭窄中央部分的筒状形状。这使得能够有效抑制在相邻连接部分之间产生桥。
接下来，将描述第三实施例。
首先，将给出根据第三实施例的连接部件的描述。
图14A和图14B是根据第三实施例的连接部件的解释图，其中图14A示出空心筒状部件的实例，图14B示出使用图14A中的空心筒状部件的连接部件的实例。
在该实施例中，作为用于连接部件70的空心筒状部件，使用由细线71a盘旋形成的空心筒状(管状)线圈71(空心筒状部件)。
对于线圈71的细线71a，能够使用例如具有0.05mm直径的金属线。对于细盘旋线71a，能够使用对于焊料43具有润湿性的金属线，如使用Cu、Cu合金、Ni、Fe-Ni合金、Pd、Pd合金、Pt和Pt合金中的一种、或者两种或更多种的组合形成的金属线。具有0.8mm到1mm的直径、以及1mm高度的线圈能用作上述线圈71。
如图14B所示，通过将作为导电部件的焊料73布置在图14A所示的线圈71内而得到连接部件70。将焊料73布置在线圈71内能以与上面描述的第一实施例相同的方式执行，即，例如，通过使含松脂的Sn-Pb(Sn 63％，Pb 37％)带状焊料73加热并熔化、同时使带状焊料73与线圈71接触的方法，或者使线圈71浸到含熔化的焊料73的容器中的方法。熔化的焊料73湿扩散在线圈71的表面上，并填充线圈71的内部。
在第三实施例中，半导体封装30和电路板20使用因此得到的连接部件70互相连接。
图15A和图15B是示出根据第三实施例安装半导体封装的过程步骤的实例的示意图，其中图15A示出将半导体封装30安装在电路板20上之前、电路板20和半导体封装30的状态，图15B示出将半导体封装30安装在电路板20上之后、电路板20和半导体封装30的状态。
首先，连接部件70分别连接到半导体封装30的电极31。将连接部件70连接到电极31能以与上面描述的第一实施例(图9A到图9C)相同的方式执行。也就是说，仅需要通过使用具有多个开口51a的掩模51，每个开口51a形成在与相关联的一个电极31的位置相同的位置处，连接部件70就能滚入到各个开口51a以将连接部件70布置在各个电极31上，并且将连接部件70加热到焊料73能熔化的温度，由此将连接部件70分别连接到电极31。之后，移除掩模51。
连接部件70如上面描述的那样连接到半导体封装30之后，如图15A所示，使布置有连接部件70的半导体封装30的一侧与电路板20相对，然后通过将连接部件70分别与电极21对齐来定位半导体封装30。应该注意电路板20的每个电极21可预先通过丝网印刷或类似方法涂覆有例如焊膏(未示出)。
然后，使每个连接部件70的最前端与相关联的一个电极21邻接，并使用设定在预定温度的回流熔炉设备在氮气气氛中进行加热。结果是，能得到如图15B所示的电子器件10C，其中半导体封装30的电极31和电路板20的电极21分别通过连接部件70互相连接。
在如此得到的电子器件10C中，连接半导体封装30和电路板20的连接部分均能保持它的筒状形状，因此能够增加连接部分的使用寿命并有效抑制在相邻连接部分之间产生桥。
接下来，将描述第四实施例。
首先，将给出根据第四实施例的连接部件的描述。
图16A和图16B是根据第四实施例的连接部件的解释图，其中图16A示出空心筒状部件的实例，图16B示出使用图16A中的空心筒状部件的连接部件的实例。
在该实施例中，作为用于连接部件70a的空心筒状部件，使用由细线71a盘旋形成的、在其中央部分具有狭窄部分71b的线圈71，如图16A所示。如图16B所示，在中央部分具有狭窄部分71b的连接部件70a，能通过以与上面描述的第三实施例相同的方式、将焊料73布置在图16A所示的线圈71内而得到。
在第四实施例中，半导体封装30和电路板20使用如上得到的连接部件70a互相连接。
图17A和图17B是示出根据第四实施例安装半导体封装的过程步骤的实例的示意图，其中图17A示出将半导体封装30安装在电路板20上之前、电路板20和半导体封装30的状态，图17B示出将半导体封装30安装在电路板20上之后、电路板20和半导体封装30的状态。
首先，上面描述的连接部件70a连接到半导体封装30的各个电极31，与根据第三实施例的上述连接部件70类似。连接有连接部件70a的半导体封装30通过对齐来定位，使得其与电路板20相对，如图17A所示。
然后，使每个连接部件70a的最前端与相关联的一个电极21(可涂覆有例如焊膏(未示出))邻接，并在预定温度被加热。结果是，能得到如图17B所示的电子器件10D，其中半导体封装30的电极31和电路板20的电极21分别通过连接部件70a互相连接。
同样，在如此得到的电子器件10D中，连接半导体封装30和电路板20的每个连接部分能保持具有狭窄中央部分的筒状形状。这使得能够增加连接部分的使用寿命并有效抑制在相邻连接部分之间产生桥。
接下来，将描述第五实施例。
首先，将给出根据第五实施例形成连接部件的过程步骤的描述。
图18A到图18D是示出根据第五实施例形成连接部件的过程步骤的实例的示意图。
在第五实施例中，如图18A所示，准备由树脂制成的细线(纤维)的网格形成的空心筒状(管状)树脂网81(空心筒状部件)。例如，芳香族聚酰胺树脂能用于网81的细线材料。例如具有0.05mm厚度以及约1mm内径的网能用于空心筒状网81。
焊料83(带状焊料)插入到图18A示出的空心筒状树脂网81中作为导电部件，如图18B和图18C所示。
焊料83布置在网81内之后，基于半导体封装30安装在电路板20上之后、在电路板20和半导体封装30之间要确保的距离(在电路板20和半导体封装30之间连接的每个连接部分的高度)将含焊料83的网81切成某一长度(如1mm)。这使得能够得到具有预定高度的多个连接部件80。
尽管在示出的实例中，使用利用树脂制成的细线网格而形成的空心筒状网81以作示例，但这并非限制性的，形成为线圈形状(空心筒状形、具有狭窄中央部分的形状等)的、由树脂制成的细线也能用作空心筒状部件。
此外，尽管在示出的实例中，使用树脂制成的网81形成连接部件80以作示例，但也能用例如具有空心筒状形状的树脂模制物、或卷成空心筒状形状的柔性树脂薄片来代替网81作为筒状部件。此外，卷起的薄片的一端和另一端不必互相接触，而是它们可互相分离。
在第五实施例中，半导体封装30和电路板20使用各个上述连接部件80互相连接。
图19A和图19B是示出根据第五实施例安装半导体封装的过程步骤的实例的图，其中图19A示出将半导体封装30安装在电路板20上之前、电路板20和半导体封装30的状态，图19B示出将半导体封装30安装在电路板20上之后、电路板20和半导体封装30的状态。
首先，使连接部件80分别连接到半导体封装30的电极31。将连接部件80连接到电极31能以与上面描述的第一实施例(图9A到图9C)相同的方式执行。也就是说，仅需要通过使用具有多个开口51a的掩模51，每个开口51a形成在与相关联的一个电极31的位置相同的位置处，连接部件80就能滚入到各个开口51a以将连接部件80布置在各个电极31上，并且将连接部件80加热到焊料83熔化的温度，由此将连接部件80分别连接到电极31。之后，移除掩模51。
然后，连接有连接部件80的半导体封装30通过对齐来定位，使得其与电路板20相对，如图19A所示。然后，使每个连接部件80的最前端与相关联的一个电极21(可涂覆有例如焊膏(未示出))邻接，并加热至预定温度。结果是，能得到如图19B所示的电子器件10E，其中半导体封装30的电极31和电路板20的电极21分别通过连接部件80互相连接。
同样，在如此得到的电子器件10E中，半导体封装30和电路板20之间的每个连接部分都能保持筒状形状，由此能够增加连接部分的使用寿命并有效抑制在相邻连接部分之间产生桥。
接下来，将描述第六实施例。
首先，将给出根据第六实施例形成连接部件的过程步骤的描述。
图20A到图20F是示出根据第六实施例形成连接部件的过程步骤的实例的图。
在第六实施例中，首先，如图20A所示，准备树脂制成的薄片91a。作为薄片91a，例如能够使用由芳香族聚酰胺树脂(通过编织树脂细线(纤维)而形成)制成的纤维薄片。
然后，通过在薄片91a的表面上形成对于下文中提及的焊料93具有润湿性的经过表面处理的层91b，来准备设置有经过表面处理的层91b的薄片91a，即经过表面处理的薄片91，如图20B所示。作为经过表面处理的层91b，能够形成含金属的层，其中金属具有焊料润湿性，例如是含Cu、Cu合金、Ni、Fe-Ni合金、Pd、Pd合金、Pt和Pt合金中的一种、或两种或更多种的组合的金属。经过表面处理的层91b的厚度例如能设为0.01mm。这样的经过表面处理的层91b例如能利用化学镀法(electroless plating method)形成在薄片91a上。
接下来，如图20C所示，将经过表面处理的薄片91缠绕在芯棒92上，使得它形成为空心筒状形状(具有例如1mm的直径)。之后，抽出芯棒92从而得到缠绕成空心筒状(管状)形状的经过表面处理的薄片91(空心筒状部件)，如图20D所示。凭借在经过表面处理的层91b的表面上形成的塑性变形，即便从中抽出芯棒92之后，缠绕成空心筒状形状的经过表面处理的薄片91仍然保持空心筒状形状。此外，经过缠绕并抽出芯棒92之后的经过表面处理的薄片91的一端与另一端不必互相接触，而是它们可互相分离。
形成具有空心筒状形状的经过表面处理的薄片91后，作为导电部件的焊料93布置在其中，如图20E所示。焊料93的布置能以与上面描述的第一实施例相同的方式执行，即，例如，通过使含松脂的Sn-Pb(Sn 63％，Pb 37％)带状焊料93加热并熔化、同时使带状焊料93与经过表面处理的薄片91接触的方法，或者使经过表面处理的薄片91浸到含熔化的焊料93的容器中的方法。熔化的焊料93湿扩散在经过表面处理的层91b上，并填充如上缠绕的经过表面处理的薄片91的内部，其中经过表面处理的层91b形成在具有空心筒状形状、经过表面处理的薄片91的表面上。
焊料93布置在经过表面处理的薄片91内之后，如图20F所示，基于半导体封装30安装在电路板20上之后、在电路板20和半导体封装30之间要获得的距离(在电路板20和半导体封装30之间连接的每个连接部分的高度)将经过表面处理的薄片91切成一定长度(如1mm)。这使得能够得到具有预定高度的多个连接部件90。
在第六实施例中，半导体封装30和电路板20使用因此得到连接部件90互相连接。
图21A和图21B是示出根据第六实施例安装半导体封装的过程步骤的实例的图，其中图21A示出将半导体封装30安装在电路板20上之前、电路板20和半导体封装30的状态，图21B示出将半导体封装30安装在电路板20上之后、电路板20和半导体封装30的状态。
首先，连接部件90分别连接到半导体封装30的电极31。将连接部件90连接到电极31能以与上面描述的第一实施例(图9A到图9C)相同的方式执行。也就是说，仅需要通过使用具有多个开口51a的掩模51，每个开口51a形成在与相关联的一个电极31的位置相同的位置处，使连接部件90分别滚入到各个开口51a以将连接部件90布置在各个电极31上，并且将连接部件90加热到焊料93能熔化的温度，由此将连接部件90分别连接到电极31。之后，移除掩模51。
然后，连接有连接部件90的半导体封装30通过对齐来定位，使得其与电路板20相对，如图21A所示。然后，使每个连接部件90的最前端与相关联的一个电极21(可涂覆有例如焊膏(未示出))邻接，并加热至预定温度。结果是，能得到如图21B所示的电子器件10F，其中半导体封装30的电极31和电路板20的电极21分别通过连接部件90互相连接。
同样，在因此得到的电子器件10F中，半导体封装30和电路板20之间的每个连接部分都能保持筒状形状，因此能够增加连接部分的使用寿命并有效抑制在相邻连接部分之间产生桥。
尽管给出了关于电子器件10A到10F的以上描述，但每个电子器件10A到10F能进一步设置有冷却结构(散热器)。
图22示出包括冷却结构的电子器件的实例。
图22中示出的作为示例的电子器件10G具有冷却结构201，该冷却结构包括多个鳍(fin)201a，设置在使用上面第一实施例中描述的连接部件40连接到电路板20的半导体封装30上。冷却结构201能由具有极佳热导率的金属材料形成，例如铝(A1)或Cu，并经由具有预定热导率的导热膏(未示出)或粘合剂设置在半导体封装30上。半导体封装30和电路板20互相热连接。
通过设置这样的冷却结构201，半导体封装30中生成的热量(不必是所有生成的热量)传递到冷却结构201，并从中高效释放。结果是，能够有效抑制半导体封装30的温度过度升高以及电路板20和半导体封装30的变形(膨胀、收缩或翘曲)，从而使得电子器件10G能够稳定工作很长时间。
此外，图23示出包括冷却结构的电子器件的另一实例。
图23中示出的作为示例的电子器件10H具有冷却结构202，该冷却结构包括多个鳍202a，设置在使用上面第一实施例中描述的连接部件40连接到电路板20的半导体封装30上。冷却结构202能由具有极佳热导率的金属材料形成，例如Al或Cu，并例如经由具有预定热导率的导热膏(未示出)或粘合剂(未示出)设置在半导体封装30上。
冷却结构202设置有多个固定螺钉203分别延伸穿过的多个通孔202b。此外，在示出的实例中，电路板20也设置有固定螺钉203分别延伸穿过的通孔多个20b。每个固定螺钉203插入到通孔202b和20b中，并钉入位于电路板20的与半导体封装30相反的一侧上的螺钉接收板204。如此构造电子器件10H以使得冷却结构202利用固定螺钉203而被牢固地固定。
图23示出在电路板20和半导体封装30之间设置支座(stand-off)210以使二者之间的距离保持不变的情形。
同样，通过使用电子器件10H，能够有效抑制半导体封装30的温度过高以及电路板20和半导体封装30的变形(膨胀、收缩或翘曲)，从而使得电子器件10H能够稳定工作很长时间。
尽管在示出的实例中，使用上面第一实施例中描述的连接部件40将半导体封装30连接到电路板20以作示例，但这并非限制，也能将冷却结构201或202布置在使用第二实施例到第六实施例描述的连接部件40a、70、70a、80和90将半导体封装30连接到电路板20的电子器件中，与图22和图23示出的电子器件类似。
此外，上述电子器件10A到10F、以及其上设置有冷却结构201或202的电子器件(电子器件10G、10H等)能应用到各种电子设备(电子器件)。
图24是示出电子设备的实例的示意图。
图24示出笔记本电脑作为电子设备400以作示例，其是信息处理装置的一种。电子设备400内装有例如电子器件10A，其中半导体封装30安装在电路板20上(图示中省略连接部件40)。在图24中，图示省略了除电子器件10A之外的电子设备400的内部结构。
电子器件10B到10H可应用到电子设备400来代替图24中示出的电子器件10A。此外，尽管在图24示出的实例中，电子器件10A等应用到笔记本电脑，但电子器件10A等也可应用到各种电子设备，例如台式计算机、服务器计算机、半导体制造装置和半导体测试装置。
此外，下文中描述的、如图25A到图27B示出的那样构造的半导体封装能应用到上述电子器件10A到10H以代替上述半导体封装30。
图25A示出的半导体封装500A具有与图7A和图7B示出的半导体封装30类似的结构。更具体地，包括电极503b的半导体芯片503经由凸块503a倒装芯片连接到包括绝缘层502a、导电导线图案502b、以及电极501a和501b的转接板502。连接到转接板502的半导体芯片503用密封树脂504密封。
另一方面，图25B示出的半导体封装500B具有用连接部件600代替半导体封装500A的每个凸块503a的结构。作为连接部件600，能够使用上面描述的、包括筒状部件600a以及布置在筒状部件600a中的导电部件600b的连接部件。例如，作为连接部件600，能够使用上述任意连接部件40、40a、70、70a、80和90。在这种情况下，将连接部件40、40a、70、70a、80和90的平面大小(直径)设为与半导体芯片503的电极503b和转接板502的电极501b的平面大小相对应的大小。如图25B所示，当半导体芯片503和转接板502使用连接部件600互相连接时，能够阻止应力集中在连接部件600靠近电极503b和501b的部分，由此能够增加半导体芯片503和转接板502之间的连接部件的使用寿命。
对于上述电子器件10A到10H，不仅能够使用图25A示出的半导体封装500A，还能使用图25B示出的半导体封装500B。
此外，图26A示出的半导体封装510A的结构中，金属罩511覆盖经由凸块503a倒装芯片连接到转接板502的半导体芯片503。金属罩511通过导热部件512接合(热连接)到安装在转接板502上的半导体芯片503的上表面，导热部件512例如是具有预定热导率的导热膏或粘合剂。并且，金属罩511具有使用粘合材料513接合到转接板502的上表面的边缘。在电子器件10G和10H设置有冷却结构201或202的情况下，冷却结构201或202使用具有预定热导率的导热膏或粘合剂设置在金属罩511上。在这种情况下，半导体芯片503中生成的热量(不必是所有生成的热量)传递到例如导热部件512和金属罩511，然后传递到冷却结构201或202，以从中释放。
另一方面，图26B示出的半导体封装510B具有用连接部件600代替图26A示出的半导体封装510A的每个凸块503a的结构。例如，作为连接部件600，能够使用具有预定大小的任意连接部件40、40a、70、70a、80和90，该预定大小取决于电极503b和501b的大小。并且当使用图26B示出的金属罩511时，半导体芯片503和转接板502使用连接部件600互相连接，由此能够阻止应力集中在连接部件600靠近电极503b和501b的部分，以增加连接部件的使用寿命。此外，通过使用上述连接部件600连接半导体芯片503和转接板502，能够保持每个连接部分的形状以有效抑制在相邻连接部分之间产生桥。
对于上述电子器件10A到10H，能够使用图26A中的半导体封装510A或图26B中的半导体封装510B。
此外，图27A和图27B中示出的半导体封装520A和520B与图26A和图26B中示出的各个半导体封装510A和510B的区别分别在于，转接板502和半导体芯片503之间的连接部分用密封树脂521密封。通过设置这样的密封树脂521，能够进一步增强转接板502和半导体芯片503之间的连接强度。
对于上述电子器件10A到10H，也能够使用图27A中的半导体封装520A或图27B中的半导体封装520B。
在上面，已经描述了半导体封装30和电路板20之间使用连接部件40、40a、70、70a、80和90的连接，以及半导体芯片503和转接板502之间使用连接部件600的连接。接下来，将描述连接可靠性的评估方法的实例，以及利用该方法评估连接可靠性的结果的实例。
作为连接可靠性的评估方法，使用热循环测试，这是通过在预定温度范围内，重复升高和降低安装结构的温度来执行的，其中在安装结构中，诸如半导体封装或半导体芯片之类的半导体器件倒装芯片连接到诸如电路板或转接板之类的衬底。此外，也使用利用在安装结构上重复生成机械应力的弯曲测试来评估安装结构的连接可靠性的方法。这里，将给出利用弯曲测试评估连接可靠性的描述。
首先，将给出弯曲测试中使用的安装结构的实例(样品)的描述。
图28A和图28B是示出样品实例的图，其中图28A是样品的平面图，图28B是样品的侧视图。
图28A和图28B示出样品700，其中半导体封装720安装在电路板710上。作为电路板710和半导体封装720，不仅能够使用可作为产品出售的电路板和半导体封装，还能使用基于产品的各自设计而为测试目的生产的电路板和半导体封装。
这里，使用具有110mm2的平面大小的电路板710，以及具有40mm2的平面大小的半导体封装720以作示例。电路板710和半导体封装720分别具有电极711和721，排列在二者相对表面的互相对应的位置处。每个电极711和721都具有例如0.76mm的直径，并且总共520个电极以1.27mm的间距排列在电路板710和半导体封装720的各自相对的表面上。在互相相对的大量的电极711和721中，只有排列在电路板710和半导体封装720的四角处的电极711和721分别通过连接部件730连接。
两条引线712、以及排列在两条引线712的各端的端子713电性连接到排列在电路板710的各个四角处的相关联的一个电极711。另一方面，排列在半导体封装720的表面上、与电极721相对的两条引线722，以及排列在两条引线722的各端的端子723，通过导孔724以及电极725电性连接到排列在半导体封装720的各个四角处的相关联的一个电极721。
在电路板710的四角处的电极711以及半导体封装720的四角处的电极721之间连接的连接部件730例如能如此形成：将直径为0.05mm的、具有200个网格的铜网缠绕在具有0.3mm直径的金属线上，然后抽出金属线得到空心筒状网，并在空心筒状网内布置焊料。能够使用例如Sn-Pb焊料作为焊料。此外，将焊料布置在空心筒状网内能以与上面描述的第一实施例相同的方式执行。当使用这样的金属线或网时，在布置焊料之后得到的部件具有约0.6mm到0.7mm的直径。通过将因此得到的部件切割成例如2mm的长度，形成独立的连接部件730，通过使用连接部件730，形成半导体封装720安装在电路板710上的样品700。
图29A和图29B是示出样品的形成方法实例的图，其中图29A示出将半导体封装720安装在电路板710上之前样品的状态，图29B示出将半导体封装720安装在电路板710上之后样品的状态。
当将半导体封装720安装在电路板710上时，首先，连接部件730分别连接到半导体封装720的四角处的电极721。连接部件730的该连接例如能如下执行：
在半导体封装720的各个电极721的表面上形成助焊剂，掩模具有在半导体封装720的四角处的电极721的各个位置处形成的开口，在将开口与四角处的相关联的一个电极721对齐之后，将掩模布置在半导体封装720上。作为掩模，能够使用例如由可伐(Kovar)制成的金属掩模，其具有1mm到2mm的厚度。然后，连接部件730滚入掩模的开口，以直立状态(以空心筒状网直立的方向为导向)布置在半导体封装720的四角处的各个电极721上。从该状态，将连接部件730加热到焊料能熔化的温度，由此熔化的焊料和电极721互相连接。最终，移除用于滚入连接部件730的掩模，由此能够得到半导体封装720，其中连接部件730分别连接到半导体封装720的四角处的相关联的电极721。
另一方面，对于电路板710，在将掩模(例如具有0.15mm厚度的金属掩模)的开口与四角处的相关联的一个电极712对齐之后，将掩模布置在电路板710上，其中该掩模具有在电路板710的四角处的电极711的各个位置处形成的开口。然后，如图29A所示，焊膏714印刷在四角处的电极711上。作为焊膏714，例如能够使用Sn-Pb焊料。
如图29A所示，使连接有连接部件730的半导体封装720进入到位于如上所述印刷有焊膏714的电路板710上方的位置，使得半导体封装720的连接有连接部件730的一侧与电路板710相对，然后通过执行对齐来定位半导体封装720。然后，使连接部件730的最前端与电极711上的焊膏714接触，并使用使连接部件730周围的温度最高达到等于220℃的回流熔炉设备、在氮气气氛中加热，从而熔化连接部件730的焊料和焊膏714。这使得能够得到如图29B所示的样品700，其中电路板710的四角处的电极711以及半导体封装720的四角处的相关联的电极721分别通过连接部件730互相连接。
在因此得到的样品700上执行弯曲测试，从而评估电路板710和半导体封装720之间的连接部分的连接可靠性。这里，为了进行比较，在样品(比对样品)上执行弯曲测试以评估比对样品的连接可靠性，其中在该样品(比对样品)中，电路板710的四角处的电极711以及半导体封装720的四角处的相关联的电极721分别通过焊球形成的焊料凸块互相连接。
图30A和图30B是示出弯曲测试中使用的弯曲设备构造的实例的图，其中图30A是弯曲设备的主要元件的平面图，图30B是主要元件的侧视图。此外，图31A和图31B是弯曲测试实例的解释图，其中图31A示出弯曲测试的第一状态，图31B示出弯曲测试的第二状态。图30A和图30B以及图31A和图31B示出使用连接部件730的样品700以作示例。
如图30A和图30B以及图31A和图31B所示，弯曲测试中使用的弯曲设备800包括支架801、推动器802、控制器803、破损检测部804、以及显示部805。
支架801包括：一对支撑部分801a，以使得它们能单向支撑其上安装有半导体封装720的电路板710的相对的边缘710a的方式排列；以及固定部分801b，用于将电路板710的相对的边缘710a固定到支撑部分801a。其上安装有半导体封装720的电路板710以半导体封装720面向支架801的方式放置在支架801的支撑部分801a上，并通过固定部分801b固定到支撑部分801a。
如图30A和图30B以及图31A和图31B所示，推动器802的最前端配置为能够夹持(hold)放置在支架801上的电路板710的各个相对的边缘710b，其中相对的边缘710b以与相对的边缘710a互相相对的方向正交的方向相对。如图31A和图31B所示，推动器802配置为垂直地朝向和远离支架801运动，同时以其最前端夹持电路板710的相对的边缘710b。推动器802的垂直运动以预定幅度和预定频率执行。控制器803控制推动器802以预定幅度和预定频率执行垂直运动。弯曲设备800配置为，能预先在弯曲设备800中设定用于推动器802的垂直运动的条件(幅度和频率)。控制器803使推动器802根据设定条件垂直运动。
在使用弯曲设备800的弯曲测试中，首先，在弯曲测试开始之前推动器802夹持电路板710固定到支架801的位置设为参考位置。从该参考位置，推动器802朝向支架801推动预定量(图31A)，然后推动器802重新返回到原始参考位置(图31B)。从参考位置推动推动器802并再次返回原始参考位置的运动设为一个循环。在示出的实例中，在室温(约25℃)的温度环境下，以0.5Hz的频率执行推动器802从参考位置朝向支架801推动1.5mm，并重新返回原始参考位置的一个循环的运动。
当执行利用推动器802的上述弯曲测试时，在电路板710和半导体封装720之间的连接部分生成应力，并且最终，连接部分由于金属疲劳而破损。在连接电路板710和半导体封装720的连接部分处生成的应力易于在使用连接部件730或焊料凸块实现的四角处的连接部分中增大。这里，仅仅是对于容易产生此类大应力的四角处的连接部分，利用使用了连接部件730的样品700以及使用了焊料凸块的比对样品评估破损发生的倾向性(或难度)，即连接可靠性。
在弯曲测试期间，电路板710和半导体封装720之间的连接部分的破损能通过使电流流过四角处的每个连接部分、并监控由该电流引起的电压(电阻)变化来检测。能通过四端子方法，使用预先形成在电路板710和半导体封装720上的引线712和722、端子713和723、导孔724和电极725来执行每个连接部分的破损的检测。
例如，在图28A和图28B示出的使用连接部件730的样品700的情况下，首先，经由导孔724和电极725，使电流流过连接到相关联的电极711的两对引线712和端子713中的一对与连接到相关联的电极721的两对引线722和端子723中的一对之间。例如，使160mA的直流在端子713和723之间流动。然后，测量连接到电极711的两对引线712和端子713中的另一对与连接到电极721的两对引线722和端子723中的另一对之间的电压。同样，在使用焊料凸块的比对样品的情况下，与样品700的情况类似，使电流流动以测量电压。
监控被使得流过电路板710和半导体封装720之间的每个连接部分的电流，以及根据在连接部分测量的电压确定的电阻，由此基于电阻的值检测连接部分的破损。例如，将连接部分的电阻相对于电阻的初始监控值(初始值)增加1％时的时间点(推动器802的垂直运动的循环次数)判断为检测到连接部分的破损的时间点。
在弯曲测试期间，如图31A和图31B所示，通过使用图30A和图30B示出的弯曲设备800，在电路板710和半导体封装720的四角处的各个连接部分中的每个上执行这样的破损检测。这样做时，破损检测部804执行：控制流过连接部分的电流、测量电流的电压、基于电流和电压计算并监控随时间流逝时的电阻、以及基于电阻的值检测(确定)连接部分的破损。此外，由控制器803控制的推动器802的垂直运动的循环次数被提供给破损检测部804。破损检测部804得到的关于连接部分的破损检测信息(电流、电压、电阻等)与由控制器803控制的推动器802的垂直运动的循环次数相关联地显示在显示部805上。
在上述条件下，利用使用了焊料凸块的比对样品和使用了连接部件730的样品700，在电路板710和半导体封装720之间的连接部分上执行弯曲测试。结果是，在使用了焊料凸块的比对样品中，其连接部分的破损发生在第142次循环的时间。另一方面，在使用了连接部件730的样品700中，其连接部分的破损发生在第926次循环的时间。当连接部件730用于电路板710和半导体封装720之间的连接部分时，连接部分的疲劳寿命变得不少于焊料凸块用于连接部分时的6.5倍长。因此，通过使用连接部件730，能够增强电路板710和半导体封装720之间的连接部分的连接可靠性。
根据上面提到的弯曲测试，能用短于热循环测试的时间周期来更适当地评估在电路板710和半导体封装720之间连接的连接部分的连接可靠性。
用于弯曲测试的条件不限于上述实例。例如，能取决于电路板710、半导体封装720和连接部件730的材料而适当地设定推动器802运动的条件(幅度和频率)。
此外，在上述实例中，用于确定电路板710和半导体封装720之间的连接部分破损的标准设定为当连接部分的电阻从初始值增加1％时的时间点。能基于电路板710、半导体封装720以及连接部件730的材料，或者需求的连接可靠性的程度而适当地设定这样的用于确定连接部分破损的标准。
此外，在上述实例中，该情况用于示例，其中通过使用连接部件730或焊料凸块仅仅连接电路板710和半导体封装720的四角处的电极711和721来执行弯曲测试。除此之外，还能通过使用连接部件730等连接电路板710的所有电极711和半导体封装720的所有电极721来执行弯曲测试。在这种情况下，电路板710和半导体封装720更牢固地互相连接，因此尽管占用更长时间来检测任意连接部分的破损，但能够基于产品的实际形式或在接近产品的实际形式的条件下评估连接部分的连接可靠性。
通过上面提到的弯曲测试对连接可靠性进行的评估能类似地应用到对半导体芯片和转接板之间的连接部分的连接可靠性进行的评估。
根据公开的电子器件，能够抑制电路板和半导体器件之间的连接部分的破损，以及抑制在相邻连接部分之间产生桥。
这里列举的所有实例和条件性语言旨在以教育目的帮助读者理解本发明以及发明者为改进现有技术而提出的概念，并不限制于这些特别列举的实例和条件，说明书中这些实例的安排也不涉及显示发明的优势和劣势。尽管已经详细描述了本发明的实施例，但是应该理解，在不脱离发明的精神和范围下，可作出各种变换、替换和更改。

Claims (15)

1.一种电子器件，包括：
电路板，该电路板的主表面上形成有第一电极；
半导体器件，朝向所述电路板的所述主表面布置，所述半导体器件在其与所述主表面相对的表面上形成有第二电极；以及
连接部件，包括空心筒状部件和布置在所述空心筒状部件内的导电部件，并在所述第一电极和所述第二电极之间电性连接。
2.根据权利要求1所述的电子器件，其中所述空心筒状部件由细线形成。
3.根据权利要求2所述的电子器件，其中所述细线形成为网格形状。
4.根据权利要求2所述的电子器件，其中所述细线形成为线圈形状。
5.根据权利要求1所述的电子器件，其中所述空心筒状部件包含金属。
6.根据权利要求1所述的电子器件，其中所述空心筒状部件包含树脂。
7.根据权利要求6所述的电子器件，其中对于所述导电部件具有润湿性的经过表面处理的层形成在所述树脂上。
8.根据权利要求1所述的电子器件，其中所述空心筒状部件对于所述导电部件的熔点具有耐热性。
9.根据权利要求1所述的电子器件，其中所述空心筒状部件具有凹鼓形状。
10.根据权利要求1所述的电子器件，其中所述半导体器件包括转接板和安装在所述转接板上的半导体芯片。
11.根据权利要求1所述的电子器件，其中所述电路板是转接板，所述半导体器件是半导体芯片。
12.一种半导体器件的制造方法，包括如下步骤：
朝向电路板的主表面布置半导体器件，所述电路板的主表面上形成有第一电极，所述半导体器件在其与所述主表面相对的表面上形成有第二电极；以及
使用连接部件电性连接所述第一电极和所述第二电极，所述连接部件包括空心筒状部件和布置在所述空心筒状部件内的导电部件。
13.根据权利要求12所述的方法，其中将具有预先电性连接到所述第二电极的所述连接部件的所述半导体器件朝向所述电路板的主表面布置。
14.根据权利要求12所述的方法，其中将所述空心筒状部件形成为具有凹鼓形状。
15.电子设备，包括：
电路板，该电路板的主表面上形成有第一电极；
半导体器件，朝向所述电路板的所述主表面布置，所述半导体器件在其与所述主表面相对的表面上形成有第二电极；以及
连接部件，包括空心筒状部件和布置在所述空心筒状部件内的导电部件，用于在所述第一电极和所述第二电极之间电性连接。
CN2010102752955A 2009-09-11 2010-09-06 电子器件、电子器件的制造方法以及电子设备 Pending CN102024780A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009210022 2009-09-11
JP2009-210022 2009-09-11
JP2010-061787 2010-03-18
JP2010061787A JP2011082482A (ja) 2009-09-11 2010-03-18 電子装置、電子装置の製造方法及び電子機器

Publications (1)

Publication Number Publication Date
CN102024780A true CN102024780A (zh) 2011-04-20

Family

ID=43730354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102752955A Pending CN102024780A (zh) 2009-09-11 2010-09-06 电子器件、电子器件的制造方法以及电子设备

Country Status (3)

Country Link
US (1) US20110063812A1 (zh)
JP (1) JP2011082482A (zh)
CN (1) CN102024780A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183256A (ja) * 2013-03-21 2014-09-29 Denso Corp 接合体およびこれを用いた半導体装置、ならびにそれらの製造方法
DE102014105594A1 (de) * 2014-04-17 2015-10-22 Conti Temic Microelectronic Gmbh Elektronisches system
US9888584B2 (en) 2014-12-31 2018-02-06 Invensas Corporation Contact structures with porous networks for solder connections, and methods of fabricating same
JP7002263B2 (ja) 2017-09-25 2022-01-20 新光電気工業株式会社 配線基板装置
JP7338258B2 (ja) * 2019-06-19 2023-09-05 株式会社レゾナック 接合材評価方法、及び評価試験装置
US20240189815A1 (en) * 2022-12-07 2024-06-13 Analog Devices, Inc. Fluidic sensing assembly with flexible substrate

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269839A (ja) * 2005-03-25 2006-10-05 Matsushita Electric Ind Co Ltd 半導体実装方法
US7159313B2 (en) * 2000-11-30 2007-01-09 Intel Corporation Solderless electronics packaging and methods of manufacture
CN101385204A (zh) * 2006-02-17 2009-03-11 森蒂彼得系统有限公司 高性能的电连接器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3639978A (en) * 1969-11-03 1972-02-08 Atomic Energy Commission Method for making flexible electrical connections
JP4060919B2 (ja) * 1997-11-28 2008-03-12 富士通株式会社 電気的接続装置、接触子製造方法、及び半導体試験方法
US6264476B1 (en) * 1999-12-09 2001-07-24 High Connection Density, Inc. Wire segment based interposer for high frequency electrical connection
US6439894B1 (en) * 2001-01-31 2002-08-27 High Connection Density, Inc. Contact assembly for land grid array interposer or electrical connector
JP3770104B2 (ja) * 2001-05-10 2006-04-26 三菱電機株式会社 電子装置と接合部材
US6958616B1 (en) * 2003-11-07 2005-10-25 Xilinx, Inc. Hybrid interface apparatus for testing integrated circuits having both low-speed and high-speed input/output pins
US7700884B2 (en) * 2005-12-02 2010-04-20 Honeywell International Inc. Column grid array using compliant core
US7393214B2 (en) * 2006-02-17 2008-07-01 Centipede Systems, Inc. High performance electrical connector
US7833020B1 (en) * 2009-06-15 2010-11-16 Hon Hai Precision Ind. Co., Ltd. Electrical connector with low profile terminal

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7159313B2 (en) * 2000-11-30 2007-01-09 Intel Corporation Solderless electronics packaging and methods of manufacture
JP2006269839A (ja) * 2005-03-25 2006-10-05 Matsushita Electric Ind Co Ltd 半導体実装方法
CN101385204A (zh) * 2006-02-17 2009-03-11 森蒂彼得系统有限公司 高性能的电连接器

Also Published As

Publication number Publication date
US20110063812A1 (en) 2011-03-17
JP2011082482A (ja) 2011-04-21

Similar Documents

Publication Publication Date Title
CN102024780A (zh) 电子器件、电子器件的制造方法以及电子设备
US6336269B1 (en) Method of fabricating an interconnection element
CN101853826B (zh) 连接部件和印刷电路板单元
CN102738109B (zh) 引线框架及半导体装置
CN101930936B (zh) 半导体封装的制造方法及其基板的制造方法
US20150194409A1 (en) Stud bump and package structure thereof and method of manufacturing the same
KR20030071511A (ko) 반도체 장치 및 전자 장치의 제조 방법, 접속 조건의 산출방법
JP4814196B2 (ja) 回路基板
CN111822899A (zh) 焊料柱及其制造方法
US20080158842A1 (en) Stress and collapse resistant interconnect for mounting an integrated circuit package to a substrate
KR20110065806A (ko) 비솔더식 전자소자용 패키지를 구비한 인쇄회로기판 및 본딩방법
JP2018517302A (ja) クリップシフトを低減させつつ半導体ダイを取り付けるための導電性クリップを具備するリードフレーム
JP2004273401A (ja) 電極接続部材、それを用いた回路モジュールおよびその製造方法
JP2002009217A (ja) 樹脂封止型半導体装置
JP2008294390A (ja) モジュール構成
CN106465552B (zh) 电子控制模块和用于制造该电子控制模块的方法
US20070085220A1 (en) Re-enforced ball-grid array packages for semiconductor products
JP6074890B2 (ja) 導線付き回路基板及びその製造方法
KR102172787B1 (ko) 리플로우 솔더링 공정 시 납 전이가 방지되는 반도체 테스트용 버티컬 젠더 및 그 제조 방법
EP0631461A1 (en) Electronic circuit device
JP2007335652A (ja) 半導体装置、回路基板及びそれらの製造方法
JP2538657B2 (ja) ハイブリッドモジュ―ル
CN111682008A (zh) 用于制造包括固定到引线框架的裸片的集成设备的方法
CN114373740B (zh) 电磁屏蔽封装结构、电子器件模组及其制作方法
US11749590B2 (en) Wiring substrate device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20110420