JP2006209128A - 保護マスクを使用したホトマスクプラズマエッチング方法 - Google Patents

保護マスクを使用したホトマスクプラズマエッチング方法 Download PDF

Info

Publication number
JP2006209128A
JP2006209128A JP2006016897A JP2006016897A JP2006209128A JP 2006209128 A JP2006209128 A JP 2006209128A JP 2006016897 A JP2006016897 A JP 2006016897A JP 2006016897 A JP2006016897 A JP 2006016897A JP 2006209128 A JP2006209128 A JP 2006209128A
Authority
JP
Japan
Prior art keywords
layer
etching
chromium
patterned
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006016897A
Other languages
English (en)
Other versions
JP2006209128A5 (ja
Inventor
Madhavi Chandrachood
チャンドラチョード マドハヴィ
Ajay Kumar
クマール アジャイ
Wai-Fan Yau
ヤウ ワァイ−ファン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2006209128A publication Critical patent/JP2006209128A/ja
Publication of JP2006209128A5 publication Critical patent/JP2006209128A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80—Etching
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/34—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions
    • C03C17/36—Surface treatment of glass, not in the form of fibres or filaments, by coating with at least two coatings having different compositions at least one coating being a metal

Landscapes

  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Geochemistry & Mineralogy (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

【課題】 ホトマスク製造中にクロム層をエッチングする方法を提供する。
【解決手段】 クロムをエッチングしホトマスクを形成する方法が提供される。一実施形態において、クロムをエッチングする方法は、クロム層を有する膜スタックを処理チャンバー内に用意するステップと、膜スタック上でホトレジスト層をパターン化するステップと、パターン化されたホトレジスト層に適合保護層を堆積するステップと、その適合保護層をエッチングして、パターン化されたホトレジスト層を通してクロム層を露出させるステップと、クロム層をエッチングするステップとを備えている。本発明のクロムエッチング方法は、ホトマスクを製造するのに特に適している。
【選択図】 図２

Description

発明の背景
発明の分野
[0001]本発明の実施形態は、一般に、クロムをプラズマエッチングする方法に係り、より詳細には、ホトマスク製造中にクロム層をエッチングする方法に関する。
関連技術の説明
[0002]集積回路（ＩＣ）又はチップの製造においては、チップの異なる層を表わすパターンがチップデザイナーによって作成される。製造プロセス中に各チップ層のデザインを半導体基板に転写するためにこれらのパターンから一連の再使用可能なマスク又はホトマスクが作成される。マスクパターン作成システムは、高精度レーザ又は電子ビームを使用して、チップの各層のデザインを各マスクに像形成する。次いで、マスクは、写真のネガとほぼ同様に使用されて、各層の回路パターンを半導体基板に転写する。これらの層は、一連のプロセスを使用して作り上げられて、各完成チップを構成する小さなトランジスタ及び電気回路へ変換される。従って、マスクに欠陥があると、チップに転写されて、性能に潜在的に悪影響を及ぼすことがある。充分過酷な欠陥は、マスクを完全に無用なものにし得る。通常、１組の１５−３０個のマスクを使用してチップが構成され、これらを繰り返し使用することができる。
[0003]マスクは、通常、ガラス又は石英基板で、その片面にクロム層を有している。クロム層は、反射防止コーティング及び感光性レジストで覆われる。パターン化プロセス中に、レジストの部分を紫外光線に露出して、その露出した部分が現像溶液中で溶解し得るようにすることにより、マスクに回路デザインが書き込まれる。次いで、レジストの可溶性部分を除去して、パターンが作成される。このパターンは、露出した基底のクロムをエッチングするのを許容する。エッチングプロセスは、レジストが除去された場所、即ち露出したクロムが除去される場所において、クロム及び反射防止層をマスクから除去する。
[0004]パターンとして使用される別のマスクは、石英の位相シフトマスクとして知られている。石英の位相シフトマスクは、上述したマスクと同様であるが、パターン化されたクロム層を通して露出される石英領域の交互の隣接エリアを、製造中に基板に回路パターンを転写するのに使用される光の波長の半分にほぼ等しい深さまでエッチングする。石英エッチングの後にクロム層が除去される。従って、光が石英の位相シフトマスクを通過して、基板に配置されたレジストを露出することが示されるときには、マスクの１つの開口を経てレジストに当たる光は、それに直接隣接する開口を通過する光に対して１８０度位相がずれる。それ故、マスクの開口の縁で散乱され得る光は、その隣接開口の縁で散乱する１８０度位相ずれした光によって打ち消され、レジストの所定の領域に、より緊密な光の分布を生じさせる。より緊密な光の分布は、小さなクリティカル寸法をもつ特徴部の書き込みを容易にする。同様に、クロムなしのエッチングリソグラフィーに使用されるマスクも、２つのマスクの石英部分を通過する光の位相シフトを使用してレジストを順次像形成し、これにより、レジストパターンを現像するのに使用される光の分布を改善する。また、マスクを通る光の位相シフトは、モリブデン（Ｍｂ）をドープした窒化シリコン（ＳｉＮ）のパターン化された層を使用して実現することもでき、これは、マスクのパターン化された部分を通過する像形成光を、パターン化された層の開口を通して露出された石英基板を通過する光に対して１８０度位相ずれさせる。
[0005]乾式エッチング、反応性イオンエッチング又はプラズマエッチングとして知られている１つのエッチングプロセスでは、プラズマを使用して化学反応を促進すると共に、マスクのパターン化されたクロムエリアをエッチングする。望ましからぬことに、従来のクロムエッチングプロセスは、クロム層をパターン化するのに使用されるホトレジスト材料に攻撃するために、エッチングバイアスをしばしば示す。クロムエッチング中にレジストが攻撃されるので、パターン化されたレジストのクリティカル寸法がクロム層に正確に転写されない。従って、従来のクロムエッチングプロセスは、クリティカル寸法が約５μｍ未満のマスクとして受け容れられる結果を生じないことがある。これは、マスクのエッチングされた特徴部を非均一なものにし、対応的に、マスクを使用して小さなクリティカル寸法をもつデバイスの特徴部を形成する能力を低減させることになる。
[0006]マスクのクリティカル寸法は縮小を続けているので、エッチングの均一性の重要性が高くなっている。従って、高いエッチング均一性をもつクロムエッチングプロセスが強く望まれる。
[0007]そこで、改良されたクロムエッチングプロセスが要望される。
発明の概要
本発明は、一般に、クロムをエッチングする方法を提供する。一実施形態において、クロムをエッチングする方法は、クロム層及びパターン化されたホトレジスト層を有する膜スタックを処理チャンバー内に用意するステップと、パターン化されたホトレジスト層に適合保護層を堆積するステップと、その適合保護層をエッチングして、パターン化されたホトレジスト層を通してクロム層を露出させるステップと、クロム層をエッチングするステップとを備えている。
[0008]本発明は、更に、ホトマスクを形成する方法を提供する。一実施形態において、ホトマスクを形成する方法は、少なくともクロム層を含むホトマスク層の上でマスク層をパターン化するステップと、ホトマスク層に適合保護層を堆積するステップと、保護層が配置されたマスク層を通してクロム層をエッチングして、基底層を露出させるステップと、マスク層及び保護層を除去するステップとを備えている。
[0009]本発明の上述した特徴を詳細に理解できるように、前記で簡単に要約した本発明を、添付図面に幾つか示された実施形態を参照して、より詳細に説明する。しかしながら、添付図面は、本発明の典型的な実施形態を示すに過ぎず、それ故、本発明の範囲を何ら限定するものではなく、本発明は、他の等しく有効な実施形態も受け入れられることに注意されたい。
[0016]理解を容易にするために、図面間で共通である同一素子を示すのに、できる限り、同じ参照番号を使用する。
詳細な説明
[0017]図１は、本発明の石英エッチング方法を実施できるエッチング処理チャンバー１００の一実施形態を示す概略図である。ここに開示する教示に使用するように適応できる適当なリアクタは、例えば、デカップルドプラズマソース（ＤＰＳ（登録商標））IIリアクタ、又はテトラＩ及びテトラIIホトマスクエッチングシステムを含み、これらは全てカリフォルニア州サンタクララのアプライドマテリアルズ社から入手できる。また、エッチング処理チャンバー１００は、例えば、これもアプライドマテリアルズ社から入手できるＣｅｎｔｕｒａ（登録商標）集積半導体ウェハ処理システムのように、図６に示す処理システム１７０の処理モジュールとして使用されてもよい。また、処理システムは、アッシングに適した第１チャンバー１７２、及びポリマー堆積に適した第２チャンバー１７４も含むことができる。適当なアッシング及び堆積チャンバーは、例えば、これもアプライドマテリアルズ社から入手できるＡＸＩＯＭ ＨＴ（登録商標）及びテトラII処理チャンバーを含む。ここに示す処理チャンバー１００の特定の実施形態は、例示の目的で設けられたもので、本発明の範囲を限定するのに使用するものではない。
[0018]図１に戻ると、処理チャンバー１００は、一般に、基板ペデスタル１２４を有する処理チャンバー本体１０２と、コントローラ１４６とを備えている。チャンバー本体１０２は、実質的に平坦な誘電体の天井１０８を支持する導電性の壁１０４を有する。処理チャンバー１００の他の実施形態は、他の形式の天井、例えば、ドーム状の天井を有してもよい。アンテナ１１０が天井１０８の上に配置される。アンテナ１１０は、選択的に制御できる１つ以上の誘導性コイル素子を備えている（図１には、２つの同軸的な素子１１０ａ及び１１０ｂが示されている）。アンテナ１１０は、第１マッチングネットワーク１１４を経てプラズマ電源１１２に結合される。プラズマ電源１１２は、通常、約５０ｋＨｚから約１３．５６ＭＨｚの範囲の同調可能な周波数において約３０００ワット（Ｗ）まで発生することができる。一実施形態では、プラズマ電源１１２は、約１３．５６ＭＨｚの周波数において約１００から約６００Ｗの誘導性結合ＲＦ電力を供給する。
[0019]基板ペデスタル（カソード）１２４は、第２マッチングネットワーク１４２を経てバイアス電源１４０に結合される。バイアス電源１４０は、約１から約１０ｋＨｚの範囲の同調可能なパルス周波数において約０から約６００Ｗを供給する。バイアス電源１４０は、パルスＲＦ電源出力を発生する。或いは又、バイアス電源１４０は、パルスＤＣ電力出力を発生することもできる。また、電源１４０は、一定ＤＣ及び／又はＲＦ電力出力も供給できることが意図される。
[0020]一実施形態では、バイアス電源１４０は、約１０から約９５％のデューティサイクルで約１から約１０ｋＨｚの周波数において約６００ワット未満のＲＦ電力を供給するように構成される。別の実施形態では、バイアス電源１４０は、約８０から約９５％のデューティサイクルで約２から約５ｋＨｚの周波数において約２０から約１５０ワットのＲＦ電力を供給するように構成される。
[0021]ＤＰＳ（登録商標）リアクタとして構成された一実施形態では、基板支持ペデスタル１２４は、静電チャック１６０を備えている。この静電チャック１６０は、少なくとも１つのクランプ電極１３２を備え、チャック電源１６６により制御される。別の実施形態では、基板ペデスタル１２４は、サセプタクランプリング、真空チャック、機械的チャック等の基板保持メカニズムを備えてもよい。
[0022]プロセスチャンバー本体１０２の内部にプロセスガス及び／又は他のガスを供給するためにガスパネル１２０が処理チャンバー１００に結合される。図１に示す実施形態では、ガスパネル１２０は、チャンバー本体１０２の側壁１０４のチャンネル１１８に形成された１つ以上の入口１１６に結合される。１つ以上の入口１１６は、他の場所に設けられてもよく、例えば、処理チャンバー１００の天井１０８に設けられてもよいことが意図される。
[0023]一実施形態では、ガスパネル１２０は、入口１１６を経てプロセスチャンバー本体１０２の内部にフッ素化プロセスガスを供給するように適応される。処理中に、プラズマ電源１１２からの電力の誘導性結合によりプロセスガスからプラズマが形成されて維持される。或いは又、プラズマは、離れたところで形成されてもよいし、又は他の方法で点火されてもよい。一実施形態では、ガスパネル１２０から供給されるプロセスガスは、少なくともフッ素化ガス及び炭素含有ガスを含む。フッ素化ガス及び炭素含有ガスは、例えば、ＣＨＦ３及びＣＦ４を含む。他のフッ素化ガスは、Ｃ２Ｆ、Ｃ４Ｆ６、Ｃ３Ｆ８及びＣ５Ｆ８の１つ以上を含んでもよい。
[0024]処理チャンバー１００の圧力は、スロットルバルブ１６２及び真空ポンプ１６４を使用して制御される。真空ポンプ１６４及びスロットルバルブ１６２は、チャンバー圧力を約１から約２０ミリトールの範囲に維持することができる。
[0025]壁１０４の温度は、壁１０４を通して延びる液体含有コンジット（図示せず）を使用して制御することができる。壁の温度は、一般に、約６５℃に維持される。通常、チャンバー壁１０４は、金属（例えば、アルミニウム、ステンレススチール等）で形成され、電気的接地点１０６に結合される。また、処理チャンバー１００は、プロセス制御、内部診断、終了点検出等のための従来のシステムも備えている。このようなシステムは、サポートシステム１５４として集合的に示されている。
[0026]基板（レチクル又は他のワークピースのような）１２２を基板支持ペデスタル１２４に固定するためにレチクルアダプタ１８２が使用される。このレチクルアダプタ１８２は、一般に、ペデスタル１２４の上面（例えば、静電チャック１６０）を覆うようにミリングされた下部１８４と、基板１２２を保持するサイズ及び形状にされた開口１８８を有する上部１８６とを備えている。開口１８８は、一般に、ペデスタル１２４に対して実質的に中心にある。アダプタ１８２は、一般に、ポリイミドセラミック又は石英のような耐エッチング性耐高温材料の単一部片で形成される。適当なレチクルアダプタは、参考としてここに援用する２００１年６月２６日付の米国特許第６，２５１，２１７号に開示されている。エッジリング１２６は、アダプタ１８２を覆い及び又はそれをペデスタル１２４に固定することができる。
[0027]リフトメカニズム１３８を使用して、アダプタ１８２を下降又は上昇させ、ひいては、基板１２２を基板支持ペデスタル１２４にのせたり外したりする。一般に、リフトメカニズム１３８は、各ガイドホール１３６を通して進む複数のリフトピンを備えている（１つのリフトピン１３０しか示されていない）。
[0028]動作中に、基板１２２の温度は、基板ペデスタル１２４の温度を安定化することにより制御される。一実施形態では、基板支持ペデスタル１２４は、ヒータ１４４及びオプションのヒートシンク１２８を備えている。ヒータ１４４は、これに熱伝達流体を通流させるように構成された１つ以上の流体コンジットでよい。別の実施形態では、ヒータ１４４は、ヒータ電源１６８により調整される少なくとも１つの加熱素子１３４を含んでもよい。任意であるが、ガス源１５６からの背面ガス（例えば、ヘリウム（Ｈｅ））が、ガスコンジット１５８を経て、基板１２２の下でペデスタル面に形成されたチャンネルへ供給される。この背面ガスは、ペデスタル１２４と基板１２２との間の熱伝達を容易にするために使用される。処理中に、ペデスタル１２４は、埋設ヒータ１４４により定常温度に加熱されてもよく、これは、ヘリウムの背面ガスと組み合わされて、基板１２２の均一加熱を容易にする。
[0029]コントローラ１４６は、中央処理ユニット（ＣＰＵ）１５０と、メモリ１４８と、ＣＰＵ１５０のサポート回路１５２とを備え、以下に詳細に述べるように、処理チャンバー１００のコンポーネントの制御を容易にし、ひいては、エッチングプロセスの制御を容易にする。コントローラ１４６は、種々のチャンバー及びサブプロセッサを制御するための工業用設定に使用できる任意の形態の汎用コンピュータプロセッサの１つでよい。ＣＰＵ１５０のメモリ１４８は、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、フロッピーディスク、ハードディスク、或いは他の形態のデジタル記憶装置、ローカル又はリモート、のような容易に入手できるメモリの１つ以上でよい。サポート回路１５２は、従来の仕方でプロセッサをサポートするためにＣＰＵ１５０に結合される。これら回路は、キャッシュ、電源、クロック回路、入力／出力回路及びサブシステム等を含む。本発明の方法は、一般に、ＣＰＵ１５０にアクセスできるメモリ１４８又は他のコンピュータ読み取り可能な媒体にソフトウェアルーチンとして記憶される。或いは又、このようなソフトウェアルーチンは、ＣＰＵ１５０により制御されるハードウェアから離れた場所にある第２のＣＰＵ（図示せず）により記憶され及び／又は実行されてもよい。
[0030]図２は、クロムをエッチングする方法２００の一実施形態を示すフローチャートである。方法２００は、ホトマスクを製造するのに使用される基板を参照して以下に説明するが、他のクロムエッチング用途にも効果的に使用することができる。
[0031]コントローラ１４６のメモリ１４８又は他の記憶媒体にコンピュータ読み取り可能な形態で記憶できる方法２００は、ステップ２０２において、膜スタックを配置した基板１２２が支持ペデスタル１２４に置かれたときに開始される。一実施形態では、基板１２２は、アダプタ１８２の開口１８８に置かれる。図１に示す基板１２２に配置された膜スタックは、光学的に透明なシリコン系材料、例えば、石英（即ち二酸化シリコン（ＳｉＯ２））の層１９２を含み、更に、ホトマスク材料として知られている不透明な光遮蔽クロム層１９０が石英層１９２の表面上にパターン化されたマスクを形成する。クロム層１９０は、クロム及び／又はクロムオキシニトライドでよい。また、膜スタックは、モリブデン（Ｍｏ）又はモリブデンシリコン（ＭｏＳｉ）がドープされた窒化シリコン（ＳｉＮ）のような減衰層（図示せず）を石英層１９２とクロム層１９０との間に介在させて含んでもよい。
[0032]ステップ２０４において、クロム層の上でレジスト層をパターン化する。レジスト層は、適当な方法によりパターン化することができる。レジストが既にパターン化された膜スタックを処理チャンバー内に配置してもよいことが意図される。
[0033]ステップ２０６では、パターン化されたレジスト層の上に適合保護層を堆積する。保護層は、水素を伴う炭素ポリマーのようなポリマーでよい。保護層は、約１００から約５００Åの厚みに堆積してもよく、また、別の実施形態では、約１５０から約２００Åである。
[0034]一実施形態では、保護層は、とりわけ、１つ以上のフルオロカーボンプロセスガス、例えば、ＣＨＦ３及び／又はＣ４Ｆ８から形成されたプラズマを使用することにより堆積される。任意であるが、プラズマは、Ａｒを含んでもよく、これは堆積の均一性を改善する。一実施形態では、保護層は、約２００から約５００Ｗのプラズマ電力、約０から約２０Ｗのバイアス電力を使用して堆積されてもよい。別の実施形態では、バイアス電力は、約１０Ｗ未満である。プラズマプロセスにおいて保護層を形成するのに使用される１つの例示的プロセスガスは、約１００ｓｃｃｍのＣＨＦ３及び約１００ｓｃｃｍのＡｒを使用するもので、これは、約３から約２０ミリトールのチャンバー圧力に維持されて、約５００Å厚みまでの保護層を形成する。
[0035]ステップ２０８において、保護層及びレジストをエッチングマスクとして使用してクロム層をエッチングする。クロムエッチングステップ２０８は、先ず、パターン化されたレジストの開口に配置された保護層の水平部分をクロム層の露出部分まで除去することを含む。パターン化されたレジストの側壁に配置された保護層の垂直部分は、保護層の水平部分に比して非常にゆっくり除去されるので、クロム層はエッチングされるが、パターン化されたレジストの側壁に配置された保護層は、開口のクリティカル寸法（ＣＤ）を実質的に保持し、これにより、エッチングステップ２０８の間にクロム層に形成された開口へマスクＣＤを正確に転写するのを許容する。
[0036]一実施形態では、エッチングステップ２０８は、ガス入口１１６を経て処理チャンバー１００へ導入される１つ以上のフッ素化プロセスガスからプラズマを形成する。例示的なプロセスガスは、とりわけ、ＣＦ４及びＣＨＦ３を含んでもよい。プロセスガスは、更に、Ｈｅ、Ａｒ、Ｘｅ、Ｎｅ及びＫｒのような不活性ガスを含んでもよい。
[0037]別の実施形態では、クロムで構成される基板１２２は、ＣＦ４を２−５０標準立法センチメーター／分（ｓｃｃｍ）の流量で且つＣＦＨ３を１０−５０ｓｃｃｍの流量で供給することにより、テトラＩ、テトラII又はＤＰＳ（登録商標）IIエッチングモジュールを使用してエッチングされる。１つの特定のプロセスレシピは、ＣＦ４を９ｓｃｃｍの流量で、ＣＨＦ３を２６ｓｃｃｍの流量で供給する。プロセスチャンバーの圧力は、約４ミリトール未満に制御され、一実施形態では、約１から約１０ミリトール、例えば、２ミリトールに制御される。
[0038]クロムエッチングステップ２０８の間に、約６００Ｗ未満の基板バイアス電力、即ち第１の実施例では、約１００Ｗ未満、また、第２の実施例では、３０から約８０Ｗの基板バイアス電力を支持ペデスタル１２４に印加して、基板１２２をバイアスする。１つの特定のプロセスレシピは、約１から約１０ｋＨｚの範囲の同調可能なパルス周波数において約６５Ｗのバイアス電力を印加する。任意であるが、バイアス電力は、上述したようにパルス化されてもよい。
[0039]ステップ２０８の間に、プロセスガスから形成されたプラズマは、プラズマ電源１１２からアンテナ１１０へ約３００から約６００ＷのＲＦ電力を印加することにより維持される。プラズマは、多数の方法で点火できることが意図される。一実施形態では、約４２０ＷのＲＦ電力が約１３．５６ＭＨｚの周波数でアンテナ１１０に印加される。
[0040]基板１２２に露出したクロム層１９０は、終了点に到達するまでエッチングされる。終了点は、時間、光学的干渉計法、チャンバーガス放出分光写真術、又は他の適当な方法により決定することができる。エッチングステップは、堆積ステップ２０６が実行された処理システム１７０又は処理チャンバー１００においてその場で引き続き実行されてもよい。
[0041]別の例示的エッチングプロセスが、参考としてここに援用する２００２年９月４日に出願された米国特許出願第１０／２３５，２２３号に説明されている。他の適当な金属エッチングプロセスを使用してもよいことが意図される。
[0042]ステップ２１０では、エッチングステップ２０８の後に残っているレジスト及び保護層を除去する。一実施形態では、残りのレジスト及び保護層は、アッシングにより除去する。除去ステップ２１０は、エッチングステップ２０８が実行された処理システム１７０又は処理チャンバー１００においてその場で引き続き実行されてもよい。
[0043]従来のエッチング方法に勝るクロムエッチング方法２００の効果は、エッチングバイアスが低いことを含み、従って、方法２００は、小さなクリティカル寸法を生じさせるエッチング用途において非常に望ましいものとなる。更に、クロムエッチング方法２００は、クリティカル寸法を、レジストから、クロム層に形成された開口へより正確に転写することを許容するので、パターン化されたクロム層を使用してその後にエッチングされる層は、クリティカル寸法の良好な転写を示し、これにより、方法２００は、４５ｎｍノード用途のように小さな線幅を有するマスクの製造に非常に望ましいものとなる。
[0044]図３Ａ−Ｇは、上述した方法２００を使用して石英ホトマスク３４０へと製造される膜スタック３００ｉの一実施形態を示す。添え字「ｉ」は、図３Ａ−Ｇに示す膜スタックの異なる製造段階を表わす整数である。
[0045]図３Ａに示す膜スタック３００１は、クロム層３０４が配置された石英層３０２を備えている。クロム層３０４は、通常、上述したようなクロム及び／又は酸化クロムである。膜スタック３００１は、クロム層３０４に形成された任意の反射防止層３０６（仮想線で示す）を含んでもよい。この反射防止層３０６は、酸化クロム又は他の適当な材料の薄い層でよい。また、膜スタック３００１は、クロム層３０４に配置されるか又は反射防止層３０６があるときはこれに配置された第１レジスト層３０８も備えている。
[0046]第１レジスト層３０８は、クロム層３０４をエッチングするためのエッチングマスクとしてパターン化されて使用され、図３Ｂに示す膜スタック３００２で示されたように、基底の石英層３０２を露出する特徴部３２０を形成する。
[0047]レジスト３０８の上に適合保護層３１０を堆積する。この保護層３１０は、レジスト３０８に形成された特徴部３２０の側壁を所定の厚みで覆い、図３Ｃに示す膜スタック３００３で示された幅３１６を有するトレンチ３１４を画成する。幅３１６は、クロム層３０４に転写されるべき所定のクリティカル寸法をもつように選択される。
[0048]クロム層３０４は、塩素含有ガス（Ｃｌ２のような）又はフッ素含有ガス（ＳＦ６又はＣＦ４のような）から形成されたプラズマを使用してエッチングされてもよい。エッチングプロセスは、実質的に非等方性であり、従って、トレンチ３１４の底部で保護層を突破して、クロム層を露出させ、その後、幅３１６を著しく変化せずにクロム層をエッチングする。従って、図３Ｄに示す膜スタック３００４で示されたように、クリティカル寸法３１６が、クロム層３０４に形成される開口３１８に転写される。
[0049]クロム層３０４に開口３１８が形成された後、残りの第１レジスト層３０８を、例えば、アッシングにより除去し、図３Ｅに示すように膜スタック３００５が残される。レジスト層３０８に対する除去プロセスは、更に、残りの保護層３１０を除去し、バイナリーホトマスク３４０が残される。
[0050]任意であるが、膜スタック３００５を更に処理して、図３Ｆ−Ｉに示す位相シフトマスクを形成することができる。この位相シフトマスクを形成するために、第２レジスト層３２４を最初に膜スタック３００５に配置して、図３Ｆに示す膜スタック３００６で示されたように、開口３１８を埋める。次いで、第２レジスト層３２４をパターン化する。通常、石英位相シフトマスクを形成するときには、パターン化された第２レジスト層３２４が、図３Ｇに示す膜スタック３００７で示されたように、交互の開口３１８の底部において石英層３０２を露出させる。
[0051]パターン化された第２レジスト層３１２を通して露出された石英層３０２を、１つ以上のフッ素化プロセスガスから形成されたプラズマを使用してエッチングする。例示的なプロセスガスは、とりわけ、ＣＦ４及びＣＨＦ３を含んでもよい。プロセスガスは、更に、Ｈｅ、Ａｒ、Ｘｅ、Ｎｅ及びＫｒのような不活性ガスを含んでもよい。石英層３０２のエッチング中に、基板支持体に印加されるバイアス電力は、上述したように、パルス化されてもよい。
[0052]石英エッチングの終了点は、図３Ｈに示す膜スタック３００８で示されたエッチングされた石英トレンチ３２６の深さ３２８が、石英位相シフトマスクに使用するよう意図された光の所定波長に対して石英層３０２を通る１８０度位相シフトの長さにほぼ等しくなるように選択される。典型的な波長は、１９３及び２４８ｎｍである。従って、深さ３２８は、通常、約１７２又は２４０ｎｍであるが、異なるリソグラフィー光波長に使用するよう意図されたマスクについては他の深さを使用してもよい。石英トレンチ３２６がエッチングされた後に、残りの第２レジスト層３２４を、例えば、アッシングにより除去し、残りの膜スタック３００９が、図３１に示すように、石英位相シフトマスク３３０を形成するようにする。
[0053]図４Ａ−Ｇは、上述した方法２００を使用して石英位相シフトマスク４１８へと製造される膜スタック４００ｉの一実施形態を示す。添え字「ｉ」は、図４Ａ−Ｇに示す膜スタックの異なる製造段階を表わす整数である。
[0054]図４Ａに示す膜スタック４００１は、クロム層４０４が配置された石英層４０２を備えている。クロム層４０４は、通常、上述したようなクロム及び／又は酸化クロムである。膜スタック４００１は、クロム層４０４に配置された任意の反射防止層４０６（仮想線で示す）を含んでもよい。また、膜スタック４００１は、クロム層４０４に配置されるか又は反射防止層４０６があるときはこれに配置された第１レジスト層４０８も備えている。第１レジスト層４０８は、図３Ｂに示す膜スタック４００２で示されたように、クロム層４０４を露出する開口４３０を形成するようにパターン化される。
[0055]クロム層４０４及び第１レジスト層４０８に適合保護層４３２を堆積して、図４Ｃに示す膜スタック４００３で示されたように、開口４３０の側壁及び底部を覆う。この保護層４３２は、上記保護層３１０を参照して説明したように堆積することができる。保護層４３２の厚みは、保護層４３２の垂直部分間に画成される特徴部４３４が所定幅４３６を有するように選択される。
[0056]保護層４３２及び第１レジスト層４０８は、クロム層４０４に開口４１０をエッチングするためのマスクとして使用されて、図４Ｄに示す膜スタック４００４で示されたように、基底の石英層４０２を露出させる。エッチングプロセスは、実質的に非等方性であり、従って、特徴部４３４の底部で保護層４３２を突破して、クロム層４０４を露出させ、その後、幅４３６を著しく変化せずにクロム層をエッチングする。従って、特徴部４１０で画成されたクリティカル寸法が、クロム層３０４に形成される開口４３８に転写される。クロム層４０４は、上述したようにエッチングされる。保護層４３２及び第１レジスト層４０８は、図４Ｅに示す膜スタック４００５で示されたように、例えば、アッシング又は他の適当なプロセスにより除去されてもよい。
[0057]クロム層４０４は、次いで、図４Ｆに示す膜スタック４００６で示されたように、石英層４０２をエッチングするためのエッチングマスクとして使用される。石英層４０２は、上述したようにエッチングされて、底部４１６を有するトレンチ４４０を形成することができる。開口４３８を通しての石英層４０４のエッチングは、幅４３６をトレンチ４４０へ実質的に転写する。
[0058]石英エッチングの終了点は、エッチングされた石英トレンチ４４０の底部４１６の深さ４１４が、上述したように、石英位相シフトマスクに使用するよう意図された光の所定波長に対して石英層４０２を通る１８０度位相シフトの長さにほぼ等しくなるように選択される。
[0059]トレンチ４４０が石英層４０２に形成された後に、残りのクロム層４０４を、適当なプロセス、例えば、上述したクロムエッチングにより除去して、図４Ｇに示すように、膜スタック４００７を石英位相シフトマスク４４２として残す。
[0060]図５Ａ−Ｆは、上述した方法２００を使用してクロムなしエッチングリソグラフィーマスク５４０へと製造される膜スタック５００ｉの一実施形態を示す。添え字「ｉ」は、図５Ａ−Ｆに示す膜スタックの異なる製造段階を表わす整数である。
[0061]図５Ａに示す膜スタック５００１は、ホトマスク層５０４が配置された石英層５０２を備えている。このホトマスク層５０４は、クロム層５５２、例えば、上述したクロム及び／又は酸化クロムを減衰層５５４の上に備えている。減衰層５５４は、一般に、石英位相シフトマスクに使用するよう意図された光の所定波長に対して石英層５０２を通る１８０度位相シフトの長さにほぼ等しい厚みを有する。典型的な波長は、１９３及び２４８ｎｍである。従って、減衰層の厚みは、通常、約５０から約１００ｎｍ厚みであるが、異なるリソグラフィー光波長及び／又は異なる減衰材料に使用するように意図されたマスクに対して他の深さを使用してもよい。
[0062]ホトマスク層５０４に任意の反射防止層５０６（仮想線で示す）を形成することができる。第１レジスト層５０８は、ホトマスク層５０４に配置されるか又は反射防止層５０６があるときはこれに配置される。
[0063]第１レジスト層５０８は、ホトマスク層５０４をエッチングするためのエッチングマスクとしてパターン化されて使用され、図５Ｂに示す膜スタック５００２で示されたように、基底の石英層５０２を露出する特徴部５２０を形成する。
[0064]レジスト５０８の上に適合保護層５１０を堆積する。この保護層５１０は、レジスト５０８に形成された特徴部５２０の側壁を所定の厚みで覆って、図５Ｃに示す膜スタック５００３で示されたように、幅５１６をもつトレンチ５１４を画成する。幅５１６は、ホトマスク層５０４（例えば、減衰層５５４、及びクロム層５５２）に転写されるべき所定のクリティカル寸法をもつように選択される。
[0065]ホトマスク層５０４は、最初にクロム層５５２をエッチングした後に減衰層５５４をエッチングするという２段階プロセスでエッチングすることができる。クロム層５５２は、塩素含有ガス（Ｃｌ２のような）又はフッ素含有ガス（ＳＦ６又はＣＦ４のような）から形成されたプラズマを使用してエッチングされてもよい。エッチングプロセスは、実質的に非等方性であり、従って、トレンチ５１４の底部で保護層の底部５１２を突破して、クロム層を露出させ、その後に、幅５１６を著しく変化せずにクロム層をエッチングする。
[0066]減衰層５５４は、塩素含有ガス（Ｃｌ２のような）及び又はフッ素含有ガス（ＳＦ６又はＣＦ４のような）から形成されたプラズマを使用してエッチングされてもよい。２段階エッチングプロセスは、実質的に非等方性であり、従って、トレンチ５１４の底部で保護層を突破して、クロム層を露出させ、その後、幅５１６を著しく変化せずにクロム層をエッチングする。パターン化されたクロム層は、減衰層５５４をエッチングするためのマスクとして機能する。従って、ここでは幅５１６を定義するクリティカル寸法は、図５Ｄに示す膜スタック５００４で示されたように、ホトマスク層５０４に形成される開口５１８へ転写される。
[0067]減衰層５５４は、（ｉ）１つ以上のフッ素含有ポリマー化材料、（ii）塩素含有ガス、及び任意であるが、（iii）不活性ガスを含むプロセスガスによりプラズマエッチングすることができる。プロセスガスには、ポリマー化制限又は防止ガスが含まれてもよい。
[0068]１つ以上のフッ素含有ガスは、１つ以上のフッ素含有炭化水素、水素のないフッ素含有ガス、又はその組み合せを含んでもよい。１つ以上のフッ素含有炭化水素は、一般的な式ＣＸＨＹＦＺをもつことができ、但し、Ｘは炭素原子の１から５の整数、Ｙは水素原子の１から８の整数、更に、Ｚはフッ素原子の１から８の整数である。フッ素含有炭化水素ガスは、例えば、ＣＨＦ３、ＣＨ３Ｆ、ＣＨ２Ｆ２、Ｃ２ＨＦ５、Ｃ２Ｈ４Ｆ２、及びその組み合せを含む。１から２の炭素原子、１から４の水素原子、１から５のフッ素原子を有するフッ素含有炭化水素ガス、例えば、ＣＨＦ３は、減衰層５５４をエッチングするときに使用できる。
[0069]水素のないフルオロカーボンガスは、１から５の炭素原子と、４から８のフッ素原子とをもつことができる。水素のないフルオロカーボンガスは、例えば、ＣＦ４、Ｃ２Ｆ６、Ｃ４Ｆ６、Ｃ３Ｆ８、Ｃ４Ｆ８、Ｃ５Ｆ８及びその組み合せを含む。任意であるが、プロセスガスは、付加的なエッチングガス、例えば、六フッ化硫黄（ＳＦ６）のようなフッ化硫黄を含んでもよい。
[0070]フッ素含有ガスは、パターン化されたレジスト材料及びエッチングされた光学的に透明な材料に形成された開口の表面、特に、側壁に、不動態化ポリマー堆積物を形成するのに効果的に使用できる。不動態化ポリマー堆積物は、特徴画成部の過剰なエッチングを防止し、減衰層５５４への計画されたクリティカル寸法の転写を改善する。１つ以上のフッ素含有炭化水素ガスから形成されるプラズマは、酸化ガスを生じることなく、基板１２２上の減衰層５５４をエッチングするフッ素含有種を発生する。
[0071]塩素含有ガスは、塩素（Ｃｌ２）、四塩化炭素（ＣＣＬ４）、塩化水素酸（ＨＣｌ）、及びその組み合せのグループから選択され、これを使用して、光学的に透明な材料をエッチングするための高反応性の基を供給する。塩素含有ガスは、エッチング基の発生源をなし、また、水素又は炭素含有塩素含有ガスは、不動態化ポリマー堆積物を形成するための材料源をなし、これは、エッチングバイアスを改良することができる。
[0072]また、プロセスガスは、このプロセスガスで構成されるプラズマの一部分としてイオン化されたときに、スパッタ種を生じて特徴画成部のエッチングレートを高める不活性ガスを含んでもよい。また、プラズマの一部分として不活性ガスが存在すると、プロセスガスの解離を促進することができる。更に、プロセスガスに追加される不活性ガスは、イオン化されたスパッタ種を形成し、更に、新たにエッチングされた特徴画成部の側壁に形成されたポリマー堆積物をスパッタ除去して、不動態化堆積物を減少すると共に、制御可能なエッチングレートを与えることができる。プロセスガスに不活性ガスを含ませることで、改良されたプラズマ安定性及び改良されたエッチング均一性を与えることが観察されている。不活性ガスは、例えば、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、キセノン（Ｘｅ）、クリプトン（Ｋｒ）及びその組み合せを含み、そのうちのアルゴン及びヘリウムが一般に使用される。
[0073]一実施例では、減衰層５５４をエッチングするためのプロセスガスは、塩素（Ｃｌ２）ガス、トリフルオロメタン（ＣＨＦ３）、及び不活性ガスとしてのアルゴンを含むことができる。任意であるが、プロセスガスは、１つ以上のポリマー化制限ガス、例えば、酸素、オゾン、窒素又はその組み合せを含むことができ、これを使用して、基板上における不動態化ポリマー堆積物の形成及び除去を制御することによりプロセスガスのエッチングレートを制御することができる。酸素含有ガスは、他の種と反応する自由酸素種の形成を促進して、エッチングされた特徴画成部の表面に不動態化堆積物として堆積するポリマーの形成を減少する。例えば、酸素ガスは、ＣＦ２のようなプラズマプロセスの幾つかの基と反応して、ＣＯＦ２のような揮発性の基を生成し、これらは、処理チャンバーから排出される。
[0074]不活性ガス及び任意のガスを含むプロセスガスの全流量は、１５０ｍｍｘ１５０ｍｍ平方のホトリソグラフィーレチクル基板をエッチングチャンバー内でエッチングするために、約１５ｓｃｃｍより大きい流量、例えば、約１５ｓｃｃｍから約２００ｓｃｃｍの流量で導入される。塩素含有ガスは、１５０ｍｍｘ１５０ｍｍ平方のホトリソグラフィーレチクル基板をエッチングするために、約５ｓｃｃｍから約１００ｓｃｃｍの流量で処理チャンバーに導入される。フッ素含有ガスが処理チャンバーに導入されるときには、１５０ｍｍｘ１５０ｍｍ平方のホトリソグラフィーレチクル基板をエッチングするために約１ｓｃｃｍから約５０ｓｃｃｍの流量が使用される。不活性ガスが処理チャンバーに導入されるときには、１５０ｍｍｘ１５０ｍｍ平方のホトリソグラフィーレチクル基板をエッチングするために約０ｓｃｃｍから約１００ｓｃｃｍの流量が使用される。任意であるが、ポリマー化制限ガスが処理チャンバーに導入されるときには、１５０ｍｍｘ１５０ｍｍ平方のホトリソグラフィーレチクル基板をエッチングするために約１ｓｃｃｍから約１００ｓｃｃｍの流量が使用される。プロセスガスの個々の流量及び全ガス流量は、多数の処理ファクタ、例えば、処理チャンバーのサイズ、処理される基板のサイズ、及びオペレータが希望する特定のエッチングプロフィールに基づいて変更してもよい。
[0075]一般に、処理チャンバーの圧力は、約２ミリトールから約５０ミリトールに維持される。エッチングプロセス中に、約３ミリトールから約２０ミリトールのチャンバー圧力、例えば、３ミリトールから１０ミリトールを維持することができる。
[0076]ホトマスク層５０４に開口５１８が形成された後に、残りの第１レジスト層５０８を、例えば、アッシングにより除去し、図５Ｅに示すように、膜スタック５００５を残す。レジスト層５０８の除去プロセスは、更に、残りの保護層５１０を除去する。
[0077]ホトマスク層５０４のクロム部分（例えば、パターン化されたクロム層５５２）は、上述したように、乾式エッチングプロセスのような適当なプロセスにより除去される。膜スタック５００６から残っている石英層５０２及びパターン化されたＭｏＳｉ層５５４は、図５Ｆに示すクロムなしのエッチングリソグラフィーマスク５４０を形成する。
[0078]従って、クロム層をエッチングする方法であって、従来のプロセスよりもトレンチ属性を効果的に改善する方法が提供された。従って、ここに述べたクロム層のエッチング方法は、小さなクリティカル寸法を有する特徴部をパターン化するのに適したホトマスクの製造を効果的に容易にするものである。
[0079]以上、本発明の実施形態を説明したが、本発明の基本的な範囲から逸脱せずに、他の及び更に別の実施形態を案出することもでき、従って、本発明の範囲は、特許請求の範囲によって決定される。
クロム層をエッチングするのに適したエッチングリアクタの一実施形態を示す概略断面図である。 クロム層をエッチングする方法の一実施形態のフローチャートである。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英ホトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英ホトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英ホトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英ホトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英ホトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英ホトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英ホトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英ホトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英ホトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英位相シフトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英位相シフトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英位相シフトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英位相シフトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英位相シフトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英位相シフトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英位相シフトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英位相シフトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英位相シフトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英位相シフトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英位相シフトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英位相シフトマスクの一実施形態を示す図である。 本発明のクロム層エッチング方法の一実施形態を使用して製造された石英位相シフトマスクの一実施形態を示す図である。 例えば、図１のリアクタを含むクラスターツールである処理システムの一実施形態を示す概略図である。
符号の説明
１００…チャンバー、１０２…本体、１０４…壁、１０６…接地点、１０８…天井、１１０…アンテナ、１１０ａ…同軸素子、１１０ｂ…同軸素子、１１２…プラズマ電源、１１４…第１マッチングネットワーク、１１６…入口、１１８…チャンネル、１２０…ガスパネル、１２２…基板、１２４…ペデスタル、１２６…エッジリング、１２８…ヒートシンク、１３０…リフトピン、１３２…電極、１３４…加熱素子、１３６…ガイドホール、１３８…リフトメカニズム、１４０…バイアス電源、１４２…第２マッチングネットワーク、１４４…ヒータ、１４６…コントローラ、１４８…メモリ、１５０…ＣＰＵ、１５２…サポート回路、１５４…サポートシステム、１５６…ガス源、１５８…コンジット、１６０…チャック、１６２…スロットルバルブ、１６４…真空ポンプ、１６６…チャック電源、１６８…ヒータ電源、１７０…システム、１７２…第１チャンバー、１７４…第２チャンバー、１８２…アダプタ、１８４…下部、１８６…上部、１８８…開口、１９０…クロム層、１９２…石英層、２００…方法、２０２…入れるステップ、２０４…パターン化ステップ、２０６…堆積ステップ、２０８…エッチングステップ、２１０…除去ステップ、３００…膜スタック、３０２…石英層、３０４…クロム層、３０６…反射防止層、３０８…第１レジスト層、３１０…適合保護層、３１２…パターン化された第２レジスト層、３１４…トレンチ、３１６…幅、３１８…開口、３２０…特徴部形成、３２４…第２レジスト層、３２６…エッチングされた石英トレンチ、３２８…深さ、３３０…石英位相シフトマスク、３４０…ホトマスク、４００…膜スタック、４０２…石英層、４０４…クロム層、４０６…反射防止層、４０８…第１レジスト層、４１０…開口、４１４…深さ、４１６…底部、４１８…石英位相シフトマスク、４３０…開口、４３２…適合保護層、４３４…特徴部、４３６…幅、４３８…開口、４４０…エッチングされた石英トレンチ、４４２…石英位相シフトマスク、５００…膜スタック、５０２…石英層、５０４…ホトマスク層、５０６…反射防止層、５０８…第１レジスト層、５１０…保護層、５１２…底部、５１４…トレンチ、５１６…幅、５１８…開口、５２０…特徴部、５４０…リソグラフィーマスク、５５２…クロム層、５５４…減衰層

Claims (30)

  1. クロム層をエッチングする方法において、
    クロム層及びパターン化されたホトレジスト層を有する膜スタックを処理チャンバー内に用意するステップと、
    上記パターン化されたホトレジスト層に適合保護層を堆積するステップと、
    上記適合保護層をエッチングして、上記パターン化されたホトレジスト層を通して上記クロム層を露出させるステップと、
    上記クロム層をエッチングするステップと、
    を備えた方法。
  2. 上記堆積ステップは、約１００から約５００Åの厚みにポリマーを堆積することを含む、請求項１に記載の方法。
  3. 上記ポリマーは、水素を伴う炭素ポリマーである、請求項２に記載の方法。
  4. 上記堆積ステップは、更に、１つ以上のフルオロカーボンプロセスガスからプラズマを形成する段階を含む、請求項１に記載の方法。
  5. 上記１つ以上のフルオロカーボンプロセスガスは、ＣＨＦ３又はＣ４Ｆ８の少なくとも１つである、請求項４に記載の方法。
  6. 上記堆積ステップは、更に、プラズマにＡｒを導入する段階を含む、請求項４に記載の方法。
  7. 上記堆積ステップは、約０から約２０Ｗのバイアス電力を印加することを含む、請求項１に記載の方法。
  8. 上記堆積ステップは、約１０Ｗ未満のバイアス電力を印加することを含む、請求項１に記載の方法。
  9. 上記堆積ステップは、更に、
    約１００ｓｃｃｍのＣＨＦ３を上記処理チャンバーへ流し込む段階と、
    約１００ｓｃｃｍのＡｒを上記処理チャンバーへ流し込む段階と、
    ＣＨＦ３及びＡｒガスからプラズマを形成するステップと、
    約３から約２０ミリトールのチャンバー圧力を維持する段階と、
    を備えた請求項７に記載の方法。
  10. 上記堆積ステップは、更に、約１５０から約２００Åの厚みに炭素ポリマーを堆積することを含む、請求項７に記載の方法。
  11. 上記エッチングステップは、更に、パルス状のバイアス電力を印加する段階を含む、請求項１に記載の方法。
  12. 上記堆積ステップ及びエッチングステップは、上記処理チャンバーにおいてその場で引き続き実行される、請求項２に記載の方法。
  13. ホトマスクを形成する方法において、
    少なくともクロム層を含むホトマスク層上でマスク層をパターン化するステップと、
    上記マスク層上に適合保護層を堆積するステップと、
    上記保護層が配置された上記マスク層を通して上記クロム層をエッチングして、基底層を露出させるステップと、
    上記マスク層及び上記保護層を除去するステップと、
    を備えた方法。
  14. 上記堆積ステップは、約１００から約５００Åの厚みにポリマーを堆積することを含む、請求項１３に記載の方法。
  15. 上記ポリマーは、水素を伴う炭素ポリマーである、請求項１４に記載の方法。
  16. 上記堆積ステップは、更に、ＣＨＦ３又はＣ４Ｆ８の少なくとも１つからプラズマを形成する段階を含む、請求項１３に記載の方法。
  17. 上記堆積ステップは、更に、プラズマにＡｒを導入する段階を含む、請求項１６に記載の方法。
  18. 上記堆積ステップは、約０から約２０Ｗのバイアス電力を印加することを含む、請求項１３に記載の方法。
  19. クロム層をエッチングする上記ステップは、更に、
    少なくとも１つのフルオロカーボンプロセスガスを処理チャンバーへ供給する段階と、
    上記処理チャンバー内の基板支持体に配置されたマスク層を６００Ｗ未満の複数の電力パルスでバイアスする段階と、
    を備えた請求項１３に記載の方法。
  20. 上記マスク層及び保護層を除去する上記ステップは、上記クロム層をエッチングする上記ステップが実行された上記処理チャンバーにおいてその場で引き続き実行される、請求項１３に記載の方法。
  21. 上記マスク層及び保護層を除去する上記ステップは、上記処理チャンバーが結合された処理システムにおいてその場で引き続き実行される、請求項１３に記載の方法。
  22. 上記パターン化されたクロム層を使用して減衰層をエッチングするステップを更に備えた、請求項１３に記載の方法。
  23. 上記減衰層はモリブデンを含む、請求項２２に記載の方法。
  24. 上記パターン化されたクロム層を除去するステップを更に備えた、請求項２２に記載の方法。
  25. 上記パターン化されたクロム層上にパターン化されたレジスト層を形成するステップであって、上記クロム層の少なくとも第１開口にレジストを充填すると共に、上記クロム層の少なくとも第２開口を、上記パターン化されたレジストを経て開放するようなステップと、
    上記第２開口を通して上記石英層をエッチングするステップと、
    上記パターン化されたレジスト層を除去するステップと、
    を更に備えた請求項１３に記載の方法。
  26. クロム含有層を有する膜スタック上でレジスト層をパターン化するステップと、
    上記パターン化されたレジスト層に２０Ｗ未満のバイアス電力を使用して適合保護層を堆積するステップと、
    上記パターン化されたレジスト層及び上記保護層をエッチングマスクとして使用してクロム含有層をエッチングするステップと、
    上記エッチングマスクを除去するステップと、
    を備えた方法により形成されたホトマスク。
  27. 上記堆積ステップは、約１００から約５００Åの厚みにポリマーを堆積することを含む、請求項２６に記載のホトマスク。
  28. 上記膜スタックは、更に、上記パターン化されたクロム含有層をエッチングマスクとして使用してパターン化されたモリブデン層を含み、
    上記パターン化されたクロム含有層の少なくとも一部分が除去される、請求項２６に記載のホトマスク。
  29. 石英層にエッチング特徴部を更に含む、請求項２６に記載のホトマスク。
  30. 上記石英層のエッチング特徴部は、
    上記パターン化されたクロム含有層に第２のパターン化されたレジスト層を形成するステップであって、上記クロム含有層の少なくとも第１開口にレジストを充填すると共に、上記クロム含有層の少なくとも第２開口を、上記第２のパターン化されたレジストを通して開放するようなステップと、
    上記第２開口を通して上記石英層をエッチングするステップと、
    上記第２のパターン化されたレジスト層を除去するステップと、
    を備えたプロセスにより形成される請求項２９に記載のホトマスク。
JP2006016897A 2005-01-27 2006-01-25 保護マスクを使用したホトマスクプラズマエッチング方法 Pending JP2006209128A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/044,339 US7790334B2 (en) 2005-01-27 2005-01-27 Method for photomask plasma etching using a protected mask

Publications (2)

Publication Number Publication Date
JP2006209128A true JP2006209128A (ja) 2006-08-10
JP2006209128A5 JP2006209128A5 (ja) 2012-01-05

Family

ID=36353313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006016897A Pending JP2006209128A (ja) 2005-01-27 2006-01-25 保護マスクを使用したホトマスクプラズマエッチング方法

Country Status (7)

Country Link
US (1) US7790334B2 (ja)
EP (1) EP1686422B1 (ja)
JP (1) JP2006209128A (ja)
KR (1) KR100822276B1 (ja)
AT (1) ATE499631T1 (ja)
DE (1) DE602006020202D1 (ja)
TW (1) TWI313394B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010500763A (ja) * 2006-08-11 2010-01-07 エリコン ユーエスエイ、インコーポレイテッド Ｃｄエッチングバイアスを最小にする方法
US9190287B2 (en) 2013-01-24 2015-11-17 Canon Anelva Corporation Method of fabricating fin FET and method of fabricating device
WO2016158649A1 (ja) * 2015-03-27 2016-10-06 Hoya株式会社 マスクブランク、位相シフトマスク及び位相シフトマスクの製造方法、並びに半導体装置の製造方法
WO2023282191A1 (ja) * 2021-07-05 2023-01-12 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521000B2 (en) * 2003-08-28 2009-04-21 Applied Materials, Inc. Process for etching photomasks
US7829243B2 (en) 2005-01-27 2010-11-09 Applied Materials, Inc. Method for plasma etching a chromium layer suitable for photomask fabrication
CN101501568B (zh) * 2006-08-11 2013-07-10 奥立孔美国公司 最小化cd蚀刻偏差的方法
US7635546B2 (en) * 2006-09-15 2009-12-22 Applied Materials, Inc. Phase shifting photomask and a method of fabricating thereof
US7786019B2 (en) * 2006-12-18 2010-08-31 Applied Materials, Inc. Multi-step photomask etching with chlorine for uniformity control
US20090043646A1 (en) * 2007-08-06 2009-02-12 International Business Machines Corporation System and Method for the Automated Capture and Clustering of User Activities
KR101095678B1 (ko) * 2008-09-04 2011-12-19 주식회사 하이닉스반도체 크롬리스 위상반전마스크의 제조 방법
EP2209048B1 (en) * 2009-01-15 2013-09-04 Shin-Etsu Chemical Co., Ltd. Method for manufacturing a photomask, and dry etching method
TWI612700B (zh) * 2010-07-28 2018-01-21 應用材料股份有限公司 用於磁性媒材圖案化之阻劑強化
DE102013203995B4 (de) * 2013-03-08 2020-03-12 Carl Zeiss Smt Gmbh Verfahren zum Schützen eines Substrats während einer Bearbeitung mit einem Teilchenstrahl
US9337051B2 (en) 2014-08-14 2016-05-10 Applied Materials, Inc. Method for critical dimension reduction using conformal carbon films
US10847596B2 (en) * 2017-11-10 2020-11-24 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Bendable display panel and fabricating method thereof
CN109557761B (zh) * 2018-12-07 2022-03-08 深圳市华星光电半导体显示技术有限公司 掩膜板制作方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236506A (ja) * 1995-02-28 1996-09-13 Sony Corp 半導体装置の製造方法
JPH08292549A (ja) * 1995-04-20 1996-11-05 Nec Corp フォトマスク及びその製造方法
JPH08314115A (ja) * 1995-05-12 1996-11-29 Dainippon Printing Co Ltd 位相シフトフォトマスクの製造方法
JP2001068462A (ja) * 1999-07-20 2001-03-16 Samsung Electronics Co Ltd 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法
JP2002110647A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2004006765A (ja) * 2002-03-29 2004-01-08 Hoya Corp フォトマスクブランクの製造方法及び製造装置、並びに不要膜除去装置
JP2004503829A (ja) * 2000-06-15 2004-02-05 アプライド　マテリアルズ　インコーポレイテッド 基板上のメタル層をエッチングする方法および装置
WO2004102793A2 (en) * 2003-05-09 2004-11-25 Applied Material, Inc. Maintaining the dimensions of features being etched on a lithographic mask
JP2005531125A (ja) * 2001-10-22 2005-10-13 ユナクシス・ユーエスエイ・インコーポレーテッド パルス化プラズマを使用したフォトマスク基板のエッチングのための方法及び装置
JP2006209126A (ja) * 2005-01-27 2006-08-10 Applied Materials Inc フォトマスク製作に適したモリブデン層をエッチングするための方法
JP2006215552A (ja) * 2005-01-27 2006-08-17 Applied Materials Inc フォトマスク製作に適したクロム層をプラズマエッチングするための方法

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4263088A (en) * 1979-06-25 1981-04-21 Motorola, Inc. Method for process control of a plasma reaction
US4357195A (en) * 1979-06-25 1982-11-02 Tegal Corporation Apparatus for controlling a plasma reaction
JPS5947733A (ja) 1982-09-13 1984-03-17 Hitachi Ltd プラズマプロセス方法および装置
JPS6050923A (ja) 1983-08-31 1985-03-22 Hitachi Ltd プラズマ表面処理方法
JPS6062125A (ja) 1983-09-16 1985-04-10 Toshiba Corp プラズマエツチング方法
JPS611023A (ja) 1984-06-13 1986-01-07 Teru Saamuko Kk バツチプラズマ装置
US4784720A (en) * 1985-05-03 1988-11-15 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US4855017A (en) * 1985-05-03 1989-08-08 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
CA1260365A (en) 1985-05-06 1989-09-26 Lee Chen Anisotropic silicon etching in fluorinated plasma
JPS61263125A (ja) 1985-05-15 1986-11-21 Tokuda Seisakusho Ltd ドライエツチング装置
DE3613181C2 (de) 1986-04-18 1995-09-07 Siemens Ag Verfahren zum Erzeugen von Gräben mit einstellbarer Steilheit der Grabenwände in aus Silizium bestehenden Halbleitersubstraten
JPS62253785A (ja) 1986-04-28 1987-11-05 Tokyo Univ 間欠的エツチング方法
JPS6313334A (ja) 1986-07-04 1988-01-20 Hitachi Ltd ドライエツチング方法
JPH0691035B2 (ja) 1986-11-04 1994-11-14 株式会社日立製作所 低温ドライエツチング方法及びその装置
FR2616030A1 (fr) 1987-06-01 1988-12-02 Commissariat Energie Atomique Procede de gravure ou de depot par plasma et dispositif pour la mise en oeuvre du procede
DE3733135C1 (de) * 1987-10-01 1988-09-22 Leybold Ag Vorrichtung zum Beschichten oder AEtzen mittels eines Plasmas
GB2212974B (en) * 1987-11-25 1992-02-12 Fuji Electric Co Ltd Plasma processing apparatus
JP2860653B2 (ja) 1988-06-13 1999-02-24 東京エレクトロン株式会社 プラズマ処理方法
JPH02156529A (ja) 1988-10-11 1990-06-15 Tegal Corp 半導体ウェーハの酸化物層傾斜エッチング方法
JP2918892B2 (ja) 1988-10-14 1999-07-12 株式会社日立製作所 プラズマエッチング処理方法
KR900013595A (ko) 1989-02-15 1990-09-06 미다 가쓰시게 플라즈마 에칭방법 및 장치
US4889588A (en) * 1989-05-01 1989-12-26 Tegal Corporation Plasma etch isotropy control
JPH02312229A (ja) 1989-05-26 1990-12-27 Fuji Electric Co Ltd プラズマエッチング方法
JPH0383335A (ja) 1989-08-28 1991-04-09 Hitachi Ltd エッチング方法
JPH03129820A (ja) 1989-10-16 1991-06-03 Seiko Epson Corp 半導体製造装置及び半導体装置の製造方法
DE3940083A1 (de) 1989-12-04 1991-06-13 Siemens Ag Verfahren zum anisotropen trockenaetzen von aluminium bzw. aluminiumlegierungen enthaltenden leiterbahnen in integrierten halbleiterschaltungen
US5160408A (en) * 1990-04-27 1992-11-03 Micron Technology, Inc. Method of isotropically dry etching a polysilicon containing runner with pulsed power
KR930004713B1 (ko) * 1990-06-18 1993-06-03 삼성전자 주식회사 변조방식을 이용한 플라즈마 발생장치 및 방법
JPH04303929A (ja) 1991-01-29 1992-10-27 Micron Technol Inc シリコン基板をトレンチ・エッチングするための方法
JPH04311033A (ja) 1991-02-20 1992-11-02 Micron Technol Inc 半導体デバイスのエッチング後処理方法
JP2988122B2 (ja) * 1992-05-14 1999-12-06 日本電気株式会社 ドライエッチング装置および半導体装置の製造方法
JPH06342769A (ja) 1992-08-21 1994-12-13 Nissin Electric Co Ltd エッチング方法及び装置
US5352324A (en) * 1992-11-05 1994-10-04 Hitachi, Ltd. Etching method and etching apparatus therefor
US5674647A (en) * 1992-11-21 1997-10-07 Ulvac Coating Corporation Phase shift mask and manufacturing method thereof and exposure method using phase shift mask
JP3064769B2 (ja) * 1992-11-21 2000-07-12 アルバック成膜株式会社 位相シフトマスクおよびその製造方法ならびにその位相シフトマスクを用いた露光方法
JPH06181185A (ja) 1992-12-14 1994-06-28 Toshiba Corp プラズマ表面処理装置
JP3453435B2 (ja) * 1993-10-08 2003-10-06 大日本印刷株式会社 位相シフトマスクおよびその製造方法
JPH07142453A (ja) 1993-11-16 1995-06-02 Kokusai Electric Co Ltd プラズマエッチング装置
US5468341A (en) * 1993-12-28 1995-11-21 Nec Corporation Plasma-etching method and apparatus therefor
US5952128A (en) * 1995-08-15 1999-09-14 Ulvac Coating Corporation Phase-shifting photomask blank and method of manufacturing the same as well as phase-shifting photomask
JPH0892765A (ja) * 1994-09-22 1996-04-09 Tokyo Electron Ltd エッチング方法
JP3799073B2 (ja) 1994-11-04 2006-07-19 株式会社日立製作所 ドライエッチング方法
US5683538A (en) * 1994-12-23 1997-11-04 International Business Machines Corporation Control of etch selectivity
US5614060A (en) * 1995-03-23 1997-03-25 Applied Materials, Inc. Process and apparatus for etching metal in integrated circuit structure with high selectivity to photoresist and good metal etch residue removal
JP3397933B2 (ja) * 1995-03-24 2003-04-21 アルバック成膜株式会社 位相シフトフォトマスクブランクス、位相シフトフォトマスク、及びそれらの製造方法。
TW343360B (en) 1996-07-31 1998-10-21 Applied Materials Inc Plasma reactor process for high photoresist selectivity and improved polymer adhesion
JPH1079372A (ja) 1996-09-03 1998-03-24 Matsushita Electric Ind Co Ltd プラズマ処理方法及びプラズマ処理装置
DE19736370C2 (de) * 1997-08-21 2001-12-06 Bosch Gmbh Robert Verfahren zum anisotropen Ätzen von Silizium
JP2000114246A (ja) * 1998-08-07 2000-04-21 Ulvac Seimaku Kk ドライエッチング方法および装置、フォトマスクおよびその作製方法、ならびに半導体回路およびその製作方法
JP2000098582A (ja) * 1998-09-17 2000-04-07 Ulvac Seimaku Kk 位相シフトフォトマスクブランクス、位相シフトフォトマスク及びそれらの製造方法、並びに該ブランクスの製造装置
KR100311234B1 (ko) * 1999-01-18 2001-11-02 학교법인 인하학원 고품위 유도결합 플라즈마 리액터
US6251217B1 (en) 1999-01-27 2001-06-26 Applied Materials, Inc. Reticle adapter for a reactive ion etch system
US6569595B1 (en) * 1999-02-25 2003-05-27 Kabushiki Kaisha Toshiba Method of forming a pattern
US6716758B1 (en) * 1999-08-25 2004-04-06 Micron Technology, Inc. Aspect ratio controlled etch selectivity using time modulated DC bias voltage
US6193855B1 (en) * 1999-10-19 2001-02-27 Applied Materials, Inc. Use of modulated inductive power and bias power to reduce overhang and improve bottom coverage
JP2001201842A (ja) * 1999-11-09 2001-07-27 Ulvac Seimaku Kk 位相シフトフォトマスクブランクス及び位相シフトフォトマスク並びに半導体装置の製造方法
KR20010082591A (ko) * 1999-12-21 2001-08-30 이데이 노부유끼 전자 방출 장치, 냉음극 전계 전자 방출 소자 및 그 제조방법, 및 냉음극 전계 전자 방출 표시 장치 및 그 제조 방법
US6268257B1 (en) * 2000-04-25 2001-07-31 Advanced Micro Devices, Inc. Method of forming a transistor having a low-resistance gate electrode
JP3760086B2 (ja) * 2000-07-07 2006-03-29 株式会社ルネサステクノロジ フォトマスクの製造方法
DE10043315C1 (de) * 2000-09-02 2002-06-20 Zeiss Carl Projektionsbelichtungsanlage
WO2003021659A1 (en) 2001-09-04 2003-03-13 Applied Materials, Inc. Methods and apparatus for etching metal layers on substrates
TW567394B (en) * 2001-10-22 2003-12-21 Unaxis Usa Inc Apparatus for processing a photomask, method for processing a substrate, and method of employing a plasma reactor to etch a thin film upon a substrate
KR100505283B1 (ko) 2001-10-31 2005-08-03 미쓰이 가가쿠 가부시키가이샤 펠리클 및 펠리클 부착 마스크의 제조 방법
DE10307518B4 (de) * 2002-02-22 2011-04-14 Hoya Corp. Halbtonphasenschiebermaskenrohling, Halbtonphasenschiebermaske und Verfahren zu deren Herstellung
DE10208448A1 (de) * 2002-02-27 2003-09-11 Infineon Technologies Ag Lithografieverfahren zur Verringerung des lateralen Chromstrukturverlustes bei der Fotomaskenherstellung unter Verwendung chemisch verstärkter Resists
DE10223997A1 (de) * 2002-05-29 2003-12-18 Infineon Technologies Ag Verfahren zur Herstellung von Fotomasken für die Strukturierung von Halbleitersubstraten durch optische Lithografie
US7169695B2 (en) 2002-10-11 2007-01-30 Lam Research Corporation Method for forming a dual damascene structure
US20040097077A1 (en) 2002-11-15 2004-05-20 Applied Materials, Inc. Method and apparatus for etching a deep trench
US6720116B1 (en) 2003-01-09 2004-04-13 Taiwan Semiconductor Manufacturing Company Process flow and pellicle type for 157 nm mask making
WO2004086143A2 (en) * 2003-03-21 2004-10-07 Applied Materials, Inc. Multi-step process for etching photomasks
DE10345476B4 (de) * 2003-09-30 2006-08-31 Infineon Technologies Ag Lithographische Maske und Verfahren zum Bedecken einer Maskenschicht

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236506A (ja) * 1995-02-28 1996-09-13 Sony Corp 半導体装置の製造方法
JPH08292549A (ja) * 1995-04-20 1996-11-05 Nec Corp フォトマスク及びその製造方法
JPH08314115A (ja) * 1995-05-12 1996-11-29 Dainippon Printing Co Ltd 位相シフトフォトマスクの製造方法
JP2001068462A (ja) * 1999-07-20 2001-03-16 Samsung Electronics Co Ltd 選択的ポリマー蒸着を用いたプラズマエッチング方法及びこれを用いたコンタクトホール形成方法
JP2004503829A (ja) * 2000-06-15 2004-02-05 アプライド　マテリアルズ　インコーポレイテッド 基板上のメタル層をエッチングする方法および装置
JP2002110647A (ja) * 2000-09-29 2002-04-12 Hitachi Ltd 半導体集積回路装置の製造方法
JP2005531125A (ja) * 2001-10-22 2005-10-13 ユナクシス・ユーエスエイ・インコーポレーテッド パルス化プラズマを使用したフォトマスク基板のエッチングのための方法及び装置
JP2004006765A (ja) * 2002-03-29 2004-01-08 Hoya Corp フォトマスクブランクの製造方法及び製造装置、並びに不要膜除去装置
WO2004102793A2 (en) * 2003-05-09 2004-11-25 Applied Material, Inc. Maintaining the dimensions of features being etched on a lithographic mask
JP2007505366A (ja) * 2003-05-09 2007-03-08 アプライド　マテリアルズ　インコーポレイテッド リソグラフィマスク上にエッチングされている特徴部の寸法の維持
JP2006209126A (ja) * 2005-01-27 2006-08-10 Applied Materials Inc フォトマスク製作に適したモリブデン層をエッチングするための方法
JP2006215552A (ja) * 2005-01-27 2006-08-17 Applied Materials Inc フォトマスク製作に適したクロム層をプラズマエッチングするための方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010500763A (ja) * 2006-08-11 2010-01-07 エリコン ユーエスエイ、インコーポレイテッド Ｃｄエッチングバイアスを最小にする方法
US9190287B2 (en) 2013-01-24 2015-11-17 Canon Anelva Corporation Method of fabricating fin FET and method of fabricating device
WO2016158649A1 (ja) * 2015-03-27 2016-10-06 Hoya株式会社 マスクブランク、位相シフトマスク及び位相シフトマスクの製造方法、並びに半導体装置の製造方法
JP2016189002A (ja) * 2015-03-27 2016-11-04 Hoya株式会社 マスクブランク、位相シフトマスク及び位相シフトマスクの製造方法、並びに半導体装置の製造方法
US10365556B2 (en) 2015-03-27 2019-07-30 Hoya Corporation Mask blank, phase shift mask, method for manufacturing phase shift mask, and method for manufacturing semiconductor device
TWI682233B (zh) * 2015-03-27 2020-01-11 日商Ｈｏｙａ股份有限公司 遮罩基底、相移遮罩及相移遮罩之製造方法、與半導體裝置之製造方法
WO2023282191A1 (ja) * 2021-07-05 2023-01-12 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
EP1686422A3 (en) 2008-07-02
KR100822276B1 (ko) 2008-04-16
TW200632534A (en) 2006-09-16
EP1686422A2 (en) 2006-08-02
KR20060086863A (ko) 2006-08-01
US20060166106A1 (en) 2006-07-27
ATE499631T1 (de) 2011-03-15
US7790334B2 (en) 2010-09-07
DE602006020202D1 (de) 2011-04-07
EP1686422B1 (en) 2011-02-23
TWI313394B (en) 2009-08-11

Similar Documents

Publication Publication Date Title
US7829243B2 (en) Method for plasma etching a chromium layer suitable for photomask fabrication
US7790334B2 (en) Method for photomask plasma etching using a protected mask
US8293430B2 (en) Method for etching a molybdenum layer suitable for photomask fabrication
JP2006215552A5 (ja)
US7375038B2 (en) Method for plasma etching a chromium layer through a carbon hard mask suitable for photomask fabrication
US7879510B2 (en) Method for quartz photomask plasma etching
US7771894B2 (en) Photomask having self-masking layer and methods of etching same
US8778574B2 (en) Method for etching EUV material layers utilized to form a photomask
US10199224B2 (en) Method for improving CD micro-loading in photomask plasma etching
US20130092655A1 (en) Method for etching an euv reflective multi-material layers utilized to form a photomask
CN101046626B (zh) 适于制造光掩模的蚀刻钼层方法
KR100988112B1 (ko) 균일성 제어를 위해 염소로 다단계 포토마스크를 에칭하는방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100115

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100706

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100831

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101209

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20111018

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20111021

A524 Written submission of copy of amendment under section 19 (pct)

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20111114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130124

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130131

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130215