JPH03129820A - 半導体製造装置及び半導体装置の製造方法 - Google Patents
半導体製造装置及び半導体装置の製造方法Info
- Publication number
- JPH03129820A JPH03129820A JP26861589A JP26861589A JPH03129820A JP H03129820 A JPH03129820 A JP H03129820A JP 26861589 A JP26861589 A JP 26861589A JP 26861589 A JP26861589 A JP 26861589A JP H03129820 A JPH03129820 A JP H03129820A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- plasma
- alternately
- deposition
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 238000005530 etching Methods 0.000 claims abstract description 50
- 230000008021 deposition Effects 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims abstract description 4
- 238000001312 dry etching Methods 0.000 claims abstract description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052799 carbon Inorganic materials 0.000 claims description 4
- 238000000926 separation method Methods 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 11
- 238000011282 treatment Methods 0.000 abstract 1
- 210000002381 plasma Anatomy 0.000 description 18
- VZGDMQKNWNREIO-UHFFFAOYSA-N tetrachloromethane Chemical compound ClC(Cl)(Cl)Cl VZGDMQKNWNREIO-UHFFFAOYSA-N 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 229910020323 ClF3 Inorganic materials 0.000 description 1
- 101100441092 Danio rerio crlf3 gene Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008033 biological extinction Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- JOHWNGGYGAVMGU-UHFFFAOYSA-N trifluorochlorine Chemical compound FCl(F)F JOHWNGGYGAVMGU-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
- H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体製造装置及び半導体装置の製造方法に関
し、特にエツチングに関する。
し、特にエツチングに関する。
（従来の技術〕
従来の半導体製造装置はプラズマ分離型といってもプラ
ズマ生成室は一つしかなく、その中に混合ガスを導入す
るとプラズマ中で様々な重合体ができ、エツチングを複
雑にしていた。例えばＣｌＦ３に０２を混合しプラズマ
を生成させるとＣＨＯ等の重合体が生成される。こうな
ると、よりエツチングが複雑になり、解析・予想が困難
になってくる。
ズマ生成室は一つしかなく、その中に混合ガスを導入す
るとプラズマ中で様々な重合体ができ、エツチングを複
雑にしていた。例えばＣｌＦ３に０２を混合しプラズマ
を生成させるとＣＨＯ等の重合体が生成される。こうな
ると、よりエツチングが複雑になり、解析・予想が困難
になってくる。
又、従来エツチングを行なうとエツチング面積の大小に
よりエツチング速度が異なったり、形状が異なったりす
るといったｒＩＡＭがあった。例えば多結晶シリコンを
平行平板型ドライエツチング装置で表１の条件でエツチ
ングした場合、メモリーセル内のようなエツチング面積
の小さいところではエツチング速度が２４００λ／ ｍ
ｉ ｎで周辺回路のようなエツチング面積が大きいと
ころではエツチング速度が２７００λ／ ｍ ｉ ｎと
いうようにエツチング速度に差がでてきて第３図のよう
に形状その他のエツチング特性に影響を与えていた。
よりエツチング速度が異なったり、形状が異なったりす
るといったｒＩＡＭがあった。例えば多結晶シリコンを
平行平板型ドライエツチング装置で表１の条件でエツチ
ングした場合、メモリーセル内のようなエツチング面積
の小さいところではエツチング速度が２４００λ／ ｍ
ｉ ｎで周辺回路のようなエツチング面積が大きいと
ころではエツチング速度が２７００λ／ ｍ ｉ ｎと
いうようにエツチング速度に差がでてきて第３図のよう
に形状その他のエツチング特性に影響を与えていた。
表１
〔発明が解決しようとする課題及び目的〕しかし、従来
の技術ではエツチングを複雑にしていることやエツチン
グの際にローディング効果が現われるなどの課題を有し
ていた。
の技術ではエツチングを複雑にしていることやエツチン
グの際にローディング効果が現われるなどの課題を有し
ていた。
本発明はこのような課題を解決する装置及び方法を提供
するものである。
するものである。
本発明の半導体製造装置及び半導体装置の製造方法は
１）エツチング室とプラズマ生成室が別々になっている
プラズマ分離型下ライエツチング装置において、プラズ
マ生成室を少なくとも２つ以上有し、交互にプラズマを
生成させることを特徴とする。
１）エツチング室とプラズマ生成室が別々になっている
プラズマ分離型下ライエツチング装置において、プラズ
マ生成室を少なくとも２つ以上有し、交互にプラズマを
生成させることを特徴とする。
２）上記の半導体製造装置に於て、片方のプラズマ室に
は炭素を含む堆積ガスを、もう片方のプラズマ室には炭
素を含まないエツチングガスを導入し、プラズマを交互
に生成しエツチングとデポジションを交互に行うことを
特徴とする。
は炭素を含む堆積ガスを、もう片方のプラズマ室には炭
素を含まないエツチングガスを導入し、プラズマを交互
に生成しエツチングとデポジションを交互に行うことを
特徴とする。
本発明はデポジションとエツチングを交互に行なうこと
でローディング効果が小さくなるという特徴を持ってい
るが、これはエツチング面積の大きいところではエツチ
ング速度は大きくなるのに対しデポジション速度（量）
も大きくなるし、逆に、エツチング面積の小さいところ
ではエツチング速度が小さくなるのに対しデポジション
速度も小さくなることで互いに打ち消し合っているとい
う作用を持っているからである。
でローディング効果が小さくなるという特徴を持ってい
るが、これはエツチング面積の大きいところではエツチ
ング速度は大きくなるのに対しデポジション速度（量）
も大きくなるし、逆に、エツチング面積の小さいところ
ではエツチング速度が小さくなるのに対しデポジション
速度も小さくなることで互いに打ち消し合っているとい
う作用を持っているからである。
以上、本発明について実施例に基づき詳細に説明する。
第１図は本発明に於いて使用したエツチング装置であり
、プラズマ室（１０１，１０２）が２つ有り、それぞれ
にＣＣｌ４とＳＦ６が導入される。
、プラズマ室（１０１，１０２）が２つ有り、それぞれ
にＣＣｌ４とＳＦ６が導入される。
モしてマグネトロン（１０３）で発生させたマイクロ波
でプラズマを発生させる。そのプラズマをエツチング室
（１０４）に導入する。
でプラズマを発生させる。そのプラズマをエツチング室
（１０４）に導入する。
この実施例の場合、エツチング室でのプラズマ状態を発
光分析した結果、ＣＣ１，Ｃ１，Ｆ等の発光ピークが観
察された６通常、ＣＣｌ４とＳＦ６の混合ガスでプラズ
マを生成した時に見られるＣＦの発光ピークは見られな
かった。
光分析した結果、ＣＣ１，Ｃ１，Ｆ等の発光ピークが観
察された６通常、ＣＣｌ４とＳＦ６の混合ガスでプラズ
マを生成した時に見られるＣＦの発光ピークは見られな
かった。
このエツチング装置を用い、ＣＣｌ４とＳＦ６のプラズ
マを交互に発生させ、ＣＣｌ４によるデポジションとＳ
Ｆ６によるエツチングを早いタイミングで繰り返し行な
った。プラズマの発生と消滅はパルス電圧の周期で設定
した。デポジションとエツチングの時間周期はデポジシ
ョンを２．５秒、エツチングを１秒で行なった。その他
の条件は表２に示すとおりである。
マを交互に発生させ、ＣＣｌ４によるデポジションとＳ
Ｆ６によるエツチングを早いタイミングで繰り返し行な
った。プラズマの発生と消滅はパルス電圧の周期で設定
した。デポジションとエツチングの時間周期はデポジシ
ョンを２．５秒、エツチングを１秒で行なった。その他
の条件は表２に示すとおりである。
この条件でのエツチングを行なったところウェハ内のエ
ツチング面積の大小にかかわらず図２のように同じ形状
が得られた。又、エツチング後の寸法もエツチング面積
の大小に影響されなかった。
ツチング面積の大小にかかわらず図２のように同じ形状
が得られた。又、エツチング後の寸法もエツチング面積
の大小に影響されなかった。
デポジションとエツチングを交互に行なうことでローデ
ィング効果が小さくなるのはエツチング面積の大きいと
ころではエツチング速度は大きくなるのに対しデポジシ
ョン速度（量）も大きくなるし、逆に、エツチング面積
の小さいところではエツチング速度が小さくなるのに対
しデポジション速度も小さくなることで互いに打ち消し
合っているからである。
ィング効果が小さくなるのはエツチング面積の大きいと
ころではエツチング速度は大きくなるのに対しデポジシ
ョン速度（量）も大きくなるし、逆に、エツチング面積
の小さいところではエツチング速度が小さくなるのに対
しデポジション速度も小さくなることで互いに打ち消し
合っているからである。
表２
デポジションガスとしてＣＣＩ ４について述べたが実
際はこれに限るものではなく、ＣＨ２Ｆ２やＣＨ３Ｆな
どでも同様の効果が得られる。
際はこれに限るものではなく、ＣＨ２Ｆ２やＣＨ３Ｆな
どでも同様の効果が得られる。
一方、エツチングガスもＳＦ８に限らず、ＮＦ３などで
もよい。
もよい。
本発明は特にローディング効果の気になるメモリーとロ
ジック混在のデバイスのエツチングに対して有効であり
、簡単な装置でしかもローディング効果の小さいエツチ
ングが可能であるという効果を有している。
ジック混在のデバイスのエツチングに対して有効であり
、簡単な装置でしかもローディング効果の小さいエツチ
ングが可能であるという効果を有している。
第１図は本実施例で使用したエツチング装置を示す図で
ある。 第２図は本実施例でエツチングを行なったときのエツチ
ング断面形状図である。 第３図は従来技術でエツチングを行なったときのエツチ
ング断面形状図である。 １０１、 １０２・・・プラズマ室 １０３・・・マグネトロン ２０１゜ ２０２゜ ２０３゜ ２０４゜ １０４・・・エツチング室 １０５・・・ガス導入口 １０６・・・排気口 １０７・・・ウェハー １０８・・・試料台 ３０１・・・レジスト ３０２・・・多結晶シリコン ３０３・・・シリコン酸化膜 ３０４・・・シリコン基板 以上
ある。 第２図は本実施例でエツチングを行なったときのエツチ
ング断面形状図である。 第３図は従来技術でエツチングを行なったときのエツチ
ング断面形状図である。 １０１、 １０２・・・プラズマ室 １０３・・・マグネトロン ２０１゜ ２０２゜ ２０３゜ ２０４゜ １０４・・・エツチング室 １０５・・・ガス導入口 １０６・・・排気口 １０７・・・ウェハー １０８・・・試料台 ３０１・・・レジスト ３０２・・・多結晶シリコン ３０３・・・シリコン酸化膜 ３０４・・・シリコン基板 以上
Claims (1)
- 【特許請求の範囲】 １）エッチング室とプラズマ生成室が別々になっている
プラズマ分離型ドライエッチング装置において、プラズ
マ生成室を少なくとも２つ以上有し、交互にプラズマを
生成させることを特徴とする半導体製造装置。 ２）請求項１記載の半導体製造装置に於て、片方のプラ
ズマ室には炭素を含む堆積ガスを、もう片方のプラズマ
室には炭素を含まないエッチングガスを導入し、プラズ
マを交互に生成しエッチングとデポジションを交互に行
うことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26861589A JPH03129820A (ja) | 1989-10-16 | 1989-10-16 | 半導体製造装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26861589A JPH03129820A (ja) | 1989-10-16 | 1989-10-16 | 半導体製造装置及び半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03129820A true JPH03129820A (ja) | 1991-06-03 |
Family
ID=17461007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26861589A Pending JPH03129820A (ja) | 1989-10-16 | 1989-10-16 | 半導体製造装置及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03129820A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994014187A1 (de) * | 1992-12-05 | 1994-06-23 | Robert Bosch Gmbh | Verfahren zum anisotropen ätzen von silicium |
| US6051503A (en) * | 1996-08-01 | 2000-04-18 | Surface Technology Systems Limited | Method of surface treatment of semiconductor substrates |
| US6187685B1 (en) | 1997-08-01 | 2001-02-13 | Surface Technology Systems Limited | Method and apparatus for etching a substrate |
| US6261962B1 (en) | 1996-08-01 | 2001-07-17 | Surface Technology Systems Limited | Method of surface treatment of semiconductor substrates |
| US6417013B1 (en) | 1999-01-29 | 2002-07-09 | Plasma-Therm, Inc. | Morphed processing of semiconductor devices |
| US6489248B2 (en) | 1999-10-06 | 2002-12-03 | Applied Materials, Inc. | Method and apparatus for etch passivating and etching a substrate |
| US6818562B2 (en) | 2002-04-19 | 2004-11-16 | Applied Materials Inc | Method and apparatus for tuning an RF matching network in a plasma enhanced semiconductor wafer processing system |
| US7786019B2 (en) | 2006-12-18 | 2010-08-31 | Applied Materials, Inc. | Multi-step photomask etching with chlorine for uniformity control |
| US7790334B2 (en) | 2005-01-27 | 2010-09-07 | Applied Materials, Inc. | Method for photomask plasma etching using a protected mask |
| US7879510B2 (en) | 2005-01-08 | 2011-02-01 | Applied Materials, Inc. | Method for quartz photomask plasma etching |
| JP2011029560A (ja) * | 2009-07-29 | 2011-02-10 | Ulvac Japan Ltd | プラズマ処理装置のプラズマ生成方法及びプラズマ処理装置 |
-
1989
- 1989-10-16 JP JP26861589A patent/JPH03129820A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994014187A1 (de) * | 1992-12-05 | 1994-06-23 | Robert Bosch Gmbh | Verfahren zum anisotropen ätzen von silicium |
| US5501893A (en) * | 1992-12-05 | 1996-03-26 | Robert Bosch Gmbh | Method of anisotropically etching silicon |
| US6051503A (en) * | 1996-08-01 | 2000-04-18 | Surface Technology Systems Limited | Method of surface treatment of semiconductor substrates |
| US6261962B1 (en) | 1996-08-01 | 2001-07-17 | Surface Technology Systems Limited | Method of surface treatment of semiconductor substrates |
| US6187685B1 (en) | 1997-08-01 | 2001-02-13 | Surface Technology Systems Limited | Method and apparatus for etching a substrate |
| US6417013B1 (en) | 1999-01-29 | 2002-07-09 | Plasma-Therm, Inc. | Morphed processing of semiconductor devices |
| US6489248B2 (en) | 1999-10-06 | 2002-12-03 | Applied Materials, Inc. | Method and apparatus for etch passivating and etching a substrate |
| US6818562B2 (en) | 2002-04-19 | 2004-11-16 | Applied Materials Inc | Method and apparatus for tuning an RF matching network in a plasma enhanced semiconductor wafer processing system |
| US7879510B2 (en) | 2005-01-08 | 2011-02-01 | Applied Materials, Inc. | Method for quartz photomask plasma etching |
| US7790334B2 (en) | 2005-01-27 | 2010-09-07 | Applied Materials, Inc. | Method for photomask plasma etching using a protected mask |
| US7786019B2 (en) | 2006-12-18 | 2010-08-31 | Applied Materials, Inc. | Multi-step photomask etching with chlorine for uniformity control |
| JP2011029560A (ja) * | 2009-07-29 | 2011-02-10 | Ulvac Japan Ltd | プラズマ処理装置のプラズマ生成方法及びプラズマ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5015331A (en) | Method of plasma etching with parallel plate reactor having a grid | |
| KR0145645B1 (ko) | 드라이에칭 장치의 에칭실을 클리닝하는 방법 | |
| Oehrlein et al. | Plasma-based dry etching techniques in the silicon integrated circuit technology | |
| JPH03129820A (ja) | 半導体製造装置及び半導体装置の製造方法 | |
| JPS6313334A (ja) | ドライエツチング方法 | |
| JP2626913B2 (ja) | シリコン表面の処理方法 | |
| KR0175688B1 (ko) | 산소가스 전처리를 갖는 플라즈마 애싱방법 | |
| JPS61500821A (ja) | デバイスの製造における無転移スロット分離のための方法 | |
| JPH02234419A (ja) | プラズマ電極 | |
| WO2003056617A1 (fr) | Procede de gravure et dispositif de gravure au plasma | |
| Hamblen et al. | Angular etching correlations from RIE: application to VLSI fabrication and process modeling | |
| JPS58204537A (ja) | プラズマエツチング方法 | |
| JPS627130A (ja) | ドライエツチング方法 | |
| JPH05144779A (ja) | シリコン酸化膜のドライエツチング方法 | |
| JPH03129821A (ja) | 半導体装置の製造方法 | |
| JPH03170678A (ja) | 反応容器のクリーニング方法 | |
| JP2001257198A (ja) | プラズマ処理方法 | |
| JPS61256725A (ja) | ドライエツチング方法 | |
| JPS6124817B2 (ja) | ||
| JPH08316214A (ja) | プラズマ処理装置 | |
| JPH0666294B2 (ja) | ドライエツチング方法 | |
| CN113113302B (zh) | 刻蚀方法及刻蚀设备 | |
| Leahy | Superfine IC geometries: Gas-plasma etching may supplant chemical etching in manufacturing high-performance integrated circuits | |
| JPH0336908B2 (ja) | ||
| JPH04313223A (ja) | 半導体装置の製造方法 |