JP2006172707A - Norフラッシュメモリ装置及びそれのシリアルセンシング方法 - Google Patents
Norフラッシュメモリ装置及びそれのシリアルセンシング方法 Download PDFInfo
- Publication number
- JP2006172707A JP2006172707A JP2005361078A JP2005361078A JP2006172707A JP 2006172707 A JP2006172707 A JP 2006172707A JP 2005361078 A JP2005361078 A JP 2005361078A JP 2005361078 A JP2005361078 A JP 2005361078A JP 2006172707 A JP2006172707 A JP 2006172707A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- memory device
- bit data
- flash memory
- sensing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 13
- 230000004044 response Effects 0.000 claims abstract description 52
- 238000010586 diagram Methods 0.000 description 9
- 230000003321 amplification Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 101100244005 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) PIN3 gene Proteins 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
- G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/24—Bit-line control circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Abstract
【解決手段】本発明に従うNORフラッシュメモリ装置は、マルチビットデータを貯蔵するメモリセルと、相異なる基準電圧を発生する基準電圧発生回路と、相異なる基準電圧に応答してメモリセルに貯蔵されたマルチビットデータをシリアルセンシングする感知増幅回路と、感知増幅回路に提供される基準電圧を選択する選択回路と、を含む。ここで、選択回路は、感知増幅回路からセンシングされた上位ビットデータに応答して下位ビットデータをセンシングする。これにより、不整合問題を改善できる。
【選択図】図1
Description
2a Yゲート回路
10a 感知増幅回路
11a ビットラインプリチャージ回路
12a ビットラインディスチャージ回路
13a 感知ノードセット回路
14a 基準電流発生回路
15a 基準電流選択回路
20a ラッチ回路
30a 選択回路
40a 基準電圧発生器
50a コントローラ
100 NORフラッシュメモリ装置
BLDIS ビットラインディスチャージ信号
DG_H,DG_M,DG_L 基準電圧
ENLAT 制御信号
ENMSB 上位ビットイネーブル信号
INIT 初期化信号
LSB_D 下位ビットデータ
MSB_D 上位ビットデータ
MSB_M,LSB_L,LSB_H 選択信号
N2 ビットラインバイアストランジスタ
N3,N11,N12,N14,N15,N16 NMOSトランジスタ
P1,P2 PMOSトランジスタ
SAO 感知ノード
Claims (27)
- マルチビットデータを貯蔵するメモリセルと、
相異なる基準電圧を発生する基準電圧発生回路と、
前記相異なる基準電圧に応答して前記メモリセルに貯蔵されたマルチビットデータをシリアルセンシングする感知増幅回路と、
前記感知増幅回路に提供される基準電圧を選択する選択回路とを含み、
前記選択回路は、前記感知増幅回路からセンシングされた上位ビットデータに応答して下位ビットデータをセンシングするための基準電圧を選択することを特徴とするNORフラッシュメモリ装置。 - 前記感知増幅回路は、
感知ノードに連結され、前記相異なる基準電圧に応答して相異なる基準電流を発生する基準電流発生回路と、
前記基準電流発生回路と接地との間に連結され、前記選択回路から提供された選択信号に応答して前記相異なる基準電流のうちから一つの基準電流を選択する基準電流選択回路と、を含むことを特徴とする請求項1に記載のNORフラッシュメモリ装置。 - 前記基準電流発生回路は、前記感知ノードと接地との間に並列に連結され、前記相異なる基準電圧に応答して前記感知ノードと接地との間にそれぞれ電流通路を形成するNMOSトランジスタN14,N15,N16から構成されることを特徴とする請求項2に記載のNORフラッシュメモリ装置。
- 前記基準電流選択回路は、前記NMOSトランジスタN14,N15,N16と接地との間に並列連結され、前記選択信号に応答してオン又はオフされるスイッチから構成されることを特徴とする請求項3に記載のNORフラッシュメモリ装置。
- 前記スイッチは、NMOSトランジスタN11,N12,N13であること
を特徴とする請求項4に記載のNORフラッシュメモリ装置。 - 前記感知増幅回路は、選択された基準電圧に応答して基準電流を発生する基準電流発生回路を含むことを特徴とする請求項1に記載のNORフラッシュメモリ装置。
- 前記基準電流発生回路は、感知ノードと接地との間に連結され、前記選択された基準電圧のレベルによって相異なる基準電流を発生することを特徴とする請求項6に記載のNORフラッシュメモリ装置。
- 前記基準電流発生回路は、前記感知ノードと接地との間に連結されたNMOSトランジスタから構成されることを特徴とする請求項7に記載のNORフラッシュメモリ装置。
- 前記感知増幅回路は、前記上位ビットデータが感知ノードを通じて出力された後に、前記感知ノードを所定の電圧レベルにセッティングする感知ノードセット回路をさらに含むことを特徴とする請求項1に記載のNORフラッシュメモリ装置。
- 前記感知ノードセット回路は、前記感知ノードに電源電圧を提供することを特徴とする請求項9に記載のNORフラッシュメモリ装置。
- 前記感知ノードセット回路は、電源端子と前記感知ノードとの間に電流通路を形成するMOSトランジスタから構成されることを特徴とする請求項9に記載のNORフラッシュメモリ装置。
- マルチビットデータを貯蔵するメモリセルと、
相異なる基準電圧を発生する基準電圧発生回路と、
前記相異なる基準電圧に応答して前記メモリセルに貯蔵されたマルチビットデータをシリアルセンシングする感知増幅回路と、
前記感知増幅回路からセンシングされたデータを貯蔵するラッチ回路と、
前記感知増幅回路に提供される基準電圧を選択する選択回路と、を含み、
前記選択回路は、前記ラッチ回路に貯蔵された上位ビットデータに応答して下位ビットデータをセンシングするための基準電圧を選択することを特徴とするNORフラッシュメモリ装置。 - 前記感知増幅回路は、
感知ノードと接地との間に連結され、前記相異なる基準電圧に応答して相異なる基準電流を発生する基準電流発生回路と、
前記基準電流発生回路と接地との間に連結され、前記選択回路から提供された選択信号に応答して前記相異なる基準電流のうちから一つの基準電流を選択する基準電流選択回路と、
前記感知ノードに連結され、前記上位ビットデータが前記感知ノードを通じて出力された後に、前記感知ノードを所定の電圧レベルにセッティングする感知ノードセット回路と、を含むことを特徴とする請求項12に記載のNORフラッシュメモリ装置。 - 前記基準電流発生回路は、前記感知ノードと接地との間に並列に連結され、前記相異なる基準電圧に応答して前記感知ノードと接地との間にそれぞれ電流通路を形成するNMOSトランジスタN14,N15,N16から構成されることを特徴とする請求項13に記載のNORフラッシュメモリ装置。
- 前記基準電流選択回路は、前記NMOSトランジスタN14,N15,N16と接地との間に並列連結され、前記選択信号に応答してNMOSトランジスタN11,N12,N13から構成されることを特徴とする請求項14に記載のNORフラッシュメモリ装置。
- 前記感知ノードセット回路は、電源端子と前記感知ノードとの間に電流通路を形成するMOSトランジスタから構成されることを特徴とする請求項13に記載のNORフラッシュメモリ装置。
- 前記ラッチ回路は、
前記感知増幅回路からセンシングされたデータを感知ノードを通じて入力される三状態バッファと、
前記三状態バッファの出力値を貯蔵するラッチと、
前記三状態バッファ及び前記ラッチを連結するデータラインと、を含み、
前記三状態バッファは、前記データが入力される前に前記データラインをディスチャージすることを特徴とする請求項12に記載のNORフラッシュメモリ装置。 - マルチビットデータを貯蔵するメモリセルと、
相異なる基準電圧を発生する基準電圧発生回路と、
前記相異なる基準電圧に応答して前記メモリセルに貯蔵されたマルチビットデータをシリアルセンシングする感知増幅回路と、
前記感知増幅回路からセンシングされたデータを貯蔵するラッチ回路と、
前記ラッチ回路に貯蔵された上位ビットデータに応答して下位ビットデータをセンシングするための選択回路を発生する選択回路と、
前記選択回路に応答して前記相異なる基準電圧のうちから選択された基準電圧を前記感知増幅回路に提供するスイッチ回路と、を含むことを特徴とするNORフラッシュメモリ装置。 - 前記感知増幅回路は、感知ノードと接地との間に連結され、前記選択された基準電圧のレベルによって相異なる基準電流を発生する基準電流発生回路と、
前記感知ノードに連結され、前記上位ビットデータが前記感知ノードを通じて出力された後に、前記感知ノードを所定の電圧レベルにセッティングする感知ノードセット回路と、を含むことを特徴とする請求項18に記載のNORフラッシュメモリ装置。 - 前記基準電流発生回路は、前記感知ノードと接地との間に連結されたNMOSトランジスタから構成されることを特徴とする請求項19に記載のNORフラッシュメモリ装置。
- 前記感知ノードセット回路は、電源端子と前記感知ノードとの間に電流通路を形成するMOSトランジスタから構成されることを特徴とする請求項19に記載のNORフラッシュメモリ装置。
- 前記ラッチ回路は、
前記感知増幅回路からセンシングされたデータを感知ノードを通じて入力される三状態バッファと、
前記三状態バッファの出力値を貯蔵するラッチと、
前記三状態バッファ及び前記ラッチを連結するデータラインと、を含み、
前記三状態バッファは、前記データが入力される前に前記データラインをディスチャージすることを特徴とする請求項18に記載のNORフラッシュメモリ装置。 - 前記選択回路は、前記上位ビットデータをセンシングするための選択信号を発生することを特徴とする請求項18に記載のNORフラッシュメモリ装置。
- 前記スイッチ回路は、前記選択信号に応答してオン又はオフされるスイッチから構成されることを特徴とする請求項18に記載のNORフラッシュメモリ装置。
- NORフラッシュメモリ装置のシリアルセンシング方法であって、
感知ノードを通じてメモリセルに貯蔵された上位ビットデータをセンシングし、
前記感知ノードを所定の電圧レベルにセッティングし、
前記上位ビットデータによって前記メモリセルに貯蔵された下位ビットデータをセンシングすることを特徴とするシリアルセンシング方法。 - 前記上位ビットデータは、上位ビットイネーブル信号に応答してセンシングされることを特徴とする請求項25に記載のシリアルセンシング方法。
- 前記所定の電圧レベルは、電源電圧であることを特徴とする請求項25に記載のシリアルセンシング方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2004-0106388 | 2004-12-15 | ||
KR1020040106390A KR100729350B1 (ko) | 2004-12-15 | 2004-12-15 | 시리얼 센싱 동작을 수행하는 노어 플래시 메모리 장치 |
KR1020040106388A KR100660535B1 (ko) | 2004-12-15 | 2004-12-15 | 시리얼 센싱 동작을 수행하는 노어 플래시 메모리 장치 |
KR10-2004-0106390 | 2004-12-15 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006172707A true JP2006172707A (ja) | 2006-06-29 |
JP4991148B2 JP4991148B2 (ja) | 2012-08-01 |
Family
ID=36580373
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005361078A Active JP4991148B2 (ja) | 2004-12-15 | 2005-12-14 | Norフラッシュメモリ装置及びそれのシリアルセンシング方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7352618B2 (ja) |
JP (1) | JP4991148B2 (ja) |
DE (1) | DE102005061375B4 (ja) |
TW (1) | TWI267088B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8081501B2 (en) | 2008-03-07 | 2011-12-20 | Samsung Electronics Co., Ltd. | Multi-level nonvolatile memory device using variable resistive element |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100755718B1 (ko) * | 2006-09-04 | 2007-09-05 | 삼성전자주식회사 | 멀티 레벨 셀 플래시 메모리에서 런-타임 배드 블록 관리를위한 장치 및 방법 |
KR100865821B1 (ko) * | 2007-03-14 | 2008-10-28 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 독출 방법 |
JP2009016444A (ja) * | 2007-07-02 | 2009-01-22 | Toshiba Corp | 半導体メモリ |
US7561484B2 (en) * | 2007-12-13 | 2009-07-14 | Spansion Llc | Reference-free sampled sensing |
US7751251B2 (en) * | 2008-07-31 | 2010-07-06 | Intel Corporation | Current sensing scheme for non-volatile memory |
US8782370B2 (en) * | 2011-05-15 | 2014-07-15 | Apple Inc. | Selective data storage in LSB and MSB pages |
TWI514382B (zh) * | 2013-07-10 | 2015-12-21 | Macronix Int Co Ltd | 多階記憶體的操作方法 |
CN104299641B (zh) * | 2013-07-16 | 2017-05-03 | 旺宏电子股份有限公司 | 多阶存储器的操作方法 |
US9208892B2 (en) | 2013-07-16 | 2015-12-08 | Macronix International Co., Ltd. | Operation method of multi-level memory |
US9293215B2 (en) | 2014-03-18 | 2016-03-22 | Integrated Silicon Solution, Inc. | Reference current circuit with temperature coefficient correction |
KR102508532B1 (ko) * | 2016-05-02 | 2023-03-09 | 삼성전자주식회사 | 감지 증폭기 및 이를 포함하는 메모리 장치 |
DE102016110049A1 (de) * | 2016-05-31 | 2017-11-30 | Infineon Technologies Ag | Ermitteln eines Zustands einer Speicherzelle |
US10262714B2 (en) | 2016-06-06 | 2019-04-16 | The Penn State Research Foundation | Low power sense amplifier based on phase transition material |
US20240185899A1 (en) * | 2022-12-06 | 2024-06-06 | Macronix International Co., Ltd. | Managing reference currents in semiconductor devices |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61126684A (ja) * | 1984-11-26 | 1986-06-14 | Hitachi Ltd | メモリを内蔵した半導体集積回路 |
JPH0636580A (ja) * | 1992-07-17 | 1994-02-10 | Toshiba Corp | 半導体読み出し専用記憶装置 |
JPH1196770A (ja) * | 1997-07-23 | 1999-04-09 | Sony Corp | 読み出し回路 |
JP2000057782A (ja) * | 1998-08-07 | 2000-02-25 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置とその制御方法 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5222040A (en) * | 1990-12-11 | 1993-06-22 | Nexcom Technology, Inc. | Single transistor eeprom memory cell |
US6002614A (en) * | 1991-02-08 | 1999-12-14 | Btg International Inc. | Memory apparatus including programmable non-volatile multi-bit memory cell, and apparatus and method for demarcating memory states of the cell |
JP3284744B2 (ja) * | 1994-04-20 | 2002-05-20 | 松下電器産業株式会社 | 光学的情報記録媒体 |
US5539690A (en) * | 1994-06-02 | 1996-07-23 | Intel Corporation | Write verify schemes for flash memory with multilevel cells |
KR0172401B1 (ko) * | 1995-12-07 | 1999-03-30 | 김광호 | 다수상태 불휘발성 반도체 메모리 장치 |
JPH1050079A (ja) | 1996-08-07 | 1998-02-20 | Nec Corp | 多値不揮発性半導体メモリ |
US5675537A (en) * | 1996-08-22 | 1997-10-07 | Advanced Micro Devices, Inc. | Erase method for page mode multiple bits-per-cell flash EEPROM |
US5862074A (en) * | 1996-10-04 | 1999-01-19 | Samsung Electronics Co., Ltd. | Integrated circuit memory devices having reconfigurable nonvolatile multi-bit memory cells therein and methods of operating same |
KR100371022B1 (ko) | 1998-11-26 | 2003-07-16 | 주식회사 하이닉스반도체 | 다중비트 메모리셀의 데이터 센싱장치 |
JP2000268593A (ja) | 1999-03-18 | 2000-09-29 | Matsushita Electric Ind Co Ltd | 不揮発性半導体メモリ |
KR100300549B1 (ko) | 1999-06-16 | 2001-11-01 | 김영환 | 비휘발성 메모리 센싱장치 및 방법 |
JP2001184881A (ja) * | 1999-12-28 | 2001-07-06 | Toshiba Corp | 不揮発性半導体メモリの読み出し回路 |
JP3940544B2 (ja) * | 2000-04-27 | 2007-07-04 | 株式会社東芝 | 不揮発性半導体メモリのベリファイ方法 |
US6292399B1 (en) * | 2000-07-03 | 2001-09-18 | Advanced Micro Devices, Inc. | Method and low-power circuits used to generate accurate drain voltage for flash memory core cells in read mode |
JP2002184190A (ja) * | 2000-12-11 | 2002-06-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP4907011B2 (ja) * | 2001-04-27 | 2012-03-28 | 株式会社半導体エネルギー研究所 | 不揮発性メモリとその駆動方法、及び半導体装置 |
US6490203B1 (en) * | 2001-05-24 | 2002-12-03 | Edn Silicon Devices, Inc. | Sensing scheme of flash EEPROM |
KR20030001608A (ko) | 2001-06-25 | 2003-01-08 | 주식회사 하이닉스반도체 | 플래쉬 메모리 셀의 센싱 회로 |
US6512689B1 (en) * | 2002-01-18 | 2003-01-28 | Motorola, Inc. | MRAM without isolation devices |
US6449191B1 (en) * | 2002-03-25 | 2002-09-10 | Ememory Technology Inc. | Current-mode sense amplifier with low power consumption |
US6999345B1 (en) * | 2002-11-06 | 2006-02-14 | Halo Lsi, Inc. | Method of sense and program verify without a reference cell for non-volatile semiconductor memory |
ITTO20030132A1 (it) * | 2003-02-25 | 2004-08-26 | Atmel Corp | Amplificatore di rilevamento rapido a specchio, di tipo configurabile e procedimento per configurare un tale amplificatore. |
KR100517561B1 (ko) * | 2003-08-19 | 2005-09-28 | 삼성전자주식회사 | 불 휘발성 반도체 메모리 장치 |
US7002843B2 (en) * | 2004-01-27 | 2006-02-21 | Sandisk Corporation | Variable current sinking for coarse/fine programming of non-volatile memory |
-
2005
- 2005-12-08 US US11/296,476 patent/US7352618B2/en active Active
- 2005-12-14 JP JP2005361078A patent/JP4991148B2/ja active Active
- 2005-12-14 DE DE102005061375.6A patent/DE102005061375B4/de active Active
- 2005-12-15 TW TW094144416A patent/TWI267088B/zh active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61126684A (ja) * | 1984-11-26 | 1986-06-14 | Hitachi Ltd | メモリを内蔵した半導体集積回路 |
JPH0636580A (ja) * | 1992-07-17 | 1994-02-10 | Toshiba Corp | 半導体読み出し専用記憶装置 |
JPH1196770A (ja) * | 1997-07-23 | 1999-04-09 | Sony Corp | 読み出し回路 |
JP2000057782A (ja) * | 1998-08-07 | 2000-02-25 | Matsushita Electric Ind Co Ltd | 不揮発性半導体記憶装置とその制御方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8081501B2 (en) | 2008-03-07 | 2011-12-20 | Samsung Electronics Co., Ltd. | Multi-level nonvolatile memory device using variable resistive element |
Also Published As
Publication number | Publication date |
---|---|
US20060126387A1 (en) | 2006-06-15 |
JP4991148B2 (ja) | 2012-08-01 |
DE102005061375B4 (de) | 2016-03-31 |
US7352618B2 (en) | 2008-04-01 |
TW200620312A (en) | 2006-06-16 |
TWI267088B (en) | 2006-11-21 |
DE102005061375A1 (de) | 2006-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4991148B2 (ja) | Norフラッシュメモリ装置及びそれのシリアルセンシング方法 | |
US6181605B1 (en) | Global erase/program verification apparatus and method | |
KR102050812B1 (ko) | 트윈 셀의 기억 데이터를 마스크해서 출력하는 반도체 장치 | |
KR100621632B1 (ko) | 시리얼 센싱 동작을 수행하는 노어 플래시 메모리 장치 | |
JP4992014B2 (ja) | フラッシュメモリ素子のページバッファ及びそのプログラム動作制御方法 | |
US7590003B2 (en) | Self-reference sense amplifier circuit and sensing method | |
US7782679B2 (en) | Memory device and reading method | |
KR100660534B1 (ko) | 불휘발성 메모리 장치의 프로그램 검증방법 | |
JPWO2007000809A1 (ja) | 半導体装置およびその制御方法 | |
KR20090055806A (ko) | 불휘발성 메모리 소자의 프로그램 검증 방법 | |
KR100365644B1 (ko) | 멀티비트 불휘발성 메모리 장치 | |
KR20100097395A (ko) | 불휘발성 메모리 소자의 페이지 버퍼 회로 및 그 동작 방법 | |
US8509019B2 (en) | Voltage generation circuit and nonvolatile memory device including the same | |
KR100660535B1 (ko) | 시리얼 센싱 동작을 수행하는 노어 플래시 메모리 장치 | |
JP2007184083A (ja) | ページバッファ及びその読み出し方法 | |
JP3583052B2 (ja) | 半導体記憶装置 | |
US6185130B1 (en) | Programmable current source | |
JP3588553B2 (ja) | 不揮発性半導体メモリ | |
KR100729350B1 (ko) | 시리얼 센싱 동작을 수행하는 노어 플래시 메모리 장치 | |
JP2009252290A (ja) | 半導体集積回路およびその動作方法 | |
KR100880316B1 (ko) | 메모리 소자 및 그 독출 방법 | |
US7538584B2 (en) | Sense amplifier | |
US7190619B2 (en) | Circuit for indicating termination of scan of bits to be programmed in nonvolatile semiconductor memory device | |
JP4413944B2 (ja) | 半導体記憶装置 | |
KR20010092073A (ko) | 낸드형 플래시 메모리 장치의 검증 읽기 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110817 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120301 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120308 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4991148 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |