JP2006157161A - 位相同期回路 - Google Patents
位相同期回路 Download PDFInfo
- Publication number
- JP2006157161A JP2006157161A JP2004340821A JP2004340821A JP2006157161A JP 2006157161 A JP2006157161 A JP 2006157161A JP 2004340821 A JP2004340821 A JP 2004340821A JP 2004340821 A JP2004340821 A JP 2004340821A JP 2006157161 A JP2006157161 A JP 2006157161A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- vector
- vector signal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Networks Using Active Elements (AREA)
Abstract
【解決手段】 4相の信号の中から、基準信号との位相差が90度以内の2相の信号を選択するための位相検出回路5及びスイッチ部6と、その2相の信号のレベルをそれぞれ調整するレベル調整器7a,7bと、レベル調整後の2相の信号を合成する合成器8とを設け、その合成器8により合成された信号の位相が基準信号の位相と一致するように、そのレベル調整器7a,7bによるレベルの調整具合を制御する。
【選択図】 図1
Description
即ち、ポートからアナログ信号が入力されると、クロック抽出回路がそのアナログ信号から周期を抽出して周期信号を生成し、逓倍器がその周期信号を2n逓倍してクロック信号を生成する。
A/D変換器は、逓倍器がクロック信号を生成すると、そのクロック信号に同期して、ポートから入力されたアナログ信号をデジタル信号に変換する。
D/A変換器は、逓倍器により生成されたクロック信号に同期して、RAMに格納されている加算データをD/A変換して、アナログの加算データ(位相が可変されたアナログ信号)を出力する(例えば、特許文献1参照)。
また、ポートから入力されるアナログ信号が高周波の信号である場合には、A/D変換器やD/A変換器のサンプリング周波数を高くする必要がある。しかし、高いサンプリング周波数を作り出すクロック信号の生成が困難であり、高精度のビット精度を確保することが困難であるため、ポートから入力されるアナログ信号の周波数が制限される課題もあった。
図1はこの発明の実施の形態1による位相同期回路を示す構成図であり、図において、信号入力端子1はアナログの信号を入力する。
90度移相器2は信号入力端子1からアナログの信号が入力されると、その入力信号から相互に90度の位相差を有する2相のベクトル信号を生成する。例えば、位相0°のベクトル信号と位相90°のベクトル信号を生成する。
第1のトランスであるトランス3aは90度移相器2により生成された一方のベクトル信号(例えば、位相0°のベクトル信号)に対する正転のベクトル信号と逆転のベクトル信号を出力する。例えば、位相0°のベクトル信号と位相180°のベクトル信号を出力する。
第2のトランスであるトランス3bは90度移相器2により生成された他方のベクトル信号(例えば、位相90°のベクトル信号)に対する正転のベクトル信号と逆転のベクトル信号を出力する。例えば、位相90°のベクトル信号と位相270°のベクトル信号を出力する。
なお、90度移相器2及びトランス3a,3bから信号生成手段が構成されている。
位相検出器5はトランス3a,3bから出力された4相のベクトル信号のうち、基準信号入力端子4より入力された基準信号と位相が近い2相のベクトル信号を検出する。
スイッチ部6はトランス3a,3bから出力された4相のベクトル信号の中から、位相検出器5により検出された2相のベクトル信号を選択し、その2相のベクトル信号を出力する。
なお、位相検出器5及びスイッチ部6から信号選択手段が構成されている。
レベル調整器7bは位相検波器10の指示の下、スイッチ部6から出力されたベクトル信号のレベルを調整する。
合成器8はレベル調整器7aによりレベルが調整されたベクトル信号とレベル調整器7bによりレベルが調整されたベクトル信号を合成し、その合成信号を信号出力端子9と位相検波器10に出力する。
なお、レベル調整器7a,7b及び合成器8から信号合成手段が構成されている。
位相検波器10は合成器8の合成信号の位相が基準信号入力端子4より入力された基準信号の位相と一致するように、レベル調整器7a,7bによるレベルの調整具合を制御する。
なお、位相検波器10は制御手段を構成している。
位相検出器5の検波器12aは合成器11aによる合成信号を検波して、その検波電圧を比較器13aに出力する。検波器12bは合成器11bによる合成信号を検波して、その検波電圧を比較器13bに出力する。
ベクトル信号25はレベル調整器7aによるレベル調整後の位相0°のベクトル信号を示し、ベクトル信号26はレベル調整器7bによるレベル調整後の位相90°のベクトル信号を示している。
ベクトル信号27は合成器8により合成されたベクトル信号を示しており、ベクトル信号27は基準信号と同位相のベクトル信号である。
図4は入力信号と基準信号の相対位相差と、検波器12a,12bの検波電圧との関係を示す説明図である。
90度移相器2は、信号入力端子1からアナログの信号が入力されると、その入力信号から相互に90度の位相差を有する2相のベクトル信号を生成する。
例えば、信号入力端子1から入力されたアナログの信号の位相が0°のベクトル信号であれば、位相0°のベクトル信号をそのままトランス3aに出力する一方、位相0°のベクトル信号の位相を90°遅らせて、位相90°のベクトル信号を生成し、位相90°のベクトル信号をトランス3bに出力する。
以後、説明の便宜上、信号入力端子1から入力されたアナログの信号の位相が0°のベクトル信号であるものとして説明する。
トランス3aから発生された位相0°のベクトル信号は、スイッチ部6のスイッチ14aと位相検出器5の合成器11aに出力され、トランス3aから発生された位相180°のベクトル信号は、スイッチ部6のスイッチ14aに出力される。
トランス3bから発生された位相90°のベクトル信号は、スイッチ部6のスイッチ14bと位相検出器5の合成器11bに出力され、トランス3bから発生された位相270°のベクトル信号は、スイッチ部6のスイッチ14bに出力される。
即ち、位相検出器5の合成器11aは、トランス3aから位相0°のベクトル信号を受け、かつ、基準信号入力端子4より入力された基準信号を受けると、位相0°のベクトル信号と基準信号をベクトル合成する。
また、位相検出器5の合成器11bは、トランス3bから位相90°のベクトル信号を受け、かつ、基準信号入力端子4より入力された基準信号を受けると、位相90°のベクトル信号と基準信号をベクトル合成する。
また、位相検出器5の検波器12bは、合成器11bによりベクトル合成されたベクトル信号を受けると、そのベクトル信号を検波して、その検波電圧を比較器13bに出力する。
ここで、図4に示すように、位相0°のベクトル信号と基準信号の相対位相差が0°のとき、検波器12aの検波電圧が最大になり、位相0°のベクトル信号と基準信号の相対位相差が180°(逆相)のとき、検波器12aの検波電圧が最小となる。ただし、位相0°のベクトル信号と基準信号のレベルは同一であるとする。
したがって、相対位相差が90°のときの検波電圧を基準電圧として、その基準電圧と検波器12aの検波電圧を比較すれば、位相0°のベクトル信号と基準信号の相対位相差が±90°の範囲内にあるか否かを判別することができる。
一方、検波器12aの検波電圧が基準電圧より低ければ、相対位相差が0°±90°の範囲内にないと判断して、位相180°のベクトル信号の選択を指示する選択信号をスイッチ部6のスイッチ14aに出力する。
なお、図3の例では、基準信号の位相が0°〜90°の範囲内にあるので、位相0°のベクトル信号の選択を指示する選択信号をスイッチ部6のスイッチ14aに出力する。
ここで、図4に示すように、位相90°のベクトル信号と基準信号の相対位相差が0°のとき、検波器12bの検波電圧が最大になり、位相90°のベクトル信号と基準信号の相対位相差が180°(逆相)のとき、検波器12bの検波電圧が最小となる。ただし、位相90°のベクトル信号と基準信号のレベルは同一であるとする。
したがって、相対位相差が90°のときの検波電圧を基準電圧として、その基準電圧と検波器12bの検波電圧を比較すれば、位相90°のベクトル信号と基準信号の相対位相差が±90°の範囲内にあるか否かを判別することができる。
一方、検波器12bの検波電圧が基準電圧より低ければ、相対位相差が90°±90°の範囲内にないと判断して、位相270°のベクトル信号の選択を指示する選択信号をスイッチ部6のスイッチ14bに出力する。
なお、図3の例では、基準信号の位相が0°〜90°の範囲内にあるので、位相90°のベクトル信号の選択を指示する選択信号をスイッチ部6のスイッチ14bに出力する。
即ち、スイッチ部6のスイッチ14aは、トランス3aにより生成された位相0°のベクトル信号,位相180°のベクトル信号の中から、位相検出器5の比較器13aから出力された選択信号にしたがって位相0°のベクトル信号又は位相180°のベクトル信号を選択する。
また、スイッチ部6のスイッチ14bは、トランス3bにより生成された位相90°のベクトル信号,位相270°のベクトル信号の中から、位相検出器5の比較器13bから出力された選択信号にしたがって位相90°のベクトル信号又は位相270°のベクトル信号を選択する。
図3の例では、位相検出器5の比較器13bから位相90°のベクトル信号の選択を指示する選択信号を受けるので、位相90°のベクトル信号を選択してレベル調整器7bに出力する。
レベル調整器7bは、スイッチ部6により選択されたベクトル信号、即ち、位相90°のベクトル信号を受けると、位相検波器10の指示の下、位相90°のベクトル信号のレベルを調整する。
合成器8は、レベル調整器7aからレベル調整後の位相0°のベクトル信号を受け、かつ、レベル調整器7bからレベル調整後の位相90°のベクトル信号を受けると、双方のベクトル信号をベクトル合成し、その合成後のベクトル信号(図3のベクトル信号27が相当)を信号出力端子9と位相検波器10に出力する。
即ち、位相検波器10は、レベル調整器7aに対する調整具合と、レベル調整器7bに対する調整具合とが相反するように制御することにより、合成器8による合成後のベクトル信号の位相が基準信号の位相と一致するように、レベル調整器7a,7bによるレベルの調整具合を制御する。
なお、このレベル調整は、合成器8による合成後のベクトル信号のレベルが一定になるように調整されるのが望ましい。このため、デジタル処理によるテーブル制御を行ってもよい。このときの処理クロックは、入力信号のサンプリングクロックとは無関係なので、従来の課題で示したようなリスクはない。また、位相制御精度が要求される場合は、直接制御を行ってもよい。
即ち、0°〜360°をエンドレスにかつ連続的に位相同期できる位相同期回路を実現することができる。また、アナログ素子のみで構成可能であるため、デジタル方式のように回路規模が増大することもなく、高周波にも適用することができる。
図5はこの発明の実施の形態2による位相同期回路を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
レベル保持器30は位相同期のオン指令を受けると、スイッチ部6により選択される信号を固定するとともに、レベル調整器7a,7bによるレベルの調整具合を固定する。なお、レベル保持器30は固定手段を構成している。
レベル保持器30が搭載されている以外は、上記実施の形態1と同様であるため、ここでは、レベル保持器30の動作のみを説明する。
したがって、この場合は、レベル保持器30が搭載されていない上記実施の形態1と同様の処理が実施される。
これにより、例えば、スイッチ部6が位相同期のオン指令を受けたときに、位相0°のベクトル信号と位相90°のベクトル信号を選択していれば、レベル保持器30が位相検出器5から他のベクトル信号の選択を指示する選択信号を受けても、位相0°のベクトル信号と位相90°のベクトル信号の選択を継続する。
これにより、例えば、2組の入力信号源があり、相互に位相同期して信号源を切り替える同期切替器として使用する場合、基準となる信号源のルートの位相を固定するのに用いることができる。
図6はこの発明の実施の形態3による位相同期回路を示す構成図であり、図において、図5と同一符号は同一または相当部分を示すので説明を省略する。
遅延線31は信号入力端子1から入力された信号の位相を90°遅らせ、遅延線32は遅延線31と従属接続され、遅延線31から出力された信号の位相を90°遅らせる。
遅延線33は遅延線32と従属接続され、遅延線32から出力された信号の位相を90°遅らせる。
なお、遅延線31,32,33から信号生成手段が構成されている。
即ち、信号入力端子1から位相0°のベクトル信号が入力されると、その位相0°のベクトル信号がスイッチ部6のスイッチ14aに出力されるとともに、遅延線31に出力される。
遅延線31は、信号入力端子1から位相0°のベクトル信号を受けると、そのベクトル信号の位相を90°遅らせて、位相90°のベクトル信号をスイッチ部6のスイッチ14bに出力するとともに、遅延線32に出力する。
遅延線33は、遅延線32から位相180°のベクトル信号を受けると、そのベクトル信号の位相を90°遅らせて、位相270°のベクトル信号をスイッチ部6のスイッチ14bに出力する。
図7はこの発明の実施の形態4による位相同期回路を示す構成図であり、図において、図5と同一符号は同一または相当部分を示すので説明を省略する。
ポリフェーズ移相器34は信号入力端子1から入力された信号から相互に90°の位相差を有する4相の信号を生成する。なお、ポリフェーズ移相器34は信号生成手段を構成している。
この場合、上記実施の形態1と同様の効果を奏するほか、入力信号の周波数範囲を広く取ることができる効果を奏する。
Claims (6)
- 入力信号から相互に90度の位相差を有する4相の信号を生成する信号生成手段と、上記信号生成手段により生成された4相の信号の中から、基準信号との位相差が90度以内の2相の信号を選択する信号選択手段と、上記信号選択手段により選択された2相の信号のレベルをそれぞれ調整し、レベル調整後の2相の信号を合成する信号合成手段と、上記信号合成手段により合成された信号の位相が上記基準信号の位相と一致するように、上記信号合成手段によるレベルの調整具合を制御する制御手段とを備えた位相同期回路。
- 信号生成手段により生成された任意の信号と基準信号を合成する合成器と、上記合成器による合成信号を検波して、その検波電圧を出力する検波器と、上記検波器から出力された検波電圧と90度の位相差に対応する基準電圧を比較する比較器と、上記比較器の比較結果に応じて信号を選択するスイッチとから信号選択手段が構成されていることを特徴とする請求項1記載の位相同期回路。
- 位相同期のオン指令を受けると、信号選択手段により選択される信号を固定するとともに、信号合成手段によるレベルの調整具合を固定する固定手段を設けたことを特徴とする請求項1または請求項2記載の位相同期回路。
- 入力信号から相互に90度の位相差を有する2相の信号を生成する90度移相器と、上記90度移相器により生成された一方の信号に対する正転の信号と逆転の信号を出力する第1のトランスと、上記90度移相器により生成された他方の信号に対する正転の信号と逆転の信号を出力する第2のトランスとから信号生成手段が構成されていることを特徴とする請求項1から請求項3のうちのいずれか1項記載の位相同期回路。
- 入力信号の位相を90度遅らせる遅延線が従属接続されている回路から信号生成手段が構成されていることを特徴とする請求項1から請求項3のうちのいずれか1項記載の位相同期回路。
- ポリフェーズ移相器を用いて信号生成手段が構成されていることを特徴とする請求項1から請求項3のうちのいずれか1項記載の位相同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004340821A JP4558458B2 (ja) | 2004-11-25 | 2004-11-25 | 位相同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004340821A JP4558458B2 (ja) | 2004-11-25 | 2004-11-25 | 位相同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006157161A true JP2006157161A (ja) | 2006-06-15 |
JP4558458B2 JP4558458B2 (ja) | 2010-10-06 |
Family
ID=36634960
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004340821A Expired - Fee Related JP4558458B2 (ja) | 2004-11-25 | 2004-11-25 | 位相同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4558458B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009171469A (ja) * | 2008-01-18 | 2009-07-30 | Toyota Central R&D Labs Inc | 無限移相器及び移相器 |
JP6271101B1 (ja) * | 2016-03-02 | 2018-01-31 | 三菱電機株式会社 | 移相精度校正回路、ベクトル合成型移相器及び無線通信機 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818397A (ja) * | 1994-06-27 | 1996-01-19 | Hitachi Ltd | 90度移相器 |
JPH0917179A (ja) * | 1995-06-29 | 1997-01-17 | Nec Corp | 位相検出回路 |
JP2003229738A (ja) * | 2002-01-31 | 2003-08-15 | Mitsubishi Electric Corp | アナログ形移相器 |
JP2003243959A (ja) * | 2002-02-14 | 2003-08-29 | Hitachi Kokusai Electric Inc | 無限移相器 |
-
2004
- 2004-11-25 JP JP2004340821A patent/JP4558458B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818397A (ja) * | 1994-06-27 | 1996-01-19 | Hitachi Ltd | 90度移相器 |
JPH0917179A (ja) * | 1995-06-29 | 1997-01-17 | Nec Corp | 位相検出回路 |
JP2003229738A (ja) * | 2002-01-31 | 2003-08-15 | Mitsubishi Electric Corp | アナログ形移相器 |
JP2003243959A (ja) * | 2002-02-14 | 2003-08-29 | Hitachi Kokusai Electric Inc | 無限移相器 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009171469A (ja) * | 2008-01-18 | 2009-07-30 | Toyota Central R&D Labs Inc | 無限移相器及び移相器 |
JP6271101B1 (ja) * | 2016-03-02 | 2018-01-31 | 三菱電機株式会社 | 移相精度校正回路、ベクトル合成型移相器及び無線通信機 |
Also Published As
Publication number | Publication date |
---|---|
JP4558458B2 (ja) | 2010-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3932396B2 (ja) | 混合型遅延固定ループ回路及びそのクロック信号同期方法 | |
JP4228220B2 (ja) | 遅延固定ループ回路 | |
US5489864A (en) | Delay interpolation circuitry | |
US6917229B2 (en) | Delay locked loop having low jitter in semiconductor device | |
KR100855980B1 (ko) | 쉬프터와 가산기를 이용하여 지연 시간을 조절하는 지연고정 루프 및 클럭 지연 방법 | |
JP5255851B2 (ja) | 並列運転インバータ装置 | |
US6819153B2 (en) | Semiconductor device for clock signals synchronization accuracy | |
KR100533915B1 (ko) | 클럭 신호의 연속성을 보장하는 클럭 신호 선택 장치 및방법 | |
US8483341B2 (en) | Signal generation system | |
US7603095B2 (en) | Apparatus and method of switching intervals | |
JP4558458B2 (ja) | 位相同期回路 | |
US7183821B1 (en) | Apparatus and method of controlling clock phase alignment with dual loop of hybrid phase and time domain for clock source synchronization | |
US9379881B1 (en) | Phase interpolator circuit, clock data recovery circuit including the same, and phase interpolation method | |
US6359519B1 (en) | Self-timed numerically controlled ring oscillator | |
JP4132714B2 (ja) | 映像信号サンプリング装置、表示装置、及び映像信号サンプリング方法 | |
WO2012131920A1 (ja) | 位相補正回路及び位相補正方法 | |
KR100400318B1 (ko) | 클럭 동기화 장치 | |
KR20090117118A (ko) | 지연 고정 루프 회로 및 지연 고정 방법 | |
JP2730517B2 (ja) | 高速データ受信回路 | |
JP2010021665A (ja) | データ受信装置 | |
JP2008021194A (ja) | クロック変調回路 | |
JPH1032489A (ja) | ディジタル遅延制御クロック発生器及びこのクロック発生器を使用する遅延ロックループ | |
JP5423967B2 (ja) | クロック・データ再生回路 | |
JPH11205101A (ja) | 位相追従装置 | |
KR100316533B1 (ko) | 다위상 출력 위상고정루프를 이용한 부동소수점 주파수합성장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070514 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071012 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080718 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100713 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100721 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |