JP6271101B1 - 移相精度校正回路、ベクトル合成型移相器及び無線通信機 - Google Patents

移相精度校正回路、ベクトル合成型移相器及び無線通信機 Download PDF

Info

Publication number
JP6271101B1
JP6271101B1 JP2017542201A JP2017542201A JP6271101B1 JP 6271101 B1 JP6271101 B1 JP 6271101B1 JP 2017542201 A JP2017542201 A JP 2017542201A JP 2017542201 A JP2017542201 A JP 2017542201A JP 6271101 B1 JP6271101 B1 JP 6271101B1
Authority
JP
Japan
Prior art keywords
signal
unit
phase shift
phase
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017542201A
Other languages
English (en)
Other versions
JPWO2017149699A1 (ja
Inventor
隆也 丸山
隆也 丸山
谷口 英司
英司 谷口
孝信 藤原
孝信 藤原
恒次 堤
恒次 堤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6271101B1 publication Critical patent/JP6271101B1/ja
Publication of JPWO2017149699A1 publication Critical patent/JPWO2017149699A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks
    • H03H11/16Networks for phase shifting
    • H03H11/20Two-port phase shifters providing an adjustable phase shift
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282Acting on the phase and the amplitude of the input signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • H04L27/3845Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier
    • H04L27/3854Demodulator circuits; Receiver circuits using non - coherent demodulation, i.e. not using a phase synchronous carrier using a non - coherent carrier, including systems with baseband correction for phase or frequency offset
    • H04L27/3863Compensation for quadrature error in the received signal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/18Phase-shifters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/336A I/Q, i.e. phase quadrature, modulator or demodulator being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Waveguide Switches, Polarizers, And Phase Shifters (AREA)
  • Networks Using Active Elements (AREA)

Abstract

制御コードと可変利得増幅器(13)(14)の利得との関係を記憶しているテーブル部(21)と、可変利得増幅器(13)(14)の利得を設定する利得制御部(22)と、信号合成部(15)の出力信号の振幅及び位相を検出する振幅位相検出器(25)と、利得制御部(22)により利得が設定される毎に、当該利得に対応する制御コードと振幅位相検出器(25)により検出された振幅及び位相との組を記録する振幅位相記録部(26)とを設け、テーブル校正部(27)が、振幅位相記録部(26)の記録内容からベクトル合成移相部(1)の移相特性を特定し、その移相特性を用いて、テーブル部(21)に記録されている制御コードと利得の関係を校正する。

Description

この発明は、ベクトル合成型移相器の移相精度を校正する移相精度校正回路と、その移相精度校正回路を実装しているベクトル合成型移相器と、そのベクトル合成型移相器を実装している無線通信機とに関するものである。
例えば、フェーズドアレイアンテナを実装しているレーダ装置などでは、ビーム方向を可変するために、高周波信号の位相をシフトすることが可能な移相器を搭載している必要がある。
高周波信号の位相をシフトすることが可能な移相器として、ベクトル合成型移相器が知られている。
ベクトル合成型移相器は、一般的に、高周波信号から互いに直交しているI(In−phase)信号とQ(Quadrature)信号を生成する直交信号生成部と、直交信号生成部により生成されたI信号を増幅する第1の可変利得増幅器と、直交信号生成部により生成されたQ信号を増幅する第2の可変利得増幅器と、第1の可変利得増幅器により増幅されたI信号と第2の可変利得増幅器により増幅されたQ信号とを合成して、そのI信号とQ信号の合成信号を出力する信号合成部とを備えている。
また、ベクトル合成型移相器は、移相量と第1及び第2の可変利得増幅器の利得との関係を記憶しているテーブル部と、そのテーブルを参照して、外部から与えられた移相量に対応する利得を取得し、第1及び第2の可変利得増幅器の利得を取得した利得に設定する利得制御部とを備えている。
ここで、移相精度が高いベクトル合成型移相器は、直交信号生成部により生成されたI信号とQ信号の位相差が90°からずれておらず、I信号とQ信号の直交性が保たれている。また、I信号とQ信号の振幅が同じ振幅に揃っている。
直交信号生成部は、一般的に、抵抗と容量からなるRC型ポリフェーズフィルタで実現されることが多いが、例えば、RC型ポリフェーズフィルタの製造ばらつきの影響で、I信号とQ信号の直交誤差や振幅誤差が生じている場合、移相精度が低下するため、その製造ばらつきの影響を除く必要がある。
以下の非特許文献1には、RC型ポリフェーズフィルタの容量として用いることが可能な複数のバラクタを用意し、I信号とQ信号の直交誤差や振幅誤差に応じて、複数のバラクタの中から、RC型ポリフェーズフィルタに用いるバラクタを選択することで、製造ばらつきの影響を除く校正方式が開示されている。
H. Kodama, H. Ishikawa, N. Oshima, and A. Tanaka, "A 1.3-degree I/Q phase error, 7.1 - 8.7-GHz LO generator with single-stage digital tuning polyphase filter," IEEE Symp. VLSI Circuits, Dig. Tech. Pap., pp. 145-146, 2010.
従来のベクトル合成型移相器は以上のように構成されているので、複数のバラクタの中から、RC型ポリフェーズフィルタに用いるバラクタを選択することで、製造ばらつきの影響を除く校正方式を用いれば、ある程度の移相精度は改善することができる。しかし、バラクタは、一般的に無視することができない寄生直列抵抗成分Rpを有しているため、RC型ポリフェーズフィルタの伝達関数は、下記の式(1)のように表される。
Figure 0006271101
式(1)において、Cはバラクタの容量成分、RはRC型ポリフェーズフィルタにおける抵抗の抵抗値、sはラプラス演算子である。ΔVIoutは、差動のI信号である+I信号と−I信号との差分、ΔVQoutは、差動のQ信号である+Q信号と−Q信号との差分である。
I信号とQ信号の直交誤差を解消することが可能な容量成分Cを有するバラクタを選択した場合、式(1)の分子と分母が一致することがなく、I信号とQ信号の振幅誤差が生じる。
したがって、複数のバラクタの中から、RC型ポリフェーズフィルタに用いるバラクタを選択する校正方式では、I信号とQ信号の振幅誤差と直交誤差を同時に解消することができず、移相精度を十分に改善することができないという課題があった。
この発明は上記のような課題を解決するためになされたもので、ベクトル合成型移相器の移相精度を改善することができる移相精度校正回路を得ることを目的とする。
また、この発明は、その移相精度校正回路を実装しているベクトル合成型移相器と、そのベクトル合成型移相器を実装している無線通信機とを得ることを目的とする。
この発明に係る移相精度校正回路は、移相量に対応する制御コードとベクトル合成型移相器に実装されている可変利得増幅器の利得との関係を記憶しているテーブル部と、制御コードに対応する利得を可変利得増幅器に設定する利得制御部と、ベクトル合成型移相器の出力信号の振幅及び位相を検出する検出器と、利得制御部により利得が設定される毎に、当該利得に対応する制御コードと検出器により検出された振幅及び位相との組を記録する記録部とを設け、校正部が、記録部の記録内容からベクトル合成型移相器の移相特性を特定し、その移相特性を用いて、テーブル部に記録されている制御コードと利得の関係を校正するようにしたものである。
この発明によれば、校正部が、記録部の記録内容からベクトル合成型移相器の移相特性を特定し、その移相特性を用いて、テーブル部に記録されている制御コードと利得の関係を校正するように構成したので、ベクトル合成型移相器の移相精度を改善することができる効果がある。
この発明の実施の形態1による移相精度校正回路を実装しているベクトル合成型移相器を示す構成図である。 この発明の実施の形態1による移相精度校正回路の処理内容を示すフローチャートである。 ベクトル合成型移相器の移相誤差を示すIQ平面図である。 テーブル部21のテーブルに記録されている内容を示す説明図である。 テーブル校正部27により利得が校正される前後の移相量の特性を示す説明図である。
以下、この発明をより詳細に説明するために、この発明を実施するための形態について、添付の図面にしたがって説明する。
実施の形態1.
図1はこの発明の実施の形態1による移相精度校正回路を実装しているベクトル合成型移相器を示す構成図である。
図1のベクトル合成型移相器は、例えば、無線送信機や無線受信機などの無線通信機に実装されるものであり、ベクトル合成型移相器により位相がシフトされたRF(radio frequency)信号が、無線通信機によって送信される場合や、無線通信機によって受信されたRF信号が、ベクトル合成型移相器によって位相がシフトされる場合などが想定される。
図1において、ベクトル合成型移相器は、ベクトル合成移相部1と移相精度校正回路2からなる。
ベクトル合成移相部1は直交信号生成部11とベクトル信号合成器12からなり、入力信号である差動のRF信号を入力すると、そのRF信号から互いに直交しているI(In−phase)信号とQ(Quadrature)信号を生成し、そのI信号とQ信号を増幅したのち、増幅後のI信号とQ信号をベクトル合成して、その合成信号を出力する。
移相精度校正回路2はテーブル部21、利得制御部22、周波数変換器23、アナログデジタル変換器(以下、「A/D変換器」と称する)24、振幅位相検出器25、振幅位相記録部26及びテーブル校正部27からなり、外部から与えられる制御コードWcにしたがってベクトル信号合成器12の可変利得増幅器13,14の利得G(Wc),G(Wc)を制御するとともに、制御コードWcと可変利得増幅器13,14の利得G(Wc),G(Wc)との関係を校正する。制御コードWcは0以上の整数値である。
この実施の形態1では、ベクトル合成型移相器がNビットの移相分解能を有するものとし、移相の切替幅は360°/2である。このため、ベクトル合成型移相器の移相量は、(360°/2)×Wcで表される。
例えば、Wc=0であれば移相量は0°、Wc=2N−2であれば移相量は90°、Wc=2N−1であれば移相量は180°,Wc=2N−1+2N−2であれば移相量は270°である。
可変利得増幅器13,14の利得G(Wc),G(Wc)は、制御コードWcにしたがって0〜1の値に設定される。
この実施の形態1では、ベクトル合成型移相器の入力信号がRF信号である例を説明するが、入力信号がRF信号に限るものではなく、無線周波数以外の周波数の信号が入力されるものであってもよい。
直交信号生成部11は例えば抵抗と容量からなるRC型ポリフェーズフィルタで実現され、入力信号である差動のRF信号から互いに直交しているI信号(第1の信号)とQ信号(第2の信号)を生成し、差動のI信号を可変利得増幅器13に出力して、差動のQ信号を可変利得増幅器14に出力する。
ベクトル信号合成器12は可変利得増幅器13,14及び信号合成部15からなる。
可変利得増幅器13は利得制御部22によって設定された利得G(Wc)で、直交信号生成部11から出力された差動のI信号を増幅し、増幅後のI信号を信号合成部15に出力する第1の可変利得増幅器である。
可変利得増幅器14は利得制御部22によって設定された利得G(Wc)で、直交信号生成部11から出力された差動のQ信号を増幅し、増幅後のQ信号を信号合成部15に出力する第2の可変利得増幅器である。
信号合成部15は可変利得増幅器13により増幅された差動のI信号と、可変利得増幅器14により増幅された差動のQ信号とを合成して、そのI信号とQ信号の合成信号を出力する。
テーブル部21は例えばRAM(Random Access Memory)あるいはハードディスクなどの記憶装置で実現されるものであり、移相量に対応する制御コードWcと、可変利得増幅器13,14から出力されるI信号,Q信号の符号を示す符号信号P,P及び可変利得増幅器13,14の利得G,Gとの関係を示すテーブルを記憶している。
利得制御部22は例えばCPU(Central Processing Unit)を実装している半導体集積回路、あるいは、ワンチップマイコンなどで実現されるものである。
利得制御部22はテーブル部21に記憶されているテーブルを校正する際には、可変利得増幅器13,14の利得G(Wc),G(Wc)として、複数の利得を順番に設定する。
例えば、可変利得増幅器13,14の利得G(Wc),G(Wc)として、0度の移相量に対応する利得G(Wc=0),G(Wc=0)、90度の移相量に対応する利得G(Wc=2N−2),G(Wc=2N−2)、180度の移相量に対応する利得G(Wc=2N−1),G(Wc=2N−1)、270度の移相量に対応する利得G(Wc=2N−1+2N−2),G(Wc=2N−1+2N−2)を順番に設定する。
利得制御部22はI信号とQ信号の合成信号を出力する実際の使用時には、テーブル部21に記憶されているテーブルから、制御コードWcに対応する符号信号P,Pと利得G(Wc),G(Wc)を取得して、その符号信号P及び利得G(Wc)を可変利得増幅器13に設定し、その符号信号P及び利得G(Wc)を可変利得増幅器14に設定する。
周波数変換器23はベクトル合成移相部1の出力信号、即ち、信号合成部15から出力された合成信号の周波数を例えば中間周波数などにダウンコンバートする。
A/D変換器24は周波数変換器23により周波数が変換された合成信号をデジタル信号に変換して、そのデジタル信号を振幅位相検出器25に出力する。
振幅位相検出器25はA/D変換器24から出力されたデジタル信号の振幅及び位相を検出する検出器である。
振幅位相記録部26は例えばRAMあるいはハードディスクなどの記憶装置で実現されるものであり、利得制御部22により利得が制御される毎に、当該利得に対応する制御コードWcと、振幅位相検出器25により検出された振幅及び位相との組を記録する記録部である。
テーブル校正部27は例えばCPUを実装している半導体集積回路、あるいは、ワンチップマイコンなどで実現されるものである。
テーブル校正部27は振幅位相記録部26の記録内容からベクトル合成移相部1の移相特性argOUTを特定し、その移相特性argOUTを用いて、テーブル部21に記録されている制御コードWcと、利得G(Wc),G(Wc)との関係を校正する校正部である。
図2はこの発明の実施の形態1による移相精度校正回路の処理内容を示すフローチャートである。
図3はベクトル合成型移相器の移相誤差を示すIQ平面図である。
図3のIQ平面図は、符号信号P,Pの値で区別される各象限での移相誤差を示している。
図3では、I信号を基準としており、第1象限となるP=1,P=1の場合、I信号とQ信号の移相誤差がβである。
また、第2象限となるP=−1,P=1の場合、I信号と−I信号の移相誤差がαである。−I信号はI信号の反転である。
また、第3象限となるP=−1,P=−1の場合、I信号と−Q信号の移相誤差がγである。−Q信号はQ信号の反転である。
次に動作について説明する。
最初に、移相精度校正回路2が、テーブル部21のテーブルに記録されている制御コードWcと、利得G(Wc),G(Wc)との関係を校正する際の処理内容を説明する。
この校正処理は、例えば、ベクトル合成型移相器の出荷時や電源投入時などで実施されることが想定されるが、この校正処理の実施時期は任意である。
移相精度校正回路2のテーブル部21には、図4に示すようなテーブルが記憶されている。
図4はテーブル部21のテーブルに記録されている内容を示す説明図である。
このテーブルには、移相量に対応する制御コードWcと、可変利得増幅器13,14から出力されるI信号,Q信号の符号を示す符号信号P,P及び可変利得増幅器13,14の利得G,Gとが記録されている。
まず、移相精度校正回路2の利得制御部22は、テーブル部21に記憶されているテーブルを参照して、0°の移相量に対応する制御コードWcと組になっている符号信号P,P及び利得G,Gを取得する。
即ち、利得制御部22は、0°の移相量に対応する制御コードWcは0であるため、Wc=0に対応している(P,P)=(1,1)と、(G(0),G(0))=(1,0)とを取得する。
利得制御部22は、符号信号(P,P)=(1,1)と、利得(G(0),G(0))=(1,0)とを取得すると、符号信号P=1と利得G(0)=1を可変利得増幅器13に設定し、符号信号P=1と利得G(0)=0を可変利得増幅器14に設定する(図2のステップST1)。また、利得制御部22は、制御コードWc=0を振幅位相記録部26に出力する。
なお、利得G=1は、可変利得増幅器の最大利得である。利得G=0は、可変利得増幅器の利得が0で、信号出力が無いことを意味する。
ベクトル合成移相部1の直交信号生成部11は、入力信号である差動のRF信号から互いに直交しているI信号とQ信号を生成し、差動のI信号を可変利得増幅器13に出力して、差動のQ信号を可変利得増幅器14に出力する。
可変利得増幅器13は、直交信号生成部11から差動のI信号を受けると、利得制御部22によって設定された符号信号がP=1で、利得G(Wc)がG(0)=1であるため、そのI信号の符号を反転せずに、そのI信号を最大利得で増幅し、増幅後のI信号を信号合成部15に出力する。
可変利得増幅器14は、利得制御部22によって設定された利得G(Wc)がG(0)=0であるため、直交信号生成部11から差動のQ信号を受けても、Q信号を信号合成部15に出力しない。
信号合成部15は、可変利得増幅器14から差動のQ信号が出力されないため、可変利得増幅器13から増幅された差動のI信号を受けると、差動のI信号を合成信号として出力する。
移相精度校正回路2の周波数変換器23は、信号合成部15から合成信号を受けると、その周波数を例えば中間周波数などにダウンコンバートする。
A/D変換器24は、周波数変換器23により周波数が変換された合成信号をデジタル信号に変換して、そのデジタル信号を振幅位相検出器25に出力する。
振幅位相検出器25は、A/D変換器24からデジタル信号を受けると、そのデジタル信号の振幅Aを検出するとともに、そのデジタル信号の位相θを検出する。
振幅位相記録部26は、振幅位相検出器25がデジタル信号の振幅A及び位相θを検出すると、利得制御部22から出力された制御コードWc=0と、その振幅A及び位相θとの組を記録する(ステップST2)。
以下、制御コードWc=0のときの振幅A及び位相θを、必要に応じて、振幅A(0)及び位相θ(0)のように表記することがある。
次に、移相精度校正回路2の利得制御部22は、テーブル部21に記憶されているテーブルを参照して、90°の移相量に対応する制御コードWcと組になっている符号信号P,P及び利得G,Gを取得する。
即ち、利得制御部22は、90°の移相量に対応する制御コードWcは2N−2であるため、Wc=2N−2に対応している(P,P)=(−1,1)と、(G(2N−2),G(2N−2))=(0,1)とを取得する。
利得制御部22は、符号信号(P,P)=(−1,1)と、利得(G(2N−2),G(2N−2))=(0,1)とを取得すると、符号信号P=−1と利得G(2N−2)=0を可変利得増幅器13に設定し、符号信号P=1と利得G(2N−2)=1を可変利得増幅器14に設定する(図2のステップST3)。また、利得制御部22は、制御コードWc=2N−2を振幅位相記録部26に出力する。
ベクトル合成移相部1の直交信号生成部11は、入力信号である差動のRF信号から互いに直交しているI信号とQ信号を生成し、差動のI信号を可変利得増幅器13に出力して、差動のQ信号を可変利得増幅器14に出力する。
可変利得増幅器13は、利得制御部22によって設定された利得G(Wc)がG(2N−2)=0であるため、直交信号生成部11から差動のI信号を受けても、I信号を信号合成部15に出力しない。
可変利得増幅器14は、直交信号生成部11から差動のQ信号を受けると、利得制御部22によって設定された符号信号がP=1で、利得G(Wc)がG(2N−2)=1であるため、そのQ信号の符号を反転せずに、そのQ信号を最大利得で増幅し、増幅後のQ信号を信号合成部15に出力する。
信号合成部15は、可変利得増幅器13から差動のI信号が出力されないため、可変利得増幅器14から増幅された差動のQ信号を受けると、差動のQ信号を合成信号として出力する。
移相精度校正回路2の周波数変換器23は、信号合成部15から合成信号を受けると、その周波数を例えば中間周波数などにダウンコンバートする。
A/D変換器24は、周波数変換器23により周波数が変換された合成信号をデジタル信号に変換して、そのデジタル信号を振幅位相検出器25に出力する。
振幅位相検出器25は、A/D変換器24からデジタル信号を受けると、そのデジタル信号の振幅Aを検出するとともに、そのデジタル信号の位相θを検出する。
振幅位相記録部26は、振幅位相検出器25がデジタル信号の振幅A及び位相θを検出すると、利得制御部22から出力された制御コードWc=2N−2と、その振幅A及び位相θとの組を記録する(ステップST4)。
以下、制御コードWc=2N−2のときの振幅A及び位相θを、必要に応じて、振幅A(2N−2)及び位相θ(2N−2)のように表記することがある。
テーブル校正部27は、振幅位相記録部26に記録されている移相量が0°のときの振幅A(0)と、移相量が90°のときの振幅A(2N−2)とから、下記の式(2)に示すように、振幅A(0)に対する振幅A(2N−2)の振幅比AQ/I1を算出して、その振幅比AQ/I1を振幅位相記録部26に記録する。
Figure 0006271101
また、テーブル校正部27は、振幅位相記録部26に記録されている移相量が0°のときの位相θ(0)と、移相量が90°のときの位相θ(2N−2)とから、下記の式(3)に示すように、その位相θ(0)と位相θ(2N−2)の位相差Δθを算出する。
Δθ=|θ(0)−θ(2N−2)| (3)
テーブル校正部27は、位相差Δθを算出すると、下記の式(4)に示すように、その位相差Δθの理想値90°からの誤差、即ち、図3に示している移相誤差βを算出して、その移相誤差βを振幅位相記録部26に記録する(図2のステップST5)。
β=Δθ−90 (4)
次に、移相精度校正回路2の利得制御部22は、テーブル部21に記憶されているテーブルを参照して、180°の移相量に対応する制御コードWcと組になっている符号信号P,P及び利得G,Gを取得する。
即ち、利得制御部22は、180°の移相量に対応する制御コードWcは2N−1であるため、Wc=2N−1に対応している(P,P)=(1,−1)と、(G(2N−1),G(2N−1))=(1,0)とを取得する。
利得制御部22は、符号信号(P,P)=(1,−1)と、利得(G(2N−1),G(2N−1))=(1,0)とを取得すると、符号信号P=1と利得G(2N−1)=1を可変利得増幅器13に設定し、符号信号P=−1と利得G(2N−1)=0を可変利得増幅器14に設定する(図2のステップST6)。また、利得制御部22は、制御コードWc=2N−1を振幅位相記録部26に出力する。
ベクトル合成移相部1の直交信号生成部11は、入力信号である差動のRF信号から互いに直交しているI信号とQ信号を生成し、差動のI信号を可変利得増幅器13に出力して、差動のQ信号を可変利得増幅器14に出力する。
可変利得増幅器13は、直交信号生成部11から差動のI信号を受けると、利得制御部22によって設定された符号信号がP=1で、利得G(Wc)がG(2N−1)=1であるため、そのI信号の符号を反転せずに、そのI信号を最大利得で増幅し、増幅後のI信号を信号合成部15に出力する。
可変利得増幅器14は、利得制御部22によって設定された利得G(Wc)がG(2N−1)=0であるため、直交信号生成部11から差動のQ信号を受けても、Q信号を信号合成部15に出力しない。
信号合成部15は、可変利得増幅器14から差動のQ信号が出力されないため、可変利得増幅器13から増幅された差動のI信号を受けると、差動のI信号を合成信号として出力する。
移相精度校正回路2の周波数変換器23は、信号合成部15から合成信号を受けると、その周波数を例えば中間周波数などにダウンコンバートする。
A/D変換器24は、周波数変換器23により周波数が変換された合成信号をデジタル信号に変換して、そのデジタル信号を振幅位相検出器25に出力する。
振幅位相検出器25は、A/D変換器24からデジタル信号を受けると、そのデジタル信号の振幅Aを検出するとともに、そのデジタル信号の位相θを検出する。
振幅位相記録部26は、振幅位相検出器25がデジタル信号の振幅A及び位相θを検出すると、利得制御部22から出力された制御コードWc=2N−1と、その振幅A及び位相θとの組を記録する(ステップST7)。
以下、制御コードWc=2N−1のときの振幅A及び位相θを、必要に応じて、振幅A(2N−1)及び位相θ(2N−1)のように表記することがある。
テーブル校正部27は、振幅位相記録部26に記録されている移相量が0°のときの位相θ(0)と、移相量が180°のときの位相θ(2N−1)とから、下記の式(5)に示すように、その位相θ(0)と位相θ(2N−1)の位相差Δθを算出する。
Δθ=|θ(0)−θ(2N−1)| (5)
テーブル校正部27は、位相差Δθを算出すると、下記の式(6)に示すように、その位相差Δθの理想値180°からの誤差、即ち、図3に示している移相誤差αを算出して、その移相誤差αを振幅位相記録部26に記録する(図2のステップST8)。
α=Δθ−180 (6)
次に、移相精度校正回路2の利得制御部22は、テーブル部21に記憶されているテーブルを参照して、270°の移相量に対応する制御コードWcと組になっている符号信号P,P及び利得G,Gを取得する。
即ち、利得制御部22は、270°の移相量に対応する制御コードWcは2N−1+2N−2であるため、Wc=2N−1+2N−2に対応している(P,P)=(−1,−1)と、(G(2N−1+2N−2),G(2N−1+2N−2))=(0,1)とを取得する。
利得制御部22は、符号信号(P,P)=(−1,−1)と、利得(G(2N−1+2N−2),G(2N−1+2N−2))=(0,1)とを取得すると、符号信号P=−1と利得G(2N−1+2N−2)=0を可変利得増幅器13に設定し、符号信号P=−1と利得G(2N−1+2N−2)=1を可変利得増幅器14に設定する(図2のステップST9)。また、利得制御部22は、制御コードWc=2N−1+2N−2を振幅位相記録部26に出力する。
ベクトル合成移相部1の直交信号生成部11は、入力信号である差動のRF信号から互いに直交しているI信号とQ信号を生成し、差動のI信号を可変利得増幅器13に出力して、差動のQ信号を可変利得増幅器14に出力する。
可変利得増幅器13は、利得制御部22によって設定された利得G(Wc)がG(2N−1+2N−2)=0であるため、直交信号生成部11から差動のI信号を受けても、I信号を信号合成部15に出力しない。
可変利得増幅器14は、直交信号生成部11から差動のQ信号を受けると、利得制御部22によって設定された符号信号がP=−1で、利得G(Wc)がG(2N−1+2N−2)=1であるため、そのQ信号を最大利得で増幅して符号を反転し、符号が反転している増幅後のQ信号を信号合成部15に出力する。
信号合成部15は、可変利得増幅器13から差動のI信号が出力されないため、可変利得増幅器14から増幅された差動のQ信号を受けると、差動のQ信号を合成信号として出力する。
移相精度校正回路2の周波数変換器23は、信号合成部15から合成信号を受けると、その周波数を例えば中間周波数などにダウンコンバートする。
A/D変換器24は、周波数変換器23により周波数が変換された合成信号をデジタル信号に変換して、そのデジタル信号を振幅位相検出器25に出力する。
振幅位相検出器25は、A/D変換器24からデジタル信号を受けると、そのデジタル信号の振幅Aを検出するとともに、そのデジタル信号の位相θを検出する。
振幅位相記録部26は、振幅位相検出器25がデジタル信号の振幅A及び位相θを検出すると、利得制御部22から出力された制御コードWc=2N−1+2N−2と、その振幅A及び位相θとの組を記録する(ステップST10)。
以下、制御コードWc=2N−1+2N−2のときの振幅A及び位相θを、必要に応じて、振幅A(2N−1+2N−2)及び位相θ(2N−1+2N−2)のように表記することがある。
テーブル校正部27は、振幅位相記録部26に記録されている移相量が180°のときの振幅A(2N−1)と、移相量が270°のときの振幅A(2N−1+2N−2)とから、下記の式(7)に示すように、振幅A(2N−1)に対する振幅A(2N−1+2N−2)の振幅比AQ/I2を算出して、その振幅比AQ/I2を振幅位相記録部26に記録する。
Figure 0006271101
また、テーブル校正部27は、振幅位相記録部26に記録されている移相量が0°のときの位相θ(0)と、移相量が270°のときの位相θ(2N−1+2N−2)とから、下記の式(8)に示すように、その位相θ(0)と位相θ(2N−1+2N−2)の位相差Δθを算出する。
Δθ=|θ(0)−θ(2N−1+2N−2)| (8)
テーブル校正部27は、位相差Δθを算出すると、下記の式(9)に示すように、その位相差Δθの理想値270°からの誤差、即ち、図3に示している移相誤差γを算出して、その移相誤差γを振幅位相記録部26に記録する(図2のステップST11)。
γ=Δθ−270 (9)
次に、テーブル校正部27は、振幅位相記録部26に記録されている移相量が0°のときの符号信号(P,P)及び利得(G,G)と、移相量が90°のときの符号信号(P,P)及び利得(G,G)と、移相量が180°のときの符号信号(P,P)及び利得(G,G)と、移相量が270°のときの符号信号(P,P)及び利得(G,G)と、移相誤差α,β,γと、振幅比AQ/I1,AQ/I2とを用いて、下記の式(10)〜式(13)に示すように、ベクトル合成移相部1の移相特性argOUTを特定する(図2のステップST12)。
(1)Wc=0〜2N−2−1の場合
Figure 0006271101
(2)Wc=2N−2〜2N−1−1の場合
Figure 0006271101
(3)Wc=2N−1〜2N−1+2N−2−1の場合
Figure 0006271101
(4)Wc=2N−1+2N−2〜2−1の場合
Figure 0006271101
テーブル校正部27は、ベクトル合成移相部1の移相特性argOUTを特定すると、その移相特性argOUTを用いて、下記の式(14)〜式(17)に示すような評価関数E(Wc)を定義する。
(1)Wc=0〜2N−2−1の場合
Figure 0006271101
(2)Wc=2N−2〜2N−1−1の場合
Figure 0006271101
(3)Wc=2N−1〜2N−1+2N−2−1の場合
Figure 0006271101
(4)Wc=2N−1+2N−2〜2−1の場合
Figure 0006271101
テーブル校正部27は、評価関数E(Wc)を定義すると、移相量が360°/2の切替幅で切り替わる0〜360°の移相量に対応する制御コードWc毎に、その評価関数E(Wc)が最小になる可変利得増幅器13,14の利得G(Wc),G(Wc)を求める。
評価関数E(Wc)が最小になる利得G(Wc),G(Wc)を求める処理は、いわゆる最適化問題を解く処理に相当し、最適化問題を解く手法としては、どのような手法を用いてもよいが、例えば、遺伝的アルゴリズムなどを用いることができる。
テーブル校正部27は、制御コードWc毎に、評価関数E(Wc)が最小になる可変利得増幅器13,14の利得G(Wc),G(Wc)を求めると、テーブル部21内のテーブルに記録されている制御コードWcに対応する利得G(Wc),G(Wc)を、求めた利得G(Wc),G(Wc)に書き換えることで、制御コードWcと利得G(Wc),G(Wc)との関係を校正する(図2のステップST13)。
ここで、図5はテーブル校正部27により利得が校正される前後の移相量の特性を示す説明図である。
利得が校正される前の移相量の特性は、移相誤差を有しているため、移相量の特性が波打っているが、利得が校正された後の移相量の特性は、移相誤差が解消されているため、移相量の特性が直線的になっている。
次に、RF信号からI信号とQ信号を生成して、I信号とQ信号の合成信号を出力する通常の移相器としての処理内容を説明する。
利得制御部22は、外部から所望の移相量に対応する制御コードWcを受けると、テーブル部21に記憶されているテーブルを参照して、その制御コードWcに対応している符号信号P,P及び利得G,Gを取得する。
例えば、所望の移相量が90°であれば、Wc=2N−2に対応している符号信号(P,P)=(−1,1)と、利得(G(2N−2),G(2N−2))とを取得する。この利得(G(2N−2),G(2N−2))は、先に書き換えられている利得である。
利得制御部22は、その制御コードWcに対応している符号信号P,P及び利得G,Gを取得すると、その符号信号Pと利得Gを可変利得増幅器13に設定し、符号信号Pと利得Gを可変利得増幅器14に設定する。
ベクトル合成移相部1の直交信号生成部11は、入力信号である差動のRF信号から互いに直交しているI信号とQ信号を生成し、差動のI信号を可変利得増幅器13に出力して、差動のQ信号を可変利得増幅器14に出力する。
可変利得増幅器13は、直交信号生成部11から差動のI信号を受けると、利得制御部22によって設定された利得G及び符号信号Pが示す極性で、そのI信号を増幅し、増幅後のI信号を信号合成部15に出力する。
可変利得増幅器14は、直交信号生成部11から差動のQ信号を受けると、利得制御部22によって設定された利得G及び符号信号Pが示す極性で、そのQ信号を増幅し、増幅後のQ信号を信号合成部15に出力する。
信号合成部15は、可変利得増幅器13から増幅された差動のI信号を受け、可変利得増幅器14から増幅された差動のQ信号を受けると、そのI信号とQ信号を合成し、そのI信号とQ信号の合成信号を出力する。
以上で明らかなように、この実施の形態1によれば、テーブル校正部27が、振幅位相記録部26の記録内容からベクトル合成移相部1の移相特性argOUTを特定し、その移相特性argOUTを用いて、テーブル部21に記録されている制御コードWcと、利得G(Wc),G(Wc)との関係を校正するように構成したので、ベクトル合成移相部1の移相精度を改善することができる効果を奏する。
即ち、この実施の形態1によれば、ベクトル合成移相部1における信号線路上に、新たな回路を付加することなく、制御コードWcと、利得G(Wc),G(Wc)との関係を校正することができる。このため、新たな回路の付加に伴う特性劣化の影響を受けることなく、製造ばらつき等に伴う移相誤差を解消することができる。したがって、ベクトル合成型移相器の歩留まりを高めることができる。
この実施の形態1では、移相精度校正回路2が、テーブル部21のテーブルに記録されている制御コードWcと、利得G(Wc),G(Wc)との関係を校正する際、利得制御部22が、0°,90°,180°,270°の移相量に対応する制御コードWcと組になっている符号信号P,P及び利得G,Gを取得して、その符号信号Pと利得Gを可変利得増幅器13に設定し、その符号信号Pと利得Gを可変利得増幅器14に設定するものを示している。
しかし、移相精度校正回路2が取得する符号信号P,P及び利得G,Gは、0°,90°,180°,270°の移相量に対応する制御コードWcと組になっている符号信号P,P及び利得G,Gに限るものではない。
即ち、0°≦移相量<90°の移相量と、90°≦移相量<180°の移相量と、180°≦移相量<270°の移相量と、270°≦移相量<360°の移相量とに対応する制御コードWcと組になっている符号信号P,P及び利得G,Gをそれぞれ取得すれば、上記実施の形態1と同様に、ベクトル合成移相部1の移相特性argOUTを特定して、テーブル部21のテーブルに記録されている制御コードWcと、利得G(Wc),G(Wc)との関係を校正することができる。
実施の形態2.
上記実施の形態1では、テーブル校正部27が、移相量が0°のときの振幅A(0)と、移相量が90°のときの振幅A(2N−2)とから、振幅A(0)に対する振幅A(2N−2)の振幅比AQ/I1を算出するとともに、移相量が180°のときの振幅A(2N−1)と、移相量が270°のときの振幅A(2N−1+2N−2)とから、振幅A(2N−1)に対する振幅A(2N−1+2N−2)の振幅比AQ/I2を算出するものを示している。
しかし、振幅比AQ/I1は、移相量が0°のときの振幅A(0)と、移相量が90°のときの振幅A(2N−2)とから算出するものに限るものではなく、例えば、移相量が0°のときの振幅A(0)と、0°<移相量<180°の移相量のときの振幅Aから算出するものであってもよい。
また、振幅比AQ/I2は、移相量が180°のときの振幅A(2N−1)と、移相量が270°のときの振幅A(2N−1+2N−2)とから算出するものに限るものではなく、例えば、移相量が180°のときの振幅A(2N−1)と、180°<移相量<360°の移相量のときの振幅Aから算出するものであってもよい。
この実施の形態2では、移相量が0°のときの振幅A(0)と、移相量が45°のときの振幅A(2N−3)とから、振幅A(0)に対する振幅A(2N−3)の振幅比AQ/I1を算出し、移相量が180°のときの振幅A(2N−1)と、移相量が225°のときの振幅A(2N−1+2N−3)とから、振幅A(2N−1)に対する振幅A(2N−1+2N−3)の振幅比AQ/I2を算出する例を説明する。
具体的には、以下の通りである。
移相精度校正回路2の利得制御部22は、テーブル部21に記憶されているテーブルを参照して、45°の移相量に対応する制御コードWcと組になっている符号信号P,P及び利得G,Gを取得する。
即ち、利得制御部22は、45°の移相量に対応する制御コードWcは2N−3であるため、Wc=2N−3に対応している(P,P)=(1,1)と、(G(2N−3),G(2N−3))=(1/√2,1/√2)とを取得する。
利得制御部22は、符号信号(P,P)=(1,1)と、利得((G(2N−3),G(2N−3))=(1/√2,1/√2)とを取得すると、符号信号P=1と利得G(2N−3)=1/√2を可変利得増幅器13に設定し、符号信号P=1と利得G(2N−3)=1/√2を可変利得増幅器14に設定する。また、利得制御部22は、制御コードWc=2N−3を振幅位相記録部26に出力する。
ベクトル合成移相部1の直交信号生成部11は、入力信号である差動のRF信号から互いに直交しているI信号とQ信号を生成し、差動のI信号を可変利得増幅器13に出力して、差動のQ信号を可変利得増幅器14に出力する。
可変利得増幅器13は、直交信号生成部11から差動のI信号を受けると、利得制御部22によって設定された符号信号がP=1で、利得G(Wc)がG(2N−3)=1/√2であるため、そのI信号の符号を反転せずに、そのI信号を1/√2の利得で増幅し、増幅後のI信号を信号合成部15に出力する。
可変利得増幅器14は、直交信号生成部11から差動のQ信号を受けると、利得制御部22によって設定された符号信号がP=1で、利得G(Wc)がG(2N−3)=1/√2であるため、そのQ信号の符号を反転せずに、そのQ信号を1/√2の利得で増幅し、増幅後のQ信号を信号合成部15に出力する。
信号合成部15は、可変利得増幅器13から増幅された差動のI信号を受け、可変利得増幅器14から増幅された差動のQ信号を受けると、そのI信号とQ信号を合成し、そのI信号とQ信号の合成信号を出力する。
移相精度校正回路2の周波数変換器23は、信号合成部15から合成信号を受けると、その周波数を例えば中間周波数などにダウンコンバートする。
A/D変換器24は、周波数変換器23により周波数が変換された合成信号をデジタル信号に変換して、そのデジタル信号を振幅位相検出器25に出力する。
振幅位相検出器25は、A/D変換器24からデジタル信号を受けると、そのデジタル信号の位相θ45を検出する。
振幅位相記録部26は、振幅位相検出器25がデジタル信号の位相θ45を検出すると、利得制御部22から出力された制御コードWc=2N−3と、その位相θ45との組を記録する。
以下、制御コードWc=2N−3のときの位相θ45を、位相θ45(2N−3)のように表記する。
テーブル校正部27は、振幅位相記録部26に記録されている移相量が0°のときの位相θ(0)と、移相量が45°のときの位相θ45(2N−3)とから、下記の式(18)に示すように、その位相θ(0)と位相θ45(2N−3)の位相差Δθを算出する。
Δθ=|θ(0)−θ45(2N−3)| (18)
テーブル校正部27は、位相差Δθを算出すると、下記の式(19)に示すように、その位相差Δθの理想値45°からの誤差、即ち、移相誤差δを算出して、その移相誤差δを振幅位相記録部26に記録する。
δ=Δθ−45 (19)
テーブル校正部27は、振幅位相記録部26に記録されている移相誤差α,β,δを用いて、下記の式(20)に示すように、振幅比AQ/I1を算出して、その振幅比AQ/I1を振幅位相記録部26に記録する。
Figure 0006271101
移相精度校正回路2の利得制御部22は、テーブル部21に記憶されているテーブルを参照して、225°の移相量に対応する制御コードWcと組になっている符号信号P,P及び利得G,Gを取得する。
即ち、利得制御部22は、225°の移相量に対応する制御コードWcは2N−1+2N−3であるため、Wc=2N−1+2N−3に対応している(P,P)=(−1,−1)と、(G(2N−1+2N−3),G(2N−1+2N−3))=(1/√2,1/√2)とを取得する。
利得制御部22は、符号信号(P,P)=(−1,−1)と、利得((G(2N−1+2N−3),G(2N−1+2N−3))=(1/√2,1/√2)とを取得すると、符号信号P=−1と利得G(2N−1+2N−3)=1/√2を可変利得増幅器13に設定し、符号信号P=−1と利得G(2N−1+2N−3)=1/√2を可変利得増幅器14に設定する。また、利得制御部22は、制御コードWc=2N−1+2N−3を振幅位相記録部26に出力する。
ベクトル合成移相部1の直交信号生成部11は、入力信号である差動のRF信号から互いに直交しているI信号とQ信号を生成し、差動のI信号を可変利得増幅器13に出力して、差動のQ信号を可変利得増幅器14に出力する。
可変利得増幅器13は、直交信号生成部11から差動のI信号を受けると、利得制御部22によって設定された符号信号がP=−1で、利得G(Wc)がG(2N−1+2N−3)=1/√2であるため、そのI信号を1/√2の利得で増幅して符号を反転し、符号が反転している増幅後のI信号を信号合成部15に出力する。
可変利得増幅器14は、直交信号生成部11から差動のQ信号を受けると、利得制御部22によって設定された符号信号がP=−1で、利得G(Wc)がG(2N−1+2N−3)=1/√2であるため、そのQ信号を1/√2の利得で増幅して符号を反転し、符号が反転している増幅後のQ信号を信号合成部15に出力する。
信号合成部15は、可変利得増幅器13から増幅された差動のI信号を受け、可変利得増幅器14から増幅された差動のQ信号を受けると、そのI信号とQ信号を合成し、そのI信号とQ信号の合成信号を出力する。
移相精度校正回路2の周波数変換器23は、信号合成部15から合成信号を受けると、その周波数を例えば中間周波数などにダウンコンバートする。
A/D変換器24は、周波数変換器23により周波数が変換された合成信号をデジタル信号に変換して、そのデジタル信号を振幅位相検出器25に出力する。
振幅位相検出器25は、A/D変換器24からデジタル信号を受けると、そのデジタル信号の位相θ225を検出する。
振幅位相記録部26は、振幅位相検出器25がデジタル信号の位相θ225を検出すると、利得制御部22から出力された制御コードWc=2N−1+2N−3と、その位相θ225との組を記録する。
以下、制御コードWc=2N−1+2N−3のときの位相θ225を、位相θ225(2N−1+2N−3)のように表記する。
テーブル校正部27は、振幅位相記録部26に記録されている移相量が180°のときの位相θ(2N−1)と、移相量が225°のときの位相θ225(2N−1+2N−3)とから、下記の式(21)に示すように、その位相θ(2N−1)と位相θ225(2N−1+2N−3)の位相差Δθを算出する。
Δθ
=|θ(2N−1)−θ225(2N−1+2N−3)| (21)
テーブル校正部27は、位相差Δθを算出すると、下記の式(22)に示すように、その位相差Δθの理想値45°(=225−180°)からの誤差、即ち、移相誤差δを算出して、その移相誤差δを振幅位相記録部26に記録する。
δ=Δθ−45 (22)
テーブル校正部27は、振幅位相記録部26に記録されている移相誤差α,γ,δを用いて、下記の式(23)に示すように、振幅比AQ/I2を算出して、その振幅比AQ/I2を振幅位相記録部26に記録する。
Figure 0006271101
その他は、上記実施の形態1と同様であるため詳細な説明を省略する。
この実施の形態2でも、上記実施の形態1と同様に、ベクトル合成移相部1の移相精度を改善することができる効果を奏する。
即ち、この実施の形態2によれば、ベクトル合成移相部1における信号線路上に、新たな回路を付加することなく、制御コードWcと、利得G(Wc),G(Wc)との関係を校正することができるため、新たな回路の付加に伴う特性劣化の影響を受けることなく、製造ばらつき等に伴う移相誤差を解消することができる。このため、ベクトル合成型移相器の歩留まりを高めることができる。
なお、本願発明はその発明の範囲内において、各実施の形態の自由な組み合わせ、あるいは各実施の形態の任意の構成要素の変形、もしくは各実施の形態において任意の構成要素の省略が可能である。
この発明に係る移相精度校正回路は、ベクトル合成型移相器の移相精度を校正するものに適している。
1 ベクトル合成移相部、2 移相精度校正回路、11 直交信号生成部、12 ベクトル信号合成器、13 可変利得増幅器(第1の可変利得増幅器)、14 可変利得増幅器(第2の可変利得増幅器)、15 信号合成部、21 テーブル部、22 利得制御部、23 周波数変換器、24 A/D変換器、25 振幅位相検出器(検出器)、26 振幅位相記録部(記録部)、27 テーブル校正部。

Claims (4)

  1. 移相量に対応する制御コードとベクトル合成型移相器に実装されている可変利得増幅器の利得との関係を記憶しているテーブル部と、
    前記制御コードに対応する利得を前記可変利得増幅器に設定する利得制御部と、
    前記ベクトル合成型移相器の出力信号の振幅及び位相を検出する検出器と、
    前記利得制御部により利得が設定される毎に、当該利得に対応する制御コードと、前記検出器により検出された振幅及び位相との組を記録する記録部と、
    前記記録部の記録内容から前記ベクトル合成型移相器の移相特性を特定し、前記移相特性を用いて、前記テーブル部に記録されている制御コードと利得の関係を校正する校正部と
    を備えた移相精度校正回路。
  2. 入力信号から互いに直交している第1の信号と第2の信号を生成する直交信号生成部と、
    前記直交信号生成部により生成された第1の信号を増幅する第1の可変利得増幅器と、
    前記直交信号生成部により生成された第2の信号を増幅する第2の可変利得増幅器と、
    前記第1の可変利得増幅器により増幅された第1の信号と前記第2の可変利得増幅器により増幅された第2の信号とを合成して、前記第1の信号と前記第2の信号の合成信号を出力する信号合成部とからなるベクトル合成移相部と、
    移相量に対応する制御コードと前記第1及び第2の可変利得増幅器の利得との関係を記憶しているテーブル部と、
    前記制御コードに対応する利得を前記第1及び第2の可変利得増幅器に設定する利得制御部と、
    前記信号合成部から出力された合成信号の振幅及び位相を検出する検出器と、
    前記利得制御部により利得が設定される毎に、当該利得に対応する制御コードと、前記検出器により検出された振幅及び位相との組を記録する記録部と、
    前記記録部の記録内容から前記ベクトル合成移相部の移相特性を特定し、前記移相特性を用いて、前記テーブル部に記録されている制御コードと利得の関係を校正する校正部と
    を備えたベクトル合成型移相器。
  3. 前記利得制御部は、前記第1及び第2の可変利得増幅器の利得として、複数の利得を順番に設定し、
    前記校正部は、前記記録部の記録内容から前記第1の信号と前記第2の信号との移相誤差を算出し、前記移相誤差と前記記録部の記録内容から前記ベクトル合成移相部の移相特性を特定することを特徴とする請求項2記載のベクトル合成型移相器。
  4. 入力信号から互いに直交している第1の信号と第2の信号を生成する直交信号生成部と、
    前記直交信号生成部により生成された第1の信号を増幅する第1の可変利得増幅器と、
    前記直交信号生成部により生成された第2の信号を増幅する第2の可変利得増幅器と、
    前記第1の可変利得増幅器により増幅された第1の信号と前記第2の可変利得増幅器により増幅された第2の信号とを合成して、前記第1の信号と前記第2の信号の合成信号を出力する信号合成部とからなるベクトル合成移相部と、
    移相量に対応する制御コードと前記第1及び第2の可変利得増幅器の利得との関係を記憶しているテーブル部と、
    前記制御コードに対応する利得を前記第1及び第2の可変利得増幅器に設定する利得制御部と、
    前記信号合成部から出力された合成信号の振幅及び位相を検出する検出器と、
    前記利得制御部により利得が設定される毎に、当該利得に対応する制御コードと、前記検出器により検出された振幅及び位相との組を記録する記録部と、
    前記記録部の記録内容から前記ベクトル合成移相部の移相特性を特定し、前記移相特性を用いて、前記テーブル部に記録されている制御コードと利得の関係を校正する校正部と
    を備えたベクトル合成型移相器を実装している無線通信機。
JP2017542201A 2016-03-02 2016-03-02 移相精度校正回路、ベクトル合成型移相器及び無線通信機 Active JP6271101B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/056429 WO2017149699A1 (ja) 2016-03-02 2016-03-02 移相精度校正回路、ベクトル合成型移相器及び無線通信機

Publications (2)

Publication Number Publication Date
JP6271101B1 true JP6271101B1 (ja) 2018-01-31
JPWO2017149699A1 JPWO2017149699A1 (ja) 2018-03-08

Family

ID=59743609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017542201A Active JP6271101B1 (ja) 2016-03-02 2016-03-02 移相精度校正回路、ベクトル合成型移相器及び無線通信機

Country Status (5)

Country Link
US (1) US10530338B2 (ja)
EP (1) EP3422572B1 (ja)
JP (1) JP6271101B1 (ja)
CN (1) CN108702142B (ja)
WO (1) WO2017149699A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11128383B2 (en) * 2018-11-13 2021-09-21 Indian Institute Of Technology Bombay Receiver of coherent optical communication link and method of compensating carrier phase offset in receiver
US11545950B2 (en) 2019-06-03 2023-01-03 Analog Devices, Inc. Apparatus and methods for vector modulator phase shifters
CN113363695A (zh) * 2020-03-04 2021-09-07 康普技术有限责任公司 用于基站天线的组件、移相器和基站天线
WO2024013883A1 (ja) * 2022-07-13 2024-01-18 日本電信電話株式会社 位相調整回路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283966A (ja) * 1993-03-30 1994-10-07 Toshiba Corp π/2位相制御回路
JPH0818397A (ja) * 1994-06-27 1996-01-19 Hitachi Ltd 90度移相器
JPH1117757A (ja) * 1997-06-26 1999-01-22 Nec Ic Microcomput Syst Ltd 90度移相回路
JP2003133906A (ja) * 2001-10-26 2003-05-09 Mitsubishi Electric Corp 移相器
JP2005237038A (ja) * 1999-05-28 2005-09-02 Matsushita Electric Ind Co Ltd 通信装置及び通信方法
JP2006157161A (ja) * 2004-11-25 2006-06-15 Mitsubishi Electric Corp 位相同期回路
JP2013026853A (ja) * 2011-07-21 2013-02-04 Ricoh Co Ltd 直交信号生成回路、直交信号生成回路の調整方法、及び無線通信装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4947130A (en) * 1987-12-23 1990-08-07 Advantest Corporation Impedance measuring apparatus
CN1252910C (zh) * 2000-10-17 2006-04-19 艾利森电话股份有限公司 通信系统
US7961823B2 (en) * 2004-06-02 2011-06-14 Broadcom Corporation System and method for adjusting multiple control loops using common criteria
US7126510B2 (en) * 2004-12-17 2006-10-24 Rambus Inc. Circuit calibration system and method
US20070015472A1 (en) * 2005-07-15 2007-01-18 Simo Murtojarvi Multimode transmitter, module, communication device and chip set
JP4983365B2 (ja) * 2006-05-16 2012-07-25 ソニー株式会社 無線通信装置
JP2008028681A (ja) * 2006-07-20 2008-02-07 Sony Corp 移相器、および移相方法
EP2326002B1 (en) * 2008-08-18 2015-07-29 Nippon Telegraph And Telephone Corporation Vector synthesis type phase shifter, optical transceiver, and control circuit
US8374297B2 (en) * 2008-09-15 2013-02-12 Intel Corporation Circuit, controller and methods for dynamic estimation and cancellation of phase and gain imbalances in quadrature signal paths of a receiver
US8953663B2 (en) * 2009-09-25 2015-02-10 Intel Corporation Calibration of quadrature imbalance via loopback phase shifts
US8565681B2 (en) * 2010-01-08 2013-10-22 Samsung Electro-Mechanics Systems, methods, and apparatuses for reducing interference at the front-end of a communications receiving device
US8538355B2 (en) * 2010-04-19 2013-09-17 Rf Micro Devices, Inc. Quadrature power amplifier architecture
US8989685B2 (en) * 2010-04-20 2015-03-24 Rf Micro Devices, Inc. Look-up table based configuration of multi-mode multi-band radio frequency power amplifier circuitry
JP5603785B2 (ja) * 2011-01-14 2014-10-08 株式会社日立国際電気 増幅装置
US9124361B2 (en) * 2011-10-06 2015-09-01 Raytheon Company Scalable, analog monopulse network
EP2582043A1 (en) * 2011-10-10 2013-04-17 Astrium Limited Control system for a power amplifier
US8514007B1 (en) * 2012-01-27 2013-08-20 Freescale Semiconductor, Inc. Adjustable power splitter and corresponding methods and apparatus
US9178541B2 (en) * 2013-10-24 2015-11-03 Marvell World Trade Ltd. Cartesian digital power amplifier using coordinate rotation
CN204375965U (zh) * 2015-01-14 2015-06-03 合肥正弦波无线技术有限公司 一种可调幅度和相位的信号分配器
JP2016167781A (ja) * 2015-03-10 2016-09-15 富士通株式会社 無線通信装置及び無線通信装置の制御方法
US9876514B1 (en) * 2016-08-31 2018-01-23 Anokiwave, Inc. Calibration of active electronically steered antennas using on-chip programming

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06283966A (ja) * 1993-03-30 1994-10-07 Toshiba Corp π/2位相制御回路
JPH0818397A (ja) * 1994-06-27 1996-01-19 Hitachi Ltd 90度移相器
JPH1117757A (ja) * 1997-06-26 1999-01-22 Nec Ic Microcomput Syst Ltd 90度移相回路
JP2005237038A (ja) * 1999-05-28 2005-09-02 Matsushita Electric Ind Co Ltd 通信装置及び通信方法
JP2003133906A (ja) * 2001-10-26 2003-05-09 Mitsubishi Electric Corp 移相器
JP2006157161A (ja) * 2004-11-25 2006-06-15 Mitsubishi Electric Corp 位相同期回路
JP2013026853A (ja) * 2011-07-21 2013-02-04 Ricoh Co Ltd 直交信号生成回路、直交信号生成回路の調整方法、及び無線通信装置

Also Published As

Publication number Publication date
EP3422572A1 (en) 2019-01-02
US20180323771A1 (en) 2018-11-08
CN108702142A (zh) 2018-10-23
US10530338B2 (en) 2020-01-07
EP3422572B1 (en) 2020-04-22
CN108702142B (zh) 2021-07-27
JPWO2017149699A1 (ja) 2018-03-08
EP3422572A4 (en) 2019-04-03
WO2017149699A1 (ja) 2017-09-08

Similar Documents

Publication Publication Date Title
JP6271101B1 (ja) 移相精度校正回路、ベクトル合成型移相器及び無線通信機
JP4574471B2 (ja) 歪補償直交変調器及び無線送信機
JP2005507598A (ja) チューナブルフィルタ
US20080132191A1 (en) Image rejection calibration system
US20120212300A1 (en) Varactorless tunable oscillator
CN112039493B (zh) 矢量调制器移相器的装置和方法
MXPA04008636A (es) Tecnicas de calibracion para sintetizadores de frecuencia.
JP2006101388A (ja) 受信機、受信方法及び携帯無線端末
JP6295011B2 (ja) 送信器、送信方法、位相調整装置、位相調整方法
TW200935720A (en) Method and apparatus for compensating for tuning nonlinearity of an oscillator
JP6242553B1 (ja) ポリフェーズフィルタおよびフィルタ回路
JP6351910B2 (ja) 周波数変調回路、fm−cwレーダおよび高速変調レーダ
CN108040029A (zh) 接收机iq两路不平衡的补偿方法、装置及设备
WO2009056361A2 (en) Pll calibration
KR101932491B1 (ko) 통신 기기에서 라디오 주파수 회로에 대한 켈리브레이션을 지원하는 장치 및 방법
JP5146086B2 (ja) 無線送信装置
US8064542B1 (en) Systems and methods for I/Q imbalance correction and calibration of variable modulus signals
US7203614B2 (en) Method and calibration system for IQ DC offset and imbalance calibration by utilizing analytic formulas to quickly determined desired compensation values
US8073080B2 (en) Method and system for RC-CR quadrature generation with wideband coverage and process compensation
US8750364B2 (en) Interpolation of filter coefficients
JP6853516B2 (ja) 位相調整回路及びアレイアンテナ装置
JP4642272B2 (ja) 送信出力補正装置
JP2013150238A (ja) 無線通信装置
TW202218337A (zh) 電子裝置以及操作電子裝置的方法
US8594600B2 (en) Apparatus for the self healing of the gain of broadband receivers

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171226

R150 Certificate of patent or registration of utility model

Ref document number: 6271101

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250