TW202218337A - 電子裝置以及操作電子裝置的方法 - Google Patents

電子裝置以及操作電子裝置的方法 Download PDF

Info

Publication number
TW202218337A
TW202218337A TW110132554A TW110132554A TW202218337A TW 202218337 A TW202218337 A TW 202218337A TW 110132554 A TW110132554 A TW 110132554A TW 110132554 A TW110132554 A TW 110132554A TW 202218337 A TW202218337 A TW 202218337A
Authority
TW
Taiwan
Prior art keywords
gain
signal
modulation path
difference
electronic device
Prior art date
Application number
TW110132554A
Other languages
English (en)
Inventor
金信雄
金明均
李準熙
韓相昱
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW202218337A publication Critical patent/TW202218337A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0916—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop
    • H03C3/0925—Modifications of modulator for regulating the mean frequency using a phase locked loop with frequency divider or counter in the loop applying frequency modulation at the divider in the feedback loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0941—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation at more than one point in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/095—Modifications of modulator for regulating the mean frequency using a phase locked loop applying frequency modulation to the loop in front of the voltage controlled oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
    • H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H03D3/24—Modifications of demodulators to reject or remove amplitude variations by means of locked-in oscillator circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本發明提供一種電子裝置，包含：鎖相迴路，經組態以藉由使用第一調變路徑及第二調變路徑對資料信號執行兩點調變操作，且鎖相迴路經組態以基於在第一調變路徑中產生的第一相位誤差信號的差值而產生增益，所述增益用於調整通過第二調變路徑的資料信號的頻率變化以便與通過第一調變路徑的資料信號的頻率變化匹配。

Description

電子裝置以及操作電子裝置的方法
本發明概念的實例實施例是關於電子裝置。舉例而言，至少一些實例實施例是關於經組態以執行兩點調變操作的鎖相迴路及/或包含鎖相迴路的電子裝置。 [相關申請案的交叉參考]
本申請案是基於且主張2020年9月7日向韓國智慧財產局申請的韓國專利申請案第10-2020-0114044號的優先權，所述申請案的揭露內容以全文引用的方式併入本文中。
鎖相迴路為通常用以調整振盪器的頻率及/或相位且可用以將振盪器的頻率及/或相位鎖定至具有精確頻率的參考頻率信號的電路。
在一些申請案中，回應於資料信號，可使用鎖相迴路調變振盪器的頻率及/或相位。隨著技術的開發，鎖相迴路可支援兩點調變技術以調變具有寬頻寬的資料信號。兩點調變技術用於藉由使用包含於鎖相迴路中的兩個調變路徑來執行資料信號的調變。在兩個調變路徑中，資料信號的頻率變化可具有不利地影響鎖相迴路的性能的失配。
因此，為解決此問題，實例實施例涉及一種用於搜尋應用於特定調變路徑的有效增益的組態及/或的方法。
本發明概念的實例實施例提供一種鎖相迴路及/或包含鎖相迴路的電子裝置，所述鎖相迴路經組態以基於相位誤差信號的差值而快速產生增益，所述增益用於解決資料信號經由其施加的調變路徑中的資料信號的頻率變化之間的失配。
根據本發明概念的實例實施例，提供一種包含鎖相迴路的電子裝置，所述鎖相迴路經組態以藉由以下步驟使用第一及第二調變路徑對資料信號執行兩點調變操作：基於在第一調變路徑中產生的第一相位誤差信號的差值產生增益，及調整通過第二調變路徑的資料信號的頻率變化以與通過第一調變路徑的資料信號的頻率變化匹配。
根據本發明概念的另一實例實施例，提供一種電子裝置，處理器經組態以藉由以下步驟經由數位鎖相迴路的第一調變路徑及第二調變路徑對資料信號執行兩點調變操作：基於在第一調變路徑中產生的相位誤差信號的差值產生增益，及調整通過第二調變路徑的資料信號的頻率變化以與通過第一調變路徑的資料信號的頻率變化匹配。
根據本發明概念的另一實例實施例，提供一種操作方法，包含：將資料信號施加於鎖相迴路的低通調變路徑及高通調變路徑；自在低通調變路徑中產生的相位誤差信號產生差值；基於差值產生用於調整通過高通調變路徑的資料信號的頻率變化的增益；以及基於增益經由低通調變路徑及高通調變路徑對資料信號執行兩點調變操作。
下文中，將參考隨附圖式詳細地描述本發明概念的一或多個實施例。
圖1為根據實例實施例的鎖相迴路100的方塊圖。
參考圖1，鎖相迴路100可包含第一調變路徑110及第二調變路徑120、增益校準器130、加算器140以及振盪器150。根據實例實施例的鎖相迴路100可藉由使用第一調變路徑110及第二調變路徑120對資料信號DS執行兩點調變，且可適應性地執行第一調變路徑110及第二調變路徑120中的頻率變化的匹配。兩點調變可稱為雙埠調變。在一些實例實施例中，第一調變路徑110可為低通調變路徑，且第二調變路徑120可為高通調變路徑。然而，此僅為實例，且一或多個實例實施例不限於此。
在實例實施例中，第一調變路徑110可接收自振盪器150輸出的輸出信號（或輸出頻率信號）Fout、參考頻率信號Fref以及資料信號DS。第一調變路徑110可基於輸出信號Fout、參考頻率信號Fref以及資料信號DS產生第一控制信號Cntl_1。舉例而言，第一調變路徑110可以與所選通道的中心頻率及資料信號DS匹配的分頻比對輸出信號Fout進行分頻，且可將經分頻信號與參考頻率信號Fref進行比較，由此產生相位誤差信號PES。第一調變路徑110可回應於相位誤差信號PES產生第一控制信號Cntl_1。將參考圖2描述第一調變路徑110的詳細組態實例。
第二調變路徑120可接收資料信號DS且可對資料信號DS執行調變操作。為了更好地理解，圖1示出不將振盪器150包含於第二調變路徑120中，但第二調變路徑120可包含振盪器150。在此情況下，第一調變路徑110中的資料信號DS的第一頻率變化可不同於第二調變路徑120中的資料信號DS的第二頻率變化。舉例而言，第一頻率變化可大於第二頻率變化。因此，第二調變路徑120可藉由使用自增益校準器130接收到的增益G調整第二頻率變化，且可相同地或類似地將經調整第二頻率變化與第一頻率變化匹配。第二調變路徑120可基於資料信號DS及增益G產生第二控制信號Cntl_2。將參考圖2描述第二調變路徑120的詳細組態實例。
根據實例實施例的增益校準器130可包含相位誤差微分電路131。增益校準器130可藉由在每一特定時序中使用相位誤差微分電路131對自第一調變路徑110接收到的相位誤差信號PES進行微分來產生差值，且可基於差值產生增益G。相位誤差信號PES的差值可指示電流增益G必須校準多少的尺度，且可以與差值成線性或非線性的比例判定電流增益G的校準程度。增益校準器130可藉由使用相位誤差信號PES的差值來產生增益G，且因此可快速且有效地校準增益G以具有允許第一頻率變化與第二頻率變化之間的差減小的值。將參考圖2描述關於第一頻率變化及第二頻率變化的詳細描述。
在實例實施例中，加算器140可接收且聚合第一控制信號Cntl_1及第二控制信號Cntl_2且產生第三控制信號Cntl_3。振盪器150可接收第三控制信號Cntl_3且回應於第三控制信號Cntl_3產生輸出信號Fout。
鎖相迴路100可藉由使用增益校準器130及第一調變路徑110及第二調變路徑120重複調變迴路而鎖定所選通道的中心頻率，且可輸出具有對應於資料信號DS的型樣的輸出信號Fout。
在一些實例實施例中，鎖相迴路100可校準增益G作為包含鎖相迴路100的電子裝置的背景操作的一部分，且在增益G的校準期間使用的資料信號DS可包含特定型樣（例如，訓練型樣）。當增益G具有適當值時，鎖相迴路100可接收包含實際通信所需要的資料的資料信號DS，且可輸出具有對應於資料信號DS的型樣的輸出信號Fout。
在實例實施例中，鎖相迴路100可為由執行將處理電路系統轉換為特殊用途處理器的軟件的處理電路系統實現的數位鎖相迴路。由鎖相迴路100執行的操作為一系列命令碼且儲存在特定記憶體中，且命令碼可由處理電路系統執行。處理電路系統可為包含邏輯電路的硬體；諸如執行軟體的處理器的硬體/軟體組合；或其組合。舉例而言，處理電路系統可包含但不限於中央處理單元（central processing unit；CPU）、算術邏輯單元（arithmetic logic unit；ALU）、數位信號處理器、微電腦、場可程式化閘陣列（field programmable gate array；FPGA）、可程式化邏輯單元、微處理器、特殊應用積體電路（application-specific integrated circuit；ASIC）等。
此外，在一些其他實例實施例中，鎖相迴路100可實現為硬體及軟體的組合，且在此情況下，鎖相迴路100可進一步包含用於在硬體組件與軟體組件之間介接的類比數位轉換器（Analog to Digital Converter；ADC）或數位類比轉換器（Digital to Analog Converter；DAC）。此外，在另外其他實例實施例中，鎖相迴路100可為實現為硬體的類比鎖相迴路。
處理電路系統可為操作為鎖相迴路及本文中詳細論述的其各種子組件的特殊用途處理電路系統，使得鎖相迴路經組態以基於相位誤差信號的差值快速產生增益，所述增益用於解決資料信號經由其施加的調變路徑中的資料信號的頻率變化之間的失配。
下文中，主要描述鎖相迴路100為數位鎖相迴路的實例。然而，此僅為實例，及本發明概念的一或多個實例實施例。可以各種方式實現鎖相迴路100。
圖2為詳細示出根據實例實施例的鎖相迴路200的方塊圖。
參考圖2，鎖相迴路200可包含三角積分調變器212、多模數除頻器213、時間數位轉換器214、迴路濾波器215、第一加算器211及第二加算器240、倍增器221以及數位控制振盪器（digital control oscillator；DCO）250。
舉例而言，如上文所論述，包含於鎖相迴路200中的處理電路系統可為包含類比電路及/或數位電路的硬體區塊，且可藉由執行軟體的處理電路系統實施，所述軟體包含將處理電路系統轉換成特殊用途處理電路系統以執行鎖相迴路的組件的功能的多個指令，所述組件諸如三角積分調變器212、多模數除頻器213、時間數位轉換器214、迴路濾波器215、第一加算器211及第二加算器240、倍增器221以及數位控制振盪器250。
第一加算器211可將資料信號DS與頻率命令字FCW彼此合成，且可將經合成信號提供給三角形積分調變器212。頻率命令字FCW可判定多模數除頻器213的分頻比、可為時間變化形式，且可在特定週期中改變。三角積分調變器212可向多模數除頻器213提供脈衝信號，所述脈衝信號具有對應於特定時段內合成的信號的占空比及振幅。多模數除頻器213可基於回應於脈衝信號判定的分頻比將自數位控制振盪器250接收到的輸出信號Fout作為回饋進行分頻。時間數位轉換器214可接收經分頻信號Fdiv，所述經分頻信號Fdiv自多模數除頻器213分頻且可自外部接收參考頻率信號Fref。時間數位轉換器214可將經分頻信號Fdiv的相位與參考頻率信號Fref的相位進行比較，且可產生指示比較結果的比較信號RS。比較信號RS可包含至少一個位元且指示經分頻信號Fdiv及參考頻率信號Fref的相位之間的差。迴路濾波器215可基於比較信號RS產生包含經分頻信號Fdiv與參考頻率信號Fref之間的相位誤差信號PES的第一控制信號Cntl_1。在一些實例實施例中，相位誤差信號PES可為與第一控制信號Cntl_1一致的信號、自第一控制信號Cntl_1改變的信號或第一控制信號Cntl_1的一部分。時間數位轉換器214可稱為相位數位轉換器。第一控制信號Cntl_1可經限定為用於減小經分頻信號Fdiv與參考頻率信號Fref的相位之間的差的信號。
在實例實施例中，增益校準器230可包含相位誤差微分電路231。增益校準器230可藉由使用相位誤差微分電路231產生自迴路濾波器215接收到的相位誤差信號PES的差值，且可基於所產生差值產生增益G。倍增器221可藉由將資料信號DS與自增益校準器230接收到的增益G相乘來產生第二控制信號Cntl_2。
下文中，第一調變路徑（或低通調變路徑）可包含第一加算器211、三角積分調變器212、多模數除頻器213、時間數位轉換器214以及迴路濾波器215，且第二調變路徑（或高通調變路徑）可包含第二加算器240及數位控制振盪器250。
[等式1]
Figure 02_image001
Figure 02_image003
參考[等式1]，
Figure 02_image005
指示第一調變路徑的第一頻率變化，
Figure 02_image007
指示參考頻率信號Fref的參考頻率，且
Figure 02_image009
指示資料信號DS的頻率。第一頻率變化
Figure 02_image005
可為藉由將參考頻率
Figure 02_image011
與資料信號DS的頻率
Figure 02_image009
相乘獲得的值。
Figure 02_image013
指示第二調變路徑的第二頻率變化，
Figure 02_image015
指示數位控制振盪器250的振盪增益，且
Figure 02_image017
指示由增益校準器230產生的增益。第一頻率變化
Figure 02_image005
可為藉由將參考頻率
Figure 02_image019
與資料信號DS的頻率
Figure 02_image009
相乘獲得的值。
[等式2]
Figure 02_image021
參考[等式2]，用於解決第一頻率變化
Figure 02_image005
與第二頻率
Figure 02_image013
變化之間的失配的增益
Figure 02_image017
可判定為參考頻率
Figure 02_image007
與振盪增益
Figure 02_image015
的比。然而，振盪增益
Figure 02_image015
在所有頻率控制區段中不具有均一值，且具有根據程序/電壓/溫度（Process/Voltage/Temperature；PVT）而改變的非線性的特性，且因此增益
Figure 02_image017
的期望（或替代地，最佳）值可不同。
返回參考圖2，根據實例實施例的增益校準器230可基於相位誤差信號PES的差值而快速且有效地校準增益G以具有用於減小第一調變路徑及第二調變路徑中的頻率變化之間的失配的期望（或替代地，最佳）值。
第二加算器240可藉由聚合自迴路濾波器215接收到的第一控制信號Cntl_1及自倍增器221接收到的第二控制信號Cntl_2產生第三控制信號Cntl_3。數位控制振盪器250可回應於第三控制信號Cntl_3產生輸出信號Fout。在一些實例實施例中，輸出信號Fout可稱為經調變信號，可包含與資料信號DS匹配的型樣，且可經由所選通道傳輸至特定接收器。
圖3為示出根據實例實施例的增益校準器230a的方塊圖，且圖4及圖5為用於解釋圖3的增益校準器230a的操作的圖。下文中，下文所描述的增益校準器230a的組態僅為實例實施例，且實例實施例不限於此。顯而易見，可對增益校準器230a進行各種改變。
參考圖3，增益校準器230a可包含相位誤差微分電路231、相關器232、可變增益放大器233、積分器234以及符號檢測器235。相位誤差微分電路231可包含正反器231_1及減法器231_2。
在實例實施例中，正反器231_1可回應於時脈信號CLK在每一特定時序中將相位誤差信號PES輸出至減法器231_2。舉例而言，時脈信號CLK可具有與鎖相迴路同步的頻率。減法器231_2可藉由自第（n+1）個時間點中的相位誤差信號PES減去第n時間點中的相位誤差信號PES來產生差值∆PES（其中，n為等於或大於1的整數）。
符號檢測器235可接收資料信號DS且檢測資料信號DS的符號，由此產生符號信號SS。相關器232可接收差值∆PES及符號信號SS，基於差值∆PES及符號信號SS的符號判定差量增益∆G的符號，以及基於差值∆PES判定差量增益∆G的量值。相關器232可產生差量增益∆G且將所產生的差量增益∆G提供至可變增益放大器233。
可變增益放大器233可放大具有特定增益的差量增益∆G，且將經定標差量增益∆G提供至積分器234。在一些實例實施例中，可變增益放大器233可藉由基於可變增益放大差量增益∆G來定標差量增益∆G，且將在下文描述其詳細實例。積分器234可基於先前產生的差量增益∆G累積新近產生的差量增益∆G，且產生增益G。
進一步參考圖4，資料信號DS可具有特定頻率及占空比，且輸出信號Fout可由鎖相迴路（圖2的200）控制以包含對應於資料信號DS的型樣。舉例而言，相位誤差微分電路231可藉由自第（n+1）個時間點[n+1]中的相位誤差信號PES減去第n個時間點[n]中的相位誤差信號PES來產生第n個差值∆PES[n]。增益校準器230a可基於第n差值∆PES[n]產生第n差量增益∆G[n]。當多個差量增益由增益校準器230a累積時，增益G可會聚至期望（或替代地，最佳）值。如圖4中所繪示，差量增益的量值可與相位誤差信號PES的差值的量值呈線性或非線性比例。
因為增益G的初始值極大地不同於其期望（或替代地，最佳）值，所以根據實例實施例的增益校準器230a可藉由使用相位誤差信號PES的差值來粗略地校準初始階段處的增益G而顯著地減少將增益G會聚至期望（或替代地，最佳）值所花費的時間。
進一步參考圖5，在操作S100中，增益校準器230a可接收相位誤差信號PES且藉由使用相位誤差微分電路231而產生相位誤差信號PES的差值∆PES。在操作S110中，增益校準器230a可基於差值∆PES產生差量增益∆G。增益校準器230a可藉由反覆地執行操作S100及操作S110特定時段而產生差量增益∆G，且可藉由累積差量增益∆G產生增益G。
圖6為根據實例實施例的增益校準器230b的方塊圖。在圖6中將省略與關於圖3的增益校準器230a彼等描述重疊的描述。
參考圖6，增益校準器230b可包含相位誤差微分電路231、相關器232、可變增益放大器233、積分器234、符號檢測器235以及斜率檢測器236。
在實例實施例中，斜率檢測器236可接收資料信號DS，檢測資料信號DS的斜率，以及根據檢測結果產生指示資料信號DS的位準轉變時序的斜率邊緣信號SES。可啟用正反器231_1以回應於斜率邊緣信號SES而將相位誤差信號PES輸出至減法器231_2。此外，積分器234可回應於斜率邊緣信號SES而累積差量增益∆G。亦即，根據實例實施例的斜率檢測器236可控制相位誤差微分電路231及積分器234，以使得相位誤差信號PES的差值∆PES及差量增益∆G僅在引起相位誤差信號PES的位準轉變的資料信號DS的位準轉變時序處產生，且使得差量增益∆G累積於資料信號DS的水準轉變時序處。
由於根據實例實施例的斜率檢測器236的組態，防止不必要的差值∆PES產生及差量增益∆G的累積，且因此，可實現鎖相迴路的有效功率消耗及具有期望（或替代地，最佳）值的增益G的產生。
圖7A及圖7B為根據實例實施例的增益校準器230c的方塊圖。下文中，將省略與關於圖3及圖6的增益校準器230a及增益校準器230b的描述重疊的描述。
參考圖7A，增益校準器230c可包含相位誤差微分電路231、相關器232、可變增益放大器233、積分器234、符號檢測器235、斜率檢測器236以及自適應定標器237。
在實例實施例中，自適應定標器237可接收相位誤差信號PES的差值∆PES，識別差值∆PES是否包含於參考範圍中，以及基於識別結果定標差量增益∆G。詳言之，當差值∆PES不包含於參考範圍中時，自適應定標器237可不對差量增益∆G執行定標操作，且當差值∆PES包含於參考範圍中時，自適應定標器237可對差量增益∆G執行定標操作。亦即，當差值∆PES包含於參考範圍中時，可認為增益G的現行值在一定程度上接近於期望（或替代地，最佳）值，且自適應定標器237可將差量增益∆G縮小且支援增益G的精細校準。可在自適應定標器237中預先設定定標比。在一些實例實施例中，參考範圍可細分成範圍，且可預先針對每一範圍設定定標比。
然而，一或多個實施例不限於此。當差值∆PES不包含於參考範圍中時，自適應定標器237可對差量增益∆G執行定標操作，且當差值∆PES包含於參考範圍中時，自適應定標器237可不對差量增益∆G執行定標操作。亦即，當差值∆PES不包含於參考範圍中時，可認為差量增益∆G的現行值與其期望（或替代地，最佳）值為極不同，且自適應定標器237可極大地定標差量增益∆G且支援增益G的快速校準。
在實例實施例中，自適應定標器237可向可變增益放大器233提供信號，所述信號用於調整可變增益放大器233的增益以定標差量增益∆G。
在實例實施例中，自適應定標器237可基於在特定時段內自測試資料信號產生的相位誤差信號的最大值及最小值來設定參考範圍。測試資料信號可包含預先判定以設定參考範圍的型樣。詳言之，自適應定標器237可隨著最小值與最大值之間的差增大而自適應地設定寬參考範圍，且自適應定標器237可隨著最小值與最大值之間的差減小而自適應地設定窄參考範圍。自適應定標器237亦可藉由分別使最小值及最大值乘以特定比來設定參考範圍。
進一步參考圖7B，相較於圖7A的圖示，斜率檢測器236可進一步包含延遲元件236_1。延遲元件236_1可提供正反器231_1及具有藉由延遲斜率邊緣信號SES而延遲的斜率邊緣信號SES的積分器234。亦即，延遲元件236_1可根據包含增益校準器230c的鎖相迴路的回應速率而將斜率邊緣信號SES延遲特定時脈週期以執行增益校準操作。因此，增益校準器230c可藉由對增益G執行與鎖相迴路的調變操作的時序同步的校準操作來產生具有最佳值的增益G。
圖8A及圖8B為用於解釋圖7A的增益校準器230c的操作方法的圖。
參考圖7A及圖8A，在操作中S200中，相位誤差微分電路231可自相位誤差信號PES產生差值∆PES。在操作S210中，自適應定標器237可接收差值∆PES且判定差值∆PES是否在參考範圍中。當差值∆PES在操作S210中在參考範圍（‘是’）中時，相關器232可在操作S220中基於差值∆PES及符號信號SS產生差量增益∆G，且自適應定標器237可以特定比定標差量增益∆G且可產生經定標差量增益。舉例而言，自適應定標器237可將差量增益∆G的量值定標為小的。當差值∆PES在操作S210中不在參考範圍（‘否’）中時，相關器232可在操作S230中基於差值∆PES及符號信號SS產生差量增益∆G，且自適應定標器237可不對差量增益∆G單獨地執行定標操作。
進一步參考圖8B，在操作S300中，增益校準器230c可針對特定時段藉由接收訓練資料信號產生相位誤差信號PES。舉例而言，訓練資料信號可包含期望（或替代地，預定義）型樣以設定參考範圍。在操作S310中，增益校準器230c可識別相位誤差信號PES的最大值及最小值。在操作S320中，增益校準器230c可基於識別結果設定參考範圍。在實例實施例中，增益校準器230c可藉由考慮相位誤差信號PES的最大值及最小值中的至少一個設定參考範圍。
圖9為根據實例實施例的增益校準器230d的方塊圖。在圖9中將省略與關於圖7A的增益校準器230c的描述重疊的描述。
參考圖9，增益校準器230d可包含相位誤差微分電路231、相關器232、可變增益放大器233、積分器234、符號檢測器235、斜率檢測器236以及濾波器238。
在實例實施例中，濾波器238可對相位誤差信號PES的高頻分量進行濾波。濾波器238可將經濾波相位誤差信號PES_F提供至相位誤差微分電路231。相位誤差微分電路231可藉由使用移除高頻分量的經濾波相位誤差信號PES_F精確地產生差值∆PES。
在實例實施例中，濾波器238可以諸如移動平均濾波器、有限脈衝回應（Finite Impulse Response；FIR）濾波器等各種形式實施，以用於對高頻分量進行濾波。
圖10為示出根據實例實施例的使用鎖相迴路（phase locked loop；PLL）1040的電子裝置1000的設計的方塊圖。舉例而言，電子裝置1000可為通信裝置，且可經實現以執行與其他裝置的通信。舉例而言，電子裝置1000可用於無線通信裝置、蜂巢式電話、個人數位助理（personal digital assistant；PDA）、手持裝置、無線數據機、無線電話、無線電台、藍牙裝置、health care健康照護裝置、穿戴式裝置或類似物。
電子裝置亦可用於各種無線通信系統中，諸如分碼多重存取（code division multiple access；CDMA）系統、分時多重存取（time division multiple access；TDMA）系統、分頻多重存取（frequency division multiple access；FDMA）系統、正交頻分多工存取（orthogonal frequency division multiple access；OFDMA）系統、無線區域網路（wireless local area network；WLAN）、Wi-Fi以及藍牙。電子裝置1000可支援諸如CDMA2000或寬頻CDMA（wideband-CDMA；W-CDMA)的CDMA無線技術。此外，電子裝置1000可支援諸如全球行動通信系統（global system for mobile communication；GSM）的TDMA無線技術。
在電子裝置1000中，資料處理器1010可藉由處理（例如編碼及調變）資料獲得符號。根據通信中使用的無線技術，資料處理器1010亦可藉由對符號執行其他程序（例如，擴散、拌碼等）來獲得複數值樣本。資料處理器1010可提供包含每一複數值樣本的實數部分的同相資料信號I(t)及包含每一複數值樣本的虛數部分的正交資料信號Q(t)。轉換器1020可接收同相資料信號I(t)及正交資料信號Q(t)，將每一複數值樣本自笛卡爾座標（Cartesian coordinates）轉換至極座標，且提供包絡信號Y(t)及相位信號θ(t)。
在包絡路徑中，倍增器1022可藉由使增益X與包絡信號Y(t)相乘而獲得期望輸出功率位準。延遲電路1024可提供可程式化量的延遲，且在時間上對準包絡信號Y(t)及相位信號。濾波器1026可用適當濾波器回應對延遲包絡信號進行濾波。數位類比轉換器（DAC）1028可將經濾波包絡信號轉換成類比信號且可提供輸出包絡信號。功率放大器（power amplifier；PA）1054的增益可由於輸出包絡而改變以實現振幅調變。
在相位路徑中，微分器1030可對相位信號θ(t)進行微分，且提供包含同相資料信號I(t)及正交資料信號Q(t)的頻率分量的調變信號M(t)。
根據實例實施例的鎖相迴路1040可包含增益校準器1041。鎖相迴路1040可接收調變信號M(t)，且根據圖1至圖9的實例實施例，可產生用於數位控制振盪器（DCO）1050的控制信號S(t)。數位控制振盪器1050可基於調變信號M(t)產生相位調變信號。放大器（Amp）1052可放大相位調變信號。PA 1054亦可回應於輸出包絡信號而放大來自放大器1052的輸出，且可輸出包含經調變相位及振幅量子的RF輸出信號。
控制器1060可控制電子裝置100中的資料處理器1010及其他區塊的操作。記憶體1062可儲存關於控制器1060及/或其他區塊的資料及命令碼。
在一些實例實施例中，鎖相迴路1040可藉由執行軟體邏輯的處理電路系統實現，且記憶體1062可儲存關於鎖相迴路1040的調變操作的命令碼。控制器1060及資料處理器1010可藉由執行儲存在記憶體1062中的命令碼來執行鎖相迴路1040的調變操作。
此外，電子裝置100中的各種區塊可數位實現。舉例而言，在資料處理器1010中，濾波器1026、微分器1030以及控制器1060可實現為至少一個數位處理器（digital processor；DSP）、精簡指令集電腦（reduced instruction set computer；RISC）、中央處理單元以及類似物。數位區塊可實施於至少一個特殊應用積體電路（ASIC）及/或其他積體電路（integrated circuit；IC）上。電子裝置1000中的其他區塊可實現為類比電路。
圖11為根據實例實施例的通信裝置的方塊圖。
參考圖11，通信裝置可包含接收器2012、傳輸器2016、通信模組2020、天線2050、輸入/輸出（input /output；I/O）裝置2040以及參考振盪器2042。接收器2012可包含鎖相迴路（PLL）2014，所述鎖相迴路2014根據圖1至圖9的實施例產生輸出信號。傳輸器2016可包含鎖相迴路（PLL）2018，所述鎖相迴路2018根據圖1至圖9的實施例產生輸出信號。接收器2012可藉由使用鎖相迴路2018的輸出信號將經由天線2050自外部接收到的類比信號轉換成數位信號，且接著可將數位信號提供至通信模組2020。傳輸器2016可藉由使用鎖相迴路2018的輸出信號將自通信模組2020接收到的數位信號轉換成類比信號，且接著可經由天線2050將類比信號輸出至外部。
通信模組2020可包含數據機處理器2022、RISC/DSP 2024、控制器/處理器2026、記憶體2028、I/O電路2030以及鎖相迴路（PLL）2032。
數據機處理器2022可執行諸如編碼、調變、解調、解碼及類似的用於資料傳輸及接收的處理操作。RISC/DSP 2024可執行對於通信裝置2000通用或專用的處理操作。控制器/處理器2026可控制通信模組2020中的區塊。記憶體2028可儲存資料及各種命令碼。I/O電路2030可與外部I/O裝置2040通信。鎖相迴路2032可使用自參考振盪器2042接收到的頻率信號且基於圖1至圖9的實例實施例執行調變操作。參考振盪器2042可實現為晶體振盪器（crystal oscillator；XO）、電壓控制晶體振盪器（voltage controlled crystal oscillator；VCXO）、溫度補償式晶體振盪器（temperature compensated crystal oscillator；TCXO）或類似物。通信模組2020可使用自鎖相迴路2032產生的輸出信號，且可執行通信所必要的處理操作。
圖12為示出根據實例實施例的包含於鎖相迴路中的通訊裝置的圖。
參考圖12，家用小工具3100、家用電器3120、娛樂裝置3140以及存取點（access point；AP）3200可分別包含根據一或多個實例實施例的鎖相迴路。在一些實例實施例中，家用小工具3100、家用電器3120、娛樂裝置3140以及AP 3200可形成物聯網（Internet of Thing；IoT）網路系統。圖12中所繪示的通信裝置僅為實例，且圖12中未繪示的其他通信裝置可包含根據本發明概念的一或多個實例實施例的鎖相迴路。
儘管本發明概念的實例實施例已參考其一些實例實施例特定地繪示及描述，但應理解，可在不脫離以下申請專利範圍的精神及範疇的情況下在其中作出形式及細節的各種改變。
100、200、1040、2014、2018、2032:鎖相迴路 110:第一調變路徑 120:第二調變路徑 130、230、230a、230b、230c、230d、1041:增益校準器 131、231:相位誤差微分電路 140:加算器 150:振盪器 211:第一加算器 212:三角積分調變器 213:多模數除頻器 214:時間數位轉換器 215:迴路濾波器 221、1022:倍增器 231_1:正反器 231_2:減法器 232:相關器 233:可變增益放大器 234:積分器 235:符號檢測器 236:斜率檢測器 236_1:延遲元件 237:自適應定標器 238、1026:濾波器 240:第二加算器 250、1050:數位控制振盪器 1000:電子裝置 1010:資料處理器 1020:轉換器 1024:延遲電路 1028:數位類比轉換器 1030:微分器 1052:放大器 1054:功率放大器 1060:控制器 1062、2028:記憶體 2000:通信裝置 2012:接收器 2016:傳輸器 2020:通信模組 2022:數據機處理器 2024:精簡指令集電腦/數位處理器 2026:控制器/處理器 2030:輸入/輸出電路 2040:輸入/輸出裝置 2042:參考振盪器 2050:天線 3100:家用小工具 3120:家用電器 3140:娛樂裝置 3200:存取點
Figure 02_image023
:差量增益
Figure 02_image025
:差值 CLK:時脈信號 Cntl_1:第一控制信號 Cntl_2:第二控制信號 Cntl_3:第三控制信號 DS:資料信號 FCW:頻率命令字 Fdiv:經分頻信號 Fout:輸出信號 Fref:參考頻率信號 G、X:增益 I(t):同相資料信號 M(t):調變信號 PES:相位誤差信號 PES_F:相位誤差信號 Q(t):正交資料信號 RS:比較信號 S(t):控制信號 S100、S110、S200、S210、S220、S230、S300、S310、S320:操作 SES:斜率邊緣信號 SS:符號信號 Y(t):包絡信號 θ(t):相位信號
自結合隨附圖式進行的以下詳細描述將更清楚地理解本發明概念的實例實施例，在隨附圖式中： 圖1為根據實例實施例的鎖相迴路的方塊圖。 圖2為詳細示出根據實例實施例的鎖相迴路的方塊圖。 圖3為根據實例實施例的增益校準器的方塊圖。 圖4及圖5為用於解釋圖3的增益校準器的操作的圖。 圖6為根據實例實施例的增益校準器的方塊圖。 圖7A及圖7B為根據實例實施例的增益校準器的方塊圖。 圖8A及圖8B為用於解釋圖7A的增益校準器的操作方法的圖。 圖9為根據實例實施例的增益校準器的方塊圖。 圖10為根據實例實施例的使用鎖相迴路的電子裝置的方塊圖。 圖11為根據實例實施例的通信裝置的方塊圖。 圖12為示出根據實例實施例的包含鎖相迴路的通信裝置的圖。
1000:電子裝置
1010:資料處理器
1020:轉換器
1022:倍增器
1024:延遲電路
1026:濾波器
1028:數位類比轉換器
1030:微分器
1040:鎖相迴路
1041:增益校準器
1050:數位控制振盪器
1052:放大器
1054:功率放大器
1060:控制器
1062:記憶體
I(t):同相資料信號
M(t):調變信號
Q(t):正交資料信號
S(t):控制信號
X:增益
Y(t):包絡信號
θ(t):相位信號

Claims (10)

  1. 一種電子裝置，包括： 鎖相迴路，經組態以藉由以下操作使用第一調變路徑及第二調變路徑對資料信號執行兩點調變操作， 基於在所述第一調變路徑中產生的第一相位誤差信號的差值而產生增益，以及 調整通過所述第二調變路徑的所述資料信號的頻率變化以與通過所述第一調變路徑的所述資料信號的所述頻率變化匹配。
  2. 如請求項1所述的電子裝置，其中所述鎖相迴路包括處理電路系統，所述處理電路系統經組態以充當增益校準器以： 自經由所述第一調變路徑接收到的所述第一相位誤差信號產生所述第一相位誤差信號的所述差值， 基於所述差值而產生差量增益，以及 藉由累積所述差量增益產生所述增益。
  3. 如請求項2所述的電子裝置，其中所述增益校準器經組態以產生具有與所述差值的量值成比例的量值的所述差量增益。
  4. 如請求項2所述的電子裝置，其中所述增益校準器進一步經組態以根據所述資料信號的位準的轉變的時序來產生所述差值。
  5. 如請求項2所述的電子裝置，其中所述增益校準器進一步經組態以識別所述差值是否在參考範圍中且基於識別結果定標所述差量增益。
  6. 如請求項5所述的電子裝置，其中所述增益校準器進一步經組態以回應於所述差值在所述參考範圍內而以設定比定標所述差量增益。
  7. 如請求項5所述的電子裝置，其中所述增益校準器進一步經組態以： 在設定時段內自測試資料信號產生第二相位誤差信號，以及 基於所述第二相位誤差信號的最大值及最小值而設定所述參考範圍。
  8. 如請求項2所述的電子裝置，其中所述增益校準器進一步經組態以在產生所述差值之前對所述第一相位誤差信號的高頻率分量進行濾波。
  9. 一種操作電子裝置的方法，所述方法包括： 將資料信號施加至鎖相迴路的低通調變路徑及高通調變路徑； 自在所述低通調變路徑中產生的相位誤差信號產生差值； 基於所述差值，產生用於調整通過所述高通調變路徑的所述資料信號的頻率變化的增益；以及 基於所述增益，經由所述低通調變路徑及所述高通調變路徑對所述資料信號執行兩點調變操作。
  10. 如請求項9所述的操作電子裝置的方法，其中所述增益的所述產生包括： 基於所述差值而產生差量增益；以及 累積所述差量增益以產生所述增益。
TW110132554A 2020-09-07 2021-09-02 電子裝置以及操作電子裝置的方法 TW202218337A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0114044 2020-09-07
KR1020200114044A KR20220032365A (ko) 2020-09-07 2020-09-07 위상 고정 루프 및 이를 포함하는 전자 장치

Publications (1)

Publication Number Publication Date
TW202218337A true TW202218337A (zh) 2022-05-01

Family

ID=80470924

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110132554A TW202218337A (zh) 2020-09-07 2021-09-02 電子裝置以及操作電子裝置的方法

Country Status (3)

Country Link
US (1) US11356106B2 (zh)
KR (1) KR20220032365A (zh)
TW (1) TW202218337A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024036322A2 (en) * 2022-08-11 2024-02-15 Microchip Technology Incorporated Reduce dco frequency overlap-induced limit cycle in hybrid and digital plls

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183860B2 (en) 2004-08-12 2007-02-27 Texas Instruments Incorporated Gain calibration of a digital controlled oscillator
US7728690B2 (en) * 2007-10-19 2010-06-01 Qualcomm, Incorporated Method and apparatus for compensating for tuning nonlinearity of an oscillator
US7868672B2 (en) 2008-12-09 2011-01-11 Qualcomm Incorporated Digital phase-locked loop with two-point modulation and adaptive delay matching
US8076960B2 (en) 2009-04-29 2011-12-13 Qualcomm Incorporated Digital phase-locked loop with two-point modulation using an accumulator and a phase-to-digital converter
US8433026B2 (en) 2009-06-04 2013-04-30 Qualcomm Incorporated Multi-rate digital phase locked loop
US9596038B2 (en) 2012-03-16 2017-03-14 Infineon Technologies Ag Random spread spectrum modulation
KR101581528B1 (ko) 2014-01-24 2015-12-30 서울대학교산학협력단 가변 주파수 신호 합성 방법 및 이를 이용한 가변 주파수 신호 합성기
US9628308B2 (en) 2014-10-30 2017-04-18 Mediatek Inc. Circuit, communication unit and method for VCO frequency adjustment
JP2016127566A (ja) 2015-01-08 2016-07-11 株式会社東芝 局部発振器
US9391625B1 (en) 2015-03-24 2016-07-12 Innophase Inc. Wideband direct modulation with two-point injection in digital phase locked loops
JP6872434B2 (ja) 2017-06-15 2021-05-19 ルネサスエレクトロニクス株式会社 無線信号処理装置、半導体装置、及び発振周波数変動補正方法

Also Published As

Publication number Publication date
US11356106B2 (en) 2022-06-07
US20220077864A1 (en) 2022-03-10
KR20220032365A (ko) 2022-03-15

Similar Documents

Publication Publication Date Title
CN104836580B (zh) 任意相位轨迹频率合成器
US8634512B2 (en) Two point modulation digital phase locked loop
US8411788B2 (en) Digital transmitters for wireless communication
JP4214098B2 (ja) シグマデルタ送信回路及びそれを用いた送受信機
KR101304367B1 (ko) 2-지점 변조 및 적응 지연 정합을 이용하는 디지털 위상-동기 루프
US20080068236A1 (en) Adaptive spectral noise shaping to improve time to digital converter quantization resolution using dithering
US7755443B2 (en) Delay-based modulation of RF communications signals
JP4638806B2 (ja) 位相同期ループ回路、オフセットｐｌｌ送信機、通信用高周波集積回路及び無線通信システム
US20100135368A1 (en) Upsampling/interpolation and time alignment mechanism utilizing injection of high frequency noise
JP2012105288A5 (zh)
JP2004007443A (ja) 無線通信装置
US7826550B2 (en) Method and system for a high-precision frequency generator using a direct digital frequency synthesizer for transmitters and receivers
JP4477520B2 (ja) キャリアリーク低減送信回路
TW202218337A (zh) 電子裝置以及操作電子裝置的方法
US7551685B2 (en) Apparatus, methods and articles of manufacture for signal correction using adaptive phase re-alignment
US10886878B2 (en) Modulation circuitry with N.5 division
JP2012147080A (ja) デルタシグマ変調型分数分周ｐｌｌ周波数シンセサイザおよびそれを備えた無線通信装置
US20230082930A1 (en) Monitoring circuit of phase locked loop and operating method thereof
US8767876B2 (en) Filter offset compensation
WO2004034665A2 (en) Apparatus and method for adaptively re-aligning a modulated output signal
Regimbal Study of fractional frequency synthesizers for high data rate applications
Sappok et al. Step Response Detection Technique for Self-Calibrating Predistortion GFSK Σ Δ Modulation Loops