JP2006135245A - 半導体レーザ装置の製造方法および半導体レーザ装置 - Google Patents

半導体レーザ装置の製造方法および半導体レーザ装置 Download PDF

Info

Publication number
JP2006135245A
JP2006135245A JP2004325225A JP2004325225A JP2006135245A JP 2006135245 A JP2006135245 A JP 2006135245A JP 2004325225 A JP2004325225 A JP 2004325225A JP 2004325225 A JP2004325225 A JP 2004325225A JP 2006135245 A JP2006135245 A JP 2006135245A
Authority
JP
Japan
Prior art keywords
semiconductor laser
laser device
manufacturing
laser chip
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004325225A
Other languages
English (en)
Inventor
Tadashi Takeoka
忠士 竹岡
Takuro Ishikura
卓郎 石倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004325225A priority Critical patent/JP2006135245A/ja
Priority to US11/268,735 priority patent/US7629185B2/en
Priority to CN200510120290A priority patent/CN100585968C/zh
Publication of JP2006135245A publication Critical patent/JP2006135245A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/0014Measuring characteristics or properties thereof
    • H01S5/0021Degradation or life time measurements

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】 駆動電流の変化のない半導体レーザ装置を歩留まりよく製造できる半導体レーザ装置の製造方法を提供することにある。
【解決手段】 この半導体レーザ装置の製造方法は、第1のエージング工程S1と、第1の検査工程S2と、実装工程S3と、第2のエージング工程S4と、第2の検査工程S5とを備える。このように、上記実装工程S3の前に、半導体レーザチップに、高温直流通電の上記第1のエージング工程S1を行っているので、上記実装前の半導体レーザチップのしきい値電流および駆動電流を低減できる。
【選択図】 図1

Description

この発明は、半導体レーザ装置の製造方法および半導体レーザ装置に関する。
従来の半導体レーザ装置の製造方法は、図13に示すように、第1の検査工程S101と、実装工程S102と、バーンイン工程つまりエージング工程S103と、第2の検査工程S104とを備える(特開平4−184175号公報:特許文献1参照)。
上記第1の検査工程S101では、半導体レーザチップのしきい値電流を検査する。具体的に述べると、上記半導体レーザチップに、室温(約25℃)の雰囲気温度で、図14に示すように、1ms毎に150mAのパルス電流を1μsの間通電する。そして、図15に示すように、上記半導体レーザチップにおける光出力と電流との特性を求めて、しきい値電流(Ith)および駆動電流(Iop)を求める。そして、このしきい値電流(Ith)または駆動電流(Iop)が所定の値以下の上記半導体レーザチップを、良品とし、このしきい値電流(Ith)または駆動電流(Iop)が所定の値を越える上記半導体レーザチップを、不良品として、選別する。
上記実装工程S102では、上記第1の検査工程S101を経た上記半導体レーザチップをパッケージに実装する。
上記エージング工程S103では、実装後の上記半導体レーザチップに保存温度以下の70℃の雰囲気温度で通電して、上記半導体レーザチップの駆動電流の安定化をはかる。具体的に述べると、図16に示すように、70℃の雰囲気温度で、上記半導体レーザチップの光出力が100mWになるように、上記半導体レーザチップに駆動電流(Iop)を通電する。縦軸に、駆動電流(Iop)を示し、横軸に、通電時間を示す。
図16に示すように、上記半導体レーザチップの駆動電流は、通電を開始してから、一旦増加し、その後減少して一定の値に近づく。駆動電流が増加する状態を、劣化現象といい、駆動電流が減少する状態を、良化現象という。
このように、上記エージング工程S103では、劣化して良化しない上記半導体レーザチップを不良品として取り除くと共に、ある程度良化させて上記半導体レーザチップの駆動電流の安定化をはかる。
上記第2の検査工程S104では、上記第1の検査工程S101と同じようにして、上記半導体レーザチップのしきい値電流(Ith)および駆動電流(Iop)を検査する。
しかしながら、上記従来の半導体レーザ装置の製造方法では、上記エージング工程S103において、上記半導体レーザチップの駆動電流が安定化するためには、約10時間から20時間の長い時間が必要になる。
また、上記実装工程S102後に初めて、上記エージング工程(バーンイン工程)S103を行って、その後、上記第2の検査工程S104を行うため、不良品がでた場合、上記半導体レーザチップのみならず、パッケージやステム等を破棄しなければならず、無駄になる部品が多くて、半導体レーザ装置のコストが高く、歩留まりが悪いという問題があった。
また、上記実装工程S102後の上記エージング工程(バーンイン工程)S103が、約10時間から20時間かかるため、スループットが悪く、実際は、製造コストを考えて、著しい問題が生じない程度に良化した状態で、半導体レーザ装置を良品として、出荷するのが実情であった。
特開平4−184175号公報
そこで、この発明の課題は、駆動電流の変化のない半導体レーザ装置を、スループットが高く、安価に、かつ、歩留まりよく製造できる半導体レーザ装置の製造方法を提供することにある。また、安価で特性変動のない半導体レーザ装置を提供することにある。
上記課題を解決するため、この発明の半導体レーザ装置の製造方法は、
半導体レーザチップに、保存温度以上の設定雰囲気温度で、直流電流を設定時間の間通電する第1のエージング工程と、
上記第1のエージング工程を経た上記半導体レーザチップを実装する実装工程と
を備えることを特徴としている。
ここで、上記保存温度とは、半導体レーザ装置が故障しないで保存され得る雰囲気温度をいい、この保存温度の最大値は、例えば、約150℃である。
この発明の半導体レーザ装置の製造方法によれば、実装前の上記半導体レーザチップに上記第1のエージング工程を行うので、上記実装前の半導体レーザチップの(しきい値電流および駆動電流の低減等の)電気的特性を向上できる。そして、上記半導体レーザチップの実装後の不良品の数を低減できて、無駄になる部品を低減できる。このように、駆動電流の変化のない半導体レーザ装置を歩留まりよく製造できる。また、実装後の上記半導体レーザチップに他のエージング工程を行う時間を短縮または省くことができて、スループットが高く、安価に、半導体レーザ装置を製造できる。
また、一実施形態の半導体レーザ装置の製造方法では、上記設定雰囲気温度と上記設定時間は、上記第1のエージング工程の後に上記半導体レーザチップが劣化現象および良化現象を実質的に生じないように、設定されている。
ここで、劣化現象とは、上記半導体レーザチップが定格の光出力を出すときの駆動電流が、時間の経過とともに増加する現象をいう。また、良化現象とは、上記半導体レーザチップが定格の光出力を出すときの駆動電流が、時間の経過とともに減少する現象をいう。
この一実施形態の半導体レーザ装置の製造方法によれば、上記第1のエージング工程の後に上記半導体レーザチップが劣化現象および良化現象を実質的に生じないようにできるので、実装後の上記半導体レーザチップに他のエージング工程を行うことを省くことができる。また、上記半導体レーザ装置の歩留まりが一層良くなる。
また、一実施形態の半導体レーザ装置の製造方法では、上記設定雰囲気温度は、170℃〜300℃である。
この一実施形態の半導体レーザ装置の製造方法によれば、上記設定雰囲気温度は、170℃〜300℃であるので、上記半導体レーザチップが、上記第1のエージング工程の後に、劣化現象および良化現象を実質的に生じないようにできて、実装後の上記半導体レーザチップに他のエージング工程を行うことを省くことができる。また、上記半導体レーザ装置の歩留まりが一層良くなる。
すなわち、上記設定雰囲気温度が、300℃を越えると、上記半導体レーザチップは、熱によるダメージを受ける。一方、上記設定雰囲気温度が、170℃未満になると、上記半導体レーザチップは、上記第1のエージング工程の後に、劣化現象および良化現象を生じる。
また、一実施形態の半導体レーザ装置の製造方法では、上記設定時間は、0.5秒〜5分である。
この一実施形態の半導体レーザ装置の製造方法によれば、上記設定時間は、0.5秒〜5分であるので、上記半導体レーザチップが、上記第1のエージング工程の後に、劣化現象および良化現象を実質的に生じないようにできて、実装後の上記半導体レーザチップに他のエージング工程を行うことを省くことができる。また、上記半導体レーザ装置の歩留まりが一層良くなる。
すなわち、上記設定時間が、5分を越えると、スループットが低減する。一方、上記設定時間が、0.5秒未満になると、上記半導体レーザチップは、上記第1のエージング工程の後に、劣化現象および良化現象を生じる。
また、一実施形態の半導体レーザ装置の製造方法では、上記第1のエージング工程の後で上記実装工程の前に、上記半導体レーザチップのしきい値電流または駆動電流の少なくとも一方を検査する第1の検査工程を備える。
ここで、しきい値電流とは、レーザ光が出力されるときの電流値をいう。駆動電流とは、所望の光出力(定格出力)を得るのに必要な電流値をいう。
この一実施形態の半導体レーザ装置の製造方法によれば、上記第1のエージング工程の後で上記第1の検査工程を行うので、上記半導体レーザチップの(しきい値電流や駆動電流等の)特性を向上させた後で上記第1の検査工程を行って、上記半導体レーザチップの歩留まりを向上できる。また、上記実装工程の前に上記第1の検査工程を行うので、上記第1の検査工程で除外される不良品には、パッケージやステム等を含まず、パッケージやステム等の無駄がなくなる。
また、一実施形態の半導体レーザ装置の製造方法では、
上記実装工程の後に、上記半導体レーザチップに保存温度以下の雰囲気温度で通電する第2のエージング工程と、
上記第2のエージング工程の後に、上記半導体レーザチップのしきい値電流または駆動電流の少なくとも一方を検査する第2の検査工程と
を備える。
この一実施形態の半導体レーザ装置の製造方法によれば、上記実装工程の後に上記第2のエージング工程を備えるので、上記半導体レーザチップの駆動電流を確実に安定化できる。また、上記第2のエージング工程を行うことによって、予め、不良な半導体レーザ装置を判別できて、信頼性の高い半導体レーザ装置を実現できる。
また、一実施形態の半導体レーザ装置の製造方法では、上記実装工程の後に、他のエージング工程を行わないで直ちに上記半導体レーザチップのしきい値電流または駆動電流の少なくとも一方を検査する第2の検査工程を備える。
この一実施形態の半導体レーザ装置の製造方法によれば、上記実装工程の後に、他のエージング工程を行わないで直ちに上記第2の検査工程を行うので、工数を削減できる。また、従来のような、半導体レーザチップをパッケージやステムとともにエージング(バーンイン)を行う大型の装置が、不要になる。
また、一実施形態の半導体レーザ装置の製造方法では、複数の上記半導体レーザチップの連なりからなるレーザバーの上記半導体レーザチップに、上記第1のエージング工程を行う。
この一実施形態の半導体レーザ装置の製造方法によれば、上記レーザバーの上記半導体レーザチップに上記第1のエージング工程を行うので、複数の上記半導体レーザチップを、同時にまたは所定の回数に分けて、上記第1のエージング工程を行うことができて、作業時間を短縮できる。
また、この発明の半導体レーザ装置は、
実装後で製品化が完了した直後で半導体レーザチップが定格の光出力を出す状態において、
通電開始時の第1の駆動電流と、通電開始から20時間経過後の第2の駆動電流との差の絶対値は、1.0mA以内であることを特徴としている。
この発明の半導体レーザ装置によれば、上記第1の駆動電流と上記第2の駆動電流との差の絶対値は、1.0mA以内であるので、上記第1の駆動電流と上記第2の駆動電流との変化が小さくなる。
このように、上記半導体レーザチップの駆動電流が略安定しており、半導体レーザ装置の信頼性が向上する。したがって、安価で特性変動のない半導体レーザ装置を実現できる。
また、この発明の半導体レーザ装置は、
実装後で製品化が完了した直後で半導体レーザチップが定格の光出力を出す状態において、
通電開始時の第1の駆動電流に対する、通電開始から20時間経過後の第2の駆動電流の割合は、98%〜102%であることを特徴としている。
この発明の半導体レーザ装置によれば、上記第1の駆動電流に対する上記第2の駆動電流の割合は、98%〜102%であるので、上記第1の駆動電流と上記第2の駆動電流との変化が小さくなる。
このように、上記半導体レーザチップの駆動電流が略安定しており、半導体レーザ装置の信頼性が向上する。したがって、安価で特性変動のない半導体レーザ装置を実現できる。
また、一実施形態の半導体レーザ装置では、上記半導体レーザチップは、保存温度以上である170℃〜300℃の雰囲気温度で、直流電流を0.5秒〜5分の間通電されていた。
この一実施形態の半導体レーザ装置によれば、上記半導体レーザチップは、高温直流通電を行われていたので、上記半導体レーザチップの(しきい値電流および駆動電流の低減等の)電気的特性は、確実に向上されている。
この発明の半導体レーザ装置の製造方法によれば、実装前の上記半導体レーザチップに上記第1のエージング工程を行うので、駆動電流の変化のない半導体レーザ装置を、スループットが高く、安価に、かつ、歩留まりよく製造できる。
また、この発明の半導体レーザ装置によれば、上記第1の駆動電流と上記第2の駆動電流との差の絶対値は、1.0mA以内であるので、安価で特性変動のない半導体レーザ装置を実現できる。
また、この発明の半導体レーザ装置によれば、上記第1の駆動電流に対する上記第2の駆動電流の割合は、98%〜102%であるので、安価で特性変動のない半導体レーザ装置を実現できる。
以下、この発明を図示の実施の形態により詳細に説明する。
(第1の実施形態)
図1は、この発明の半導体レーザ装置の製造方法の一実施形態であるフローチャートを示している。この半導体レーザ装置の製造方法は、順に、第1のエージング工程S1と、第1の検査工程S2と、実装工程S3と、第2のエージング工程S4と、第2の検査工程S5とを備える。
上記第1のエージング工程S1では、半導体レーザチップに、保存温度以上の設定雰囲気温度で、直流電流を設定時間の間通電する。上記第1のエージング工程S1は、いわゆる、高温直流通電工程である。
上記保存温度とは、上記半導体レーザ装置が故障しないで保存され得る雰囲気温度をいい、この保存温度の最大値は、例えば、約150℃である。
上記設定雰囲気温度と上記設定時間は、上記第1のエージング工程の後に上記半導体レーザチップが劣化現象および良化現象を実質的に生じないように、設定されている。上記設定雰囲気温度は、170℃〜300℃である。上記設定時間は、0.5秒〜5分である。
具体的に述べると、図2に示すように、半導体レーザチップ1をステージ2の上に置いて、上記半導体レーザチップ1にプローブ3を接触させ、上記ステージ2および上記プローブ3に電気的に接続している直流電源4から、上記半導体レーザチップ1に直流電流を通電する。
このとき、例えば、上記設定雰囲気温度は、約250℃である。また、図3に示すように、上記直流電源4からの直流電流は、約100mAであり、上記設定時間は、約15秒である。
また、上記第1のエージング工程S1を行う装置は、上記半導体レーザチップが収容できる大きさにすればよくて、小型にできる。
上記第1の検査工程S2では、上記第1のエージング工程S1の後で、実装前の上記半導体レーザチップのしきい値電流(Ith)または駆動電流(Iop)の少なくとも一方を検査する。
ここで、しきい値電流(Ith)とは、レーザ光が出力されるときの電流値をいう。駆動電流(Iop)とは、所望の光出力(定格出力)を得るのに必要な電流値をいう。
具体的に述べると、上記半導体レーザチップに、上記保存温度以下の雰囲気温度で、パルス電流を通電する。例えば、図14に示す従来例と同じようにして、室温(約25℃)の雰囲気温度で、1ms毎に150mAの電流を1μsの間通電する。
そして、上記半導体レーザチップにおける光出力と電流との特性を求めて、しきい値電流(Ith)を求める。そして、このしきい値電流(Ith)が所定の値以下の上記半導体レーザチップを、良品とし、このしきい値電流(Ith)が所定の値を越える上記半導体レーザチップを、不良品として、選別する。
上記実装工程S3では、上記第1の検査工程S2を経て良品とされた上記半導体レーザチップを、パッケージやステム等に実装する。
上記第2のエージング工程S4では、上記実装工程S3の後に、上記半導体レーザチップに上記保存温度以下の雰囲気温度で通電して、上記半導体レーザチップの駆動電流(Iop)の安定化をはかる。上記第2のエージング工程S4は、いわゆる、スクリーニング工程またはバーンイン工程である。
具体的に述べると、図4に示すように、70℃の雰囲気温度で、上記半導体レーザチップの光出力が100mWになるように、上記半導体レーザチップに駆動電流を通電する。縦軸に、駆動電流(Iop)を示し、横軸に、通電時間を示す。
ここで、従来例の図16に示すように、上記半導体レーザチップの駆動電流は、通電を開始してから、一旦増加し、その後減少して一定の値に近づく。駆動電流が増加する状態を、劣化現象といい、駆動電流が減少する状態を、良化現象という。
このように、上記第2のエージング工程S4では、劣化して良化しない上記半導体レーザチップを不良品として取り除くと共に、良化する上記半導体レーザチップの駆動電流の安定化をはかることを目的としている。
上記第2の検査工程S5では、上記第2のエージング工程S4の後に、上記第1の検査工程S2と同様であるが、実際に使用時間に近い条件の直流電流にて、しきい値電流(Ith)、駆動(動作)電流(Iop)およびレーザ光の放射光等を測定する。
上記構成の半導体レーザ装置の製造方法によれば、実装前の上記半導体レーザチップに上記第1のエージング工程S1を行うので、実装後の上記半導体レーザチップに上記第2のエージング工程S4を行う時間を、短縮できる。
具体的に述べると、図16に示す従来例では、半導体レーザチップの駆動電流の安定化に、約10時間から20時間の通電時間が必要であったのに比べて、本発明では、図4に示すように、約1時間から4時間の通電時間でよく、大幅に通電時間を短縮できる。
また、実装後の上記半導体レーザチップに上記第2のエージング工程S4を行うときに、劣化する上記半導体レーザチップの数を低減できて、上記半導体レーザチップの歩留まりが良くなる。同時に、上記第2のエージング工程S4で不良品になる数を低減できるので、この不良品に含まれる上記パッケージや上記ステム等の無駄を防止する。
すなわち、実装前の上記半導体レーザチップに上記第1のエージング工程S1を行うことで、上記第1の検査工程S2での上記半導体レーザチップの(初期の)しきい値電流を、従来に比べて、低減できるので、上記第2のエージング工程S4において、上記半導体レーザチップは、大幅な劣化をおこさない。
このように、駆動電流の変化のない半導体レーザ装置を、スループットが高く、安価に、かつ、歩留まりよく製造できる。
また、上記設定雰囲気温度は、170℃〜300℃であるので、上記半導体レーザチップが、上記第1のエージング工程S1の後に、劣化現象および良化現象を実質的に生じないようにできる。すなわち、上記設定雰囲気温度が、300℃を越えると、上記半導体レーザチップは、熱によるダメージを受ける。一方、上記設定雰囲気温度が、170℃未満になると、上記半導体レーザチップは、上記第1のエージング工程S1の後に、劣化現象および良化現象を生じる。
また、上記設定時間は、0.5秒〜5分であるので、上記半導体レーザチップが、上記第1のエージング工程S1の後に、劣化現象および良化現象を実質的に生じないようにできる。すなわち、上記設定時間が、5分を越えると、スループットが低減する。一方、上記設定時間が、0.5秒未満になると、上記半導体レーザチップは、上記第1のエージング工程S1の後に、劣化現象および良化現象を生じる。
また、上記第1のエージング工程S1の後で上記第1の検査工程S2を行うので、上記半導体レーザチップの(しきい値電流等の)特性を向上させた後で上記第1の検査工程S2を行って、上記半導体レーザチップの歩留まりを向上できる。また、上記実装工程S3の前に上記第1の検査工程S2を行うので、上記第1の検査工程S2で除外される不良品には、上記パッケージや上記ステム等を含まず、上記パッケージや上記ステム等の無駄がなくなる。
また、上記実装工程S3の後に上記第2のエージング工程S4を備えるので、上記半導体レーザチップの駆動電流を確実に安定化できる。また、上記第2のエージング工程S4を行うことによって、予め、不良な半導体レーザ装置を判別できて、信頼性の高い半導体レーザ装置を実現できる。
なお、上記第1のエージング工程S1において、約100mAの直流電流を通電するときに、通電時間に対するしきい値電流(Ith)の値を調査し、この結果を、図17と図18に示す。図17と図18は、横軸を通電時間とし、縦軸をしきい値電流(Ith)とする。図18は、図17の横軸の通電時間を長くした図である。
図17と図18からわかるように、上記設定雰囲気温度が70℃から130℃と低い場合、しきい値電流(Ith)は通電ともに劣化し、初期のしきい値電流(Ith)の約56mAに対し63mAから66mAと劣化し、その後の良化は比較的ゆっくりである。
しかし、上記設定雰囲気温度をさらに上げて、上記設定雰囲気温度が170℃では、しきい値電流(Ith)の劣化はあるが、良化の速度は速くなり、5分の通電で、しきい値電流(Ith)は初期の値にほぼ等しい値まで良化する。
また、上記設定雰囲気温度が200℃では、さらに良化の速度が早くなり、同時に劣化も少なくなり、通電約1分で、しきい値電流(Ith)は、ほぼ安定になる。
また、上記設定雰囲気温度が250℃の状態では、ついに劣化良化がほぼなくなり、通電時間15秒から30秒で、劣化良化の無い安定化された状態になる。
また、上記設定雰囲気温度が300℃の状態では、図示していないが、通電時間0.5秒で、劣化良化の無い安定化された状態になる。
つまり、上記第1のエージング工程S1において、約100mAの直流電流を通電するとき、以下の(1)〜(4)の条件のそれぞれで、上述の効果が得られる。
(1)上記設定雰囲気温度は、約170℃であり、上記設定時間は、約5分である。
(2)上記設定雰囲気温度は、約200℃であり、上記設定時間は、約1分である。
(3)上記設定雰囲気温度は、約250℃であり、上記設定時間は、約15秒から30秒である。
(4)上記設定雰囲気温度は、約300℃であり、上記設定時間は、約0.5秒である。
このように、この発明では、上記第1のエージング工程S1を、上記半導体レーザチップを上記パッケージに実装する前に行うために、上記設定雰囲気温度を上記保存温度以上に設定できる。
すなわち、従来では、エージング工程を、半導体レーザチップをパッケージに実装した後に行うために、雰囲気温度を上記保存温度以上に設定できない。もし、従来で、上記保存温度以上の雰囲気温度で、実装後の上記半導体レーザチップに、エージング工程を行うと、例えば素子とステムを接着する材料のAuペーストが溶けて、半導体レーザ装置が故障する。
(第2の実施形態)
図5は、この発明の半導体レーザ装置の製造方法の第2の実施形態を示している。上記第1の実施形態と相違する点を説明すると、この第2の実施形態では、上記第2のエージング工程S4がない。すなわち、この第2の実施形態では、順に、上記第1のエージング工程S1と、上記第1の検査工程S2と、上記実装工程S3と、上記第2の検査工程S5とを備える。
このように、上記実装工程S3の後に、他のエージング工程を行わないで直ちに上記第2の検査工程S5を行うので、工数を削減できる。また、従来のような、半導体レーザチップをパッケージとともにエージング(バーンイン)を行う大型の装置が、不要になる。
(第3の実施形態)
図6は、この発明の半導体レーザ装置の製造方法の第3の実施形態を示している。上記第1の実施形態と相違する点を説明すると、この第3の実施形態では、上記第1のエージング工程S1と上記第1の検査工程S2の順番が逆になっている。すなわち、この第3の実施形態では、順に、上記第1の検査工程S2と、上記第1のエージング工程S1と、上記実装工程S3と、上記第2のエージング工程S4と、上記第2の検査工程S5とを備える。
このように、上記第1の検査工程S2を行ってから、上記第1のエージング工程S1を行うので、予め、不良な半導体レーザチップを排除できる。
(第4の実施形態)
図7は、この発明の半導体レーザ装置の製造方法の第4の実施形態を示している。上記第3の実施形態と相違する点を説明すると、この第4の実施形態では、上記第2のエージング工程S4がない。すなわち、この第4の実施形態では、順に、上記第1の検査工程S2と、上記第1のエージング工程S1と、上記実装工程S3と、上記第2の検査工程S5とを備える。
このように、上記実装工程S3の後に、他のエージング工程を行わないで直ちに上記第2の検査工程S5を行うので、工数を削減できる。また、従来のような、半導体レーザチップをパッケージとともにエージング(バーンイン)を行う大型の装置が、不要になる。
(第5の実施形態)
図8は、この発明の半導体レーザ装置の製造方法の第5の実施形態を示している。上記第1の実施形態と相違する点を説明すると、この第5の実施形態では、複数の上記半導体レーザチップの分離前の連なりからなるレーザバーから半導体レーザ装置を製造している。すなわち、この第5の実施形態では、順に、上記第1のエージング工程S1と、チップ化工程S6と、上記第1の検査工程S2と、上記実装工程S3と、上記第2のエージング工程S4と、上記第2の検査工程S5とを備える。
上記第1のエージング工程S1では、上記レーザバーの上記半導体レーザチップに、保存温度以上の設定雰囲気温度で、直流電流を設定時間の間通電する。
具体的に述べると、図9に示すように、複数の上記半導体レーザチップ1の連なりからなるレーザバー10を、ヒータ12の上に置いて、上記半導体レーザチップ1にプローブカード11を接触させ、上記ヒータ12および上記プローブカード11に電気的に接続している上記直流電源4から、上記半導体レーザチップ1に直流電流を通電する。
上記プローブカード11による一回の通電において、所定数(例えば10個)の上記半導体レーザチップ1を同時に通電する。
上記プローブカード11によって続いて通電する場合、上記プローブカード11を、一旦、上記レーザバー10から離隔し、上記ヒータ12が載置されているテーブル13を、上記レーザバー10の長手方向の矢印A方向に、所定ピッチで移動させ、上記プローブカード11を、再度、上記レーザバー10に接触させて、通電を行う。
上記チップ化工程S6では、上記第1のエージング工程S1を経た上記レーザバーを、上記複数の半導体レーザチップに分割する。
そして、上記各半導体レーザチップに、上記第1の検査工程S2、上記実装工程S3、上記第2のエージング工程S4および上記第2の検査工程S5を行う。
このように、上記レーザバーの上記半導体レーザチップに上記第1のエージング工程S1を行うので、複数の上記半導体レーザチップを、同時にまたは所定の回数に分けて、上記第1のエージング工程S1を行うことができて、作業時間を短縮できる。
(第6の実施形態)
図10は、この発明の半導体レーザ装置の製造方法の第6の実施形態を示している。上記第5の実施形態と相違する点を説明すると、この第6の実施形態では、上記第2のエージング工程S4がない。すなわち、この第6の実施形態では、順に、上記第1のエージング工程S1と、チップ化工程S6と、上記第1の検査工程S2と、上記実装工程S3と、上記第2の検査工程S5とを備える。
このように、上記実装工程S3の後に、他のエージング工程を行わないで直ちに上記第2の検査工程S5を行うので、工数を削減できる。また、従来のような、半導体レーザチップをパッケージとともにエージング(バーンイン)を行う大型の装置が、不要になる。
(第7の実施形態)
上記第1から上記第6の実施形態の何れか一つによって製造された半導体レーザ装置は、実装後で製品化が完了した直後で上記半導体レーザチップが定格の光出力を出す状態において、通電開始時の第1の駆動電流と、通電開始から20時間経過後の第2の駆動電流との差の絶対値は、1.0mA以内である。
ここで、通電開始とは、製品化が完了した半導体レーザ装置に最初に通電することをいう。
このように、上記第1の駆動電流と上記第2の駆動電流との差の絶対値は、1.0mA以内であるので、上記第1の駆動電流と上記第2の駆動電流との差の絶対値が小さくなる。
したがって、上記半導体レーザチップの駆動電流が略安定しており、半導体レーザ装置の信頼性が向上する。そして、安価で特性変動のない半導体レーザ装置を実現できる。
また、図11に示すように、半導体レーザチップの定格の光出力を100mWとし、雰囲気温度を25℃としたとき、従来の(上記第1のエージング工程S1を行わない)半導体レーザ装置のしきい値電流(Ith)は、約58mAになるのに対して、本発明の(上記第1のエージング工程S1を行った)半導体レーザ装置のしきい値電流(Ith)は、約52mAになる。このように、本発明では、しきい値電流を低減できて、駆動電流を低減できる。
また、図12に示すように、半導体レーザチップの定格の光出力を100mWとし、雰囲気温度を70℃としたとき、従来の(上記第1のエージング工程S1を行わない)半導体レーザ装置のしきい値電流(Ith)は、約80mAになるのに対して、本発明の(上記第1のエージング工程S1を行った)半導体レーザ装置のしきい値電流(Ith)は、約70mAになる。このように、本発明では、しきい値電流を低減できて、駆動電流を低減できる。
また、上記半導体レーザチップは、保存温度以上である170℃〜300℃の雰囲気温度で、直流電流を0.5秒〜5分の間通電されていた。このように、上記半導体レーザチップの(しきい値電流および駆動電流の低減等の)電気的特性は、確実に向上されている。
(第8の実施形態)
上記第7の実施形態と相違する点を説明すると、この第8の実施形態では、実装後で製品化が完了した直後で半導体レーザチップが定格の光出力を出す状態において、通電開始時の第1の駆動電流に対する、通電開始から20時間経過後の第2の駆動電流の割合は、98%〜102%である。
このように、上記第1の駆動電流(Iop1)に対する上記第2の駆動電流(Iop2)の割合((Iop1/Iop2)×100)は、98%〜102%であるので、上記第1の駆動電流と上記第2の駆動電流との変化が小さくなる。
したがって、上記半導体レーザチップの駆動電流が略安定しており、半導体レーザ装置の信頼性が向上する。したがって、安価で特性変動のない半導体レーザ装置を実現できる。
なお、この発明は上述の実施形態に限定されない。例えば、上記半導体レーザチップの材料としては、AlGaInP系が最も好ましいが、GaInAsP系、AlGaAs系、AlGaInN系またはGaInNAs系等であってもよい。
また、上記第1のエージング工程S1、上記第1の検査工程S2、上記実装工程S3、上記第2のエージング工程S4、上記第2の検査工程S5および上記チップ化工程S6以外の工程を含んでいてもよい。
本発明の半導体レーザ装置の製造方法の一実施形態を示すフローチャートである。 第1のエージング工程を行う装置を示す構成図である。 第1のエージング工程での電流と時間との関係を示すグラフ図である。 第2のエージング工程での駆動電流と通電時間との関係を示すグラフ図である。 本発明の半導体レーザ装置の製造方法の他の実施形態を示すフローチャートである。 本発明の半導体レーザ装置の製造方法の他の実施形態を示すフローチャートである。 本発明の半導体レーザ装置の製造方法の他の実施形態を示すフローチャートである。 本発明の半導体レーザ装置の製造方法の他の実施形態を示すフローチャートである。 第1のエージング工程を行う装置を示す構成図である。 本発明の半導体レーザ装置の製造方法の他の実施形態を示すフローチャートである。 本発明の半導体レーザ装置および従来の半導体レーザ装置の光出力と電流との関係を示すグラフ図である。 本発明の半導体レーザ装置および従来の半導体レーザ装置の光出力と電流との関係を示すグラフ図である。 従来の半導体レーザ装置の製造方法を示すフローチャートである。 従来の第1の検査工程での電流と時間との関係を示すグラフ図である。 従来の半導体レーザ装置の光出力と電流との関係を示すグラフ図である。 従来のエージング工程での駆動電流と通電時間との関係を示すグラフ図である。 第1のエージング工程でのしきい値電流と通電時間との関係を示すグラフ図である。 第1のエージング工程でのしきい値電流と通電時間との関係を示すグラフ図である。
符号の説明
1 半導体レーザチップ
2 ステージ
3 プローブ
4 直流電源
10 レーザバー
11 プローブカード
12 ヒータ
13 テーブル
S1 第1のエージング工程
S2 第1の検査工程
S3 実装工程
S4 第2のエージング工程
S5 第2の検査工程
S6 チップ化工程

Claims (11)

  1. 半導体レーザチップに、保存温度以上の設定雰囲気温度で、直流電流を設定時間の間通電する第1のエージング工程と、
    上記第1のエージング工程を経た上記半導体レーザチップを実装する実装工程と
    を備えることを特徴とする半導体レーザ装置の製造方法。
  2. 請求項1に記載の半導体レーザ装置の製造方法において、
    上記設定雰囲気温度と上記設定時間は、上記第1のエージング工程の後に上記半導体レーザチップが劣化現象および良化現象を実質的に生じないように、設定されていることを特徴とする半導体レーザ装置の製造方法。
  3. 請求項1または2に記載の半導体レーザ装置の製造方法において、
    上記設定雰囲気温度は、170℃〜300℃であることを特徴とする半導体レーザ装置の製造方法。
  4. 請求項1ないし3の何れか一つに記載の半導体レーザ装置の製造方法において、
    上記設定時間は、0.5秒〜5分であることを特徴とする半導体レーザ装置の製造方法。
  5. 請求項1に記載の半導体レーザ装置の製造方法において、
    上記第1のエージング工程の後で上記実装工程の前に、上記半導体レーザチップのしきい値電流または駆動電流の少なくとも一方を検査する第1の検査工程を備えることを特徴とする半導体レーザ装置の製造方法。
  6. 請求項5に記載の半導体レーザ装置の製造方法において、
    上記実装工程の後に、上記半導体レーザチップに保存温度以下の雰囲気温度で通電する第2のエージング工程と、
    上記第2のエージング工程の後に、上記半導体レーザチップのしきい値電流または駆動電流の少なくとも一方を検査する第2の検査工程と
    を備えることを特徴とする半導体レーザ装置の製造方法。
  7. 請求項5に記載の半導体レーザ装置の製造方法において、
    上記実装工程の後に、他のエージング工程を行わないで直ちに上記半導体レーザチップのしきい値電流または駆動電流の少なくとも一方を検査する第2の検査工程を備えることを特徴とする半導体レーザ装置の製造方法。
  8. 請求項1に記載の半導体レーザ装置の製造方法において、
    複数の上記半導体レーザチップの連なりからなるレーザバーの上記半導体レーザチップに、上記第1のエージング工程を行うことを特徴とする半導体レーザ装置の製造方法。
  9. 実装後で製品化が完了した直後で半導体レーザチップが定格の光出力を出す状態において、
    通電開始時の第1の駆動電流と、通電開始から20時間経過後の第2の駆動電流との差の絶対値は、1.0mA以内であることを特徴とする半導体レーザ装置。
  10. 実装後で製品化が完了した直後で半導体レーザチップが定格の光出力を出す状態において、
    通電開始時の第1の駆動電流に対する、通電開始から20時間経過後の第2の駆動電流の割合は、98%〜102%であることを特徴とする半導体レーザ装置。
  11. 請求項9または10に記載の半導体レーザ装置において、
    上記半導体レーザチップは、保存温度以上である170℃〜300℃の雰囲気温度で、直流電流を0.5秒〜5分の間通電されていたことを特徴とする半導体レーザ装置。
JP2004325225A 2004-11-09 2004-11-09 半導体レーザ装置の製造方法および半導体レーザ装置 Pending JP2006135245A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004325225A JP2006135245A (ja) 2004-11-09 2004-11-09 半導体レーザ装置の製造方法および半導体レーザ装置
US11/268,735 US7629185B2 (en) 2004-11-09 2005-11-08 Semiconductor laser device manufacturing method and semiconductor laser device
CN200510120290A CN100585968C (zh) 2004-11-09 2005-11-09 半导体激光器件制造方法和半导体激光器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004325225A JP2006135245A (ja) 2004-11-09 2004-11-09 半導体レーザ装置の製造方法および半導体レーザ装置

Publications (1)

Publication Number Publication Date
JP2006135245A true JP2006135245A (ja) 2006-05-25

Family

ID=36574831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004325225A Pending JP2006135245A (ja) 2004-11-09 2004-11-09 半導体レーザ装置の製造方法および半導体レーザ装置

Country Status (3)

Country Link
US (1) US7629185B2 (ja)
JP (1) JP2006135245A (ja)
CN (1) CN100585968C (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7148097B2 (en) * 2005-03-07 2006-12-12 Texas Instruments Incorporated Integrated circuit containing polysilicon gate transistors and fully silicidized metal gate transistors
US7732878B2 (en) * 2006-10-18 2010-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with continuous contact etch stop layer
JP5490425B2 (ja) * 2009-02-26 2014-05-14 ラピスセミコンダクタ株式会社 半導体チップの電気特性測定方法
CN111585164B (zh) * 2020-05-14 2021-07-06 苏州长瑞光电有限公司 一种垂直腔面发射激光器快速老化方法及装置
CN114636915B (zh) * 2022-01-26 2023-06-16 武汉云岭光电股份有限公司 边发射激光器芯片级老化测试系统以及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5640286A (en) * 1979-09-11 1981-04-16 Fujitsu Ltd Selecting method for semiconductor light-emitting element
JPS61208887A (ja) * 1985-03-13 1986-09-17 Rohm Co Ltd 半導体レ−ザ装置
JPH04184175A (ja) * 1990-11-16 1992-07-01 Nec Corp 可視光半導体レーザのスクリーニング方法
JPH06317629A (ja) * 1993-05-10 1994-11-15 Sumitomo Electric Ind Ltd 半導体レーザのエージング方法およびエージング用ボード
JPH10160785A (ja) * 1996-11-29 1998-06-19 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザの選別方法及びその装置
JPH11204886A (ja) * 1998-01-16 1999-07-30 Noozeru Engineering Kk 光半導体製造方法およびエージング装置
JP2002289977A (ja) * 2001-03-26 2002-10-04 Ricoh Co Ltd 半導体素子の製造方法および半導体素子および光送信モジュールおよび光送受信モジュールおよび光通信システム

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746747B2 (ja) * 1986-09-09 1995-05-17 松下電器産業株式会社 半導体レーザのボンディング方法
JP3061321B2 (ja) 1992-03-26 2000-07-10 キヤノン株式会社 結晶改善された化合物半導体デバイスの製造方法
JPH10321685A (ja) 1997-05-21 1998-12-04 Toshiba Electron Eng Corp 半導体素子の試験方法および試験装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5640286A (en) * 1979-09-11 1981-04-16 Fujitsu Ltd Selecting method for semiconductor light-emitting element
JPS61208887A (ja) * 1985-03-13 1986-09-17 Rohm Co Ltd 半導体レ−ザ装置
JPH04184175A (ja) * 1990-11-16 1992-07-01 Nec Corp 可視光半導体レーザのスクリーニング方法
JPH06317629A (ja) * 1993-05-10 1994-11-15 Sumitomo Electric Ind Ltd 半導体レーザのエージング方法およびエージング用ボード
JPH10160785A (ja) * 1996-11-29 1998-06-19 Nippon Telegr & Teleph Corp <Ntt> 半導体レーザの選別方法及びその装置
JPH11204886A (ja) * 1998-01-16 1999-07-30 Noozeru Engineering Kk 光半導体製造方法およびエージング装置
JP2002289977A (ja) * 2001-03-26 2002-10-04 Ricoh Co Ltd 半導体素子の製造方法および半導体素子および光送信モジュールおよび光送受信モジュールおよび光通信システム

Also Published As

Publication number Publication date
CN1773790A (zh) 2006-05-17
US7629185B2 (en) 2009-12-08
US20060121633A1 (en) 2006-06-08
CN100585968C (zh) 2010-01-27

Similar Documents

Publication Publication Date Title
JP5428485B2 (ja) 面発光型半導体レーザ素子のバーンイン方法およびそのプログラム
US4573255A (en) Purging: a reliability assurance technique for semiconductor lasers utilizing a purging process
US7629185B2 (en) Semiconductor laser device manufacturing method and semiconductor laser device
Wang et al. Reliability and performance of 808-nm single emitter multi-mode laser diodes
CN110732503B (zh) 垂直腔面发射激光器芯片筛选方法及装置
US6936483B2 (en) On-wafer burn-in of semiconductor devices using thermal rollover
JP2008227463A (ja) 発光素子の検査方法および検査装置、ならびにバーンイン方法およびバーンイン装置
JP3923192B2 (ja) 半導体レーザ素子のスクリーニング方法
JP3210505B2 (ja) 半導体レ―ザダイオ―ドのスクリ―ニング方法
JPH10160785A (ja) 半導体レーザの選別方法及びその装置
Dorsch et al. Aging tests of high-power diode lasers as a basis for an international lifetime standard
CN115189219A (zh) 一种获得边发射激光器芯片最优老化条件的方法及采用该条件筛选芯片的方法
JP2006209946A (ja) Ram冗長集積回路をテストするための方法およびシステム
JP2586207B2 (ja) 可視光半導体レーザのスクリーニング方法
JPH07105570B2 (ja) 半導体レーザ良否選別法
JP2008091708A (ja) 半導体発光モジュールの製造方法
KR100923242B1 (ko) 테스트 핸들러의 자동 소켓 오프 방법
Klumel et al. Temperature and current accelerated lifetime conditions and testing of laser diodes for ESA BepiColombo space mission
JPH06180341A (ja) 半導体装置の過熱保護機能の検査方法
JP2000124280A (ja) ウエハバーンインに対応する半導体装置
JP2008166319A (ja) エージング処理方法およびエージング処理装置
CN111585164B (zh) 一种垂直腔面发射激光器快速老化方法及装置
CN111934186B (zh) 一种判断半导体激光器芯片光学灾变类型的方法
JPH11204886A (ja) 光半導体製造方法およびエージング装置
US20080191701A1 (en) Method and Apparatus for Inspecting Light-Emitting Element and Method and Apparatus for Burn-In

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101130