JP2006093507A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006093507A JP2006093507A JP2004278870A JP2004278870A JP2006093507A JP 2006093507 A JP2006093507 A JP 2006093507A JP 2004278870 A JP2004278870 A JP 2004278870A JP 2004278870 A JP2004278870 A JP 2004278870A JP 2006093507 A JP2006093507 A JP 2006093507A
- Authority
- JP
- Japan
- Prior art keywords
- region
- source
- semiconductor device
- peak
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】半導体基板10内に形成され、チャネル領域を有するウェル58と、チャネル領域上に絶縁膜32を介して形成されたゲート電極34nと、ゲート電極34nの両側のウェル58内に、チャネル領域を挟むように配置されたソース/ドレイン領域60と、ソース/ドレイン領域60とチャネル領域との間に形成されたポケット領域40とを有する。ウェル58は、ポケット領域40よりも深くソース/ドレイン領域60の底部よりも浅い領域に不純物濃度の第1のピークを有し、ソース/ドレイン領域60の底部近傍の領域に不純物濃度の第2のピークを有する。
【選択図】 図1
Description
本発明は上記実施形態に限らず種々の変形が可能である。
前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置された第2導電型のソース/ドレイン領域と、
前記ソース/ドレイン領域の少なくとも一方と前記チャネル領域との間に形成された前記第1導電型のポケット領域とを有し、
前記ウェルは、前記ポケット領域よりも深く前記ソース/ドレイン領域の底部よりも浅い領域に不純物濃度の第1のピークを有し、前記ソース/ドレイン領域の底部近傍の領域に不純物濃度の第2のピークを有する
ことを特徴とする半導体装置。
前記ソース/ドレイン領域は、前記ゲート電極に整合して形成された第1の不純物拡散領域と、前記ゲート電極の側壁に形成された側壁絶縁膜に整合して形成され、前記第1の不純物拡散領域よりも深い第2の不純物拡散領域とを有し、
前記ポケット領域は、前記第1の不純物拡散領域の直下に形成されている
ことを特徴とする半導体装置。
前記第2のピークにおける前記ウェルの不純物濃度は、前記第1のピークにおける前記ウェルの不純物濃度よりも高い
ことを特徴とする半導体装置。
前記ウェルは、前記ソース/ドレイン領域が形成された領域よりも深い領域に不純物濃度の第3のピークを有する
ことを特徴とする半導体装置。
前記第3のピークは、素子分離領域内全面に延在している
ことを特徴とする半導体装置。
前記第1のピークは、ボロンを主体とする不純物拡散領域により構成されており、
前記第2のピークは、インジウム又はガリウムを主体とする不純物拡散領域により構成されている
ことを特徴とする半導体装置。
前記第1のピークは、リンを主体とする不純物拡散領域により構成されており、
前記第2のピークは、砒素又はアンチモンを主体とする不純物拡散領域により構成されている
ことを特徴とする半導体装置。
前記ゲート電極のゲート長は、60nm未満である
ことを特徴とする半導体装置。
前記ロジック部の半導体基板内に形成され、チャネル領域を有する第1導電型のウェルと、
前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置された第2導電型のソース/ドレイン領域と、前記ソース/ドレイン領域の少なくとも一方と前記チャネル領域との間に形成された前記第1導電型のポケット領域とを有するロジックトランジスタとを有し、
前記ウェルは、前記ポケット領域よりも深く前記ソース/ドレイン領域の底部よりも浅い領域に不純物濃度の第1のピークを有し、前記ソース/ドレイン領域の底部近傍の領域に不純物濃度の第2のピークを有する
ことを特徴とする半導体装置。
前記低電圧トランジスタ領域の半導体基板内に形成され、チャネル領域を有する第1導電型のウェルと、
前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置された第2導電型のソース/ドレイン領域と、前記ソース/ドレイン領域の少なくとも一方と前記チャネル領域との間に形成された前記第1導電型のポケット領域とを有する低電圧トランジスタとを有し、
前記ウェルは、前記ポケット領域よりも深く前記ソース/ドレイン領域の底部よりも浅い領域に不純物濃度の第1のピークを有し、前記ソース/ドレイン領域の底部近傍の領域に不純物濃度の第2のピークを有する
ことを特徴とする半導体装置。
前記ウェルを形成する工程は、前記ポケット領域よりも深く前記ソース/ドレイン領域の底部よりも浅い領域に不純物濃度の第1のピークを有する第1の不純物拡散領域を形成する工程と、前記ソース/ドレイン領域の底部近傍の領域に不純物濃度の第2のピークを有する第2の不純物拡散領域を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。
前記ソース/ドレイン領域を形成する工程は、
前記ゲート電極をマスクとして前記第2導電型の不純物を導入し、前記ポケット領域が形成された領域よりも浅い前記ウェル内の領域に、前記第2導電型の第3の不純物拡散領域を形成する工程と、
前記ゲート電極及び前記ゲート電極の側壁部分に形成された側壁絶縁膜をマスクとして前記第2導電型の不純物を導入し、前記第2のピーク近傍に底部が位置する前記第2導電型の第4の不純物拡散領域を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
12…素子分離膜
14…犠牲酸化膜
16,24,36,42,50,54…フォトレジスト膜
18,20,22,44,56,64,68…P型不純物拡散領域
26,28,30,38,52…N型不純物拡散領域
32…ゲート絶縁膜
34n,34p…ゲート電極
40…P型ポケット領域
46…N型ポケット領域
48…側壁絶縁膜
58…P型ウェル
60…N型ソース/ドレイン領域
62…N型ウェル
64…P型ソース/ドレイン領域
100…シリコン基板
102…素子分離膜
104…ウェル
106…ゲート絶縁膜
108…ゲート電極
110…側壁絶縁膜
112…ソース/ドレイン領域
114…ポケット領域
116,118…不純物拡散領域
Claims (10)
- 半導体基板内に形成され、チャネル領域を有する第1導電型のウェルと、
前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、
前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置された第2導電型のソース/ドレイン領域と、
前記ソース/ドレイン領域の少なくとも一方と前記チャネル領域との間に形成された前記第1導電型のポケット領域とを有し、
前記ウェルは、前記ポケット領域よりも深く前記ソース/ドレイン領域の底部よりも浅い領域に不純物濃度の第1のピークを有し、前記ソース/ドレイン領域の底部近傍の領域に不純物濃度の第2のピークを有する
ことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記ソース/ドレイン領域は、前記ゲート電極に整合して形成された第1の不純物拡散領域と、前記ゲート電極の側壁に形成された側壁絶縁膜に整合して形成され、前記第1の不純物拡散領域よりも深い第2の不純物拡散領域とを有し、
前記ポケット領域は、前記第1の不純物拡散領域の直下に形成されている
ことを特徴とする半導体装置。 - 請求項1又は2記載の半導体装置において、
前記第2のピークにおける前記ウェルの不純物濃度は、前記第1のピークにおける前記ウェルの不純物濃度よりも高い
ことを特徴とする半導体装置。 - 請求項1乃至3のいずれか1項に記載の半導体装置において、
前記ウェルは、前記ソース/ドレイン領域が形成された領域よりも深い領域に不純物濃度の第3のピークを有する
ことを特徴とする半導体装置。 - 請求項1乃至4のいずれか1項に記載の半導体装置において、
前記第1のピークは、ボロンを主体とする不純物拡散領域により構成されており、
前記第2のピークは、インジウム又はガリウムを主体とする不純物拡散領域により構成されている
ことを特徴とする半導体装置。 - 請求項1乃至4のいずれか1項に記載の半導体装置において、
前記第1のピークは、リンを主体とする不純物拡散領域により構成されており、
前記第2のピークは、砒素又はアンチモンを主体とする不純物拡散領域により構成されている
ことを特徴とする半導体装置。 - ロジック部とメモリ部とを有する半導体装置であって、
前記ロジック部の半導体基板内に形成され、チャネル領域を有する第1導電型のウェルと、
前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置された第2導電型のソース/ドレイン領域と、前記ソース/ドレイン領域の少なくとも一方と前記チャネル領域との間に形成された前記第1導電型のポケット領域とを有するロジックトランジスタとを有し、
前記ウェルは、前記ポケット領域よりも深く前記ソース/ドレイン領域の底部よりも浅い領域に不純物濃度の第1のピークを有し、前記ソース/ドレイン領域の底部近傍の領域に不純物濃度の第2のピークを有する
ことを特徴とする半導体装置。 - 低電圧トランジスタ領域と高電圧トランジスタ領域とを有する半導体装置であって、
前記低電圧トランジスタ領域の半導体基板内に形成され、チャネル領域を有する第1導電型のウェルと、
前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置された第2導電型のソース/ドレイン領域と、前記ソース/ドレイン領域の少なくとも一方と前記チャネル領域との間に形成された前記第1導電型のポケット領域とを有する低電圧トランジスタとを有し、
前記ウェルは、前記ポケット領域よりも深く前記ソース/ドレイン領域の底部よりも浅い領域に不純物濃度の第1のピークを有し、前記ソース/ドレイン領域の底部近傍の領域に不純物濃度の第2のピークを有する
ことを特徴とする半導体装置。 - 半導体基板内に形成され、チャネル領域を有する第1導電型のウェルと、前記チャネル領域上に、絶縁膜を介して形成されたゲート電極と、前記ゲート電極の両側の前記ウェル内に、前記チャネル領域を挟むように配置された第2導電型のソース/ドレイン領域と、前記ソース/ドレイン領域の少なくとも一方と前記チャネル領域との間に形成された前記第1導電型のポケット領域とを有する半導体装置の製造方法であって、
前記ウェルを形成する工程は、前記ポケット領域よりも深く前記ソース/ドレイン領域の底部よりも浅い領域に不純物濃度の第1のピークを有する第1の不純物拡散領域を形成する工程と、前記ソース/ドレイン領域の底部近傍の領域に不純物濃度の第2のピークを有する第2の不純物拡散領域を形成する工程とを含む
ことを特徴とする半導体装置の製造方法。 - 請求項9記載の半導体装置の製造方法において、
前記ソース/ドレイン領域を形成する工程は、
前記ゲート電極をマスクとして前記第2導電型の不純物を導入し、前記ポケット領域が形成された領域よりも浅い前記ウェル内の領域に、前記第2導電型の第3の不純物拡散領域を形成する工程と、
前記ゲート電極及び前記ゲート電極の側壁部分に形成された側壁絶縁膜をマスクとして前記第2導電型の不純物を導入し、前記第2のピーク近傍に底部が位置する前記第2導電型の第4の不純物拡散領域を形成する工程とを有する
ことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004278870A JP4540438B2 (ja) | 2004-09-27 | 2004-09-27 | 半導体装置及びその製造方法 |
US11/017,859 US7592241B2 (en) | 2004-09-27 | 2004-12-22 | Semiconductor device having well with peak impurity concentrations and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004278870A JP4540438B2 (ja) | 2004-09-27 | 2004-09-27 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006093507A true JP2006093507A (ja) | 2006-04-06 |
JP4540438B2 JP4540438B2 (ja) | 2010-09-08 |
Family
ID=36124691
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004278870A Active JP4540438B2 (ja) | 2004-09-27 | 2004-09-27 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7592241B2 (ja) |
JP (1) | JP4540438B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009141977A1 (ja) * | 2008-05-22 | 2009-11-26 | パナソニック株式会社 | 半導体装置およびその製造方法 |
JP2013520799A (ja) * | 2010-02-18 | 2013-06-06 | スボルタ,インコーポレーテッド | 電子デバイス及びシステム、並びにその製造方法及び使用方法 |
JP2013533625A (ja) * | 2010-06-22 | 2013-08-22 | スボルタ,インコーポレーテッド | 閾値電圧設定ノッチを有するトランジスタ、及びその製造方法 |
JP2013533624A (ja) * | 2010-06-22 | 2013-08-22 | スボルタ,インコーポレーテッド | パンチスルー抑制トランジスタ |
JP2015195403A (ja) * | 2009-11-17 | 2015-11-05 | スボルタ,インコーポレーテッド | 電界効果トランジスタ及びその製造方法 |
JP2017055140A (ja) * | 2009-09-30 | 2017-03-16 | 三重富士通セミコンダクター株式会社 | 電界効果トランジスタ及びその製造方法 |
JP2018032451A (ja) * | 2016-08-23 | 2018-03-01 | 三重富士通セミコンダクター株式会社 | 不揮発性記憶装置及び不揮発性記憶装置のプログラム方法 |
Families Citing this family (60)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7049667B2 (en) * | 2002-09-27 | 2006-05-23 | Hrl Laboratories, Llc | Conductive channel pseudo block process and circuit to inhibit reverse engineering |
WO2004055868A2 (en) * | 2002-12-13 | 2004-07-01 | Hrl Laboratories, Llc | Integrated circuit modification using well implants |
US8168487B2 (en) | 2006-09-28 | 2012-05-01 | Hrl Laboratories, Llc | Programmable connection and isolation of active regions in an integrated circuit using ambiguous features to confuse a reverse engineer |
JP2008258345A (ja) * | 2007-04-04 | 2008-10-23 | Sony Corp | 薄膜トランジスタおよびその製造方法ならびに表示装置 |
JP2009182089A (ja) * | 2008-01-30 | 2009-08-13 | Panasonic Corp | 半導体装置の製造方法 |
US9627524B2 (en) * | 2010-03-02 | 2017-04-18 | Richtek Technology Corporation, R.O.C. | High voltage metal oxide semiconductor device and method for making same |
US8530286B2 (en) | 2010-04-12 | 2013-09-10 | Suvolta, Inc. | Low power semiconductor transistor structure and method of fabrication thereof |
US8569128B2 (en) | 2010-06-21 | 2013-10-29 | Suvolta, Inc. | Semiconductor structure and method of fabrication thereof with mixed metal types |
JP5592210B2 (ja) * | 2010-09-09 | 2014-09-17 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US8377783B2 (en) | 2010-09-30 | 2013-02-19 | Suvolta, Inc. | Method for reducing punch-through in a transistor device |
US8404551B2 (en) | 2010-12-03 | 2013-03-26 | Suvolta, Inc. | Source/drain extension control for advanced transistors |
US8461875B1 (en) | 2011-02-18 | 2013-06-11 | Suvolta, Inc. | Digital circuits having improved transistors, and methods therefor |
US8525271B2 (en) | 2011-03-03 | 2013-09-03 | Suvolta, Inc. | Semiconductor structure with improved channel stack and method for fabrication thereof |
US8400219B2 (en) | 2011-03-24 | 2013-03-19 | Suvolta, Inc. | Analog circuits having improved transistors, and methods therefor |
US8748270B1 (en) | 2011-03-30 | 2014-06-10 | Suvolta, Inc. | Process for manufacturing an improved analog transistor |
US8796048B1 (en) | 2011-05-11 | 2014-08-05 | Suvolta, Inc. | Monitoring and measurement of thin film layers |
US8999861B1 (en) | 2011-05-11 | 2015-04-07 | Suvolta, Inc. | Semiconductor structure with substitutional boron and method for fabrication thereof |
US8811068B1 (en) | 2011-05-13 | 2014-08-19 | Suvolta, Inc. | Integrated circuit devices and methods |
US8569156B1 (en) | 2011-05-16 | 2013-10-29 | Suvolta, Inc. | Reducing or eliminating pre-amorphization in transistor manufacture |
US8735987B1 (en) | 2011-06-06 | 2014-05-27 | Suvolta, Inc. | CMOS gate stack structures and processes |
US8995204B2 (en) | 2011-06-23 | 2015-03-31 | Suvolta, Inc. | Circuit devices and methods having adjustable transistor body bias |
US8629016B1 (en) | 2011-07-26 | 2014-01-14 | Suvolta, Inc. | Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer |
US8748986B1 (en) | 2011-08-05 | 2014-06-10 | Suvolta, Inc. | Electronic device with controlled threshold voltage |
WO2013022753A2 (en) | 2011-08-05 | 2013-02-14 | Suvolta, Inc. | Semiconductor devices having fin structures and fabrication methods thereof |
US8614128B1 (en) | 2011-08-23 | 2013-12-24 | Suvolta, Inc. | CMOS structures and processes based on selective thinning |
US8645878B1 (en) | 2011-08-23 | 2014-02-04 | Suvolta, Inc. | Porting a circuit design from a first semiconductor process to a second semiconductor process |
US8713511B1 (en) | 2011-09-16 | 2014-04-29 | Suvolta, Inc. | Tools and methods for yield-aware semiconductor manufacturing process target generation |
US9236466B1 (en) | 2011-10-07 | 2016-01-12 | Mie Fujitsu Semiconductor Limited | Analog circuits having improved insulated gate transistors, and methods therefor |
US8895327B1 (en) | 2011-12-09 | 2014-11-25 | Suvolta, Inc. | Tipless transistors, short-tip transistors, and methods and circuits therefor |
US8819603B1 (en) | 2011-12-15 | 2014-08-26 | Suvolta, Inc. | Memory circuits and methods of making and designing the same |
US8883600B1 (en) | 2011-12-22 | 2014-11-11 | Suvolta, Inc. | Transistor having reduced junction leakage and methods of forming thereof |
US8599623B1 (en) | 2011-12-23 | 2013-12-03 | Suvolta, Inc. | Circuits and methods for measuring circuit elements in an integrated circuit device |
US8877619B1 (en) | 2012-01-23 | 2014-11-04 | Suvolta, Inc. | Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom |
US8970289B1 (en) | 2012-01-23 | 2015-03-03 | Suvolta, Inc. | Circuits and devices for generating bi-directional body bias voltages, and methods therefor |
US9093550B1 (en) | 2012-01-31 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same |
US9406567B1 (en) | 2012-02-28 | 2016-08-02 | Mie Fujitsu Semiconductor Limited | Method for fabricating multiple transistor devices on a substrate with varying threshold voltages |
US8863064B1 (en) | 2012-03-23 | 2014-10-14 | Suvolta, Inc. | SRAM cell layout structure and devices therefrom |
US9299698B2 (en) | 2012-06-27 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Semiconductor structure with multiple transistors having various threshold voltages |
US8637955B1 (en) | 2012-08-31 | 2014-01-28 | Suvolta, Inc. | Semiconductor structure with reduced junction leakage and method of fabrication thereof |
US9112057B1 (en) | 2012-09-18 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Semiconductor devices with dopant migration suppression and method of fabrication thereof |
US9041126B2 (en) | 2012-09-21 | 2015-05-26 | Mie Fujitsu Semiconductor Limited | Deeply depleted MOS transistors having a screening layer and methods thereof |
JP2016500927A (ja) | 2012-10-31 | 2016-01-14 | 三重富士通セミコンダクター株式会社 | 低変動トランジスタ・ペリフェラル回路を備えるdram型デバイス、及び関連する方法 |
US8816754B1 (en) | 2012-11-02 | 2014-08-26 | Suvolta, Inc. | Body bias circuits and methods |
US9093997B1 (en) | 2012-11-15 | 2015-07-28 | Mie Fujitsu Semiconductor Limited | Slew based process and bias monitors and related methods |
US9070477B1 (en) | 2012-12-12 | 2015-06-30 | Mie Fujitsu Semiconductor Limited | Bit interleaved low voltage static random access memory (SRAM) and related methods |
US9112484B1 (en) | 2012-12-20 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit process and bias monitors and related methods |
US9268885B1 (en) | 2013-02-28 | 2016-02-23 | Mie Fujitsu Semiconductor Limited | Integrated circuit device methods and models with predicted device metric variations |
US8994415B1 (en) | 2013-03-01 | 2015-03-31 | Suvolta, Inc. | Multiple VDD clock buffer |
US8988153B1 (en) | 2013-03-09 | 2015-03-24 | Suvolta, Inc. | Ring oscillator with NMOS or PMOS variation insensitivity |
US9177803B2 (en) * | 2013-03-14 | 2015-11-03 | Globalfoundries Inc. | HK/MG process flows for P-type semiconductor devices |
US9299801B1 (en) | 2013-03-14 | 2016-03-29 | Mie Fujitsu Semiconductor Limited | Method for fabricating a transistor device with a tuned dopant profile |
US9112495B1 (en) | 2013-03-15 | 2015-08-18 | Mie Fujitsu Semiconductor Limited | Integrated circuit device body bias circuits and methods |
US9449967B1 (en) | 2013-03-15 | 2016-09-20 | Fujitsu Semiconductor Limited | Transistor array structure |
US9478571B1 (en) | 2013-05-24 | 2016-10-25 | Mie Fujitsu Semiconductor Limited | Buried channel deeply depleted channel transistor |
US8976575B1 (en) | 2013-08-29 | 2015-03-10 | Suvolta, Inc. | SRAM performance monitor |
US9231102B2 (en) * | 2013-08-29 | 2016-01-05 | Taiwan Semiconductor Manufacturing Company Limited | Asymmetric semiconductor device |
CN104810396B (zh) * | 2014-01-23 | 2018-02-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法 |
US9710006B2 (en) | 2014-07-25 | 2017-07-18 | Mie Fujitsu Semiconductor Limited | Power up body bias circuits and methods |
US9319013B2 (en) | 2014-08-19 | 2016-04-19 | Mie Fujitsu Semiconductor Limited | Operational amplifier input offset correction with transistor threshold voltage adjustment |
JP6917737B2 (ja) * | 2017-03-13 | 2021-08-11 | ユナイテッド・セミコンダクター・ジャパン株式会社 | 半導体装置の製造方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05190781A (ja) * | 1991-10-22 | 1993-07-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH09121049A (ja) * | 1995-10-25 | 1997-05-06 | Sony Corp | 半導体装置 |
JPH1065019A (ja) * | 1996-06-29 | 1998-03-06 | Hyundai Electron Ind Co Ltd | Cmosデバイスの製造方法 |
JPH1074844A (ja) * | 1996-08-29 | 1998-03-17 | Sharp Corp | 半導体装置の製造方法 |
JPH1074941A (ja) * | 1996-08-30 | 1998-03-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH11354785A (ja) * | 1998-06-10 | 1999-12-24 | Hitachi Ltd | 電界効果トランジスタ、それを有する半導体集積回路装置およびその製造方法 |
JP2002134743A (ja) * | 2000-10-24 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2002198529A (ja) * | 2000-10-18 | 2002-07-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2002368126A (ja) * | 2001-06-12 | 2002-12-20 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
JP2003503842A (ja) * | 1999-06-29 | 2003-01-28 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | 低エネルギー高傾斜角および高エネルギー・ポスト−ゲートイオン注入(pogi)を使用する,簡単化した半導体デバイス製造 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5786620A (en) * | 1992-01-28 | 1998-07-28 | Thunderbird Technologies, Inc. | Fermi-threshold field effect transistors including source/drain pocket implants and methods of fabricating same |
KR0144959B1 (ko) * | 1994-05-17 | 1998-07-01 | 김광호 | 반도체장치 및 제조방법 |
US6249025B1 (en) * | 1997-12-29 | 2001-06-19 | Intel Corporation | Using epitaxially grown wells for reducing junction capacitances |
US6180472B1 (en) * | 1998-07-28 | 2001-01-30 | Matsushita Electrons Corporation | Method for fabricating semiconductor device |
US6064595A (en) * | 1998-12-23 | 2000-05-16 | Vantis Corporation | Floating gate memory apparatus and method for selected programming thereof |
US6548842B1 (en) * | 2000-03-31 | 2003-04-15 | National Semiconductor Corporation | Field-effect transistor for alleviating short-channel effects |
US6677208B2 (en) * | 2001-09-28 | 2004-01-13 | Texas Instruments Incorporated | Transistor with bottomwall/sidewall junction capacitance reduction region and method |
US20050156236A1 (en) * | 2003-12-19 | 2005-07-21 | Mahalingam Nandakumar | MOS transistor with a three-step source/drain implant |
-
2004
- 2004-09-27 JP JP2004278870A patent/JP4540438B2/ja active Active
- 2004-12-22 US US11/017,859 patent/US7592241B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05190781A (ja) * | 1991-10-22 | 1993-07-30 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH09121049A (ja) * | 1995-10-25 | 1997-05-06 | Sony Corp | 半導体装置 |
JPH1065019A (ja) * | 1996-06-29 | 1998-03-06 | Hyundai Electron Ind Co Ltd | Cmosデバイスの製造方法 |
JPH1074844A (ja) * | 1996-08-29 | 1998-03-17 | Sharp Corp | 半導体装置の製造方法 |
JPH1074941A (ja) * | 1996-08-30 | 1998-03-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH11354785A (ja) * | 1998-06-10 | 1999-12-24 | Hitachi Ltd | 電界効果トランジスタ、それを有する半導体集積回路装置およびその製造方法 |
JP2003503842A (ja) * | 1999-06-29 | 2003-01-28 | バリアン・セミコンダクター・エクイップメント・アソシエイツ・インコーポレイテッド | 低エネルギー高傾斜角および高エネルギー・ポスト−ゲートイオン注入(pogi)を使用する,簡単化した半導体デバイス製造 |
JP2002198529A (ja) * | 2000-10-18 | 2002-07-12 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2002134743A (ja) * | 2000-10-24 | 2002-05-10 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP2002368126A (ja) * | 2001-06-12 | 2002-12-20 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009141977A1 (ja) * | 2008-05-22 | 2009-11-26 | パナソニック株式会社 | 半導体装置およびその製造方法 |
KR101757007B1 (ko) * | 2009-09-30 | 2017-07-26 | 엠아이이 후지쯔 세미컨덕터 리미티드 | 전자 장치 및 시스템과, 그 제조 및 사용 방법 |
US10074568B2 (en) | 2009-09-30 | 2018-09-11 | Mie Fujitsu Semiconductor Limited | Electronic devices and systems, and methods for making and using same |
KR101746246B1 (ko) * | 2009-09-30 | 2017-06-12 | 엠아이이 후지쯔 세미컨덕터 리미티드 | 전자 장치 및 시스템과, 그 제조 및 사용 방법 |
US11062950B2 (en) | 2009-09-30 | 2021-07-13 | United Semiconductor Japan Co., Ltd. | Electronic devices and systems, and methods for making and using the same |
US8975128B2 (en) | 2009-09-30 | 2015-03-10 | Suvolta, Inc. | Electronic devices and systems, and methods for making and using the same |
US10325986B2 (en) | 2009-09-30 | 2019-06-18 | Mie Fujitsu Semiconductor Limited | Advanced transistors with punch through suppression |
US10224244B2 (en) | 2009-09-30 | 2019-03-05 | Mie Fujitsu Semiconductor Limited | Electronic devices and systems, and methods for making and using the same |
US11887895B2 (en) | 2009-09-30 | 2024-01-30 | United Semiconductor Japan Co., Ltd. | Electronic devices and systems, and methods for making and using the same |
US10217668B2 (en) | 2009-09-30 | 2019-02-26 | Mie Fujitsu Semiconductor Limited | Electronic devices and systems, and methods for making and using the same |
JP2017055140A (ja) * | 2009-09-30 | 2017-03-16 | 三重富士通セミコンダクター株式会社 | 電界効果トランジスタ及びその製造方法 |
JP2015195403A (ja) * | 2009-11-17 | 2015-11-05 | スボルタ,インコーポレーテッド | 電界効果トランジスタ及びその製造方法 |
KR102068106B1 (ko) * | 2010-02-18 | 2020-01-20 | 엠아이이 후지쯔 세미컨덕터 리미티드 | 전자 장치 및 시스템과, 그 제조 및 사용 방법 |
KR101922735B1 (ko) * | 2010-02-18 | 2018-11-27 | 엠아이이 후지쯔 세미컨덕터 리미티드 | 전자 장치 및 시스템과, 그 제조 및 사용 방법 |
JP2013520798A (ja) * | 2010-02-18 | 2013-06-06 | スボルタ,インコーポレーテッド | 電子デバイス及びシステム、並びにその製造方法及び使用方法 |
KR20170129971A (ko) * | 2010-02-18 | 2017-11-27 | 엠아이이 후지쯔 세미컨덕터 리미티드 | 전자 장치 및 시스템과, 그 제조 및 사용 방법 |
JP2013520799A (ja) * | 2010-02-18 | 2013-06-06 | スボルタ,インコーポレーテッド | 電子デバイス及びシステム、並びにその製造方法及び使用方法 |
JP2017046016A (ja) * | 2010-06-22 | 2017-03-02 | 三重富士通セミコンダクター株式会社 | 半導体チップ |
JP2013533624A (ja) * | 2010-06-22 | 2013-08-22 | スボルタ,インコーポレーテッド | パンチスルー抑制トランジスタ |
JP2013533625A (ja) * | 2010-06-22 | 2013-08-22 | スボルタ,インコーポレーテッド | 閾値電圧設定ノッチを有するトランジスタ、及びその製造方法 |
JP2018032451A (ja) * | 2016-08-23 | 2018-03-01 | 三重富士通セミコンダクター株式会社 | 不揮発性記憶装置及び不揮発性記憶装置のプログラム方法 |
Also Published As
Publication number | Publication date |
---|---|
US20060071278A1 (en) | 2006-04-06 |
US7592241B2 (en) | 2009-09-22 |
JP4540438B2 (ja) | 2010-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4540438B2 (ja) | 半導体装置及びその製造方法 | |
US7301208B2 (en) | Semiconductor device and method for fabricating the same | |
KR100261170B1 (ko) | 반도체소자 및 그 제조방법 | |
US6524903B2 (en) | Method of manufacturing a semiconductor device having two peaks in an impurity concentration distribution | |
KR100426441B1 (ko) | 반도체 소자의 시모스(cmos) 및 그의 제조 방법 | |
US9768074B2 (en) | Transistor structure and fabrication methods with an epitaxial layer over multiple halo implants | |
US10411112B2 (en) | Semiconductor device with silicon layer containing carbon | |
JP5925740B2 (ja) | トンネル電界効果トランジスタ | |
JPH098289A (ja) | 半導体装置及びその製造方法 | |
KR100495914B1 (ko) | 씨모스트랜지스터 및 그 제조 방법 | |
US6586296B1 (en) | Method of doping wells, channels, and gates of dual gate CMOS technology with reduced number of masks | |
JPH11150270A (ja) | トランジスターの特性を改善するための半導体装置製造方法 | |
US7514747B2 (en) | Silicon-on-insulator semiconductor device | |
JP2008251853A (ja) | 半導体素子およびその製造方法 | |
JP3425043B2 (ja) | Mis型半導体装置の製造方法 | |
KR100840659B1 (ko) | 디이모스 소자의 제조 방법 | |
KR20050069579A (ko) | 반도체 소자 및 그의 제조방법 | |
US11488871B2 (en) | Transistor structure with multiple halo implants having epitaxial layer over semiconductor-on-insulator substrate | |
JPH04212467A (ja) | 半導体装置およびその製造方法 | |
JP3063692B2 (ja) | 半導体装置及びその製造方法 | |
JP5055697B2 (ja) | 絶縁ゲート電界効果トランジスタ及びその動作方法 | |
JP2007027175A (ja) | 半導体装置及びその製造方法 | |
JP2008066548A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH1012870A (ja) | 半導体装置及びその製造方法 | |
JP3259479B2 (ja) | Mos型半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060126 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4540438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |