JP2006041818A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2006041818A5 JP2006041818A5 JP2004217509A JP2004217509A JP2006041818A5 JP 2006041818 A5 JP2006041818 A5 JP 2006041818A5 JP 2004217509 A JP2004217509 A JP 2004217509A JP 2004217509 A JP2004217509 A JP 2004217509A JP 2006041818 A5 JP2006041818 A5 JP 2006041818A5
- Authority
- JP
- Japan
- Prior art keywords
- signal
- semiconductor device
- latch
- delay
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (14)
- ディジタルデータを受信するレシーバ回路を有する半導体装置であって、
前記レシーバ回路は、入力された前記ディジタルデータを基準電圧と比較しバイナリデータを出力する差動コンパレータと、前記差動コンパレータからの出力をクロック信号に応じて取り込んで出力信号を出すラッチと、前記差動コンパレータからの出力信号と前記ラッチの出力信号に基き遅延量を決定する遅延制御回路と、前記遅延制御回路の出力信号を受けて前記ラッチへ信号を送る遅延可変回路とからなり、
前記ラッチは、前記遅延制御回路からの遅延量情報に基づき、前記遅延可変回路により出力される遅延されたクロック信号をトリガとして前記差動コンパレータの出力を取り込むことを特徴とする半導体装置。 - 前記遅延制御回路は、前記差動コンパレータの出力信号と前記ラッチの出力信号に基き、前記ディジタルデータの切替えを検出し切替え信号を生成するデータ切替え検出手段と、
前記ラッチの出力信号を用いて、データサイクル毎の前記半導体装置に入力される前記ディジタルデータの入力波形の電圧を保持する電圧保持手段とを有し、
前記電圧保持手段からの状態信号と前記データ切替え検出手段からの前記切替え信号との積を取ることにより遅延可変信号を生成することを特徴とする請求項1に記載の半導体装置。 - 前記電圧保持機能は、抵抗と容量を含む1次回路により構成されることを特徴とする請求項2に記載の半導体装置。
- ディジタルデータを受信するレシーバ回路を有する半導体装置であって、
前記レシーバ回路は、入力された前記ディジタルデータを基準電圧と比較しバイナリデータを出力する差動コンパレータと、クロック信号に応じて出力信号を出力するラッチと、前記差動コンパレータからの出力信号と前記ラッチの出力信号に基き遅延量を決定する遅延制御回路と、前記遅延制御回路の出力信号を受けて前記ラッチへ信号を送る遅延可変回路とからなり、
前記コンパレータの出力信号は、前記遅延制御回路からの遅延情報に基づき前記遅延可変回路により遅延され、前記遅延された前記コンパレータの出力信号を、前記ラッチへクロック信号トリガタイミングで取り込むことを特徴とする半導体装置。 - 前記遅延制御回路は、前記差動コンパレータの出力信号と前記ラッチの出力信号に基き、前記ディジタルデータの切替えを検出し切替え信号を生成するデータ切替え検出手段と、
前記ラッチの出力信号を用いて、データサイクル毎の前記半導体装置に入力される前記ディジタルデータの入力波形の電圧を保持する電圧保持手段とを有し、
前記電圧保持手段からの状態信号と前記データ切替え検出手段からの前記切替え信号との積を取ることにより遅延可変信号を生成することを特徴とする請求項4に記載の半導体装置。 - 前記電圧保持機能は、抵抗と容量を含む1次回路により構成されることを特徴とする請求項5に記載の半導体装置。
- ジッタ低減用自動調整用のシーケンスを有する半導体装置において、
前記半導体装置に有限のデータサイクルの幅を持つパルス信号と、前記パルス信号と同期したストローブ信号が入力され、
前記ストローブ信号を用いて前記パルス信号の立上り時間と、前記パルスの立下り時間との差を計測し求めた遅延差時間を、前記遅延可変回路へ入力する遅延量として前記遅延可変回路に設定することを特徴とする請求項1乃至6のいずれかに一に記載の半導体装置。 - ジッタ低減用自動調整用のシーケンスを有する半導体装置において、
前記半導体装置に有限のデータサイクルの幅を持つパルス信号と、前記パルス信号と同期したストローブ信号が入力され、
前記シーケンスにおけるi番目の動作状態をパラメータiで識別する時、
前記半導体装置にパラメータiのデータサイクル幅を持つパルス信号と、前記パルス信号と同期した前記ストローブ信号が入力され、前記ストローブ信号を用いて前記パルス信号の立上り時間と、前記パルスの立下がり時間との差を計測し、計測された前記時間の差を前記遅延可変回路のi番目の遅延量として前記遅延制御回路に設定し、
iを1からnまで繰り返して遅延量調整を行なうことを特徴とする請求項1乃至6のいずれかに一に記載の半導体装置。 - 複数のDRAMと、
前記複数のDRAMに信号線により接続され、制御・アドレス信号およびストローブ信号を前記複数のDRAMに伝送するレジスタとを有し、
前記複数のDRAMの各々には、請求項1乃至8に記載の半導体装置により構成されたデータ入力回路が搭載されていることを特徴とするメモリ素子。 - 請求項9に記載のメモリ素子を、複数個搭載するメモリモジュールであって、
前記メモリ素子に送信される制御・アドレス信号は、前記メモリモジュールに搭載されたレジスタにより前記メモリ素子に分配され、分配された前記制御・アドレス信号のデータ取り込み用の前記メモリ素子にジッタ低減機能を有するレシーバ回路を用いたことを特徴とするメモリモジュール。 - ディジタルデータを受信するレシーバ回路を有する半導体装置であって、
前記レシーバ回路は、入力された前記ディジタルデータを基準電圧と比較しバイナリデータを出力する第1および第2の差動コンパレータと、前記第2の差動コンパレータの基準電圧を設定する可変電圧源と、前記ディジタルデータを所定の時間保持し出力するラッチと、前記第1および第2の差動コンパレータからの出力信号のどちらかを選択し前記ラッチに伝送する切替えスイッチと、前記第1の差動コンパレータからの出力信号と前記ラッチの出力信号に基き参照電圧を決定する制御回路とからなり、
前記可変電圧源は、前記制御回路から制御され前記第2の差動コンパレータに対する参照電圧を決定し、決定された前記参照電圧に応じて前記コンパレータの出力信号が遅延され、遅延された前記コンパレータの出力信号は前記切替えスイッチを介して、前記ラッチに対してデータ信号として取り込まれることを特徴とする半導体装置。 - ディジタルデータを受信するレシーバ回路を有する半導体装置であって、
前記レシーバ回路は、入力された前記ディジタルデータを基準電圧と比較しバイナリデータを出力する第1および第2の差動コンパレータと、前記第2の差動コンパレータの基準電圧を設定する可変電圧源と、前記ディジタルデータを所定の時間保持し出力するラッチと、前記第1および第2の差動コンパレータからの出力信号のどちらかを選択し前記ラッチに伝送する切替えスイッチと、前記第1の差動コンパレータからの出力信号と前記ラッチの出力信号に基き参照電圧及び遅延量を決定する制御回路と、前記制御回路から信号を受け、前記遅延量を前記ラッチに伝送する遅延可変回路とからなり、
前記可変電圧源は、前記制御回路からの参照電圧情報に基き制御され前記第2の差動コンパレータに対する参照電圧を決定し、決定された前記参照電圧に応じて前記コンパレータの出力信号が遅延され、遅延された前記コンパレータの出力信号を前記切替えスイッチを介して、前記ラッチはデータ信号として取り込み、さらに前記ラッチは、前記制御回路からの遅延量情報に基づき、前記遅延可変回路により出力される遅延されたクロック信号をトリガとして前記差動コンパレータの出力を取り込むことを特徴とする半導体装置。 - ディジタルデータを受信するレシーバ回路を有する半導体装置であって、
前記レシーバ回路は、入力された前記ディジタルデータを基準となる参照電圧と比較しバイナリデータを出力する差動コンパレータと、前記差動コンパレータの参照電圧を設定する可変電圧源と、前記ディジタルデータを所定の時間保持し出力するラッチと、
前記差動コンパレータからの出力信号に基づき参照電圧を決定する参照電圧制御回路からなり、
前記可変電圧源は、前記参照電圧制御回路から制御され前記の差動コンパレータに対する参照電圧を出力し、出力された前記参照電圧に応じて前記コンパレータの出力信号タイミングが調整されることを特徴とする半導体装置。 - 請求項13の半導体装置において、前記参照電圧制御回路は、データパターンの履歴に対応した内部状態を有し、各状態に応じて参照電圧を制御し、
各状態における参照電圧は、前記コンパレータの入力信号がデータサイクルの中心の時刻にとる電圧値に近くなるように設定されていることを特徴とする半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004217509A JP4419067B2 (ja) | 2004-07-26 | 2004-07-26 | ディジタルインターフェースを有する半導体装置、メモリ素子及びメモリモジュール |
US10/982,946 US7558336B2 (en) | 2004-07-26 | 2004-11-08 | Semiconductor device, memory device and memory module having digital interface |
CN200410101360A CN100588148C (zh) | 2004-07-26 | 2004-12-17 | 具有数字接口的半导体器件 |
US12/481,798 US7856072B2 (en) | 2004-07-26 | 2009-06-10 | Semiconductor device, memory device and memory module having digital interface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004217509A JP4419067B2 (ja) | 2004-07-26 | 2004-07-26 | ディジタルインターフェースを有する半導体装置、メモリ素子及びメモリモジュール |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009216805A Division JP4945616B2 (ja) | 2009-09-18 | 2009-09-18 | ディジタルインターフェースを有する半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006041818A JP2006041818A (ja) | 2006-02-09 |
JP2006041818A5 true JP2006041818A5 (ja) | 2007-06-28 |
JP4419067B2 JP4419067B2 (ja) | 2010-02-24 |
Family
ID=35657098
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004217509A Expired - Fee Related JP4419067B2 (ja) | 2004-07-26 | 2004-07-26 | ディジタルインターフェースを有する半導体装置、メモリ素子及びメモリモジュール |
Country Status (3)
Country | Link |
---|---|
US (2) | US7558336B2 (ja) |
JP (1) | JP4419067B2 (ja) |
CN (1) | CN100588148C (ja) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI268473B (en) * | 2004-11-04 | 2006-12-11 | Realtek Semiconductor Corp | Display controlling device and controlling method |
KR100692529B1 (ko) * | 2005-07-01 | 2007-03-09 | 삼성전자주식회사 | 최적화된 딜레이 타임 결정 방법, 장치 및 최적화된 딜레이타임 결정 프로그램이 기록된 컴퓨터로 판독 가능한기록매체 |
JP4753800B2 (ja) * | 2006-06-05 | 2011-08-24 | 日本電信電話株式会社 | Cdr回路 |
US8384410B1 (en) | 2007-08-24 | 2013-02-26 | Advantest (Singapore) Pte Ltd | Parallel test circuit with active devices |
US8242796B2 (en) * | 2008-02-21 | 2012-08-14 | Advantest (Singapore) Pte Ltd | Transmit/receive unit, and methods and apparatus for transmitting signals between transmit/receive units |
JP5614791B2 (ja) | 2008-02-28 | 2014-10-29 | 日本電気株式会社 | 伝送方法、伝送回路及び伝送システム |
JP4992927B2 (ja) * | 2009-03-24 | 2012-08-08 | 富士通株式会社 | シリアルパラレル変換装置 |
CN102129362B (zh) * | 2010-01-14 | 2015-08-05 | 旺宏电子股份有限公司 | 指令解码电路及其方法 |
KR20130045652A (ko) * | 2011-10-26 | 2013-05-06 | 에스케이하이닉스 주식회사 | 신호 지연 회로 |
US8867595B1 (en) * | 2012-06-25 | 2014-10-21 | Rambus Inc. | Reference voltage generation and calibration for single-ended signaling |
JP6068193B2 (ja) * | 2013-02-28 | 2017-01-25 | シナプティクス・ジャパン合同会社 | 受信装置及び送受信システム |
WO2014138091A1 (en) * | 2013-03-05 | 2014-09-12 | Silicon Image, Inc. | Calibration of single-ended high-speed interfaces |
JP6417094B2 (ja) * | 2013-12-18 | 2018-10-31 | キヤノン株式会社 | 記録再生装置、記録再生装置の制御方法及びコンピュータプログラム |
JP6476659B2 (ja) | 2014-08-28 | 2019-03-06 | 富士通株式会社 | 信号再生回路および信号再生方法 |
JP6421515B2 (ja) | 2014-09-25 | 2018-11-14 | 富士通株式会社 | 信号再生回路および信号再生方法 |
TWI705666B (zh) * | 2015-06-15 | 2020-09-21 | 日商新力股份有限公司 | 傳送裝置、接收裝置、通信系統 |
US10164732B2 (en) * | 2015-06-24 | 2018-12-25 | Intel IP Corporation | Encoding circuit, method for transmitting data over a data bus, and radio communication device |
KR20180000199A (ko) * | 2016-06-22 | 2018-01-02 | 에스케이하이닉스 주식회사 | 크로스 토크를 보상할 수 있는 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템 |
DE102018124375A1 (de) | 2017-11-21 | 2019-05-23 | Samsung Electronics Co., Ltd. | Betriebsverfahren eines signalempfängers, pulsbreitensteuerungund elektronische vorrichtung mit denselben |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4779617A (en) * | 1986-10-06 | 1988-10-25 | Telectronics N.V. | Pacemaker noise rejection system |
US4907230A (en) * | 1988-02-29 | 1990-03-06 | Rik Heller | Apparatus and method for testing printed circuit boards and their components |
US5297091A (en) | 1991-10-31 | 1994-03-22 | International Business Machines Corporation | Early row address strobe (RAS) precharge |
KR940007846B1 (ko) * | 1991-12-09 | 1994-08-25 | 주식회사 금성사 | 움직임 검출장치 |
JP3489147B2 (ja) * | 1993-09-20 | 2004-01-19 | 株式会社日立製作所 | データ転送方式 |
JPH07154381A (ja) * | 1993-11-30 | 1995-06-16 | Hitachi Ltd | データ転送装置 |
JPH07177202A (ja) * | 1993-12-21 | 1995-07-14 | Mitsubishi Electric Corp | 通信制御装置 |
JP4052697B2 (ja) * | 1996-10-09 | 2008-02-27 | 富士通株式会社 | 信号伝送システム、および、該信号伝送システムのレシーバ回路 |
JP3979690B2 (ja) * | 1996-12-27 | 2007-09-19 | 富士通株式会社 | 半導体記憶装置システム及び半導体記憶装置 |
US6247138B1 (en) * | 1997-06-12 | 2001-06-12 | Fujitsu Limited | Timing signal generating circuit, semiconductor integrated circuit device and semiconductor integrated circuit system to which the timing signal generating circuit is applied, and signal transmission system |
US5953521A (en) | 1997-11-03 | 1999-09-14 | Intel Corporation | Data-pattern induced skew reducer |
JPH11306757A (ja) * | 1998-04-27 | 1999-11-05 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
TW440767B (en) * | 1998-06-02 | 2001-06-16 | Fujitsu Ltd | Method of and apparatus for correctly transmitting signals at high speed without waveform distortion |
JP2000148656A (ja) * | 1998-11-09 | 2000-05-30 | Mitsubishi Electric Corp | メモリシステム |
JP2000155751A (ja) * | 1998-11-18 | 2000-06-06 | Mitsubishi Electric Corp | システムlsi |
US6577687B2 (en) | 1998-12-23 | 2003-06-10 | Maxtor Corporation | Method for transmitting data over a data bus with minimized digital inter-symbol interference |
JP4683690B2 (ja) * | 1999-11-05 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7123660B2 (en) * | 2001-02-27 | 2006-10-17 | Jazio, Inc. | Method and system for deskewing parallel bus channels to increase data transfer rates |
KR100426990B1 (ko) * | 2001-06-27 | 2004-04-13 | 삼성전자주식회사 | 외부의 코드에 따라 프로그래머블하게 기준 전압을 발생시키는 기준 전압 발생 회로 |
FI113312B (fi) * | 2002-04-19 | 2004-03-31 | Micro Analog Syst Oy | Komparaattoripiiri |
US6661717B1 (en) * | 2002-05-30 | 2003-12-09 | Micron Technology, Inc. | Dynamically centered setup-time and hold-time window |
JP2004127147A (ja) * | 2002-10-07 | 2004-04-22 | Hitachi Ltd | デスキュー回路およびそれを用いたディスクアレイ制御装置 |
JP3742051B2 (ja) | 2002-10-31 | 2006-02-01 | エルピーダメモリ株式会社 | メモリモジュール、メモリチップ、及びメモリシステム |
US6970029B2 (en) * | 2003-12-30 | 2005-11-29 | Intel Corporation | Variable-delay signal generators and methods of operation therefor |
KR100673899B1 (ko) * | 2005-03-02 | 2007-01-25 | 주식회사 하이닉스반도체 | 반도체 소자의 데이터 입력 버퍼 |
-
2004
- 2004-07-26 JP JP2004217509A patent/JP4419067B2/ja not_active Expired - Fee Related
- 2004-11-08 US US10/982,946 patent/US7558336B2/en not_active Expired - Fee Related
- 2004-12-17 CN CN200410101360A patent/CN100588148C/zh not_active Expired - Fee Related
-
2009
- 2009-06-10 US US12/481,798 patent/US7856072B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006041818A5 (ja) | ||
US7716510B2 (en) | Timing synchronization circuit with loop counter | |
JP2020513539A5 (ja) | ||
JP2007536831A (ja) | クロック同期回路におけるクロック捕捉 | |
US20060153326A1 (en) | Serial data communication apparatus and methods of using a single line | |
US9602112B2 (en) | Clock delay detecting circuit and semiconductor apparatus using the same | |
CN109040622B (zh) | Cmos图像传感器曝光时序控制方法 | |
US8735790B2 (en) | Method for examining an object using a microscope with delayed control signals and a microscope for examining an object | |
US20060197566A1 (en) | DLL circuit for providing an output signal with a desired phase shift | |
WO2010038476A1 (ja) | 伝送入力回路 | |
CN109040623B (zh) | Cmos图像传感器曝光时序控制装置 | |
US9088288B1 (en) | Method and apparatus for clock generator | |
US7886176B1 (en) | DDR memory system for measuring a clock signal by identifying a delay value corresponding to a changed logic state during clock signal transitions | |
US7206959B1 (en) | Closed-loop, supply-adjusted ROM memory circuit | |
JP5210646B2 (ja) | 被測定信号の変化点を検出する装置、方法および試験装置 | |
JP2009077042A5 (ja) | ||
US10340957B2 (en) | Methods and devices for monitoring optical signals | |
JP3408486B2 (ja) | 装置間の同期回路 | |
JP2008067352A5 (ja) | ||
CN113811779B (zh) | 用于测定信号中边沿的时间点的方法和评估单元 | |
US20090039932A1 (en) | Delay circuit of semiconductor memory apparatus | |
US8957714B2 (en) | Measure-based delay circuit | |
JP2008039764A (ja) | 信号を出力する信号出力回路、及び信号出力回路を備える試験装置 | |
JP3190888B2 (ja) | 経路間の同期化方式 | |
KR20100076746A (ko) | 반도체 장치의 지연회로 |