JP6421515B2 - 信号再生回路および信号再生方法 - Google Patents
信号再生回路および信号再生方法 Download PDFInfo
- Publication number
- JP6421515B2 JP6421515B2 JP2014195564A JP2014195564A JP6421515B2 JP 6421515 B2 JP6421515 B2 JP 6421515B2 JP 2014195564 A JP2014195564 A JP 2014195564A JP 2014195564 A JP2014195564 A JP 2014195564A JP 6421515 B2 JP6421515 B2 JP 6421515B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- data
- clock
- signal
- reception
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
Description
通信システムは、送信回路10と、信号再生回路20と、送信回路10から出力された信号を信号再生回路20に伝送する伝送線路15と、を有する。通信システムは、装置間の通信、装置内の基板間の通信、基板内のデバイス間の通信、デバイス内のブロック間の通信など、いずれの通信を行うものでもよい。通信システムは、光通信システムでもよい。伝送線路15は、上記の通信システムの形態に応じて、光ケーブル、伝送ケーブル、基板上の配線、デバイス内の配線などの形態をとり得る。送信回路10の構成についての説明は省略する。
図3において、実線はCDR回路22により再生された受信クロックCKoutを示す。点線はデータが“01…01”の時の受信データ信号を、破線はデータが“010111110000”の時の受信データ信号、一点鎖線はデータが“010100001111”の時の受信データ信号を示す。
第1実施形態の通信システムは、送信回路10と、信号再生回路20と、伝送線路15と、を有する。信号再生回路20は、増幅回路21と、クロックデータ再生(CDR)回路22と、取り込み回路26と、位相調整回路30と、を有する。第1実施形態の通信システムおよび信号再生回路は、位相調整回路30が付加されていることが図1の通信システムおよび信号再生回路と異なり、他は同じである。以下、位相調整回路30について説明する。
図5の(A)に示すように、可変遅延回路33は、閾値調整回路41と、差動増幅回路(リミティングアンプ)42と、を有する。閾値調整回路41は、EXOR32の出力に応じて、出力する閾値信号Vthのレベルを変化させる。閾値調整回路41は、例えば、2つの異なる閾値レベルを発生する2つの電位発生回路と、EXOR32の出力に応じて2つの電位発生回路の出力を選択する選択回路により実現される。差動増幅回路42は、受信クロックCKoutと閾値調整回路41の出力するVthとの差を増幅してCKout’を出力する。
第2実施形態の信号再生回路は、第1実施形態の信号再生回路と、リタイム回路51を追加したことが異なり、他は同じである。
図9に示すように、 “00”または“11”の後に遷移すると、CKout’の変化エッジを遅延させるため、受信データDoutの変化エッジも遅延が生じ、ジッタが発生する。Clockは、CKout’に対して180度位相がずれており、Doutに対しても180度位相がずれている。そのため、Clockが立上る時、Doutは安定しており、リタイム回路51は、Doutを安定して取り込み、DRoutとして出力する。Clockは、ジッタのないほぼ一定周期のクロック信号であり、DRoutもジッタのない信号となる。
第3実施形態の信号再生回路は、第1実施形態の信号再生回路と、位相調整回路のみが異なり、他は同じである。
[付記1]
受信データ信号から、受信クロックを再生するクロック再生回路と、
前記受信クロックの変化エッジに応じて、受信データ信号を取り込み、判定データとして出力するデータ取り込み回路と、
前記受信クロックの直前の2周期以上で、前記データ取り込み回路が取り込んで出力した前記判定データの値に応じて、前記受信クロックの変化エッジの位相を調整する位相調整回路と、を備えることを特徴とする信号再生回路。
[付記2]
前記位相調整回路は、前記判定データが前記受信クロックの直前の2周期で同じ値であった場合に、前記受信クロックの変化エッジを遅らせる付記1に記載の信号再生回路。
[付記3]
前記位相調整回路は、前記判定データが前記受信クロックの直前の3周期以上で同じ値であった場合に、前記受信クロックの変化エッジを更に遅らせる付記2に記載の信号再生回路。
[付記4]
前記位相調整回路は、前記判定データが前記受信クロックの直前の2周期で異なる値であった場合に、前記受信クロックの変化エッジを維持する付記1に記載の信号再生回路。
[付記5]
前記位相調整回路は、
前記データ取り込み回路が出力する前記判定データを、前記受信クロックの1周期分遅延する遅延回路と、
前記データ取り込み回路が出力する前記判定データと、前記遅延回路の出力する1周期分遅延した前記判定データが一致するか否か判定するEXOR回路と、
前記EXOR回路の出力に応じて、前記受信クロックの変化エッジの位相を変化させる可変遅延回路と、を有する付記2または4に記載の信号再生回路。
[付記6]
前記可変遅延回路は、デューティ可変回路を含む付記5に記載の信号再生回路。
[付記7]
前記デューティ可変回路は、
前記EXOR回路の出力に応じて出力レベルを変化させる閾値調整回路と、
前記受信クロックを前記閾値調整回路の出力と比較して差を増幅する差動増幅回路と、を有する付記6に記載の信号再生回路。
[付記8]
前記データ取り込み回路の出力を、前記受信クロックと逆相のクロックに応じて取り込むリタイミング回路を備える付記1から7のいずれか1項に記載の信号再生回路。
[付記9]
受信データ信号から、受信クロックを再生し、
前記受信クロックの変化エッジに応じて、前記受信データ信号を取り込んで、判定データとして出力し、
前記受信クロックの直前の2周期以上で、前記データ取り込み回路が取り込んで出力した前記判定データの値の異同を判定し、
判定結果に応じて、前記受信クロックの変化エッジの位相を調整することを特徴とする信号再生方法。
15 伝送線路
20 信号再生回路
21 増幅回路
22 CDR回路
26 取り込み回路
30 位相調整回路
Claims (5)
- 受信データ信号から、受信クロックを再生するクロック再生回路と、
前記受信クロックの変化エッジに応じて、受信データ信号を取り込み、判定データとして出力するデータ取り込み回路と、
前記受信クロックの直前の2周期で、前記データ取り込み回路が取り込んで出力した前記判定データの値の異同を判定し、前記判定データの値が同じ場合は、前記受信クロックの変化エッジの位相を変化し、前記判定データの値が異なる場合は、前記受信クロックの変化エッジの位相を維持する、位相調整回路と、を備えることを特徴とする信号再生回路。 - 前記位相調整回路は、前記判定データが前記受信クロックの直前の2周期で同じ値であった場合に、前記受信クロックの変化エッジを遅らせる請求項1に記載の信号再生回路。
- 前記位相調整回路は、
前記データ取り込み回路が出力する前記判定データを、前記受信クロックの1周期分遅延する遅延回路と、
前記データ取り込み回路が出力する前記判定データと、前記遅延回路の出力する1周期分遅延した前記判定データが一致するか否か判定するEXOR回路と、
前記EXOR回路の出力に応じて、前記受信クロックの変化エッジの位相を変化させる可変遅延回路と、を有する請求項2に記載の信号再生回路。 - 前記データ取り込み回路の出力を、前記受信クロックの逆相のクロックに応じて取り込むリタイミング回路を備える請求項1から3のいずれか1項に記載の信号再生回路。
- 受信データ信号から、受信クロックを再生し、
前記受信クロックの変化エッジに応じて、前記受信データ信号を取り込んで、判定データとして出力し、
前記受信クロックの直前の2周期で取り込んで出力した前記判定データの値の異同を判定し、
前記判定データの値が同じ場合は、前記受信クロックの変化エッジの位相を変化させ、前記判定データの値が異なる場合は、前記受信クロックの変化エッジの位相を維持する、ことを特徴とする信号再生方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014195564A JP6421515B2 (ja) | 2014-09-25 | 2014-09-25 | 信号再生回路および信号再生方法 |
US14/816,498 US9276733B1 (en) | 2014-09-25 | 2015-08-03 | Signal reproduction circuit, signal reproduction system, and signal reproduction method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014195564A JP6421515B2 (ja) | 2014-09-25 | 2014-09-25 | 信号再生回路および信号再生方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016066948A JP2016066948A (ja) | 2016-04-28 |
JP6421515B2 true JP6421515B2 (ja) | 2018-11-14 |
Family
ID=55360103
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014195564A Active JP6421515B2 (ja) | 2014-09-25 | 2014-09-25 | 信号再生回路および信号再生方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9276733B1 (ja) |
JP (1) | JP6421515B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110771067B (zh) * | 2017-06-21 | 2022-06-24 | 三菱电机株式会社 | 光接收装置、光发送装置、数据识别方法及多值通信系统 |
JP2020048054A (ja) | 2018-09-19 | 2020-03-26 | キオクシア株式会社 | 受信装置、通信システム、及びクロック再生方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR930007716B1 (ko) * | 1990-07-20 | 1993-08-18 | 재단법인 한국전자통신연구소 | 비트 동기를 위한 디지틀 위상 검출기 |
JP3377057B2 (ja) * | 1993-03-01 | 2003-02-17 | 日本電信電話株式会社 | 位相同期回路 |
JP2000216763A (ja) * | 1999-01-20 | 2000-08-04 | Nec Corp | 位相同期装置及び位相同期方法 |
US6937679B2 (en) * | 2001-12-26 | 2005-08-30 | Intel Corporation | Spread spectrum clocking tolerant receivers |
JP4419067B2 (ja) | 2004-07-26 | 2010-02-24 | 株式会社日立製作所 | ディジタルインターフェースを有する半導体装置、メモリ素子及びメモリモジュール |
JP4886276B2 (ja) * | 2005-11-17 | 2012-02-29 | ザインエレクトロニクス株式会社 | クロックデータ復元装置 |
JP2009171190A (ja) | 2008-01-16 | 2009-07-30 | Sharp Corp | 差動入力方式による受信装置 |
WO2011039835A1 (ja) * | 2009-09-29 | 2011-04-07 | 株式会社日立製作所 | データ判定/位相比較回路 |
-
2014
- 2014-09-25 JP JP2014195564A patent/JP6421515B2/ja active Active
-
2015
- 2015-08-03 US US14/816,498 patent/US9276733B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US9276733B1 (en) | 2016-03-01 |
JP2016066948A (ja) | 2016-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9379921B2 (en) | Method for performing data sampling control in an electronic device, and associated apparatus | |
US9520883B2 (en) | Frequency detection circuit and reception circuit | |
US7577193B2 (en) | Adaptive equalizer | |
JP4558028B2 (ja) | クロックデータ復元装置 | |
JP4956840B2 (ja) | 判定帰還等化装置及び方法 | |
TW201448477A (zh) | 時鐘及資料恢復偏移正反相位檢測器 | |
JP7273670B2 (ja) | 半導体集積回路、受信装置、及び半導体集積回路の制御方法 | |
US7212048B2 (en) | Multiple phase detection for delay loops | |
JP6421515B2 (ja) | 信号再生回路および信号再生方法 | |
JPH10326457A (ja) | 自動等化システム | |
US11070349B1 (en) | Clock and data recovery circuit and reception device having the same | |
JP6476659B2 (ja) | 信号再生回路および信号再生方法 | |
CN110635805A (zh) | 用于提供时序恢复的装置和方法 | |
JP2019097080A (ja) | 信号再生回路、光モジュール及び信号再生方法 | |
JP5494323B2 (ja) | 受信回路 | |
US6803791B2 (en) | Equalizing receiver with data to clock skew compensation | |
JP2011130093A (ja) | 受信回路 | |
JP5462022B2 (ja) | Cdr回路 | |
JP5540472B2 (ja) | シリアルデータ受信機、利得制御回路および利得制御方法 | |
JP2023044289A (ja) | 半導体集積回路及び受信装置 | |
JP5672931B2 (ja) | クロック再生回路及びクロックデータ再生回路 | |
US11146274B1 (en) | Equalizer control device, receiving device, and control method for receiving device | |
US11228418B2 (en) | Real-time eye diagram optimization in a high speed IO receiver | |
KR102666535B1 (ko) | 타이밍 복구 제공 장치 및 방법 | |
JP7169781B2 (ja) | 信号処理装置および方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170605 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180918 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181001 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6421515 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |