JP2008067352A5

JP2008067352A5 -

Info

Publication number: JP2008067352A5
Application number: JP2007163978A
Authority: JP
Filing date: 2007-06-21
Publication date: 2010-05-06
Anticipated expiration: 2027-06-21

Claims

入力信号を遅延選択信号に応じた遅延量だけ遅延させて出力する可変遅延装置であって、
前記入力信号を前記遅延選択信号によりそれぞれ設定される第１ないし第Ｉ（Ｉは自然数）の遅延量だけ遅延させて出力する第１ないし第Ｉの可変遅延ブロックと、
前記第１ないし第Ｉの可変遅延ブロックの遅延量の設定状態に対応して生成される出力選択信号に応じて、前記第１ないし第Ｉの可変遅延ブロックの出力信号を切り替えて出力する第１の選択手段と、を備え、
前記第１の選択手段が、
前記第１の遅延量を変更した場合に、前記第１の可変遅延ブロックから設定値と異なる遅延量の信号が出力される場合は、前記第２ないし第Ｉの可変遅延ブロックのいずれかの出力信号を選択するように、前記出力選択信号を生成する、
可変遅延装置。
請求項１記載の可変遅延装置であって、
前記第１の選択手段が、
前記第２の可変遅延ブロックから前記設定値と異なる遅延量の信号が出力される所定の時間が経過した後に、前記第２ないし第Ｉの可変遅延ブロックのいずれかの出力信号を選択させる前記出力選択信号を生成するものである可変遅延装置。
請求項２記載の可変遅延装置であって、
前記第１の選択手段が、
前記第２ないし第Ｉの可変遅延ブロックにそれぞれ設定された遅延量に応じて設定される前記所定の時間が経過した後に、前記出力選択信号を生成するものである可変遅延装置。
請求項１記載の可変遅延装置であって、
前記第１ないし第Ｉの遅延量と前記出力選択信号との対応関係を格納するタイミング・テーブルを備える可変遅延装置。
請求項１記載の可変遅延装置であって、
前記遅延選択信号の供給を受けて、前記第ｉ（ｉは１からＩまでのいずれかの自然数）の可変遅延ブロックへの第ｉの遅延選択信号の出力、および、前記第１の選択手段への前記出力選択信号の出力を行う選択信号制御部を備える可変遅延装置。
請求項５記載の可変遅延装置であって、
前記選択信号制御部は、前記第１の遅延量を変更した場合に、前記第１の可変遅延ブロックから設定値と異なる遅延量の信号を出力しない場合は、前記第１の遅延量を変更するものである可変遅延装置。
請求項１または６記載の可変遅延装置であって、
前記第１の可変遅延ブロックからの出力と前記設定値とが異なることを検出する検出機能を有する可変遅延装置。
請求項７記載の可変遅延装置であって、
前記第１の可変遅延ブロックからの出力と前記設定値との比較により前記検出機能を実現する位相比較器を備える可変遅延装置。
請求項５記載の可変遅延装置であって、
前記選択信号制御部は、前記第１の遅延量を変更した場合に、前記第１の可変遅延ブロックから設定値と異なる遅延量の信号を出力する場合は、前記第２ないし第Ｉのいずれかの遅延量を変更するものである可変遅延装置。
請求項９記載の可変遅延装置であって、
前記選択信号制御部は、遅延量を変更した前記第２ないし第Ｉのいずれかの可変遅延ブロックから前記設定値と異なる遅延量の信号が出力される所定時間が経過した後に、前記第１の選択手段を切り替えるものである可変遅延装置。
請求項５記載の可変遅延装置であって、
前記第１の遅延量を変更した場合に、前記第１の可変遅延ブロックの設定値と出力値との差が所定の誤差範囲内であれば、当該第１の可変遅延ブロックの出力値が設定値と一致するよう制御する調整機能を有する可変遅延装置。
請求項１１記載の可変遅延装置であって、
前記第１の可変遅延ブロックに供給する電源を変化させることにより前記調整機能を実現する電源制御部を備える可変遅延装置。
請求項１記載の可変遅延装置であって、
前記第１の選択手段が、
前記出力選択信号を、前記入力信号に同期させて生成するものである可変遅延装置。
入力信号を遅延選択信号に応じた遅延量だけ遅延させて出力する可変遅延装置であって、
前記入力信号を前記遅延選択信号に応じて遅延させる第１と第２の可変遅延ブロックと、
前記第１と第２の可変遅延ブロックのそれぞれに対して設定される第１と第２の遅延量に対応して生成されるブロック選択信号に応じて、前記第１と第２の可変遅延ブロックの出力信号を切り替えて出力する第１の選択手段と、
前記第１の選択手段の出力信号を前記遅延選択信号に応じて遅延させる第３の可変遅延ブロックとを備える可変遅延装置。
請求項１４記載の可変遅延装置であって、
前記第１と第２の可変遅延ブロックは、
遅延素子と、前記遅延素子に入力される信号および前記遅延素子から出力される信号のいずれかを、前記遅延選択信号に従って選択して出力する第２の選択手段とを（Ｎ―Ｍ）組（Ｎ，Ｍは自然数、Ｎ＞Ｍ）有し、
前記第３の可変遅延ブロックは、
遅延素子と、前記遅延素子に入力される信号および前記遅延素子から出力される信号のいずれかを、前記遅延選択信号に従って選択して出力する第２の選択手段とをＭ組有する可変遅延装置。
請求項１５記載の可変遅延装置であって、
前記第３の可変遅延ブロックは、複数の可変遅延ブロックを並列化して構成されるものである可変遅延装置。
請求項１４記載の可変遅延装置であって、
前記遅延選択信号の供給を受けて、前記第１の可変遅延ブロックへの第１の遅延選択信号の出力、前記第２の可変遅延ブロックへの第２の遅延選択信号の出力、前記第３の可変遅延ブロックへの第３の遅延選択信号の出力、および、前記第１の選択手段への前記ブロック選択信号の出力を行う選択信号制御部を備える可変遅延装置。