JP2007067557A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007067557A5 JP2007067557A5 JP2005248153A JP2005248153A JP2007067557A5 JP 2007067557 A5 JP2007067557 A5 JP 2007067557A5 JP 2005248153 A JP2005248153 A JP 2005248153A JP 2005248153 A JP2005248153 A JP 2005248153A JP 2007067557 A5 JP2007067557 A5 JP 2007067557A5
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- control
- output
- signal source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Claims (23)
- 所定の信号を、この信号の位相を示す第1の位相情報に基づいて出力する複数の信号源から出力される信号間の位相を制御する位相制御装置であって、
前記複数の信号源ごとに設けられ、前記信号源から出力される信号の位相を示す第2の位相情報を格納する複数の位相情報格納手段と、
前記位相情報格納手段によって格納された前記第2の位相情報に基づいて、前記複数の信号源のうち少なくとも1つの信号源から出力される信号の位相を変えて前記複数の信号源から出力される信号間の位相差を制御する位相制御手段と
を具備することを特徴とする信号源の位相制御装置。 - 前記複数の信号源は、前記信号源から出力される信号の位相をシフトさせる位相オフセット調整手段を有し、前記第2の位相情報の位相分解能は、前記位相オフセット調整手段の位相分解能よりも高いことを特徴とする請求項1記載の信号源の位相制御装置。
- 前記位相制御手段は制御対象の信号源から出力される信号の値が零となる時点で前記信号源の出力を停止させ、所定の期間経過後に、再び前記制御対象の信号源から前記所定の信号を出力させるように制御することを特徴とする請求項1乃至請求項2のうちいずれか一項に記載の信号源の位相制御装置。
- 前記位相制御手段は前記信号源に対して制御信号を入力してから実際に制御信号に従った信号を出力するまでに必要とする所定の時間分だけ早く前記信号源に対し制御を開始することを特徴とする請求項1乃至請求項3のいずれか一項に記載の信号源の位相制御装置。
- 前記複数の信号源は、ダイレクト・ディジタル・シンセサイザであり、信号源からサイン波を出力することを特徴とする請求項1乃至請求項4のうちいずれか一項に記載の信号源の位相制御装置。
- 前記位相制御装置は、前記位相制御装置及び前記複数の信号源の各部に動作の基準となるクロック信号を供給するために前記クロック信号を発生させるクロック信号発生手段を具備し、
前記位相情報格納手段は、前記クロック信号によりカウント動作をする位相カウンタを具備し、
前記位相制御手段は、
前記制御対象の信号源の信号を停止させる制御信号を送出する第1の位相タイミング情報が格納された第1のレジスタと、
再び前記制御対象の信号源の信号を出力する第2の位相タイミング情報が格納された第2のレジスタと、
前記複数の位相情報格納手段のうち、基準となる信号源に対応する位相情報格納手段の前記位相カウンタから出力される位相情報と前記第1のレジスタに格納された第1の位相タイミング情報とを比較し、一致した場合に制御対象の信号源に対して信号を停止させる制御信号を送出し、前記位相カウンタから出力される位相情報と前記第2のレジスタに格納された第2の位相タイミング情報とを比較し、一致した場合に制御対象の信号源に対して信号を出力する制御信号を送出する制御信号送出手段と
を具備することを特徴とする請求項1乃至請求項5のうちいずれか一項に記載の信号源の位相制御装置。 - 所定の信号を、この信号の位相を示す第1の位相情報に基づいて出力する複数の信号源と、
前記複数の信号源ごとに設けられ、前記信号源から出力される信号の位相を示す第2の位相情報を格納する複数の位相情報格納手段と、
前記位相情報格納手段によって格納された前記第2の位相情報に基づいて、前記複数の信号源のうち少なくとも1つの信号源から出力される信号の位相を変えることにより前記複数の信号源から出力される信号間の位相差を制御する位相制御手段と
を具備することを特徴とする発振装置。 - 前記複数の信号源は、前記信号源から出力される信号の位相をシフトさせる位相オフセット調整手段を有し、前記第2の位相情報の位相分解能は、前記位相オフセット調整手段の位相分解能よりも高いことを特徴とする請求項7記載の発振装置。
- 前記位相制御手段は制御対象の信号源から出力される信号の値が零となる時点で前記信号源の出力を停止させ、所定の期間経過後に、再び前記制御対象の信号源から前記所定の信号を出力させるように制御することを特徴とする請求項7乃至請求項8のうちいずれか一項に記載の発振装置。
- 前記位相制御手段は前記信号源に対して制御信号を入力してから実際に制御信号に従った信号を出力するまでに必要とする所定の時間分だけ早く前記信号源に対し制御を開始することを特徴とする請求項7乃至請求項9のうちいずれか一項に記載の発振装置。
- 前記複数の信号源は、ダイレクト・ディジタル・シンセサイザであり、サイン波を出力することを特徴とする請求項7乃至請求項10のうちいずれか一項に記載の発振装置。
- 前記位相制御手段は、前記位相制御手段および前記信号源の各部に動作の基準となるクロック信号を発生させるクロック信号発生手段を具備し、
前記位相情報格納手段は、前記クロック信号によりカウント動作をする位相カウンタを具備し、
前記位相制御手段は、
前記制御対象の信号源の信号を停止させる制御信号を送出する第1の位相タイミング情報が格納された第1のレジスタと、
再び前記制御対象の信号源の信号を出力する第2の位相タイミング情報が格納された第2のレジスタと、
前記複数の位相情報格納手段のうち、基準となる信号源に対応する位相情報格納手段の前記位相カウンタから出力される位相情報と前記第1のレジスタに格納された第1の位相タイミング情報とを比較し、一致した場合に制御対象の信号源に対して信号を停止させる制御信号を送出し、前記位相カウンタから出力される位相情報と前記第2のレジスタに格納された第2の位相タイミング情報とを比較し、一致した場合に制御対象の信号源に対して信号を出力する制御信号を送出する制御信号送出手段と
を具備することを特徴とする請求項7乃至請求項11のうちいずれか一項に記載の発振装置。 - 所定の信号を、この信号の位相を示す第1の位相情報に基づいて出力する信号源から出力される信号の周波数を制御する周波数制御装置であって、
前記信号源から出力される信号の位相を示す第2の位相情報を格納する位相情報格納手段と、
前記位相情報格納手段によって格納された前記第2の位相情報に基づいて、位相が360度の点で周波数の変更が行われるように前記信号源に制御信号を送出する周波数制御手段と
を具備することを特徴とする信号源の周波数制御装置。 - 前記周波数制御手段は前記信号源に対して制御信号を入力してから実際に制御信号に従った信号を出力するまでに必要とする所定の時間分だけ早く前記信号源に対し制御を開始することを特徴とする請求項13記載の信号源の周波数制御装置。
- 前記複数の信号源は、ダイレクト・ディジタル・シンセサイザであり、サイン波を出力することを特徴とする請求項13又は請求項14に記載の信号源の周波数制御装置。
- 前記制御装置は、各部に動作の基準となるクロック信号を発生させるクロック信号発生手段を具備し、
前記位相情報格納手段は、前記クロック信号によりカウント動作をする位相カウンタを具備し、
前記周波数制御手段は、
前記信号源の信号の周波数を変更する制御信号を送出する位相タイミング情報が格納されたレジスタと、
前記位相カウンタから出力される位相情報と前記レジスタに格納された位相タイミング情報とを比較し、一致した場合に制御対象の信号源に対して周波数を変更する制御信号を送出する制御信号送出手段と
を具備することを特徴とする請求項13乃至請求項15のうちいずれか一項に記載の信号源の周波数制御装置。 - 所定の信号を、この信号の位相を示す第1の位相情報に基づいて出力する信号源と、
前記信号源から出力される信号の位相を示す第2の位相情報を格納する位相情報格納手段と、
前記位相情報格納手段によって格納された前記第2の位相情報に基づいて、前記所定の信号の位相が360度の点で周波数の変更が行われるように前記信号源に制御信号を送出する周波数制御手段と
を具備することを特徴とする発振装置。 - クロック信号に基づいて所定の信号を出力する複数の信号源から出力される信号間の位相を制御する位相制御装置であって、
前記複数の信号源のうち、所定の信号源に対して、所定の期間前記クロック信号の供給を停止し、その後再び、クロック信号を供給することで前記複数の信号源から出力される信号間の位相を制御する位相制御手段と
を具備することを特徴とする信号源の位相制御装置。 - クロック信号に基づいて所定の信号を出力する複数の信号源と、
前記複数の信号源のうち、所望の信号源に対して、所定の期間前記クロック信号の供給を停止し、その後再び、クロック信号を供給することで前記複数の信号源から出力される信号間の位相を制御する位相制御手段と
を具備することを特徴とする発振装置。 - 所定の信号を出力する複数の信号源から出力される信号間の位相差を制御する位相制御方法であって、
前記複数の信号源のうち、制御対象の信号源の信号出力が零となる時点で前記信号源の出力信号を停止させる第1の工程と、
前記制御対象の信号源の信号出力が零となってから所定の期間経過後に、再び前記制御対象の信号源から前記所定の信号を出力させる第2の工程と
を具備することを特徴とする位相制御方法。 - 前記第1の工程は、前記信号源に対して制御信号を入力してから実際に制御信号に従った信号を出力するまでに必要とする所定の時間分だけ早く前記信号源に対し出力の停止を指示する制御信号を送出する工程を含み、
前記第2の工程は、前記所定の時間分だけ早く、前記制御対象の信号源から前記所定の信号の出力を指示する制御信号を送出する工程を含む
ことを特徴とする請求項20記載の位相制御方法。 - 所定の信号を出力する信号源から出力される信号の周波数を制御する周波数制御方法であって、
前記信号源から出力される信号の位相が360度の点で周波数の変更が行われるように前記信号源に制御信号を送出する工程を含むことを特徴とする周波数制御方法。 - 前記工程は、前記信号源に対して制御信号を入力してから実際に制御信号に従った信号を出力するまでに必要とする所定の時間分だけ早く前記信号源に対し周波数の変更を指示する制御信号を送出する工程を含むことを特徴とする請求項22記載の周波数制御方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005248153A JP2007067557A (ja) | 2005-08-29 | 2005-08-29 | 位相制御装置、周波数制御装置、発振装置、位相制御方法及び周波数制御方法 |
US11/509,155 US7576616B2 (en) | 2005-08-29 | 2006-08-24 | Phase controlling apparatus, frequency controlling apparatus, oscillating apparatus, phase controlling method, and frequency controlling method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005248153A JP2007067557A (ja) | 2005-08-29 | 2005-08-29 | 位相制御装置、周波数制御装置、発振装置、位相制御方法及び周波数制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007067557A JP2007067557A (ja) | 2007-03-15 |
JP2007067557A5 true JP2007067557A5 (ja) | 2008-10-16 |
Family
ID=37803270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005248153A Pending JP2007067557A (ja) | 2005-08-29 | 2005-08-29 | 位相制御装置、周波数制御装置、発振装置、位相制御方法及び周波数制御方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7576616B2 (ja) |
JP (1) | JP2007067557A (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4369497B2 (ja) * | 2007-05-17 | 2009-11-18 | 株式会社日立製作所 | ダイレクト・デジタル・シンセサイザおよびそれを用いた核磁気共鳴装置 |
US7714623B2 (en) * | 2008-04-09 | 2010-05-11 | Ut-Battelle, Llc | Agile high resolution arbitrary waveform generator with jitterless frequency stepping |
US8659331B2 (en) * | 2012-01-18 | 2014-02-25 | Qualcomm Incorporated | High accuracy sin-cos wave and frequency generators, and related systems and methods |
CN103630881B (zh) * | 2013-10-28 | 2015-11-18 | 武汉滨湖电子有限责任公司 | 一种分布式波形产生在线同步调整电路及方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5260842A (en) * | 1992-04-16 | 1993-11-09 | Vtc Inc. | Data separator having an accurate delay circuit |
JPH05341871A (ja) * | 1992-06-12 | 1993-12-24 | Yokogawa Electric Corp | ファンクションジェネレータ |
US5598437A (en) * | 1993-07-16 | 1997-01-28 | Litton Systems, Inc. | Multichannel frequency and phase variable radio frequency simulator |
JPH088652A (ja) * | 1994-06-20 | 1996-01-12 | N F Kairo Sekkei Block:Kk | デジタル直接合成方式周波数シンセサイザ |
JPH0879058A (ja) * | 1994-08-31 | 1996-03-22 | Ando Electric Co Ltd | 位相可変回路およびこれを用いた2信号間位相可変回路 |
JPH09284052A (ja) * | 1996-04-18 | 1997-10-31 | Nec Corp | 位相差信号発生器 |
US5764187A (en) * | 1997-01-21 | 1998-06-09 | Ail Systems, Inc. | Direct digital synthesizer driven phased array antenna |
JP2000286704A (ja) * | 1999-01-28 | 2000-10-13 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ装置とそれを用いた移動無線機 |
JP4536946B2 (ja) * | 2001-03-02 | 2010-09-01 | 三星電子株式会社 | 周波数シンセサイザ |
US6778138B2 (en) * | 2001-11-14 | 2004-08-17 | The United States Of America As Represented By The Secretary Of The Navy | Apparatus for and method of forming multiple simultaneous electronically scanned beams using direct digital synthesis |
JP2004317345A (ja) | 2003-04-17 | 2004-11-11 | Agilent Technol Inc | 狭帯域増幅器およびインピーダンス測定装置 |
US7142622B1 (en) * | 2003-04-22 | 2006-11-28 | Xilinx, Inc. | Multiplying phase detector for use in a random data locked loop architecture |
-
2005
- 2005-08-29 JP JP2005248153A patent/JP2007067557A/ja active Pending
-
2006
- 2006-08-24 US US11/509,155 patent/US7576616B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5035544B2 (ja) | クロック同期回路におけるクロック捕捉 | |
JP2002366447A5 (ja) | ||
US9811111B2 (en) | Generating clock on demand | |
US8188782B1 (en) | Clock system and method for compensating timing information of clock system | |
TW200605512A (en) | Circuit for applying jitter and test | |
JP3810408B2 (ja) | クロック生成回路 | |
TW200709227A (en) | Delay locked loop | |
TW200713322A (en) | Delay locked loop circuit | |
JP2007060497A (ja) | 信号発生装置 | |
JP2007067557A5 (ja) | ||
TW200713330A (en) | Delay locked loop circuit | |
JP4655683B2 (ja) | スルーレート調整回路およびスルーレート調整方法 | |
JP2011097699A5 (ja) | ||
CN101527564B (zh) | 非整数分频器及其方法 | |
CN111565041B (zh) | 一种快速起振电路及快速起振方法 | |
JP2000100170A5 (ja) | ||
KR101406087B1 (ko) | 분주기 및 분주기의 분주 방법 | |
JP2003208400A (ja) | クロック切替回路 | |
JP4850660B2 (ja) | 信号発生装置 | |
JP2008259747A (ja) | 発射制御回路 | |
JP6601102B2 (ja) | クロック調整回路および通信端末 | |
US7242341B2 (en) | Analog-to-digital converter and analog-to-digital conversion method | |
TW200614675A (en) | Phase-locked loop apparatus and method thereof | |
JP2015046749A5 (ja) | ||
KR101418519B1 (ko) | 분주기 및 분주기의 분주 방법 |