CN111565041B - 一种快速起振电路及快速起振方法 - Google Patents

Abstract

本发明提供了一种快速起振电路及快速起振方法。快速起振电路包括：多相位振荡器、控制电路、相位选择电路、驱动电路及晶体振荡电路；其中，多相位振荡器用于生成多个不同相位的时钟；控制电路用于产生初始注入信号和周期注入信号，并控制驱动电路的开启和关闭；相位选择电路连接多相位振荡器和控制电路，用于根据周期注入信号，从多个不同相位的时钟中选择合适相位的时钟，并通过驱动电路以选择的时钟驱动晶体振荡电路。本申请可以选择合适的相位进行注入，达到稳定的注入效果以及起振速度，极大的降低了对注入时钟精度的要求；并且，同一电路能适用不同频率的晶振，既增加了电路的可靠性，也避免了对振荡器启动时间的要求，降低了电路设计难度。

Description

一种快速起振电路及快速起振方法

技术领域

本发明涉及晶体振荡器领域，尤其涉及一种晶体振荡器的快速起振电路及快速起振方法。

背景技术

在可便携电子设备中，由于电池电量有限，功耗极大的影响了电子设备的使用体验。电子设备在开机后，并非一直处于工作模式而是阶段性的唤醒，非唤醒期间处于极低功耗的休眠模式。设备的平均功耗主要由唤醒时功耗，唤醒时间长度以及休眠功耗决定，而唤醒时间分为等待晶振稳定工作时间以及系统运行时间。所以，晶振从唤醒到稳定工作所需时间越短，系统的平均功耗就越低。

现有加快启动的方法主要有两种，一种是在启动时选择合适电流达到最优的驱动电路负阻，以最优的驱动能力加速起振，但负阻最大值受限于晶振及其负载电容，导致这种方式效果有限。

另一种是在启动时以一个频率接近晶振频率的时钟直接驱动晶振两端，以注入的方式快速增强晶振的初始振荡电流。但该方式要求驱动的时钟频率非常接近晶振本身频率，否则驱动效果就会大打折扣。由于工艺偏差以及温度电压等因素影响，无法保证驱动的时钟频率始终非常接近晶振本身的频率，从而使该方式的效果无法得到保证。

发明内容

本发明公开一种晶体振荡器的快速起振电路及快速起振方法，以解决现有的非晶体振荡器因工艺偏差导致其频率与晶振频率间的误差不可控，使得注入效果以及起振速度难以保证的问题。

本申请的一方面，提供一种晶体振荡器的快速起振电路，包括：多相位振荡器、控制电路、相位选择电路、驱动电路以及晶体振荡电路；其中，所述多相位振荡器，用于生成多个不同相位的时钟；所述控制电路连接所述相位选择电路和驱动电路，用于产生初始注入信号和周期注入信号，并通过所述初始注入信号和周期注入信号控制所述驱动电路的开启和关闭；所述相位选择电路连接所述多相位振荡器、控制电路、驱动电路和晶体振荡电路，用于根据所述控制电路产生的周期注入信号和所述晶体振荡电路反馈的振荡信号，从所述多相位振荡器生成的多个不同相位的时钟中选择合适相位的时钟，并通过所述驱动电路以选择的时钟驱动所述晶体振荡电路。

在一些实施例中，所述多相位振荡器为N级环形振荡器；所述N级环形振荡器包括N个延时单元，调节所述差分延时单元的延时大小使得所述N级环形振荡器的振荡频率接近于所述晶体振荡电路的振荡频率；其中，N为自然数。

在一些实施例中，所述N级环形振荡器生成的时钟信号具有均匀分布的2N个相位，相邻两个相位的相位差为360/2N度。

在一些实施例中，所述N为奇数。

在一些实施例中，所述控制电路控制所述周期注入信号的注入周期以及注入次数；所述多相位振荡器的频率校准精度越高，那么所述周期注入信号的注入周期就可以越长；当达到所述注入次数后，停止相位选择和注入，所述晶体振荡电路自主振荡。

在一些实施例中，所述相位选择电路包括比较器，用于将所述晶体振荡电路反馈的差分正弦波信号转换成方波的晶振时钟信号。

在一些实施例中，所述相位选择电路包括计数器；当所述周期注入信号为高电平时，所述方波的晶振时钟信号的第一个上升沿触发所述计数器开始计数，计数随后到来的所述多相位振荡器的相位时钟的上升沿的个数。

在一些实施例中，所述相位选择电路通过所述计数器的计数，选择之后到来的第L个多相位振荡器的相位时钟上升沿所对应的相位作为被选择的合适相位；其中，L为自然数，且：（L-1）*360/2N度≤90度≤L*360/2N度。

在一些实施例中，所述相位选择电路还包括索引电路和多路选择器；其中，所述索引电路将所述被选择的合适相位对应的时钟选择信号设置为高电平，并通过所述多路选择器将该时钟选择信号对应的时钟信号发送给所述驱动电路。

在一些实施例中，所述驱动电路由所述周期注入信号控制开启和关闭；当所述周期注入信号为低电平时，所述驱动电路关闭；当所述周期注入信号为高电平时，所述驱动电路开启，对所述晶体振荡电路进行注入。

在一些实施例中，所述晶体振荡电路为负反馈振荡电路。

本申请的另一方面，提供一种晶体振荡电路的快速起振方法，包括：通过多相位振荡器生成多个不同相位的时钟；根据周期注入信号，从所述多个不同相位的时钟中选择合适相位的时钟，通过驱动电路将选择的时钟注入到晶体振荡电路；其中，通过所述周期注入信号控制所述驱动电路的开启和关闭。

本申请实施例公开的快速起振电路和快速起振方法，通过一个多相位振荡器并选择合适的相位进行注入，达到稳定的注入效果以及起振速度，极大的降低了对注入时钟精度的要求。并且，时钟注入周期性进行，在两次注入间隔，重新选择合适的相位用于下一次注入。如此，当注入一定时间相位误差累积到一定值后，重新使用误差较小的相位，使得晶体振荡电流始终能被快速增强；当更换不同频率的晶体时，只要重新校准环路振荡器的频率，仍旧能从中选择合适相位的时钟进行注入，因此同一电路能适用不同频率的晶体。虽然注入周期性进行，但环路振荡器连续工作，每次开始注入时只需选择合适相位，而不用反复启动振荡器。这样既增加了电路的可靠性，同时也避免了对振荡器启动时间的要求，降低了电路设计难度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例的快速起振电路的结构示意图。

图2为本申请的多相位振荡器可以为差分的N级环形振荡器的结构示意图。

图3为本申请实施例的相位选择电路的结构示意图。

图4为图3所示实施例的相位选择电路的内部信号的时序图。

图5是本申请实施例的驱动电路使能En与晶体振荡电路输出的振荡信号的对应输出的时序图。

图6是本申请实施例的快速起振电路的系统框图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本领域技术技术人员知道，本发明的实施方式可以实现为一种系统、装置、设备、方法或计算机程序产品。因此，本公开可以具体实现为以下形式，即：完全的硬件、完全的软件（包括固件、驻留软件、微代码等），或者硬件和软件结合的形式。

下面参考本发明的若干代表性实施方式，详细阐释本发明的原理和精神。

本申请针对非晶体振荡器因工艺偏差导致其频率与晶振频率间的误差不可控，使得注入效果以及起振速度难以保证的问题，通过周期性选择非晶体振荡器中合适的时钟相位，在频率误差不可控的情况下，通过选择合适相位来保证最优的注入效果以及起振速度。

图1为本申请实施例的快速起振电路100的结构示意图。如图1所示，本申请的快速起振电路包括：多相位振荡器101、控制电路102、相位选择电路103、驱动电路104以及晶体振荡电路105；其中，多相位振荡器101用于生成多个不同相位的时钟；所述控制电路102用于产生初始注入信号和周期注入信号，并控制所述驱动电路的开启和关闭；所述相位选择电路103连接所述多相位振荡器101和控制电路102，用于根据所述周期注入信号，从所述多个不同相位的时钟中选择合适相位的时钟，并通过所述驱动电路104以选择的时钟驱动所述晶体振荡电路105。

本实施例中，多相位振荡器101可以生成多个不同相位的时钟，并将时钟信号以振荡信号形式的注入能量提供给晶体振荡电路105。多相位振荡器101既可以是单端的振荡器，也可以是差分的振荡器。在一些实施例中，如图2所示，多相位振荡器101可以为差分的N级环形振荡器，具有2N个等间隔相位。本实施例中，多个相同的延时单元组成闭合环路，调节延时单元的延时大小可使多相位振荡器101的振荡频率接近晶体振荡电路105的频偏。由于每个延时单元相同，故其2N个相位在一个周期360度内均匀分布，相邻两个相位之间差360/(2N)度。

一些实施方式中，N设置为奇数，例如为3、5、7等。

本实施例中，控制电路102可产生初始注入信号以及周期注入信号，并控制所述周期注入信号的注入周期以及注入次数，并根据周期注入信号控制驱动电路的启动和关闭。其中，初始注入信号以及周期注入信号既可以由多相位振荡器101的时钟生成也可以由系统外部给入。并且，多相位振荡器101的频率校准精度越高，相位误差越不容易累计，这样每次注入的持续时间就可以越长，即周期注入信号的注入周期就可以越长，从而达到越快的起振速度，起振效果就越好。当达到周期注入信号的注入次数后，停止相位的选择和注入，所述晶体振荡电路105自主振荡。

本实施例中，相位选择电路103从多相位振荡器101产生的所有相位中选择合适相位的时钟用于驱动晶体振荡电路105。相位选择电路103以晶体自由振荡下的时钟上升沿为起始信号，并选择之后到来的第X个振荡器时钟上升沿所对应的相位作为注入相位。

图3为本申请实施例的相位选择电路103的结构示意图。如图3所示，本实施例中的相位选择电路103包括以下模块：比较器301、计数器302、索引电路303和多路选择器304。其中：

比较器301，用于将所述晶体振荡电路105反馈的差分正弦波信号转换成方波的晶振时钟信号。也就是说，比较器301连接到晶体振荡电路105的输出，检测晶体振荡电路105的振荡信号的相位，并将晶体振荡电路105反馈的差分正弦波信号转换成方波的晶振时钟信号。如图3所示，xtal_in和xtal_out是晶体振荡电路105反馈的一对正弦波的差分信号，这两个信号经过比较器301后生成方波的时钟信号，然后从相位时钟信号phs<2N-1:0>中找出和该时钟信号的相位差最接近90°的一个用于时钟注入。

计数器302，连接比较器301和控制电路102，记录了晶体自由振荡下的时钟上升沿之后到来的振荡器时钟上升沿个数，从而可以方便的选择使用第几个上升沿对应的相位作为注入时钟。具体的，当控制电路输出的周期注入信号start为高电平时，比较器301输出的方波的晶振时钟信号的第一个上升沿触发所述计数器302开始计数，计数随后到来的所述多相位振荡器101的相位时钟的上升沿的个数。

通过所述计数器302的计数，选择之后到来的第L个多相位振荡器101的相位时钟上升沿所对应的相位作为被选择的合适相位，L为自然数。在一些实施例中，通常引入90°的相移，即选择的多相位振荡器101的相位比晶体自由振荡下的时钟的相位晚90°左右，这时选择的第L个多相位振荡器101的相位时钟即为：与晶体自由振荡下的时钟相位的相位差最接近于90°的那个相位时钟，也是本发明中所指的合适相位的时钟。

对应于本实施例的N级环形振荡器101，可以用算式表示为：

（L-1）*360/2N度≤90度≤L*360/2N度，L为自然数。

如此，主要是考虑到整个快速起振电路的组件的延迟，因此，可以根据电路中的组件延迟，将相移的程度调节至任何期望值，并且不限于90°。

在另一些实施例中，可以使用模拟电路的方式，将晶体时钟上升沿和多相位振荡器101的各相位时钟上升沿的时间差转换为电压或电流信号，进而选择合适的相位。

本实施例中，索引电路303将被选择的合适相位对应的时钟选择信号设置为高电平，并通过多路选择器304将该时钟选择信号对应的时钟信号发送给所述驱动电路104，并由驱动电路104以选择的时钟驱动所述晶体振荡电路105。

图4为图3所示实施例的相位选择电路的内部信号的时序图。start为周期注入信号，其可以由环形振荡器101产生，也可以由系统外部给入。当周期注入信号start升高后，比较器301输出的方波的晶振时钟信号xtal_clk的第一个上升沿触发计数器302开始数随后到来的环形振荡器101相位时钟phs<2N-1:0>的上升沿的个数，表示为phs_cnt<M:0>。假定第L个到来的时钟为所需时钟，索引电路303便将phs_cnt=L对应的时钟选择信号（phs_sel）拉高，其余2N-1个选择信号保持低电平。最后，phs_sel通过多路选择器304选中该路时钟作为最终的驱动时钟。

由于每个相位时钟信号phs<2N-1:0>间隔360/(2N)度，晶振时钟信号xtal_clk上升沿之后第L个到来的相位时钟信号上升沿距离晶振时钟信号xtal_clk的最小相位差等于（L-1）*360/(2N)度，最大的相位差等于L*360/(2N)度。选择合适的N值和L值，使其相位差稳定在一个合适的范围，从而保证稳定的注入效果以及起振速度。

本申请实施例中，驱动电路104耦合在相位选择电路103和晶体振荡电路105中间，将由相位选择电路103选择的相位时钟信号注入到晶体振荡电路105以驱动晶体振荡电路105。并且，驱动电路104还连接于控制电路102，由周期注入信号start控制其开启和关闭。当周期注入信号为低电平时，驱动电路104关闭，进行相位时钟的选择和相位同步；当周期注入信号为高电平时，驱动电路104开启，利用选择的相位时钟对晶体振荡电路105进行注入。

此外，驱动电路104的开启和关闭的时间段可以根据需要进行调整。在某些实施例中，驱动电路104开启的持续时间可以在0.2μs-5μs的范围内，例如可以是大约1μs；驱动电路关闭的持续时间可以在200-5000 ns的范围内，例如可以是大约500ns。

本申请实施例中，晶体振荡电路105为负反馈振荡电路。当驱动电路104关闭时，晶体振荡电路105将其自身的时钟振荡信号反馈到相位选择电路103，相位选择电路103根据晶体振荡电路105反馈的时钟振荡信号选择合适的相位时钟作为驱动时钟。如图5所示，当驱动电路关闭时，即驱动电路的使能信号En为0时，反馈的晶体时钟振荡信号为正弦波信号；当驱动电路开启时，即驱动电路的使能信号En为1时，反馈的晶体时钟振荡信号为方波信号。如图5所示，xtal_in和xtal_out是晶体振荡电路105反馈的一对正弦波的差分信号。

在一些实施例中，合适的相位时钟即为：将选择的多相位振荡器101输出的相位时钟控制为具有与晶体振荡电路105的时钟的相位差最接近90°的相位时钟。在此，“基本上”表示尽可能地对准。使用当前技术可以实现小于5％的相位差裕度。可以看出，多相位振荡器101的频率精度与相位对准的精度之间存在关系。

当两个相位对准时，来自多相位振荡器101的注入能量被添加到晶体振荡电路105的振荡信号。在能量注入后，晶体振荡电路105的振荡信号的幅度增大。当振荡信号的幅度足够高时（即驱动多次后），结束工作，晶体振荡电路105实现自主振荡。

图6是本申请实施例的快速起振电路600的系统框图。本实施例中，环形振荡器601为五级环形振荡器，可产生10个相位时钟phs<9:0>，相邻两个相位之间差36°。系统启动后，五级环形振荡器601开始工作，并将其中一个时钟送给相位产生电路602（对应于图1中的控制电路102），相位产生电路602首先产生初始注入信号inj_1st，使其维持高电平一定时间（T1），在此期间相位选择电路603直接选择phs<0>信号作为注入信号并且使能驱动器604（对应于图1中的驱动电路104）对晶振605（对应于图1中的晶体振荡电路105）两端注入phs<0>信号，使晶振初始电流快速提升到一定水平。初始注入信号inj_1st信号结束后，相位产生电路602开始产生周期性的周期注入信号start，当start信号升高后相位选择电路603选择合适相位，同时start信号打开驱动器604并对晶振605进行注入。当start信号结束后驱动器604关闭，相位选择电路603被复位，直到下一次start信号升高后，重新选择合适的相位并打开驱动器604对晶振605进行注入。相位产生电路602可以选择start信号产生的周期以及次数，当start信号升高N次后结束工作，晶振605自主振荡。

本实施例中，Xtal_in和Xtal_out是一对正弦波的差分信号，这两个信号经过相位选择电路603的比较器后生成方波的时钟信号，然后相位选择电路603从相位时钟信号phs<9:0>中找出和该时钟信号的相位差最接近90°的一个用于时钟注入。

依据图6所示实施例，驱动器604可以打开和关闭。当其关闭时，驱动电路604输出为高阻态。打开后，以其输入信号的频率和相位，将晶振605两端快速拉高/低。

本实施例中，参看图6，使用“En”指示的信号来启用或禁用驱动器603。相位产生电路602的两个输出（初始注入信号inj_1st和周期注入信号start）连接到或门606的输入，或门606的输出连接到驱动器604的输入En，用以控制驱动器604的启用/禁用。当初始注入信号inj_1st和周期注入信号start的任何一个为高电平时，驱动器603均被使能，将选择的phs<0>和phs_inj信号注入到晶振两端。当系统开始工作时，初始注入信号inj_1st为高电平，此时或门606输出为高电平，驱动器603被启用，将选择的phs<0>信号作为驱动信号注入到晶振605；当初始注入信号inj_1st信号结束后，inj_1st变为低电平，此时或门606的输出取决于周期性的周期注入信号start。当start信号为高电平时，或门606输出为高电平，驱动器603被启用，将选择的phs_inj信号作为驱动信号注入到晶振605；当start信号为低电平时，或门606输出为低电平，驱动器603被禁止，此时不进行信号注入，进入到相位时钟被选择阶段。

本发明实施例还提供一种晶体振荡电路的快速起振方法，应用于上述任一实施例的快速起振电路。其中，本实施例的快速起振方法包括：通过多相位振荡器生成多个不同相位的时钟；根据周期注入信号，从所述多个不同相位的时钟中选择合适相位的时钟，通过驱动电路将选择的时钟注入到晶体振荡电路；其中，通过所述周期注入信号控制所述驱动电路的开启和关闭。

在本实施例的快速起振方法中，所述多相位振荡器为N级环形振荡器；所述N级环形振荡器包括N个延时单元，调节所述差分延时单元的延时大小使得所述N级环形振荡器的振荡频率接近于所述晶体振荡电路的振荡频率；其中，N为自然数。

在本实施例的快速起振方法中，所述N级环形振荡器生成的时钟信号具有均匀分布的2N个相位，相邻两个相位的相位差为360/2N度。其中，N可以为奇数，例如3、5、7等。

在本实施例的快速起振方法中，所述控制电路控制所述周期注入信号的注入周期以及注入次数；所述多相位振荡器的频率校准精度越高，所述周期注入信号的注入周期就可以越长，从而起振速度就越快，起振效果就越好；当达到所述注入次数后，停止相位选择和注入，所述晶体振荡电路自主振荡。

在本实施例的快速起振方法中，所述相位选择电路包括比较器，用于将所述晶体振荡电路反馈的差分正弦波信号转换成方波的晶振时钟信号。

在本实施例中，所述相位选择电路包括计数器。其中，快速起振方法包括：当所述周期注入信号为高电平时，所述方波的晶振时钟信号的第一个上升沿触发所述计数器开始计数，计数随后到来的所述多相位振荡器的相位时钟的上升沿的个数。

在本实施例的快速起振方法中，所述相位选择电路通过所述计数器的计数，选择之后到来的第L个多相位振荡器的相位时钟上升沿所对应的相位作为被选择的合适相位；其中，L为自然数，且：（L-1）*360/2N度≤90度≤L*360/2N度。

在本实施例中，所述相位选择电路还包括索引电路和多路选择器；其中，快速起振方法还包括：所述索引电路将所述被选择的合适相位对应的时钟选择信号设置为高电平，并通过所述多路选择器将该时钟选择信号对应的时钟信号发送给所述驱动电路。

在本实施例的快速起振方法中，所述驱动电路由所述周期注入信号控制开启和关闭；当所述周期注入信号为低电平时，所述驱动电路关闭；当所述周期注入信号为高电平时，所述驱动电路开启，对所述晶体振荡电路进行注入。

在本实施例的快速起振方法中，所述晶体振荡电路为负反馈振荡电路。

本申请实施例公开的快速起振电路和快速起振方法，通过一个多相位的环形振荡器并选择合适的相位进行注入，达到稳定的注入效果以及起振速度，极大的降低了对注入时钟精度的要求。并且，时钟注入周期性进行，在两次注入间隔，重新选择合适的相位用于下一次注入。如此，当注入一定时间相位误差累积到一定值后，重新使用误差较小的相位，使得晶体振荡电流始终能被快速增强；当更换不同频率的晶体时，只要重新校准环路振荡器的频率，仍旧能从中选择合适相位的时钟进行注入，因此同一电路能适用不同频率的晶体。虽然注入周期性进行，但环路振荡器连续工作，每次开始注入时只需选择合适相位，而不用反复启动振荡器。这样既增加了电路的可靠性，同时也避免了对振荡器启动时间的要求，降低了电路设计难度。

本领域内的技术人员应明白，本发明的实施例可提供为方法、系统、或计算机程序产品。因此，本发明可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本发明是参照根据本发明实施例的方法、设备（系统）、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种快速起振电路，其特征在于，包括：多相位振荡器、控制电路、相位选择电路、驱动电路以及晶体振荡电路；其中，

所述多相位振荡器，用于生成多个不同相位的时钟；

所述控制电路连接所述相位选择电路和驱动电路，用于产生初始注入信号和周期注入信号，并通过所述初始注入信号和周期注入信号控制所述驱动电路的开启和关闭，当所述周期注入信号为低电平时，所述驱动电路关闭，当所述周期注入信号为高电平时，所述驱动电路开启；

所述相位选择电路连接所述多相位振荡器、控制电路、驱动电路和晶体振荡电路，用于根据所述控制电路产生的周期注入信号和所述晶体振荡电路反馈的振荡信号，从所述多相位振荡器生成的多个不同相位的时钟中选择合适相位的时钟，并通过所述驱动电路以选择的时钟驱动所述晶体振荡电路；

其中，所述合适相位的时钟为：与晶体自由振荡下的相位时钟的相位差最接近于设定相移的那个相位的时钟，所述设定相移根据整个快速起振电路的组件延迟确定。

2.根据权利要求1所述的快速起振电路，其特征在于，所述多相位振荡器为N级环形振荡器；

所述N级环形振荡器生成的时钟信号具有均匀分布的2N个相位，相邻两个相位的相位差为360/2N度；

其中，N为自然数。

3.根据权利要求2所述的快速起振电路，其特征在于，所述N为奇数。

4.根据权利要求1所述的快速起振电路，其特征在于，所述控制电路控制所述周期注入信号的注入周期以及注入次数；

所述多相位振荡器的频率校准精度越高，所述周期注入信号的注入周期就可以越长；

当达到所述注入次数后，停止相位选择和注入，所述晶体振荡电路自主振荡。

5.根据权利要求1所述的快速起振电路，其特征在于，所述相位选择电路包括比较器，用于将所述晶体振荡电路反馈的差分正弦波信号转换成方波的晶振时钟信号。

6.根据权利要求5所述的快速起振电路，其特征在于，所述相位选择电路包括计数器；

当所述周期注入信号为高电平时，所述方波的晶振时钟信号的第一个上升沿触发所述计数器开始计数，计数随后到来的所述多相位振荡器的相位时钟的上升沿的个数。

7.根据权利要求6所述的快速起振电路，其特征在于，所述相位选择电路通过所述计数器的计数，选择之后到来的第L个多相位振荡器的相位时钟上升沿所对应的相位作为被选择的合适相位；

其中，L为自然数，且：

(L-1)*360/2N度≤90度≤L*360/2N度。

8.根据权利要求7所述的快速起振电路，其特征在于，所述相位选择电路还包括索引电路和多路选择器；其中，

所述索引电路将所述被选择的合适相位对应的时钟选择信号设置为高电平，并通过所述多路选择器将该时钟选择信号对应的时钟信号发送给所述驱动电路。

9.根据权利要求1-8任一项所述的快速起振电路，其特征在于，所述晶体振荡电路为负反馈振荡电路。

Images