CN118100920A - 频率自动控制电路、方法及微控制芯片 - Google Patents

频率自动控制电路、方法及微控制芯片 Download PDF

Info

Publication number
CN118100920A
CN118100920A CN202410204805.1A CN202410204805A CN118100920A CN 118100920 A CN118100920 A CN 118100920A CN 202410204805 A CN202410204805 A CN 202410204805A CN 118100920 A CN118100920 A CN 118100920A
Authority
CN
China
Prior art keywords
frequency
signal
control unit
input end
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202410204805.1A
Other languages
English (en)
Inventor
陈威
王媛媛
马兵
董泽华
朱庭峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang Geoforcechip Technology Co Ltd
Original Assignee
Zhejiang Geoforcechip Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang Geoforcechip Technology Co Ltd filed Critical Zhejiang Geoforcechip Technology Co Ltd
Priority to CN202410204805.1A priority Critical patent/CN118100920A/zh
Publication of CN118100920A publication Critical patent/CN118100920A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L1/00—Stabilisation of generator output against variations of physical values, e.g. power supply
    • H03L1/02—Stabilisation of generator output against variations of physical values, e.g. power supply against variations of temperature only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请提供一种频率自动控制电路、方法及微控制芯片，涉及集成电路技术领域。该频率自动控制电路包括：低频时钟振荡生成器、频率自动控制模块和高频时钟振荡生成器；其中，低频时钟振荡生成器连接频率自动控制模块的基准输入端，用于输出基频信号，高频时钟振荡生成器的输出端连接频率自动控制模块的反馈输入端，用于输出高频振荡信号作为反馈信号；频率自动控制模块的输出端连接高频时钟振荡生成器的输入端，用于根据基频信号和反馈信号，生成并输出修调信号，以使得高频时钟振荡生成器根据修调信号调整高频振荡信号。本申请可以实现低温漂、高精度的高频时钟振荡生成器，且成本低、电路结构简单。

Description

频率自动控制电路、方法及微控制芯片
技术领域
本发明涉及集成电路技术领域，具体而言，涉及一种频率自动控制电路、方法及微控制芯片。
背景技术
振荡生成器是集成电路中的重要模块，对于高频时钟振荡生成器(HighFrequency Oscillator，HOSC)而言，当外界温度变化时，HOSC的频率会随着环境温度变化而发生偏移，即为“温漂”。
现有技术通常采用增加锁相环(Phase-Locked Loop)或者设计高精度低温漂的HOSC来保证HOSC的频率精准度。
但是，二者的缺陷在于，PLL的电路复杂且电路规模大，HOSC的架构决定了其面积和成本较高，导致HOSC实现低温漂、高精度的难度较大。
发明内容
本发明的目的在于，针对上述现有技术中的不足，提供一种频率自动控制电路、方法及微控制芯片，以便实现低温漂、高精度的高频时钟振荡生成器，且成本低、电路结构简单。
为实现上述目的，本申请实施例采用的技术方案如下：
第一方面，本申请实施例提供了一种频率自动控制电路，所述频率自动控制电路包括：低频时钟振荡生成器、频率自动控制模块和高频时钟振荡生成器；
其中，所述低频时钟振荡生成器连接所述频率自动控制模块的基准输入端，用于输出基频信号，所述高频时钟振荡生成器的输出端连接所述频率自动控制模块的反馈输入端，用于输出高频振荡信号作为反馈信号；
所述频率自动控制模块的输出端连接所述高频时钟振荡生成器的输入端，用于根据所述基频信号和所述反馈信号，生成并输出修调信号，以使得所述高频时钟振荡生成器根据所述修调信号调整所述高频振荡信号。
可选地，所述频率自动控制模块包括：控制器、计数器、比较器和寄存器组；
其中，所述控制器的基准输入端和反馈输入端分别作为所述频率自动控制模块的基准输入端和反馈输入端；
所述控制器的时钟输出端连接所述计数器的时钟输入端，所述控制器的使能输出端分别连接所述计数器的使能输入端和所述寄存器组的使能输入端，用于根据所述基频信号和所述反馈信号，分别输出时钟信号和内部使能信号；
所述计数器的输出端连接所述比较器的输入端，用于根据所述时钟信号和所述内部使能信号进行计数，并输出计数值，所述比较器的输出端连接所述寄存器组的输入端，用于根据所述计数值和预设计数阈值输出比较结果，所述寄存器组的输出端作为所述频率自动控制模块的输出端，用于根据所述比较结果输出所述修调信号。
可选地，所述控制器包括：使能控制单元和高频时钟控制单元；
其中，所述使能控制单元的第一输入端和所述高频时钟控制单元的第一输入端为使能输入端，用于接收外部使能信号；
所述使能控制单元的第二输入端作为所述控制器的基准输入端，所述使能控制单元的输出端作为所述控制器的使能输出端；
所述高频时钟控制单元的第二输入端作为所述控制器的反馈输入端，所述高频时钟控制单元的输出端作为所述控制器的时钟输出端，还连接所述使能控制单元的第三输入端。
可选地，所述使能控制单元包括：一级控制单元和二级控制单元；
所述一级控制单元的第一输入端和第二输入端作为所述使能控制单元的第一输入端和第二输入端，所述一级控制单元的输出端连接所述二级控制单元的第一输入端，所述二级控制单元的第二输入端作为所述使能控制单元的第三输入端，所述二级控制单元的输出端作为所述使能控制单元的输出端。
可选地，所述一级控制单元包括：第一寄存器；
所述第一寄存器的输入端作为所述一级控制单元的第一输入端，所述第一寄存器的时钟端作为所述一级控制单元的第二输入端，所述第一寄存器的输出端作为所述一级控制单元的输出端。
可选地，所述二级控制单元包括：第二寄存器和第一反相器；
所述第二寄存器的输入端作为所述二级控制单元的第一输入端，所述第一反相器的输入端作为所述二级控制单元的第二输入端，所述第一反相器的输出端连接所述第二寄存器的时钟端，所述第二寄存器的同相输出端作为所述二级控制单元的输出端。
可选地，所述高频时钟控制单元包括：第三寄存器、第一与门和第二反相器；
所述第三寄存器的输入端作为所述高频时钟控制单元的第一输入端，所述第二反相器的输入端作为所述高频时钟控制单元的第二输入端，所述第二反相器的输出端连接所述第三寄存器的时钟端，所述第三寄存器的输出端连接所述第一与门的第一输入端，所述第一与门的第二输入端用于接收所述反馈信号，所述第一与门的输出端作为所述高频时钟控制单元的输出端。
第二方面，本申请实施例还提供了一种频率自动控制方法，应用于如第一方面任一项所述的频率自动控制电路，所述方法包括：
采用低频时钟振荡生成器生成基准信号；
采用频率自动控制模块根据所述基准信号和反馈信号，生成修调信号，所述反馈信号为高频时钟振荡生成器输出的高频振荡信号；
采用所述高频时钟振荡生成器根据所述修调信号调整所述高频振荡信号。
可选地，所述采用频率自动控制模块根据所述基准信号和反馈信号，生成修调信号，包括：
采用所述频率自动控制模块中的控制器根据所述基准信号和所述高频振荡信号生成时钟信号和内部使能信号；
采用所述频率自动控制模块中的计数器根据所述时钟信号和内部使能信号进行计数，得到计数值；
在计数结束后，采用所述频率自动控制模块中的比较器根据所述计数值和预设计数阈值，生成比较结果；
采用所述频率自动控制模块中的寄存器组根据所述比较结果生成所述修调信号。
第三方面，本申请实施例还提供了一种微控制芯片，所述微控制芯片包括如第一方面任一项所述的频率自动控制电路，所述频率自动控制电路采用如第二方面任一项所述的频率自动控制方法进行频率调整。
本申请的有益效果是：
本申请提供的频率自动控制电路、方法及微控制芯片，频率自动控制模块根据低频时钟振荡生成器提供的基频信号和高频时钟振荡生成器提供的反馈信号生成修调信号，高频时钟振荡生成器根据修调信号生成满足频率要求的高频振荡信号。当环境温度发生变化时，频率自动控制模块可以及时根据基频信号和反馈信号对高频时钟振荡生成器发生温漂的高频振荡信号进行快速修调，从而实现低温漂、高精度的高频时钟振荡生成器，且成本低、电路结构简单。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的频率自动控制电路的示意图一；
图2为本申请实施例提供的频率自动控制方法的流程示意图一；
图3为本申请实施例提供的频率自动控制电路的示意图二；
图4为本申请实施例提供的低频振荡信号同步电路的示意图；
图5为本申请实施例提供的频率自动控制模块的示意图；
图6为本申请实施例提供的频率自动控制方法的流程示意图二；
图7为本申请实施例提供的控制器的示意图一；
图8为本申请实施例提供的控制器的示意图二；
图9为本申请实施例提供的控制器的电路原理图；
图10为本申请实施例提供的频率自动控制电路的工作流程图；
图11为本申请实施例提供的频率自动控制电路的工作时序图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。
因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
此外，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
需要说明的是，在不冲突的情况下，本申请的实施例中的特征可以相互结合。
请参考图1，为本申请实施例提供的频率自动控制电路的示意图一，如图1所示，该频率自动控制电路包括：低频时钟振荡生成器10、频率自动控制模块20和高频时钟振荡生成器30。
其中，低频时钟振荡生成器10连接频率自动控制模块20的基准输入端，用于输出基频信号，高频时钟振荡生成器30的输出端连接频率自动控制模块20的反馈输入端，用于输出高频振荡信号作为反馈信号；频率自动控制模块20的输出端连接高频时钟振荡生成器30的输入端，用于根据基频信号和反馈信号，生成并输出修调信号，以使得高频时钟振荡生成器30根据修调信号调整高频振荡信号。
基于上述实施例提供的频率自动控制电路，本申请实施例还提供一种频率自动控制方法，请参考图2，为本申请实施例提供的频率自动控制方法的流程示意图一，如图2所示，该方法可以包括：
S101：采用低频时钟振荡生成器生成基准信号。
S102：采用频率自动控制模块根据基准信号和反馈信号，生成修调信号，反馈信号为高频时钟振荡生成器输出的高频振荡信号。
S103：采用高频时钟振荡生成器根据修调信号调整高频振荡信号。
在本实施例中，低频时钟振荡生成器(Low Frequency Oscillator，LOSC)10用于生成低频振荡信号LOSC_OUT，低频时钟振荡生成器10与频率自动控制模块(AutoFrequency Controller，AFC)20连接，用于将低频振荡信号LOSC_OUT发送给频率自动控制模块20作为基准信号FREE，其中，该基准信号FREE在频率自动控制模块20中作为基准时钟信号。示例的，低频时钟振荡生成器10所生成的低频振荡信号LOSC_OUT的典型频率为32.768KHz、262.144KHz，低频时钟振荡生成器10具有低温漂的特点。
高频时钟振荡生成器30用于生成高频振荡信号HOSC_OUT，高频时钟振荡生成器30与频率自动控制模块20连接，用于将高频振荡信号HOSC_OUT发送给频率自动控制模块20作为反馈信号Feedback。示例的高频时钟振荡生成器30所生成的高频振荡信号HOSC_OUT的典型频率为8.388MHz、16.78MHz。
频率自动控制模块20的使能端会接收外部使能信号Enable，频率自动控制模块20在外部使能信号Enable的使能下，根据基准信号FREE、反馈信号Feedback和预设频率阈值生成比较结果，以根据比较结果生成修调信号HOSC_Trim。具体的，可以根据基准信号FREE和反馈信号Feedback的频率差值，与预设频率阈值进行比较，生成比较结果，若频率差值小于预设频率阈值，则修调信号HOSC_Trim指示增大高频振荡信号HOSC_OUT的频率，若频率差值大于预设频率阈值，则修调信号HOSC_Trim指示减小高频振荡信号HOSC_OUT的频率，若频率差值在预设频率阈值的范围内，则修调信号HOSC_Trim指示高频振荡信号HOSC_OUT的频率保持不变。
频率自动控制模块20的输出端连接高频时钟振荡生成器30的输入端，用于将修调信号HOSC_Trim发送给高频时钟振荡生成器30，使得高频时钟振荡生成器30根据修调信号HOSC_Trim对所输出的高频振荡信号HOSC_OUT的频率进行调节，在每次调节后将输出的高频振荡信号HOSC_PUT返回给频率自动控制模块20作为反馈信号Feedback进行下一次调节，直至高频时钟振荡生成器30生成满足频率要求的高频振荡信号HOSC_OUT。
上述实施例提供的频率自动控制电路及方法，频率自动控制模块根据低频时钟振荡生成器提供的基频信号和高频时钟振荡生成器提供的反馈信号生成修调信号，高频时钟振荡生成器根据修调信号生成满足频率要求的高频振荡信号。当环境温度发生变化时，频率自动控制模块可以及时根据基频信号和反馈信号对高频时钟振荡生成器发生温漂的高频振荡信号进行快速修调，从而实现低温漂、高精度的高频时钟振荡生成器，且成本低、电路结构简单。
在一种可能的实现方式中，请参考图3，为本申请实施例提供的频率自动控制电路的示意图二，如图3所示，该频率自动控制电路还包括或门40；或门40的第一输入端和第二输入端用于接收两个使能信号Enable1和Enable2，或门40的输出端连接频率自动控制模块20的使能端，以便根据使能信号Enable1和Enable2为频率自动控制模块20提供外部使能信号Enable。
其中，使能信号Enable1和Enable2并非固定信号，可以根据整个系统的需求自行增加或者删减，在此不做限定。
在一些实施例中，使能信号Enable1或者Enable2可以根据低频振荡信号LOSC_OUT驱动的电路生成。
在一种可能的实现方式中，若需要以高频振荡信号HOSC_OUT驱动的电路产生使能信号Enable1或者Enable2，则需要利用低频振荡信号LOSC_OUT进行同步处理。
请参考图4，为本申请实施例提供的低频振荡信号同步电路的示意图，如图4所示，低频振荡信号同步电路包括一个寄存器，该寄存器的输入端用于接收使能信号源信号Enable_x_Source，由高频振荡信号HOSC_OUT驱动电路产生，该寄存器的时钟端用于接收低频振荡信号LOSC_OUT，该寄存器以低频振荡信号LOSC_OUT作为驱动源，上升沿有效，在上升沿的触发下，根据高频振荡信号HOSC_OUT产生使能信号Enable_x。
在一种可能的实现方式中，请参考图5，为本申请实施例提供的频率自动控制模块的示意图，如图5所示，该频率自动控制模块20可以包括：控制器201、计数器202、比较器203和寄存器组204。
其中，控制器201的基准输入端和反馈输入端分别作为频率自动控制
模块20的基准输入端和反馈输入端；控制器201的时钟输出端连接计数器202的时钟输入端，控制器201的使能输出端分别连接计数器202的使能输入端和寄存器组204的使能输入端，用于根据基频信号和所述反馈信号，分别输出时钟信号和内部使能信号。
计数器202的输出端连接比较器303的输入端，用于根据时钟信号和内部使能信号进行计数，并输出计数值，比较器203的输出端连接寄存器组204的输入端，用于根据计数值和预设计数阈值输出比较结果，寄存器组204的输出端作为频率自动控制模块20的输出端，用于根据比较结果输出修调信号。
在上述频率自动控制模块的基础上，本申请实施例还提供一种频率自动控制方法。请参考图6，为本申请实施例提供的频率自动控制方法的流程示意图二，如图6所示，上述S102采用频率自动控制模块根据基准信号和反馈信号，生成修调信号的过程，可以包括：
S201：采用频率自动控制模块中的控制器根据基准信号和高频振荡信号生成时钟信号和内部使能信号。
S202：采用频率自动控制模块中的计数器根据时钟信号和内部使能信号进行计数，得到计数值。
S203：在计数结束后，采用频率自动控制模块中的比较器根据计数值和预设计数阈值，生成比较结果。
S204：采用频率自动控制模块中的寄存器组根据比较结果生成修调信号。
在本实施例中，控制器(Controller)201的使能输入端用于接收外部使能信号Enable，在外部使能信号Enable的控制下进行工作，其中，外部使能信号Enable高电平时驱动控制器201工作。
控制器201在工作过程中，根据低频时钟振荡生成器10提供的低频振荡信号LOSC_OUT作为基准信号FREE，生成内部使能信号Enable_c，根据高频振荡生成器30提供的高频振荡信号HOSC_OUT作为反馈信号Feedback，生成时钟信号Clock。
计数器(Counter)202在内部使能信号Enable_c的控制下，根据时钟信号Clock的驱动进行计数，在计数结束后输出计数值；其中，计数器202根据时钟信号Clock的每个上升沿触发一次计数，计数步进值为预设值，预设值例如可以为1。当低频振荡信号LOSC_OUT的一个时钟周期结束后，内部使能信号Enable控制计数器202停止计数。
比较器(Comparator)203根据计数器202提供的计数值，对计数值和预设计数阈值进行比较，生成比较结果，并输出比较结果对应的标识信号Flag。其中，预设计数阈值包括最小值MIN和最大值MAX，比较结果分为：计数值<最小值MIN，最小值MIN≦计数值≦最大值MAX，计数值>最大值MAX。
需要说明的是，预设计数阈值可以为预先设置的固定值，也可以根据实际情况灵活配置，本实施例对此不做限制。
寄存器组(Trim Generator)204中至少存储有上一次输出的历史修调信号，在内部使能信号Enable_c的控制下，根据比较器输出的比较结果对应的标识信号Flag和历史修调信号，确定所要生成的修调信号HOSC_Trim。
其中，当标识信号Flag所指示的比较结果为计数值<最小值MIN，修调信号HOSC_Trim为在历史修调信号上增大，以指示高频时钟振荡生成器30增大高频振荡信号HOSC_OUT的频率；当标识信号Flag所指示的比较结果为计数值>最大值MAX，修调信号HOSC_Trim为在历史修调信号上减小，以指示高频时钟振荡生成器30减小高频振荡信号HOSC_OUT的频率；当标识信号Flag所指示的比较结果为最小值MIN≦计数值≦最大值MAX，修调信号HOSC_Trim为历史修调信号保持不变，以指示高频时钟振荡生成器30输出的高频振荡信号HOSC_OUT的频率保持不变。
示例的，修调信号HOSC_Trim的步进值可以为1，当标识信号Flag所指示的比较结果为计数值<最小值MIN，修调信号HOSC_Trim的数值自加1；当标识信号Flag所指示的比较结果为计数值<最小值MIN修调信号HOSC_Trim的数值自减1。
需要说明的是，当内部使能信号Enable_c控制计数器202计数时，寄存器组204仍然持续输出当前的修调信号，当内部使能信号Enable_c控制计数器202停止计数后，寄存器组204根据比较结果输出新的修调信号HOSC_Trim。
在一种可能的实现方式中，如图5所示，频率自动控制模块20还具有复位端口，用于接收外部复位信号nPOR_AFC，频率自动控制模块20在低电平时复位。
外部复位信号nPOR_AFC同时也是高频时钟振荡生成器30的使能信号Enable_HOSC，高电平时使能高频时钟振荡生成器30，使高频时钟振荡生成器30产生高频振荡信号HOSC_OUT，其中，当高频时钟振荡生成器30关闭时，频率自动控制模块20处于复位状态即停用状态，频率自动控制电路所在的芯片进入低功耗模式，降低了整个芯片的功耗。
在一种可能的实现方式中，请参考图7，为本申请实施例提供的控制器的示意图一，如图7所示，该控制器201可以包括：使能控制单元211和高频时钟控制单元212。
其中，使能控制单元211的第一输入端和高频时钟控制单元212的第一输入端为使能输入端，用于接收外部使能信号；使能控制单元211的第二输入端作为控制器201的基准输入端，使能控制单元211的输出端作为控制器201的使能输出端；高频时钟控制单元212的第二输入端作为控制器201的反馈输入端，高频时钟控制单元212的输出端作为控制器201的时钟输出端，还连接使能控制单元211的第三输入端。
在本实施例中，使能控制单元211的第一输入端接收外部使能信号Enable，使能控制单元211的第二输入端接收低频振荡信号LOSC_OUT作为第一时钟信号，使能控制单元211的第三输出端接收高频时钟控制单元212输出的时钟信号Clock作为第二时钟信号，使能控制单元211根据外部使能信号Enable、低频振荡信号LOSC_OUT和时钟信号Clock，生成内部使能信号Enable_c。
高频时钟控制单元212的第一输入端接收外部使能信号Enable，高频时钟控制单元212的第二输入端接收高频振荡信号HOSC_OUT作为时钟信号，高频时钟控制单元212根据外部使能信号Enable和高频振荡信号HOSC_OUT，生成时钟信号Clock。
在一些实施例中，使能控制单元211的复位端和高频时钟控制单元212的复位端用于接收外部复位信号nPOR_AFC，用于在高频时钟振荡生成器30停止工作时进入复位状态。
在一种可能的实现方式中，请参考图8，为本申请实施例提供的控制器的示意图二，如图8所示，使能控制单元211可以包括一级控制单元211_1和二级控制单元211_2。
其中，一级控制单元211_1的第一输入端和第二输入端作为使能控制单元211的第一输入端和第二输入端，一级控制单元211_1的输出端连接二级控制单元211_2的第一输入端，二级控制单元211_2的第二输入端作为使能控制单元211_2的第三输入端，二级控制单元211_2的第一输出端作为使能控制单元211的输出端。
在本实施例中，一级控制单元211_1的第一输入端接收外部使能信号Enable，一级控制单元211_1的第二输入端接收低频振荡信号LOSC_OUT，一级控制单元211_1根据低频振荡信号LOSC_OUT和外部使能信号Enable输出使能控制信号。
二级控制单元211_2的第一输入端连接一级控制单元211_1的输出端，接收一级控制单元211_1输出的使能控制信号，二级控制单元211_2的第二输入端接收高频时钟控制单元212的输出端，接收时钟信号Clock，二级控制单元211_2根据使能控制信号和时钟信号Clock输出内部使能信号Enable_c。
在一些实施例中，一级控制单元211_1的第二输出端连接一级控制单元211_1的第一复位端，一级控制单元211_1的第二复位端和二级控制单元211_2的复位端均为使能控制单元211的复位端。
具体的，一级控制单元211_1的第二输出端连接一级控制单元211_1的第一复位端，用于接收内部复位信号～Enable_c，一级控制单元211_1的第二复位段接收外部复位信号nPOR_AFC，以使得一级控制单元211_1在内部复位信号Enable_c和外部复位信号nPOR_AFC的控制下进行复位。
在一种可能的实现方式中，请参考图9，为本申请实施例提供的控制器的电路原理图，如图9所示，一级控制单元211_1可以包括：第一寄存器R1。
第一寄存器R1的输入端作为一级控制单元211_1的第一输入端，第一寄存器R1的时钟端作为一级控制单元211_1的第二输入端，第一寄存器R1的输出端作为一级控制单元211_1的输出端。
在本实施例中，第一寄存器R1的输入端D接收外部使能信号Enable，第一寄存器R1的时钟端接收低频振荡信号LOSC_OUT，以低频振荡信号LOSC_OUT作为驱动源，上升沿有效，在低频振荡信号LOSC_OUT的上升沿的触发下，将第一寄存器R1的输入端D的外部使能信号Enable传输到第一寄存器R1的输出端Q。
需要说明的是，若外部使能信号Enable来源于低频时钟振荡生成器10确定下的分频器，例如定时器或者计数器，则外部使能信号Enable的相位在低频振荡信号LOSC_OUT之后，这代表这当外部使能信号Enable拉高之后，由于此时低频振荡信号LOSC_OUT的上升沿已经发生，第一寄存器R1的输出端Q的值只能维持不变，等待下一次低频振荡信号LOSC_OUT的上升沿再把第一寄存器R1的输入端D的外部使能信号Enable传输到第一寄存器R1的输出端Q。
在一种可能的实现方式中，如图9所示，二级控制单元211_2包括：第二寄存器R2和第一反相器INV1。
第二寄存器R2的输入端作为二级控制单元211_2的第一输入端，第一反相器INV1的输入端作为二级控制单元211_2的第二输入端，第一反相器INV1的输出端连接第二寄存器R2的时钟端，第二寄存器R2的同相输出端作为二级控制单元211_2的输出端。
在本实施例中，第二寄存器R2的输入端D连接第一寄存器R1的输出端Q，用于接收第一寄存器R1输出的使能控制信号，第一反相器INV1的输入端连接高频时钟控制单元212的输出端，用于接收高频时钟控制单元212输出的时钟信号Clock，第一反相器INV1的输出端连接第二寄存器R2的时钟端，按照时序要求，使第二寄存器R2的输出端Q的翻转时刻相对于时钟信号Clock为下降沿有效，第二寄存器R2根据使能控制信号和时钟信号Clock输出内部使能信号Enable_c。
内部使能信号Enable_c同时为计数器202的复位信号和寄存器组204的时钟信号，其中，内部使能信号Enable_c对计数器202的复位为：当内部使能信号Enable_c为高电平时，使能计数器202的输出恒为1，计数器202基于时钟信号Clock上升沿的触发输出1，当内部使能信号Enable_c为低电平时，计数器202正常计数；当内部使能信号Enable_c出现上升沿时，计数器202停止计数，寄存器组204根据比较器203的比较结果生成新的修调信号HOSC_Trim。
在一种可能的实现方式中，如图9所示，高频时钟控制单元212包括：第三寄存器R3、第一与门AND1和第二反相器INV2。
第三寄存器R3的输入端作为高频时钟控制单元212的第一输入端，第二反相器AND1的输入端作为高频时钟控制单元212的第二输入端，第二反相器AND1的输出端连接第三寄存器R3的时钟端，第三寄存器R3的输出端连接第一与门AND1的第一输入端，第一与门AND1的第二输入端用于接收反馈信号，第一与门AND1的输出端作为高频时钟控制单元212的输出端。
在本实施例中，第三寄存器R3的输入端接收外部使能信号Enable，第二反相器INV2的输入端和第一与门AND1的第二输入端接收高频振荡信号HOSC_OUT，第二反相器INV2的输出端连接第三寄存器R3的时钟端，按照时序要求，使第三寄存器R3的输出端Q的翻转时刻相对于高频振荡信号HOSC_OUT为下降沿有效；第三寄存器R3的输出端连接第一与门AND1的第一输入端，第一与门AND1使输出的时钟信号Clock受控于外部使能信号Enable。
在高频振荡信号HOSC_OUT的上升沿的触发下，当外部使能信号Enable为高电平时，第三寄存器R3将输入端D的外部使能信号Enable的高电平传输至输出端Q，第一与门AND1根据高电平信号和高频振荡信号HOSC_OUT生成时钟信号Clock，时钟信号Clock用于驱动第二寄存器R2和计数器202。
在一些实施例中，如图9所示，一级控制单元211_1还可以包括：第二与门AND2，第二与门AND2的第一输入端和第二输入端分别作为一级控制单元211_1的第一复位端和第二复位端，第二与门AND2的第一输入端连接第二寄存器R2的反相输出端Q’，接收反相的内部使能信号～Enable_c，第二与门AND2的第二输入端接收外部复位信号nPOR_AFC，第二与门AND2的输出端连接第一寄存器211_1的复位端。
本实施例中，第一寄存器R1和第二寄存器R2形成环路，反相的内部使能信号～Enable_c和外部复位信号nPOR_AFC并列优先级，任何一个信号拉低，均可以使第一寄存器R1复位。
第二寄存器R2和第三寄存器R3也具有复位端，用于接收外部复位信号nPOR_AFC，当高频时钟振荡生成器30停止工作时，外部复位信号nPOR_AFC控制第一寄存器R1、第二寄存器R2和第三寄存器R3均复位，从而使得控制器201处于复位状态。
在一些实施例中，上述寄存器均为D触发器。
以下对基于图9的控制器的频率自动控制电路的工作原理进行说明。
请参考图10，为本申请实施例提供的频率自动控制电路的工作流程图，请参考图11，为本申请实施例提供的频率自动控制电路的工作时序图，如图10和图11所示，以低频振荡信号LOSC_OUT驱动该频率自动控制电路为例，在低频振荡信号LOSC_OUT的上升沿触发下，外部使能信号Enable触发为高电平，由于第二反相器INV2的存在，在高频振荡信号HOSC_OUT的下降沿触发下，第三寄存器R3将输入端D的高电平传输至输出端Q，使得第三寄存器R3的输出端Q被拉为高电平，第一与门AND1根据该高电平和高频振荡信号HOSC_OUT正常产生时钟信号Clock。
内部使能信号Enabl_c的默认值为高电平，在高频振荡信号HOSC_OUT的下一个上升沿的触发下，时钟信号Clock的上升沿经过第一反相器INV1翻转为下降沿，在此情况下，第二寄存器R2的输出保持不变，即内部使能信号Enable_c维持为高电平，此时计数器202加载固定值1。
在高频振荡信号HOSC_PUT的下一个下降沿的触发下，时钟信号Clock的下升沿经过第一反相器INV1翻转为上升沿，由于第一寄存器R1的输出端Q为低电平，则第二寄存器R2根据上升沿的触发将输入端D的信号传输至输出端Q，内部使能信号Enable_c被拉为低电平，第一寄存器R1的复位被释放。
然后，在高频振荡信号HOSC_OUT的持续驱动下产生时钟信号Clock，控制计数器Counter计数，比较器Comparator对计数值和预设计数阈值进行比较，生成比较结果对应的标识信号Flag。
在低频振荡信号LOSC_OUT的下一次上升沿的触发下，一个工作周期结束，第一寄存器R1将输入端D的信号传输至输出端Q，第一寄存器R1的输出被拉为高电平。
在高频振荡信号HOSC_OUT的下一次下降沿的触发下，时钟信号Clock的下降沿经过第一反相器INV1翻转为上升沿，第二寄存器R2根据上升沿的触发将输入端D的信号传输至输出端Q，内部使能信号Enable_c被拉为高电平，第一寄存器R1基于～Enable_c复位。之后，外部使能信号Enable切换为低电平，第一寄存器R1的输出端短暂维持高电平后再次被拉为低电平，在第二反相器IVN2的翻转下，下降沿翻转为上升沿，第三寄存器R3的输出端Q被拉为低电平，时钟信号Clock停止产生。
判断标识信号Flag的含义，当标识信号Flag指示计数值<最小值MIN时，寄存器组对修调信号HOSC_Trim自加预设步进值，当标识信号Flag指示最小值MIN≦计数值≦最大值MAX时，寄存器组确定修调信号HOSC_Trim保持不变，当标识信号Flag指示计数值>最大值MAX时，寄存器组对修调信号HOSC_Trim自减预设步进值，修调信号HOSC_Trim驱动高频时钟振荡生成器产生新的高频振荡信号HOSC_Trim。其中，预设步进值例如可以为1或者2，也可以为其他值，在此不做限制。
在一种可能的实现方式中，图10及图11展示了一种外部使能信号Enable根据低频振荡信号LOSC_OUT的持续周期间歇式拉高的工况模式，其维持高电平的持续时长为一个低频振荡信号LOSC_OUT周期。
当然，外部使能信号Enable也可以处于持续拉高的持续调节模式，工作循环与上述流程图基本一致，可以根据芯片需求采用不同的模式进行工作。例如在芯片初始上电、从休眠状态被唤醒时，可以采用持续调节模式，在持续调节模式持续一段时间，或者将高频时钟振荡生成器输出的高频振荡信号的频率调节至预设值后，切换至间歇模式。
其中，工况模式既可以通过软件控制，也可以通过硬件电路逻辑控制。
在一种可能的实现方式中，本申请的实施例还提供一种微控制芯片，该微控制芯片包括上述实施例的频率自动控制电路，频率自动控制电路采用如上述实施例的频率自动控制方法进行频率调整。
其中，微控制芯片(Micro Control Unit，MCU)中具有高精度的模数转换器(Analog-to-Digital Converter，ADC)，高频时钟振荡生成器作为ADC采集系统的驱动时钟，该芯片对应用环境的温度要求较为宽泛，例如-20°～70°。若应用于电池电量计芯片，则还需要考虑电池电量计芯片的发热对芯片内外环境温度的影响。
上仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种频率自动控制电路，其特征在于，所述频率自动控制电路包括：低频时钟振荡生成器、频率自动控制模块和高频时钟振荡生成器；
其中，所述低频时钟振荡生成器连接所述频率自动控制模块的基准输入端，用于输出基频信号，所述高频时钟振荡生成器的输出端连接所述频率自动控制模块的反馈输入端，用于输出高频振荡信号作为反馈信号；
所述频率自动控制模块的输出端连接所述高频时钟振荡生成器的输入端，用于根据所述基频信号和所述反馈信号，生成并输出修调信号，以使得所述高频时钟振荡生成器根据所述修调信号调整所述高频振荡信号。
2.根据权利要求1所述的频率自动控制电路，其特征在于，所述频率自动控制模块包括：控制器、计数器、比较器和寄存器组；
其中，所述控制器的基准输入端和反馈输入端分别作为所述频率自动控制模块的基准输入端和反馈输入端；
所述控制器的时钟输出端连接所述计数器的时钟输入端，所述控制器的使能输出端分别连接所述计数器的使能输入端和所述寄存器组的使能输入端，用于根据所述基频信号和所述反馈信号，分别输出时钟信号和内部使能信号；
所述计数器的输出端连接所述比较器的输入端，用于根据所述时钟信号和所述内部使能信号进行计数，并输出计数值，所述比较器的输出端连接所述寄存器组的输入端，用于根据所述计数值和预设计数阈值输出比较结果，所述寄存器组的输出端作为所述频率自动控制模块的输出端，用于根据所述比较结果输出所述修调信号。
3.根据权利要求2所述的频率自动控制电路，其特征在于，所述控制器包括：使能控制单元和高频时钟控制单元；
其中，所述使能控制单元的第一输入端和所述高频时钟控制单元的第一输入端为使能输入端，用于接收外部使能信号；
所述使能控制单元的第二输入端作为所述控制器的基准输入端，所述使能控制单元的输出端作为所述控制器的使能输出端；
所述高频时钟控制单元的第二输入端作为所述控制器的反馈输入端，所述高频时钟控制单元的输出端作为所述控制器的时钟输出端，还连接所述使能控制单元的第三输入端。
4.根据权利要求3所述的频率自动控制电路，其特征在于，所述使能控制单元包括：一级控制单元和二级控制单元；
所述一级控制单元的第一输入端和第二输入端作为所述使能控制单元的第一输入端和第二输入端，所述一级控制单元的输出端连接所述二级控制单元的第一输入端，所述二级控制单元的第二输入端作为所述使能控制单元的第三输入端，所述二级控制单元的输出端作为所述使能控制单元的输出端。
5.根据权利要求4所述的频率自动控制电路，其特征在于，所述一级控制单元包括：第一寄存器；
所述第一寄存器的输入端作为所述一级控制单元的第一输入端，所述第一寄存器的时钟端作为所述一级控制单元的第二输入端，所述第一寄存器的输出端作为所述一级控制单元的输出端。
6.根据权利要求4所述的频率自动控制电路，其特征在于，所述二级控制单元包括：第二寄存器和第一反相器；
所述第二寄存器的输入端作为所述二级控制单元的第一输入端，所述第一反相器的输入端作为所述二级控制单元的第二输入端，所述第一反相器的输出端连接所述第二寄存器的时钟端，所述第二寄存器的同相输出端作为所述二级控制单元的输出端。
7.根据权利要求3所述的频率自动控制电路，其特征在于，所述高频时钟控制单元包括：第三寄存器、第一与门和第二反相器；
所述第三寄存器的输入端作为所述高频时钟控制单元的第一输入端，所述第二反相器的输入端作为所述高频时钟控制单元的第二输入端，所述第二反相器的输出端连接所述第三寄存器的时钟端，所述第三寄存器的输出端连接所述第一与门的第一输入端，所述第一与门的第二输入端用于接收所述反馈信号，所述第一与门的输出端作为所述高频时钟控制单元的输出端。
8.一种频率自动控制方法，其特征在于，应用于如权利要求1-7任一项所述的频率自动控制电路，所述方法包括：
采用低频时钟振荡生成器生成基准信号；
采用频率自动控制模块根据所述基准信号和反馈信号，生成修调信号，所述反馈信号为高频时钟振荡生成器输出的高频振荡信号；
采用所述高频时钟振荡生成器根据所述修调信号调整所述高频振荡信号。
9.根据权利要求8所述的方法，其特征在于，所述采用频率自动控制模块根据所述基准信号和反馈信号，生成修调信号，包括：
采用所述频率自动控制模块中的控制器根据所述基准信号和所述高频振荡信号生成时钟信号和内部使能信号；
采用所述频率自动控制模块中的计数器根据所述时钟信号和内部使能信号进行计数，得到计数值；
在计数结束后，采用所述频率自动控制模块中的比较器根据所述计数值和预设计数阈值，生成比较结果；
采用所述频率自动控制模块中的寄存器组根据所述比较结果生成所述修调信号。
10.一种微控制芯片，其特征在于，所述微控制芯片包括如权利要求1-7任一项所述的频率自动控制电路，所述频率自动控制电路采用如权利要求8-9任一项所述的频率自动控制方法进行频率调整。
CN202410204805.1A 2024-02-23 2024-02-23 频率自动控制电路、方法及微控制芯片 Pending CN118100920A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410204805.1A CN118100920A (zh) 2024-02-23 2024-02-23 频率自动控制电路、方法及微控制芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410204805.1A CN118100920A (zh) 2024-02-23 2024-02-23 频率自动控制电路、方法及微控制芯片

Publications (1)

Publication Number Publication Date
CN118100920A true CN118100920A (zh) 2024-05-28

Family

ID=91154578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410204805.1A Pending CN118100920A (zh) 2024-02-23 2024-02-23 频率自动控制电路、方法及微控制芯片

Country Status (1)

Country Link
CN (1) CN118100920A (zh)

Similar Documents

Publication Publication Date Title
US5180992A (en) Pll frequency synthesizer having a power saving circuit
KR101089073B1 (ko) 전력 제어에 대해 최적화된 기상 시간을 갖는 듀얼 모드 블루투스/무선 디바이스
US7616066B2 (en) Oscillation device and controlling method therefor
US20130009719A1 (en) Pulse width modulation controller and pulse waveform control method
CN106464259B (zh) 减少晶体振荡器启动时间
US20100052771A1 (en) Circuit for driving multiple charge pumps
JPH07303277A (ja) パルス生成装置ならびに方法
CN102969874A (zh) 功率转换器的具有深度间歇省电模式的控制电路
CN114629440B (zh) 可编程振荡器电路及电源管理芯片
US20210099162A1 (en) Circuit and method for cyclic activation of an electronic function
CN113939985A (zh) 用于绕过功率转换器中的感测信号的方法及设备
JP2015223075A (ja) 無停電電源装置及びその同期制御方法
US10998856B1 (en) Circuit and method to start a crystal oscillator
KR101567928B1 (ko) 발진기 기반 주파수 동기 루프
JP2004242403A (ja) 三角波信号の位相同期方法、及びそのシステム
CN118100920A (zh) 频率自动控制电路、方法及微控制芯片
JP2014027793A (ja) 電力供給装置、電力供給システム及び電力供給方法
KR20190081415A (ko) 주입 동기 주파수 체배기 및 그의 주파수 체배 방법
EP3032745A1 (en) Switching power supply circuit
KR20100064289A (ko) 저전력 완화 발진기 및 이를 이용한 ｒｆｉｄ 태그
US6353351B1 (en) Clock generator circuit
CN117277999B (zh) 具有时钟同步看门狗功能的高精度振荡器电路
CN116633351B (zh) 一种具有快速启动特性的锁相环
JPH05303444A (ja) クロック信号供給装置
JPH05129945A (ja) Ｐｌｌ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination