CN113939985A - 用于绕过功率转换器中的感测信号的方法及设备 - Google Patents

用于绕过功率转换器中的感测信号的方法及设备 Download PDF

Info

Publication number
CN113939985A
CN113939985A CN202080040240.8A CN202080040240A CN113939985A CN 113939985 A CN113939985 A CN 113939985A CN 202080040240 A CN202080040240 A CN 202080040240A CN 113939985 A CN113939985 A CN 113939985A
Authority
CN
China
Prior art keywords
logic
signal
pulse
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080040240.8A
Other languages
English (en)
Inventor
J·M·帕赫卡拉
J·O·豪吕
J·M·A·塞尔克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN113939985A publication Critical patent/CN113939985A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/26—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being duration, interval, position, frequency, or sequence
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60L—PROPULSION OF ELECTRICALLY-PROPELLED VEHICLES; SUPPLYING ELECTRIC POWER FOR AUXILIARY EQUIPMENT OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRODYNAMIC BRAKE SYSTEMS FOR VEHICLES IN GENERAL; MAGNETIC SUSPENSION OR LEVITATION FOR VEHICLES; MONITORING OPERATING VARIABLES OF ELECTRICALLY-PROPELLED VEHICLES; ELECTRIC SAFETY DEVICES FOR ELECTRICALLY-PROPELLED VEHICLES
    • B60L1/00—Supplying electric power to auxiliary equipment of vehicles
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H03K21/38—Starting, stopping or resetting the counter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0012—Control circuits using digital or numerical techniques
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/008—Plural converter units for generating at two or more independent and non-parallel outputs, e.g. systems with plural point of load switching regulators
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H02M1/15—Arrangements for reducing ripples from dc input or output using active elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00019—Variable delay
    • H03K2005/00058—Variable delay controlled by a digital setting

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transportation (AREA)
  • Mechanical Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

公开用于绕过功率变换器中的感测信号的方法、设备、系统及制造品。所公开的方法、设备、系统及制造品提供一种用于绕过功率转换器中的感测信号的设备，所述设备包括：第一单发电路，其用于在功率转换器的运行时间期间基于自适应延迟产生时钟信号，所述自适应延迟基于计数器(526)的计数值；脉冲比较器(514)，其耦合到调适脉冲产生器，所述脉冲比较器(514)用于在所述功率转换器的运行时间期间：将所述调适脉冲的第一持续时间与参考脉冲的第二持续时间进行比较；且调整所述计数器(526)的所述计数值；以及就绪检测器(542)，其耦合到所述脉冲比较器(514)，所述就绪检测器(542)用于在所述功率转换器的运行时间期间响应于触发事件将所述计数值传送到第二单发电路。

Description

用于绕过功率转换器中的感测信号的方法及设备
技术领域
本公开大体上涉及功率转换器，并且更具体来说涉及用于绕过功率转换器中的感测信号的方法及设备。
背景技术
近年来，汽车制造商开发了包含各种传感器的先进汽车。例如，汽车包含无线电检测及测距(RADAR)、光检测及测距(LIDAR)、声音导航及测距(SONAR)、相机及/或包含适合于其中使用汽车的应用的传感器的其它系统。
这些系统通常需要高频及/或高占空比(例如，循环)功率模块。在此高频及/或高占空比应用中，功率模块使用功率金属氧化物半导体场效应晶体管(MOSFET)提供所需的功率。功率MOSFET可用作功率传递装置，用于在将功率传递到负载的操作期间支持高达数百安培的安培额定值。在一些实例中，负载汲取几十安培范围内的电流。或者，系统可使用低频及/或低占空比功率模块来提供要使用汽车的应用所需的功率。
附图说明
图1是用于实例功率转换器的实例控制系统的示意图。
图2是说明当实例单发脉冲太短而不能绕过感测电流信号时图1的控制系统中的各种实例信号的时序图。
图3是说明当实例单发脉冲太长而不能绕过感测电流信号时图1的控制系统中的各种实例信号的时序图。
图4是说明当实例单发脉冲经恰当地调适以绕过感测电流信号时图1的控制系统中的各种实例信号的时序图。
图5A及5B是展示图1的核心控制电路的实例实施方案的进一步细节的示意图。
图6是展示图1及5的单发电路中的一者的实例实施方案的进一步细节的示意图。
图7是展示图6的自适应延迟电路的实例实施方案的进一步细节的示意图。
图8是说明与图6的单发电路的一者的第一操作模式相关联以产生单发脉冲的各种实例信号的时序图。
图9是说明与图6的单发电路的一者的第二操作模式相关联以作为振荡器操作的各种实例信号的时序图。
图10是说明与图1及5的核心控制电路相关联的各种实例信号的时序图。
图11是说明与图1及5的核心控制电路相关联的实例状态的状态图。
图12A及12B是表示可由机器可读指令执行的过程的流程图，所述机器可读指令可被执行以实施图1及5的核心控制电路。
图不按比例绘制。除非另有指示，否则连接引用(例如，附接、耦合、连接及连结)应被广义地解释，并且可包含元件集合之间的中间部件及元件之间的相对运动。因此，连接引用不一定推断出两个元件是直接连接的，并且彼此具有固定的关系。一般来说，贯穿图式及随附的书面描述将使用相同的参考数字来指代相同或相似部分。
本文中在识别可单独提及的多个元件或组件时使用描述符“第一”、“第二”、“第三”等。除非另外指定或基于其使用的上下文理解，否则此类描述符不意图施加时间上的优先级或排序的任何含义，而是仅为了便于理解所公开的实例作为用于单独提及多个元件或组件的标记。在一些实例中，描述符“第一”可用于指具体实施方式中的元件，同时可在权利要求中用例如“第二”或“第三”的不同描述符提及相同元件。在此类例子中，应理解，仅为了便于提及多个元件或组件而使用此类描述符。
具体实施方式
本文公开的实例提供一种用于绕过功率转换器中的感测信号的设备，所述设备包括：第一单发电路，用于在功率转换器的运行时间期间基于自适应延迟产生时钟信号，所述自适应延迟基于计数器的计数值；脉冲比较器，其耦合到调适脉冲产生器，所述脉冲比较器用于在所述功率转换器的运行时间期间：将所述调适脉冲的第一持续时间与参考脉冲的第二持续时间进行比较；及调整所述计数器的所述计数值；及就绪检测器，其耦合到所述脉冲比较器，所述就绪检测器用于在所述功率转换器的运行时间期间响应于触发事件将所述计数值传送到第二单发电路。如本文所使用，术语“经调适”定义为经调整以补偿电路的操作条件以维持预定值。
近年来，汽车制造商开发了包含各种传感器的先进汽车。例如，汽车包含无线电检测及测距(RADAR)、光检测及测距(LIDAR)、声音导航及测距(SONAR)、相机及/或包含适合于其中使用汽车的应用的传感器的其它系统。
这些系统通常需要高频及/或高占空比功率模块。在此高频及/或高占空比应用中，功率模块使用功率MOSFET提供所需的功率。功率MOSFET可用作功率传递装置，用于在将功率传递到负载的操作期间支持高达数百安培的安培额定值。在一些实例中，负载汲取几十安培范围内的电流。
在使用高频及/或高占空比信号来控制功率MOSFET的应用中，重要的是监视通过功率MOSFET的电流。功率MOSFET的高频切换可在代表电流的感测信号上引起噪声。噪声导致感测信号具有取决于使用中的功率MOSFET的操作条件而变化的稳定时间。代表电流的感测信号在稳定时间期间是不可靠的。因此，在稳定时间期间作出的继续或停止获取电流的决定同样是不可靠的。
为了可靠地控制通过功率MOSFET的电流，有利的是在稳定时间期间消隐电流的感测信号。但是，由于功率MOSFET是用高频信号控制的，因此切换周期非常短(例如，在几十纳秒的范围内)，并且对于高侧及低侧功率MOSFET来说变化微小(例如，可因高频或因占空比而变化)。在不调适消隐周期的长度的情况下，可靠地控制功率MOSFET是极其麻烦的。当控制功率MOSFET时，不当地调适消隐周期会引起问题。
例如，如果消隐周期太长，那么高侧功率MOSFET或低侧功率MOSFET任一者的导通时间将长于预期，从而影响功率转换器的占空比或切换频率及输出特性。例如，如果低侧功率MOSFET的高侧功率MOSFET任一者的导通时间长于预期，那么电流可能潜在地上升到高侧功率MOSFET或低侧功率MOSFET任一者的性能规范之外的电平，及/或导致功率转换器的输出电压在负载所需的值附近变化。
此外，如果消隐周期太短，那么电流的感测信号可导致实例功率转换器中的过电流保护机制断开功率MOSFET，并停止高侧功率MOSFET或低侧功率MOSFET任一者导通。例如，由于高侧功率MOSFET或低侧功率MOSFET任一者的高频切换所产生的噪声，在稳定时间期间的感测信号是不准确的。因此，消隐周期过短可导致过电流保护机制使高侧功率MOSFET或低侧功率MOSFET不恰当地发生故障，导致功率转换器的无效操作。因此，对应于感测信号稳定时间的精细调谐消隐周期对于控制功率MOSFET是有利的。
图1是用于实例功率转换器的实例控制系统100的示意图。实例控制系统100包含实例核心控制电路102及实例振荡器104。实例核心控制电路102包含实例单发微调器106及实例第一单发电路108a。实例控制系统100另外包含实例第二单发电路108b、实例第三单发电路108c、实例第四单发电路108d及实例第五单发电路108e。
在图1说明的实例中，实例振荡器104耦合到实例单发微调器106。实例单发微调器106耦合到实例振荡器104、实例第一单发电路108a、实例第二单发电路108b、实例第三单发电路108c、实例第四单发电路108d及实例第五单发电路108e。在实例中，实例第一单发电路108a耦合到实例单发微调器106。
在所说明的实例中，实例控制系统100进一步包含实例功率转换器110a、110b、实例电流传感器112a、112b、实例比较器114a、114b、实例逻辑门116a、116b及实例比较器118a、118b。实例控制系统100还包含实例功率转换器控制电路120a、120b、实例逻辑门121a、121b、实例逻辑电路122a、122b及实例栅极驱动器电路124a、124b。
在图1说明的实例中，实例电流传感器112a、112b耦合到相应的实例功率转换器110a、110b及相应的实例比较器114a、114b。实例比较器114a、114b耦合到相应的实例电流传感器112a、112b及相应的实例逻辑门116a、116b。在实例中，实例逻辑门116a耦合到实例逻辑门121a、实例比较器114a及实例功率转换器控制电路120a。实例逻辑门116b耦合到实例逻辑门121b、实例比较器114b及实例功率转换器控制电路120b。实例比较器118a、118b耦合到相应的实例功率转换器控制电路120a、120b、相应的实例功率转换器110a、110b及相应的参考电压源VREF_1、VREF_2，其分别对应于实例功率转换器110a、110b的期望输出电压。
在图1中说明的实例中，实例功率转换器110a还包含实例高侧开关126a、实例低侧开关128a、实例电感器130a、实例电容器132a及实例负载134a。在实例中，实例功率转换器110b包含实例高侧开关126b、实例低侧开关128b、实例电感器130b、实例电容器132b及实例负载134b。
在实例中，实例功率转换器控制电路120a耦合到实例逻辑门116a、实例比较器118a、实例第二单发电路108b及实例第三单发电路108c。实例功率转换器控制电路120b耦合到实例逻辑门116b、实例比较器118b、实例第四单发电路108d及实例第五单发电路108e。实例第二单发电路108b耦合到实例单发微调器106、实例功率转换器控制电路120a、实例逻辑电路122a的实例置位输入及逻辑门121a。实例第三单发电路108c耦合到实例单发微调器106、实例功率转换器控制电路120a、实例逻辑电路122a的实例复位输入及逻辑门121a。实例第四单发电路108d耦合到实例单发微调器106、实例功率转换器控制电路120b、实例逻辑电路122b的实例置位输入及逻辑门121b。实例第五单发电路108e耦合到实例单发微调器106、实例功率转换器控制电路120b、实例逻辑电路122b的实例复位输入及逻辑门121b。
在所说明的实例中，实例逻辑电路122a耦合到实例第二单发电路108b、实例第三单发电路108c、实例逻辑门121a及实例栅极驱动器电路124a。实例逻辑电路122b耦合到实例第四单发电路108d、实例第五单发电路108e、实例逻辑电路121b及实例栅极驱动器电路124b。实例栅极驱动器电路124a、124b耦合到相应的实例逻辑电路122a、122b及相应的实例功率转换器110a、110b。
在图1说明的实例中，实例功率转换器110a、110b包含实例输入电压节点VIN_1、VIN_2，它们参考实例接地节点GND。实例高侧开关126a、126b包含耦合到相应输入电压节点VIN_1、VIN_2的相应漏极。在图1的实例中，实例高侧开关126a、126b包含耦合到相应开关节点SW1、SW2的相应源极。相应开关节点SW1、SW2耦合到实例低侧开关128a、128b的相应漏极。相应低侧开关128a、128b的源极耦合到接地节点GND。相应开关节点SW1、SW2耦合到相应电感器130a、130b，相应电感器130a、130b耦合到相应电容器132a、132b的相应正端子。相应电容器132a、132b的负端子耦合到接地节点GND。流过相应开关节点SW1、SW2的相应电流为电流ISW_1、ISW_2。
在图1说明的实例中，实例电流传感器112a、112b中的每一者是感测相应功率转换器110a、110b中的相应电流ISW_1、ISW_2的装置。在所说明的实例中，实例电流传感器112a、112b中的每一者是分流电阻器及电压源的组合。实例分流电阻器测量流过相应功率转换器110a、110b的相应电流ISW_1、ISW_2并输出对应于相应电流ISW_1、ISW_2的相应电压。另外，实例电流传感器112a、112b中的每一者包含实例电压源，以输出对应于电流ISW_1、ISW_2的相应电流限制的相应参考电压。
在图1说明的实例中，实例比较器114a、114b中的每一者是比较对应于电流ISW_1、ISW_2的相应电压与对应于电流ISW_1、ISW_2的实例电流限制的相应参考电压并输出相应的过流保护(OCP)信号OCP1、OCP2的装置。当对应于电流ISW_1、ISW_2的相应电压大于对应于电流ISW_1、ISW_2的实例电流限制的相应参考电压时，实例比较器114a、114b中的每一者输出逻辑高值(例如，二进制‘1’)。否则，实例比较器114a、114b中的每一者输出逻辑低值(例如，二进制‘0’)。在实例中，实例比较器114a、114b中的每一者是模拟比较器。在其它实例中，实例比较器114a、114b中的每一者可为数字比较器、一或多个逻辑门或其适合于应用的任何组合。
在图1说明的实例中，实例逻辑门116a、116b中的每一者是比较相应的OCP信号OCP1、OCP2与相应逻辑门121a、121b的相应输出的装置。在实例中，相应逻辑门116a、116b中的每一者是一个端子反相的与(AND)逻辑门。实例逻辑门116a基于OCP1信号及逻辑门121a的输出而输出OCP_blanked_1信号。实例逻辑门116b基于OCP2信号及逻辑门121b的输出而输出OCP_blanked_2信号。在实例中，当OCP1信号为高且逻辑门121a的输出为低，那么实例逻辑门116a输出逻辑高值作为OCP_blanked_1信号。在实例中，当OCP2信号为高且逻辑门121b的输出为低，那么实例逻辑门116b输出逻辑高值作为OCP_blanked_2信号。否则，实例逻辑门116a、116b中的每一者分别输出逻辑低值作为OCP_blanked_1信号及OCP_blanked_2。在其它实例中，实例逻辑门116a、116b中的每一者可为模拟比较器、数字比较器、一或多个逻辑门或其适合于应用的任何组合。
在图1说明的实例中，实例比较器118a、118b中的每一者是将跨负载134a、134b的相应电压与对应于跨负载134a、134b的相应期望电压的相应参考电压VREF_1、VREF_2进行比较的装置。在实例中，比较器118a、118b中的每一者是模拟比较器。在实例中，比较器118a基于跨负载134a的电压及对应于跨负载134a的期望电压的参考电压VREF_1而输出loop_comp_1信号。在实例中，当对应于跨负载134a的期望输出电压的参考电压VREF_1高于跨负载134a的电压时，实例比较器118a输出逻辑高值作为loop_comp_1信号。否则，实例比较器118a输出逻辑低值作为loop_comp_1信号。在实例中，比较器118b基于跨负载134b的电压及对应于跨负载134b的期望电压的参考电压VREF_2而输出loop_comp_2信号。在实例中，当对应于跨负载134b的期望输出电压的参考电压VREF_2高于跨负载134b的电压时，实例比较器118b输出逻辑高值作为loop_comp_2信号。否则，实例比较器118b输出逻辑低值作为loop_comp_2信号。在其它实例中，实例比较器118a、118b中的每一者可为数字比较器、一或多个逻辑门或其适合于应用的任何组合。
在图1说明的实例中，实例功率转换器控制电路120a、120b中的每一者是控制相应功率转换器110a、110b的装置。在所说明的实例中，实例功率转换器控制电路120a、120b中的每一者是一或多个组合逻辑电路及/或一或多个时序逻辑电路的组合，其确定何时启用及/或禁用相应高侧开关126a、126b的栅极以及相应低侧开关128a、128b的栅极。在实例中，实例功率转换器控制电路120a基于ocp_blanked_1信号及loop_comp_1信号而输出trigger_hs_1信号及trigger_ls_1。在实例中，实例功率转换器控制电路120b基于ocp_blanked_2信号及loop_comp_2信号而输出trigger_hs_2信号及trigger_ls_2。在其它实例中，实例功率转换器控制电路120a、120b中的每一者可为一或多个控制器、一或多个专用集成电路(ASIC)、执行机器可读指令的一或多个处理器、或其适合于应用的任何组合。
在图1说明的实例中，实例第二单发电路108b是一或多个组合逻辑电路及/或一或多个时序逻辑电路的组合，其基于trigge_hs_1信号及来自实例单发微调器106的一或多个信号而产生single_shot_hs_1信号。在其它实例中，实例第二单发电路108b可由来自任何期望系列或制造商的一或多个集成电路、逻辑电路、微处理器、GPU、DSP或控制器实施。第二单发电路108b可为基于半导体(例如，基于硅)的装置。在进一步实例中，实例第二单发电路108b可为一或多个控制器、一或多个ASIC、执行机器可读指令的一或多个处理器、或其适合于应用的任何组合。
在图1说明的实例中，实例第三单发电路108c是一或多个组合逻辑电路及/或一或多个时序逻辑电路的组合，其基于trigge_ls_1信号及来自实例单发微调器106的一或多个信号而产生single_shot_ls_1信号。在其它实例中，实例第三单发电路108c可由来自任何期望系列或制造商的一或多个集成电路、逻辑电路、微处理器、GPU、DSP或控制器实施。第三单发电路108c可为基于半导体(例如，基于硅)的装置。在进一步实例中，实例第三单发电路108c可为一或多个控制器、一或多个ASIC、执行机器可读指令的一或多个处理器、或其适合于应用的任何组合。
在图1说明的实例中，实例第四单发电路108d是一或多个组合逻辑电路及/或一或多个时序逻辑电路的组合，其基于trigge_hs_2信号及来自实例单发微调器106的一或多个信号而产生single_shot_hs_2信号。在其它实例中，实例第四单发电路108d可由来自任何期望系列或制造商的一或多个集成电路、逻辑电路、微处理器、GPU、DSP或控制器实施。第四单发电路108d可为基于半导体(例如，基于硅)的装置。在进一步实例中，实例第四单发电路108d可为一或多个控制器、一或多个ASIC、执行机器可读指令的一或多个处理器、或其适合于应用的任何组合。
在图1说明的实例中，实例第五单发电路108e是一或多个组合逻辑电路及/或一或多个时序逻辑电路的组合，其基于trigge_ls_2信号及来自实例单发微调器106的一或多个信号而产生single_shot_ls_2信号。在其它实例中，实例第五单发电路108e可由来自任何期望系列或制造商的一或多个集成电路、逻辑电路、微处理器、GPU、DSP或控制器实施。第五单发电路108e可为基于半导体(例如，基于硅)的装置。在进一步实例中，实例第五单发电路108e可为一或多个控制器、一或多个ASIC、执行机器可读指令的一或多个处理器、或其适合于应用的任何组合。
在图1说明的实例中，逻辑电路121a、121b中的每一者是或(OR)门。在实例中，逻辑门121a接收single_shot_hs_1信号及single_shot_ls_1信号，并对所述信号执行逻辑OR。以此方式，当single_shot_ls_1信号及single_shot_ls_2信号任一者是逻辑高值时，逻辑门121a输出逻辑高值。
在图1说明的实例中，实例逻辑电路122a、122b中的每一者是SR锁存器。在实例中，实例逻辑电路122a基于single_shot_hs_1信号及single_shot_ls_1信号输出hs_active_1信号。在实例中，实例逻辑电路122a当single_shot_hs_1信号处于逻辑高值时，输出逻辑高值作为hs_active_1信号，且当single_shot_ls_1信号处于逻辑高值时，输出逻辑低值作为hs_active_1信号。当single_shot_hs_1信号及single_shot_ls_1信号为逻辑低值时，实例逻辑电路122a输出逻辑电路122a所处的先前状态。在实例中，实例逻辑电路122b基于single_shot_hs_2信号及single_shot_ls_2信号输出hs_active_2信号。在实例中，实例逻辑电路122b当single_shot_hs_2信号处于逻辑高值时，输出逻辑高值作为hs_active_2信号，且当single_shot_ls_2信号处于逻辑高值时，输出逻辑低值作为hs_active_2信号。当single_shot_hs_2信号及single_shot_ls_2信号是逻辑低值时，实例逻辑电路122b输出逻辑电路122b所处的先前状态。在其它实例中，实例逻辑电路122a、122b中的每一者可为一或多个控制器、一或多个ASIC、执行机器可读指令的一或多个处理器、或其适合于应用的任何组合。
在图1说明的实例中，实例栅极驱动器电路124a、124b中的每一者是驱动高侧开关126a、126b的相应栅极及低侧开关128a、128b的相应栅极的装置。另外，实例栅极驱动器电路124a、124b同步驱动高侧开关126a、126b的相应栅极及低侧开关128a、128b的相应栅极。以此方式，实例栅极驱动器电路124a、124b启用高侧开关126a、126b的相应栅极，同时禁用低侧开关128a、128b的相应栅极。同样，以此方式，实例栅极驱动器电路124a、124b启用低侧开关128a、128b的相应栅极，同时禁用高侧开关126a、126b的相应栅极。此外，实例栅极驱动器电路124a、124b确保不同时启用相应的高侧开关126a、126b及相应的低侧开关128a、128b。在所说明的实例中，实例栅极驱动器电路124a、124b中的每一者是一或多个组合逻辑电路。在其它实例中，实例栅极驱动器电路124a、124b中的每一者是一或多个控制器、一或多个ASIC、执行机器可读指令的一或多个处理器、或其适合于应用的任何组合。
在图1说明的实例中，实例高侧开关126a、126b中的每一者是实例第一负沟道(N沟道)MOSFET，且实例低侧开关128a、128b中的每一者是实例第二N沟道MOSFET。在实例中，相应高侧开关126a、126b及相应低侧开关128a、128b控制相应功率转换器110a、110b中相应电流ISW_1、ISW_2的流动。在其它实例中，实例高侧开关126a、126b中的每一者及相应低侧开关128a、128b中的每一者是正沟道(P沟道)MOSFET、绝缘栅极双极晶体管(IGBT)、双极结型晶体管(BJT)、结型栅极场效应晶体管(JFET)或其适合于应用的任何组合。
在图1说明的实例中，实例电感器130a、130b中的每一者是离散电感器。在所说明的实例中，实例电感器130a、130b暂时存储能量以促进功率转换。在其它实例中，相应电感器130a、130b中的每一者是可用于暂时存储能量以促进功率转换的一或多个电感元件。在图1说明的实例中，实例电容器132a、132b中的每一者是离散电容器。在所说明的实例中，实例电容器132a、132b暂时存储能量以促进功率转换。在其它实例中，实例电容器132a、132b中的每一者是可用于暂时存储能量以促进功率转换的一或多个电容元件。
在图1说明的实例中，实例负载134a、134b中的每一者是汽车子系统。在实例中，相应负载134a、134b是相应功率转换器110a、110b要向其供应功率的装置。例如，相应负载134a、134b中的每一者是包含应用处理器的汽车子系统。例如，汽车子系统是车辆中的收音机、显示器、车辆仪表板或在车辆中提供信息及/或娱乐的其它装置。在另一实例中，实例负载134a、134b中的每一者是汽车中的RADAR子系统。在其它实例中，负载134a、134b中的每一者可为LIDAR子系统、SONAR子系统、一或多个相机子系统及/或用于应用的任何其它合适的传感器子系统。在进一步实例中，实例负载134a、134b中的每一者可为汽车中的动力转向子系统、汽车中的前照灯或其它照明子系统、汽车中的风挡雨刷器子系统、汽车中的除霜器子系统、汽车中的起动器子系统、汽车中的交流发电机子系统或汽车中的任何其它电气组件或子系统。在进一步实例中，实例负载134a、134b中的每一者可为个人电子装置。例如，相应功率转换器110a、110b中的每一者可在个人电子装置(例如，蜂窝电话、平板计算机、膝上型计算机等)中实施。在进一步实例中，相应负载134a、134b中的每一者是工业子系统，例如传感器、测试设备、显示器、应用处理器或现场可编程门阵列(FPGA)。
在图1说明的实例中，实例功率转换器110a、110b中的每一者是直流(DC)降压转换器。在其它实例中，实例功率转换器110a、110b中的每一者可为升压转换器、降压-升压转换器、反激转换器、正激转换器、整流器或适合于应用的任何其它功率转换器。DC功率转换器通过将输入能量暂时存储在电子组件(例如，电感器、电容器、电感元件、电容元件等)中且然后以不同电压在输出负载处释放所述能量而作用。在功率转换器110a、110b中，当相应高侧开关126a、126b导通而相应低侧开关128a、128b断开时，相应电流从相应输入电压节点VIN_1、VIn_2流动到相应电感器130a、130b，相应电感器130a、130b以线性速率充电。当相应电感器130a、130b充电时，相应电感器130a、130b将能量存储在由流过相应电感器130a、130b的相应电流ISW_1、ISW_2产生的相应磁场中。另外，当相应高侧开关126a、126b导通而相应低侧开关128a、128b断开时，相应电容器132a、132b也充电到相应期望的输出电压电平，且相应负载134a、134b从相应输入电压节点VIN_1、VIn_2被供应电流。当相应高侧开关126a、126b断开时，相应低侧开关128a、128b导通，使得相应电流ISW_1、ISW_2可继续流向相应的负载134a、134b。存储在相应电感器130a、130b的相应磁场中的能量耗散，且随着其耗散，产生相应电流(例如，ISW_1、ISW_2)，其流过相应功率转换器110a、110b并流向相应负载134a、134b。当相应高侧开关126a、126b断开时，流过相应功率转换器110a、110b的相应电流ISW_1、ISW_2在量值上将等于流过相应低侧开关128a、128b的相应电流。来自相应电感器130a、130b的相应电流流向相应电容器132a、132b及相应负载134a、134b，而相应电容器132a、132b维持相应功率转换器110a、110b的相应期望输出电压，且相应负载134a、134b(例如，汽车子系统)接收功率。相应电流通过流过接地节点GND及相应低侧开关128a、128b而返回到相应电感器130a、130b。上述切换模式允许连续电流流入相应功率转换器110a、110b的相应负载134a、134b。
在图1说明的实例中，实例核心控制电路102是一或多个组合逻辑电路及/或一或多个时序逻辑电路的组合。在其它实例中，实例核心控制电路102可由来自任何期望系列或制造商的一或多个集成电路、逻辑电路、微处理器、图形处理单元(GPU)、数字信号处理器(DSP)、或控制器实施。核心控制电路102可为基于半导体(例如，基于硅)的装置。在进一步实例中，实例核心控制电路102可为一或多个控制器、一或多个ASIC、执行机器可读指令的一或多个处理器、或其适合于应用的任何组合。实例核心控制电路102是控制应用中一或多个功率转换器(例如，功率转换器110a、110b)的一或多个操作条件的装置。
在图1说明的实例中，实例振荡器104是控制实例核心控制电路102的操作频率的装置。在所说明的实例中，实例振荡器104是电阻器电容器(RC)振荡器。在其它实例中，实例振荡器104是环形振荡器、晶体振荡器、锁相环振荡器或用于应用的任何其它合适振荡器。实例振荡器104以期望频率(例如，100兆赫(MHz)产生系统时钟信号(例如，CLK_SYS信号)。
在图1说明的实例中，实例核心控制电路102包含实例单发微调器106。实例单发微调器106是根据功率转换器的操作条件来微调由单发电路(例如，实例第一单发电路108a)产生的单发信号的装置。在实例中，实例单发微调器106是一或多个组合逻辑电路及/或一或多个时序逻辑电路的组合。在其它实例中，实例单发微调器106可由来自任何期望系列或制造商的一或多个集成电路、逻辑电路、微处理器、GPU、DSP或控制器实施。单发微调器106可为基于半导体(例如，基于硅)的装置。在进一步实例中，实例单发微调器106可为一或多个控制器、一或多个ASIC、执行机器可读指令的一或多个处理器、或其适合于应用的任何组合。
在图1说明的实例中，实例核心控制电路102包含实例第一单发电路108a。实例第一单发电路108a是一或多个组合逻辑电路及/或一或多个时序逻辑电路的组合，其基于来自实例单发微调器106的一或多个信号而产生单发脉冲。在其它实例中，实例第一单发电路108a可由来自任何期望系列或制造商的一或多个集成电路、逻辑电路、微处理器、GPU、DSP或控制器实施。第一单发电路108a可为基于半导体(例如，基于硅)的装置。在进一步实例中，实例第一单发电路108a可为一或多个控制器、一或多个ASIC、执行机器可读指令的一或多个处理器、或其适合于应用的任何组合。
在图1说明的实例中，实例单发微调器106根据相应功率转换器110a、110b的操作条件(例如，裸片温度、输入电压变化等)来微调由实例第一单发电路108a产生的单发信号。例如，随着在其上制造实例高侧开关126a及实例低侧开关128a的硅裸片的温度增加，实例高侧开关126a及实例低侧开关128a的相应导通时间及相应关断时间可变化。在此实例中，由于温度、占空比及其它因素的变化，消隐周期的持续时间(例如，30纳秒(ns)将类似地变化(例如18ns到42ns)。在不补偿此变化的情况下产生消隐周期的电路无法恰当地绕过控制系统100中的感测信号。图1所说明的实例的实例单发微调器106跨小的时间间隔(例如，1毫秒(ms))调适消隐周期的持续时间，以维持消隐周期的预定持续时间(例如，30ns)而不管温度或其它操作条件的变化如何。预定持续时间对应于消隐周期的最坏情况，因此允许在所有条件下进行可靠的电流感测。单发微调器106传送经调适的消隐周期到实例第二单发电路108b、实例第三单发电路108c、实例第四单发电路108d及实例第五单发电路108e。经调适的消隐周期允许实例第二单发电路108b、实例第三单发电路108c、实例第四单发电路108d及实例第五单发电路108e准确地绕过实例控制系统100中的感测信号，而不管控制系统100的操作条件如何。此经调适消隐周期有利于负载(例如，负载134a、134b中的每一者)。例如，调适不当的消隐周期(例如，太短或太长)可导致信号的错误感测、输出电压的扰动、有限的输出电流能力、对功率转换器(例如，功率转换器110a、110b)的损坏、中断到负载的功率传递的错误中断信号、占空比限制、切换频率限制、输出电压上的较高纹波电压、控制系统(例如，控制系统100)中的额外噪声。例如，在汽车中的RADAR子系统中，在功率转换器中使用非常高的切换频率来向RADAR子系统供应功率以产生RADAR信号。在此实例中，如果输入电压源具有低纹波电压，那么RADAR子系统对用户更有利地起作用。有利的是，适合于功率转换器的操作条件的消隐周期允许高频下的稳定切换，这减小了功率转换器输出上的纹波电压。另外，如果输入切换频率在正常无线电带宽(例如，调幅(AM)频率、调频(FM)频率等)之外，那么实例RADAR子系统对用户更有利地操作。在调适不当的消隐周期(例如，对于功率转换器的操作条件调适不适)的情况下，不能实现足够高的切换频率；但是，在经调适的消隐周期的情况下，可实现对用户有利的高切换频率。此外，较高的切换频率允许小电感器值(例如，电感器值<220nH)，其物理上小于用于功率转换器中的其它电感器。较小的值改进负载瞬态性能，且较小的尺寸减少了电感器在印刷电路板(PCB)或其它电路中的占据面积。
图2是说明当实例单发脉冲太短(例如，短于预定持续时间)而不能绕过感测电流信号时图1的控制系统100中的各种实例信号的时序图200。实例时序图200包含实例第一曲线202、实例第二曲线204、实例第三曲线206、实例第四曲线208、实例第五曲线210、实例第六曲线212、实例第一时间214(T0)，及实例第二时间216(T1)。实例时序图200包含振幅轴及时间轴。
在图2说明的实例中，实例第一曲线202表示通过图1的实例电感器130a的电流ISW_1。实例第二曲线204表示由图1的第三单发电路108c产生的单发脉冲(例如，single_shot_ls_1信号)。实例第三曲线206表示与通过图1的低侧开关128a的电流ISW_1的电流电平相关联的电流电平。实例第四曲线208表示与电流ISW_1的实例电流限制对应的电流限制(例如，-3安培)。实例第五曲线210表示由图1的实例比较器114a产生的实例OCP1信号。实例第六曲线212表示由图1的实例逻辑门116a产生的实例OCP_blanked_1信号。
在图2说明的实例中，在实例第一时间214之前，启用实例高侧开关126a，并且禁用实例低侧开关128a。在实例第一时间214之前，实例第一曲线202以线性速率增加，实例第二曲线204处于逻辑低值，实例第三曲线206处于0安培的值，实例第四曲线208处于-3安培的值，实例第五曲线210处于逻辑低值，且实例第六曲线212处于逻辑低值。
在图2说明的实例中，在实例第一时间214处，实例栅极驱动器电路124a控制实例高侧开关126a及实例低侧开关128a以启用低侧开关128a及禁用高侧开关126a，同时确保不同时启用实例高侧开关126a及实例低侧开关128a。在第一时间214处，第一曲线202从以线性速率增加过渡到以线性速率减小，第二曲线204从逻辑低值过渡到逻辑高值，第三曲线206从0安培的值开始减小，实例第四曲线208处于-3安培的值，实例第五曲线210处于逻辑低值，且第六曲线212处于逻辑低值。
在图2说明的实例中，在实例第一时间214与实例第二时间216之间，实例第一曲线202以线性速率减小，实例第二曲线204处于逻辑高值，实例第三曲线206在0安培的值与-5安培的值之间振荡(例如，稳定)，实例第四曲线208处于-3安培的值，实例第五曲线210从逻辑低值开始，实例第六曲线212从逻辑低值开始。在实例第一时间214与实例第二时间216之间，当实例第三曲线206的量值超过实例第四曲线208的量值时，实例第五曲线210从逻辑低值过渡到逻辑高值，并维持逻辑高值，直到实例第三曲线206的量值小于实例第四曲线208的量值。在实例第一时间214与实例第四时间304之间，实例第六曲线212保持在逻辑低值，因为实例第二曲线204处于逻辑高值。
在图2说明的实例中，在实例第二时间216处，图1的实例栅极驱动器电路124a由于单发脉冲太短而禁用实例低侧开关128a、启用实例高侧开关126a。在第二时间216处，第一曲线202从以线性速率减小过渡到以线性速率增加，第二曲线204从逻辑高值过渡到逻辑低值，第三曲线206从-5安培的值过渡到-2安培的值，第四曲线208处于-3安培的值，第五曲线210处于逻辑高值，且第六曲线212从逻辑低值过渡到逻辑高值。
在图2说明的实例中，在实例第二时间216之后，实例第一曲线202以线性速率增加，实例第二曲线204处于逻辑低值，实例第三曲线206从-5安培的值过渡到0安培的值，实例第四曲线208处于-3安培的值，实例第五曲线210从逻辑高值开始且然后过渡到逻辑低值，且实例第六曲线212从逻辑高值开始且然后过渡到逻辑低值。在本文公开的其它实例中，第一曲线202、第二曲线204、第三曲线206、第四曲线208、第五曲线210及第六曲线212的量值可为任何合适的量值(例如，第四曲线208的量值可在-0.0003A到-3A的范围内)，这取决于其中实施实例第三单发电路108c的功率转换器系统的设计。
图3是说明当实例单发脉冲太长(例如，长于预定持续时间)而不能绕过感测电流信号时图1的控制系统100中的各种实例信号的时序图300。实例时序图300包含实例第一曲线202、实例第二曲线204、实例第三曲线206、实例第四曲线208、实例第五曲线210、实例第六曲线212、实例第一时间214(T0)、实例第三时间302(T2)及实例第四时间304(T3)。实例时序图300包含振幅轴及时间轴。
在图3说明的实例中，实例第一曲线202表示通过图1的实例电感器130a的电流ISW_1。实例第二曲线204表示由图1的第三单发电路108c产生的单发脉冲(例如，single_shot_ls_1信号)。实例第三曲线206表示与通过图1的低侧开关128a的电流ISW_1的电流电平相关联的电流电平。实例第四曲线208表示与电流ISW_1的实例电流限制对应的电流限制(例如，-3安培)。实例第五曲线210表示由图1的实例比较器114a产生的实例OCP1信号。实例第六曲线212表示由图1的实例逻辑门116a产生的实例OCP_blanked_1信号。
在图3说明的实例中，在实例第一时间214之前，启用实例高侧开关126a，且禁用实例低侧开关128a。在实例第一时间214之前，实例第一曲线202以线性速率增加，实例第二曲线204处于逻辑低值，实例第三曲线206处于0安培的值，实例第四曲线208处于-3安培的值，实例第五曲线210处于逻辑低值，且实例第六曲线212处于逻辑低值。
在图3说明的实例中，在实例第一时间214处，实例栅极驱动器电路124a控制实例高侧开关126a及实例低侧开关128a以启用低侧开关128a及禁用高侧开关126a，同时确保不同时启用实例高侧开关126a及实例低侧开关128a。在第一时间214处，第一曲线202从以线性速率增加过渡到以线性速率减小，第二曲线204从逻辑低值过渡到逻辑高值，第三曲线206从0安培的值开始减小，实例第四曲线208处于-3安培的值，实例第五曲线210处于逻辑低值，且第六曲线212处于逻辑低值。
在图3说明的实例中，在实例第一时间214与实例第四时间304之间，实例第一曲线202以线性速率减小，实例第二曲线204处于逻辑高值，实例第三曲线206在0安培的值与-5安培的值之间振荡(例如，稳定)，直到实例第三曲线206稳定在-2安培的值，实例第四曲线208处于-3安培的值，实例第五曲线210从逻辑低值开始，实例第六曲线212从逻辑低值开始。在实例第一时间214与实例第四时间304之间，当实例第三曲线206的量值超过实例第四曲线208的量值时，实例第五曲线210从逻辑低值过渡到逻辑高值，并维持逻辑高值，直到实例第三曲线206的量值小于实例第四曲线208的量值。在实例第一时间214与实例第四时间304之间，实例第六曲线212保持在逻辑低值，因为实例第二曲线204处于逻辑高值。
在图3说明的实例中，实例第三时间302表示实例栅极驱动器电路124a禁用实例低侧开关128a并启用实例高侧开关126a的时间。但是，由于实例第二曲线204上的single_shot_ls_1脉冲太长，所以启用实例低侧开关128a且禁用实例高侧开关126a的时间比应用所需的时间长。启用实例低侧开关128a及禁止实例高侧开关126a的额外时间的长度是实例第三时间302与实例第四时间304之间的时间。
在图3说明的实例中，在实例第四时间304处，图1的实例栅极驱动器电路124a禁用实例低侧开关128a、启用实例高侧开关126a。在第四时间304处，第一曲线202从以线性速率减小过渡到以线性速率增加，第二曲线204从逻辑高值过渡到逻辑低值，第三曲线206从-2安培的值过渡到0安培的值，第四曲线208处于-3安培的值，第五曲线210处于逻辑低值，且第六曲线212处于逻辑低值。
在图3说明的实例中，在实例第四时间304之后，实例第一曲线202以线性速率增加，实例第二曲线204处于逻辑低值，实例第三曲线206从-2安培的值过渡到0安培的值，实例第四曲线208处于-3安培的值，实例第五曲线210处于逻辑低值，且实例第六曲线212处于逻辑低值。在本文公开的其它实例中，第一曲线202、第二曲线204、第三曲线206、第四曲线208、第五曲线210及第六曲线212的量值可为任何合适的量值(例如，第四曲线208的量值可在-0.0003A到-3A的范围内)，这取决于其中实施实例第三单发电路108c的功率转换器系统的设计。
图4是说明当实例单发脉冲经恰当地调适(例如，匹配预定持续时间)以绕过感测电流信号时图1的控制系统100中的各种实例信号的时序图400。实例时序图400包含实例第一曲线202、实例第二曲线204、实例第三曲线206、实例第四曲线208、实例第五曲线210、实例第六曲线212、实例第一时间214(T0)、及实例第五时间402(T4)。实例时序图400包含振幅轴及时间轴。
在图4说明的实例中，实例第一曲线202表示通过图1的实例电感器130a的电流ISW_1。实例第二曲线204表示由图1的第三单发电路108c产生的单发脉冲(例如，single_shot_ls_1信号)。实例第三曲线206表示与通过图1的低侧开关128a的电流ISW_1的电流电平相关联的电流电平。实例第四曲线208表示与电流ISW_1的实例电流限制对应的电流限制(例如，-3安培)。实例第五曲线210表示由图1的实例比较器114a产生的实例OCP1信号。实例第六曲线212表示由图1的实例逻辑门116a产生的实例OCP_blanked_1信号。
在图4说明的实例中，在实例第一时间214之前，启用实例高侧开关126a，且禁用实例低侧开关128a。在实例第一时间214之前，实例第一曲线202以线性速率增加，实例第二曲线204处于逻辑低值，实例第三曲线206处于0安培的值，实例第四曲线208处于-3安培的值，实例第五曲线210处于逻辑低值，且实例第六曲线212处于逻辑低值。
在图4说明的实例中，在实例第一时间214处，实例栅极驱动器电路124a控制实例高侧开关126a及实例低侧开关128a以启用低侧开关128a及禁用高侧开关126a，同时确保不同时启用实例高侧开关126a及实例低侧开关128a。在第一时间214处，第一曲线202从以线性速率增加过渡到以线性速率减小，第二曲线204从逻辑低值过渡到逻辑高值，第三曲线206从0安培的值开始减小，第四曲线208处于-3安培的值，第五曲线210处于逻辑低值，且第六曲线212处于逻辑低值。
在图4说明的实例中，在实例第一时间214与实例第五时间402之间，实例第一曲线202以线性速率减小，实例第二曲线204处于逻辑高值，实例第三曲线206在0安培的值与-5安培的值之间振荡(例如，稳定)，直到实例第三曲线206稳定在-2安培的值，实例第四曲线208处于-3安培的值，实例第五曲线210从逻辑低值开始，实例第六曲线212处于逻辑低值。在实例第一时间214与实例第五时间402之间，当实例第三曲线206的量值超过实例第四曲线208的量值时，实例第五曲线210从逻辑低值过渡到逻辑高值，并维持逻辑高值，直到实例第三曲线206的量值小于实例第四曲线208的量值。在实例第一时间214与实例第五时间402之间，实例第六曲线212保持在逻辑低值，因为实例第二曲线204处于逻辑高值。
在图4说明的实例中，在实例第五时间402之后，实例低侧开关128a继续启用，而实例高侧开关126a继续禁用。在实例第五时间402之后，实例第一曲线202继续以线性速率减小，实例第二曲线204以逻辑高值开始，实例第三曲线206稳定在-2安培的值，实例第四曲线208处于-3安培的值，实例第五曲线210处于逻辑低值，且实例第六曲线212处于逻辑低值。在实例第五时间402之后，实例第二曲线204在短时间内保持在逻辑高值，以确保实例第三曲线206已稳定在稳态值(例如，-2安培)。然后，实例第二曲线204从逻辑高值过渡到逻辑低值。在实例第一时间214与实例第五时间402之间，实例第六曲线212保持在逻辑低值并且不从逻辑低值过渡到逻辑高值，这是因为实例第二曲线204上的single_shot_ls_1脉冲被精细调谐为足够长以补偿实例第三曲线206上的振荡，但不会太长而增加低侧开关128a的占空比。此外，实例单发脉冲(例如，single_shot_ls_1脉冲)经恰当地调适(例如，被调整为匹配预定持续时间)以适于功率转换器110a的操作条件，且功率转换器110a的恰当及有益的操作是可能的。在本文公开的其它实例中，第一曲线202、第二曲线204、第三曲线206、第四曲线208、第五曲线210及第六曲线212的量值可为任何合适的量值(例如，第四曲线208的量值可在-0.0003A到-3A的范围内)，这取决于其中实施实例第三单发电路108c的功率转换器系统的设计。
图5A及5B是展示图1的核心控制电路102的实例实施方案的进一步细节的示意图。图1的实例核心控制电路102包含实例单发微调器106及实例第一单发电路108a。实例单发微调器106包含实例刷新脉冲产生器500、实例启动检测器502、实例定序器504、实例参考脉冲产生器506、实例脉冲比较器514、实例计数器526、实例微调分配器536、实例就绪检测器542、实例调适脉冲产生器544、实例单发计数器552及逻辑门554。
在图5A及5B说明的实例中，实例参考脉冲产生器506包含实例逻辑门508、实例逻辑电路510及实例逻辑电路512。实例脉冲比较器514包含实例逻辑门516及实例逻辑电路518、实例逻辑电路520、实例逻辑电路522及实例逻辑电路524。实例计数器526包含实例逻辑电路528、实例加法器530、实例逻辑电路532及实例逻辑电路534。实例微调分配器536包含实例逻辑电路538及实例逻辑电路540。实例调适脉冲产生器544包含实例逻辑门546、实例逻辑电路548及实例逻辑电路550。
在图5A及5B说明的实例中，实例刷新脉冲产生器500耦合到实例启动检测器502。在所说明的实例中，实例启动检测器502耦合到实例刷新脉冲产生器500、实例定序器504、实例振荡器104及实例就绪检测器542。在实例中，实例定序器504耦合到实例启动检测器502、实例参考脉冲产生器506、实例脉冲比较器514、实例计数器526、实例就绪检测器542及一或多个单发电路。在实例中，实例参考脉冲产生器506耦合到实例定序器504、实例脉冲比较器514、实例单发计数器552、实例逻辑门554及实例振荡器104。在实例中，实例脉冲比较器514耦合到实例定序器504、实例参考脉冲产生器506、实例调适脉冲产生器544、实例计数器526、实例就绪检测器542及实例振荡器104。
在图5A及5B说明的实例中，实例计数器526耦合到实例脉冲比较器514、实例定序器504、实例微调分配器536及实例振荡器104。在所说明的实例中，实例微调分配器536耦合到实例计数器526、实例就绪检测器542、实例振荡器104及一或多个单发电路。在所说明的实例中，实例就绪检测器542耦合到实例启动检测器502、实例定序器504、实例脉冲比较器514、实例微调分配器536及实例振荡器104。在所说明的实例中，实例调适脉冲产生器544耦合到实例单发计数器552、实例脉冲比较器514、实例逻辑门554及实例第一单发电路108a。在所说明的实例中，实例单发计数器552耦合到实例参考脉冲产生器506、实例调适脉冲产生器544及实例第一单发电路108a。在所说明的实例中，实例逻辑门554耦合到实例参考脉冲产生器506、实例调适脉冲产生器544及实例第一单发电路108a。在所说明的实例中，实例第一单发电路108a耦合到实例逻辑门554、实例单发计数器552、实例调适脉冲产生器544、实例计数器526及实例参考逻辑高值。
在图5A及5B说明的实例中，实例刷新脉冲产生器500是振荡器。例如，刷新脉冲产生器500是环形振荡器、晶体振荡器、RC振荡器或用于应用的任何其它合适振荡器。在实例中，实例刷新脉冲产生器500以预设频率(例如1千赫兹(kHz))产生脉冲。由刷新脉冲产生器500产生的脉冲是用于触发单发脉冲长度的调适以匹配预定持续时间的信号。
在图5A及5B说明的实例中，实例启动检测器502是检测由实例刷新脉冲产生器500产生的脉冲上的上升沿的装置。当实例启动检测器502检测到由实例刷新脉冲产生器500产生的实例脉冲上的上升沿时，实例启动检测器502向实例定序器504输出脉冲(例如，start_adaptation信号)。实例脉冲(例如，start_adaptation信号)使实例定序器504开始将单发脉冲的长度调适到预定持续时间的过程。在实例中，实例启动检测器502以实例振荡器104的频率操作。
在图5A及5B说明的实例中，实例定序器504是对预定义数量的时钟循环进行计数以控制由实例参考脉冲产生器506产生的实例参考脉冲的长度的装置。例如，实例定序器504是一或多个组合逻辑电路及/或一或多个时序逻辑电路的组合。在其它实例中，实例定序器504可由来自任何期望系列或制造商的一或多个集成电路、逻辑电路、微处理器、GPU、DSP或控制器实施。定序器504可为基于半导体(例如，基于硅)的装置。在进一步实例中，定序器504可为一或多个控制器、一或多个ASIC、执行机器可读指令的一或多个处理器、或其适合于应用的任何组合。
在操作中(例如，在运行时间期间)，实例定序器504用实例start_adapt_cycle信号起始由实例参考脉冲产生器506产生的参考脉冲的产生。由实例参考脉冲产生器506产生的参考脉冲的导通时间长度(例如，逻辑高值)基于ref_pulse_done信号。例如，实例定序器504产生脉冲作为start_adapt_cycle信号。在此实例中，由实例参考脉冲产生器506产生的参考脉冲保持在逻辑高值，直到实例定序器504产生ref_pulse_done信号。例如，在检测到预定义数量的时钟循环之后，定序器504产生ref_pulse_done信号。此外，在此实例中，实例定序器504产生ref_cntr_done信号以通知实例计数器526及实例就绪检测器542已由实例参考脉冲产生器506产生参考脉冲。在产生ref_cntr_done信号时，实例定序器504还再产生start_adapt_cycle信号。实例定序器504继续此过程，直到定序器504检测到由实例就绪检测器542产生的adaptation_ready信号。在实例中，实例定序器504向一或多个单发电路输出allow_trim_sync信号。
在图5A及5B说明的实例中，实例参考脉冲产生器506是基于由实例定序器504产生的实例start_adapt_cycle及ref_pulse_done信号来产生实例reference_pulse信号的装置。实例参考脉冲产生器506包含实例逻辑门508、实例逻辑电路510及实例逻辑电路512。实例逻辑门508耦合到实例定序器504及实例逻辑电路510，实例逻辑电路510耦合到实例逻辑电路512及实例逻辑门508。实例逻辑电路512耦合到实例逻辑电路510、实例振荡器104及实例脉冲比较器514(例如，耦合到脉冲比较器514)。在图5A及5B说明的实例中，实例逻辑门508是实例OR门。在实例中，实例逻辑电路510是2到1多路复用器。在实例中，逻辑电路512是实例D触发器。
在操作中(例如，在运行时间期间)，实例逻辑门508接收实例start_adapt_cycle信号及实例ref_pulse_done信号。实例逻辑门508计算start_adapt_cycle信号及ref_pulse_done信号的逻辑OR。实例逻辑电路510接收start_adapt_cycle信号及实例逻辑电路512的输出。基于实例逻辑门508的输出，实例逻辑电路512将start_adapt_cycle信号或实例逻辑电路512的输出任一者输出到实例逻辑电路512的输入。实例逻辑电路512输出从实例逻辑电路510的输出接收的信号。基于CLK_SYS信号更新实例逻辑电路512的输出。
在图5A及5B说明的实例中，实例脉冲比较器514是比较reference_pulse信号及adaptation_pulse信号并调整计数器526的装置。例如，实例脉冲比较器514包含实例逻辑门516、实例逻辑电路518、实例逻辑电路520、实例逻辑电路522及实例逻辑电路524。实例逻辑门516耦合到实例逻辑电路512、实例调适脉冲产生器544及实例逻辑电路520。实例逻辑电路518耦合到实例逻辑电路520、实例定序器504及参考逻辑低值。实例逻辑电路520耦合到实例逻辑门516、实例逻辑电路518、实例逻辑电路522及振荡器104。实例逻辑电路522耦合到实例逻辑电路520、实例逻辑电路524及实例振荡器104。实例逻辑电路524耦合到实例逻辑电路522、实例计数器526、实例就绪检测器542及实例振荡器104。在实例中，实例逻辑门516是端子中的一者反相的AND逻辑门。在实例中，实例逻辑电路518是2到1多路复用器。在实例中，实例逻辑电路520是包含置位输入的D触发器。在实例中，实例逻辑电路522是D触发器，并且实例逻辑电路524是D触发器。
在操作中(例如，在运行时间期间)，实例逻辑门516接收来自实例逻辑电路512的实例reference_pulse信号及来自实例调适脉冲产生器544的实例adaptation_pulse信号。当reference_pulse信号处于逻辑低值并且adaptation_pulse信号是逻辑高值时，实例逻辑门516输出逻辑高值。否则，实例逻辑门516输出逻辑低值。在操作中(例如，在运行时间期间)，实例逻辑电路518接收参考逻辑低值及实例逻辑电路520的输出。实例逻辑电路518基于start_adapt_cycle信号的逻辑值而输出参考逻辑低值或实例逻辑电路520的输出任一者。当start_adapt_cycle信号是逻辑高值时，实例逻辑电路518输出参考逻辑低值。当实例start_adapt_cycle信号是逻辑低值时，实例逻辑电路518输出实例逻辑电路520的输出。
在操作中(例如，在运行时间期间)，实例逻辑电路520接收实例逻辑门516的输出、实例逻辑电路518的输出及CLK_SYS信号。实例逻辑电路520的输出基于来自实例逻辑电路518的输入及来自实例逻辑门516的输入。实例逻辑电路520的输出以CLK_SYS信号的频率更新。更具体地说，在CLK_SYS信号的每一上升沿处，基于逻辑电路518及逻辑门516的输出处的逻辑值更新逻辑电路520。例如，如果逻辑门516的输出是逻辑低值，那么在CLK_SYS信号的每一上升沿处逻辑电路520的输出被设置为逻辑电路518的输出处的逻辑值。在此实例中，当逻辑门516的输出是逻辑高值时，那么逻辑电路520的输出被设置为逻辑高值，而不管在逻辑电路518的输出处的逻辑值及CLK_SYS信号的上升及/或下降沿。以此方式，由逻辑门516异步地设置逻辑电路520的输出。
在操作中(例如，在运行时间期间)，实例逻辑电路522接收实例逻辑电路520的输出。实例逻辑电路522的输出基于到实例逻辑电路522的输入且以CLK_SYS信号的频率更新。在操作中(例如，在运行时间期间)，实例逻辑电路524接收实例逻辑电路522的输出。实例逻辑电路524的输出(例如ss_too_long信号)基于到实例逻辑电路524的输入且以CLK_SYS信号的频率更新。
在图5A及5B说明的实例中，实例计数器526包含实例逻辑电路528、实例加法器530、实例逻辑电路532及实例逻辑电路534。实例逻辑电路528耦合到实例逻辑电路524、对应于十进制1值的实例逻辑值、对应于十进制负1的实例逻辑值及实例加法器530。实例加法器530耦合到实例逻辑电路528、实例逻辑电路532及实例逻辑电路534。实例逻辑电路532耦合到实例加法器530、实例逻辑电路534及实例定序器504。实例逻辑电路534耦合到实例逻辑电路532、实例微调分配器536、实例加法器530、实例第一单发电路108a及实例振荡器104。在实例中，实例逻辑电路528是2到1多路复用器，实例加法器530是全加法器，实例逻辑电路532是2到1多路复用器，并且实例逻辑电路534是D触发器。
在操作中(例如，在运行时间期间)，实例逻辑电路528接收对应于1的逻辑值、对应于负1的逻辑值及ss_too_long信号。如果实例ss_too_long信号是逻辑低值，那么逻辑电路528输出对应于1的逻辑值。如果实例ss_too_long信号是逻辑高值，那么逻辑电路528输出对应于负1的逻辑值。在操作中(例如，在运行时间期间)，实例加法器530将实例逻辑电路528的输出加到实例逻辑电路534的输出。实例逻辑电路532接收实例加法器530的输出、实例逻辑电路534的输出及ref_cntr_done信号。如果ref_cntr_done是逻辑高值，那么实例逻辑电路532输出实例加法器530的输出。如果ref_cntr_done是逻辑低值，那么实例逻辑电路532输出实例逻辑电路534的输出。在操作中(例如，在运行时间期间)，实例逻辑电路534接收实例逻辑电路532的输出。实例逻辑电路534的输出(例如trim_adaptation信号)基于到实例逻辑电路534的输入且以CLK_SYS信号的频率更新。在实例中，实例trim_adaptation信号是5位信号。
在图5A及5B说明的实例中，实例微调分配器536包含实例逻辑电路538及实例逻辑电路540。实例逻辑电路538耦合到实例逻辑电路534、实例逻辑电路540及实例就绪检测器542。在实例中，实例逻辑电路540耦合到实例逻辑电路538、实例振荡器104及一或多个单发电路。
在操作中(例如，在运行时间期间)，实例逻辑电路538接收实例逻辑电路534的输出、实例逻辑电路540的输出及实例就绪检测器542(例如，adaptation_ready信号)。如果adaptation_ready信号是逻辑高值，那么实例逻辑电路538输出trim_adaptation信号。如果adaptation_ready信号是逻辑低值，实例逻辑电路538输出实例逻辑电路540的输出。在操作中(例如，在运行时间期间)，实例逻辑电路540接收实例逻辑电路538的输出。实例逻辑电路540的输出(例如微调信号)基于到实例逻辑电路540的输入且以CLK_SYS信号的频率更新。在实例中，实例微调信号是5位信号。
在图5A及5B说明的实例中，实例就绪检测器542是检测实例单发脉冲是否经恰当调适(例如，匹配预定持续时间)的装置。在实例中，实例就绪检测器542是一或多个组合逻辑电路及/或一或多个时序逻辑电路的组合。在其它实例中，就绪检测器542可由来自任何期望系列或制造商的一或多个集成电路、逻辑电路、微处理器、GPU、DSP或控制器实施。就绪检测器542可为基于半导体(例如，基于硅)的装置。在进一步实例中，就绪检测器542可为一或多个控制器、一或多个ASIC、执行机器可读指令的一或多个处理器、或其适合于应用的任何组合。
在操作中(例如，在运行时间期间)，实例就绪检测器542接收start_adaptation信号，其指示就绪检测器542将监视单发脉冲的长度。实例就绪检测器542还接收start_adapt_cycle信号，其指示参考脉冲产生器506正在产生reference_pulse信号。实例就绪检测器542还接收ss_too_long信号，其指示脉冲比较器514是否已指示reference_pulse信号长于adaptation_pulse信号。实例就绪检测器542接收ref_cntr_done信号，其指示已由实例参考脉冲产生器506产生reference_pulse信号。实例就绪检测器542以CLK_SYS信号的频率操作。
在操作中(例如，在运行时间期间)，实例就绪检测器542针对触发事件监视实例ss_too_long信号。在实例中，触发事件对应于ss_too_long信号上的交替逻辑值序列及下一个逻辑高值。例如，当ref_cntr_done信号处于逻辑高值时，实例就绪检测器542确定ss_too_long信号上的逻辑值。当就绪检测器542检测到ref_cntr_done信号上的逻辑高值时，逻辑高值表示就绪检测器542将监视ss_too_long信号上的逻辑值。如果实例就绪检测器542检测到逻辑低值后接着逻辑高值，所述逻辑高值后接着逻辑低值的序列(例如，010)或逻辑高值后接着逻辑低值，所述逻辑低值后接着逻辑高值的序列(例如，101)，那么实例就绪检测器542针对下一个逻辑高值监视ss_too_long信号。在实例中，触发事件对应于逻辑值的交替序列(例如，101，010)及对ss_too_long信号的下一采样的逻辑高值(例如，1011，0101)。例如，触发事件可对应于四个相同的逻辑低值、逻辑高值及低值的交替序列(例如，0000101)。在另一实例中，触发事件对应于六个逻辑高值，其后接着逻辑低值及逻辑高值的交替序列(例如，1111110101)。如果就绪检测器542检测到触发事件，那么实例就绪检测器542产生实例adaptation_ready信号。触发事件向实例就绪检测器542指示adaptation_pulse信号的持续时间略长于reference_pulse信号，因为ss_too_long信号在太短及太长附近振荡。
在图5A及5B说明的实例中，实例调适脉冲产生器544是基于实例单发计数器552的输出产生adaptation_pulse信号的装置。实例调适脉冲产生器544包含实例逻辑门546、实例逻辑电路548及实例逻辑电路550。在实例中，实例逻辑门546耦合到实例单发计数器552及实例逻辑电路548。实例逻辑电路548耦合到实例逻辑电路546及实例逻辑电路550。实例逻辑电路550耦合到实例逻辑门516、实例逻辑电路554及实例第一单发电路108a。在图5A及5B说明的实例中，实例逻辑门546是实例OR门。在实例中，实例逻辑电路548是2到1多路复用器。在实例中，逻辑电路550是实例D触发器。
在操作中(例如，在运行时间期间)，实例逻辑门546接收实例start_adaptation_pulse信号及实例ss_cntr_done信号。实例逻辑门546计算start_adaptation_pulse信号及ss_cntr_done信号的逻辑OR。实例逻辑电路548接收start_adaptation_pulse信号及实例逻辑电路550的输出。基于实例逻辑门546的输出，实例逻辑电路550将start_adaptation_pulse信号或实例逻辑电路550的输出任一者输出到实例逻辑电路550的输入。实例逻辑电路550输出从实例逻辑电路548的输出接收的信号。基于clk_single_shot信号更新实例逻辑电路550的输出。
在图5A及5B说明的实例中，实例单发计数器552是一或多个组合逻辑电路及/或一或多个时序逻辑电路的组合，其对预定义数量的时钟循环进行计数以控制由实例调适脉冲产生器544产生的实例adaptation_pulse的长度。例如，实例单发计数器552是一或多个组合逻辑电路及/或一或多个时序逻辑电路的组合。在其它实例中，实例单发计数器552可由来自任何期望系列或制造商的一或多个集成电路、逻辑电路、微处理器、GPU、DSP或控制器实施。单发计数器552可为基于半导体(例如，基于硅)的装置。在进一步实例中，单发计数器552可为一或多个控制器、一或多个ASIC、执行机器可读指令的一或多个处理器、或其适合于应用的任何组合。
在图5A及5B说明的实例中，实例第一单发电路108a是一或多个组合逻辑电路及/或一或多个时序逻辑电路的组合，其基于reference_pulse信号、adaptation_pulse信号及trim_adaptation信号产生单发脉冲。在其它实例中，实例第一单发电路108a可由来自任何期望系列或制造商的一或多个集成电路、逻辑电路、微处理器、GPU、DSP或控制器实施。第一单发电路108a可为基于半导体(例如，基于硅)的装置。在进一步实例中，实例第一单发电路108a可为一或多个控制器、一或多个ASIC、执行机器可读指令的一或多个处理器、或其适合于应用的任何组合。
在操作中(例如，在运行时间期间)，实例单发计数器552对由实例第一单发电路108a产生的时钟循环进行计数。当实例单发计数器552检测到实例reference_pulse信号上的上升沿时，实例单发计数器552输出脉冲作为实例start_adaptation_pulse信号。脉冲使实例调适脉冲产生器544开始产生adaptation_pulse信号。adaptation_pulse信号的导通时间长度(例如，逻辑高值)基于ss_cntr_done信号。在操作中(例如，在运行时期间)，实例单发计数器552产生脉冲作为start_adaptation_pulse信号。在此实例中，由实例调适脉冲产生器544产生的adaptation_pulse信号保持在逻辑高值，直到实例单发计数器552产生ss_cntr_done信号。例如，在已从实例第一单发电路108a检测到预定义数量的时钟循环之后，单发计数器552产生ss_cntr_done信号。
在操作中(例如，在运行时间期间)，实例逻辑门554接收实例reference_pulse信号及实例adaptation_pulse信号。实例逻辑门554对reference_pulse信号及adaptation_pulse信号执行逻辑OR。以此方式，当reference_pulse信号或adaptation_pulse信号中的任一者是逻辑高值时，实例逻辑门554输出逻辑高值。在操作中(例如，在运行时间期间)，实例第一单发电路108a接收实例逻辑门554的输出、trim_adaptation信号及参考逻辑高值。参考逻辑高值将实例第一单发电路108a设置为第一操作模式。实例第一单发电路108a基于触发信号及trim_adaptation信号产生时钟信号。实例调适脉冲产生器544基于由实例单发计数器552产生的start_adaptation_pulse信号及ss_cntr_done信号而产生adaptation_pulse信号。
在图5A及5B说明的实例中，实例参考脉冲产生器506基于实例定序器504产生的start_adapt_cycle信号及ref_pulse_done信号产生reference_pulse信号。实例定序器504对实例CLK_SYS信号(例如，由实例振荡器104产生)上的时钟循环进行计数。当检测到第一预定数量的时钟循环时，实例定序器504在ref_pulse_done信号上输出逻辑高值。Ref_pulse_done信号上的逻辑高值导致实例参考脉冲产生器506将参考脉冲从逻辑高值过渡到逻辑低值。当检测到第二预定数量的时钟循环时，实例定序器504在ref_cntr_done信号上输出逻辑高值。ref_cntr_done信号上的逻辑高值通知实例计数器526及实例就绪检测器542，实例参考脉冲产生器506已在一个周期内完成reference_pulse信号的产生。在ref_cntr_done信号上产生逻辑高值时，实例定序器504在start_adapt_cycle信号上产生逻辑高值，重新开始由实例参考脉冲产生器506产生reference_pulse信号。
在图5A及5B说明的实例中，当产生reference_pulse信号时，触发实例第一单发电路108a以产生clk_single_shot信号。以此方式，基于reference_pulse信号同步地产生实例clk_single_shot信号。实例第一单发电路108a基于trim_adaptation信号产生clk_single_shot信号。响应于reference_pulse信号，实例单发计数器552产生脉冲作为start_adaptation_pulse信号，使实例调适脉冲产生器544产生adaptation_pulse信号。实例单发计数器552对clk_single_shot信号上的时钟循环进行计数。当检测到第三预定数量的时钟循环时，实例单发计数器552在ss_cntr_done信号上输出逻辑高值。ss_cntr_done信号上的逻辑高值导致实例调适脉冲产生器544将adaptation_pulse信号从逻辑高值过渡到逻辑低值。
在图5A及5B说明的实例中，实例脉冲比较器514将调适脉冲(例如，adaptation_pulse信号)与参考脉冲(例如，reference_pulse信号)进行比较。例如，脉冲比较器514设置ss_too_long信号的逻辑值，所述ss_too_long信号调整到计数器526的输入信号。对计数器526的输入信号的调整不改变计数器526的输出，直到ref_cntr_done信号达到逻辑高值。当实例脉冲比较器514检测到reference_pulse信号上的下降沿及adaptation_pulse信号上的逻辑高值时，实例脉冲比较器514调整计数器526的计数值，所述计数值被输出到微调分配器536。实例脉冲比较器514通过将ss_too_long信号设置为逻辑高值来调整实例计数器526的计数值。ss_too_long信号上的逻辑高值使计数器526将计数值减去对应于负1的逻辑值。
否则，如果adaptation_pulse信号在reference_pulse信号的下降沿处是逻辑低值，那么实例脉冲比较器514通过将ss_too_long信号保持在逻辑低值来调整实例计数器526的计数值。此外，实例脉冲比较器514的输出在clk_sys信号的三个上升沿过去之后被更新，因此计数器526在start_adapt_cycle信号的上升沿之后改变clk_sys信号的三个循环。ss_too_long信号上的逻辑低值使计数器526将计数值增加对应于1的逻辑值。以此方式，实例脉冲比较器514基于与调适脉冲(例如，adaptation_pulse信号)相关联的第一持续时间是否超过与参考脉冲(例如，reference_pulse信号)相关联的第二持续时间来调整实例计数器526的计数值。为了精确地调整计数器526的计数值，脉冲比较器514的输出(例如，ss_too_long信号)在start_adapt_cycle信号的每一上升沿处复位到逻辑低值。例如，当start_adapt_cycle信号上存在上升沿时，逻辑电路520、逻辑电路522及逻辑电路524在clk_sys信号的上升沿处设置为逻辑低值。
在图5A及5B说明的实例中，当通过实例脉冲比较器514调整实例计数器526时，trim_adaptation信号的值也被调整。以此方式，adaptation_pulse信号的持续时间恰当地适于应用。就绪检测器542监视ss_too_long信号并确定是否发生触发事件。例如，实例就绪检测器542监视ss_too_long信号及ref_cntr_done信号。在此实例中，当就绪检测器542检测到ref_cntr_done信号上的高逻辑值时，就绪检测器542检测到ss_too_long信号上的逻辑值。实例就绪检测器542针对触发事件监视ss_too_long信号。例如，实例就绪检测器542针对逻辑低值后接着逻辑高值，所述逻辑高值后接着逻辑低值的序列或逻辑高值后接着逻辑低值，所述逻辑低值后接着逻辑高值的序列监视ss_too_long信号。在检测到此序列之后，实例就绪检测器542在对ss_too_long信号进行下一采样时监视ss_too_long信号的逻辑高值。当实例就绪检测器542在逻辑值的交替序列之后检测到逻辑高值时，实例就绪检测器542检测触发事件。响应于触发事件，就绪检测器542将adaptation_ready信号设置为逻辑高值，使微调分配器536将微调信号传送到在第二操作模式中操作的一或多个单发电路。实例定序器504还将allow_trim_sync信号传送到在第二操作模式中操作的所述一或多个单发电路。所述一或多个单发电路用于基于allow_trim_sync信号产生一或多个单发脉冲。
图6是展示图1的单发电路108a、108b、108c、108d、108e中的一者的实例实施方案的进一步细节的示意图。实例单发电路108a、108b、108c、108d、108e中的实例一者包含实例逻辑门600、实例逻辑门602、实例逻辑门604、实例逻辑电路606、实例逻辑电路608、实例延迟电路610、实例逻辑电路612、实例逻辑电路614、实例逻辑电路616、实例逻辑门618、实例逻辑门620、实例自适应延迟电路622、实例逻辑门624及实例逻辑门626。在实例中，逻辑门600耦合到实例en_osc_mode信号输入、自适应延迟电路622及逻辑门602。实例逻辑门602耦合到逻辑门604、逻辑门600及逻辑门626。实例逻辑门604耦合到实例逻辑门602、实例逻辑电路606及实例触发信号输入。实例逻辑电路606耦合到逻辑门604、逻辑门626、逻辑电路608、延迟电路610、逻辑门618、逻辑门624、逻辑电路616及实例single_shot信号输出。实例逻辑电路608耦合到实例逻辑电路606、实例逻辑电路612及实例allow_trim_sync信号输入。在本文公开的一些实例中，一个延迟电路及/或若干延迟电路可分别称为一个延迟胞元(cell)及/或若干延迟胞元。
在图6说明的实例中，实例延迟电路610耦合到实例逻辑电路606、逻辑电路612、自适应延迟电路622、逻辑门618及逻辑门626。实例逻辑电路612耦合到延迟电路610、逻辑电路608及逻辑电路614。实例逻辑电路614耦合到逻辑电路612、逻辑电路616及实例微调信号输入。实例逻辑电路616耦合到逻辑电路606、逻辑电路614及自适应延迟电路622。实例逻辑门618耦合到延迟电路610、逻辑电路606及逻辑门620。实例逻辑门620耦合到逻辑门618、自适应延迟电路622及en_osc_mode信号输入。实例自适应延迟电路622耦合到逻辑电路616、延迟电路610、逻辑门620及逻辑门600。实例逻辑门624耦合到逻辑电路606、自适应延迟电路622及逻辑门626。实例逻辑门626耦合到延迟电路610、逻辑门624、逻辑门602及逻辑电路606。
在图6说明的实例中，实例逻辑门600是AND门。在实例中，逻辑门600接收en_osc_mode信号及自适应延迟电路622的输出(例如，delay_adapt信号)，并对所述信号执行逻辑AND。以此方式，当en_osc_mode信号及delay_adapt信号两者是逻辑高值时，逻辑门600输出逻辑高值。
在图6说明的实例中，实例逻辑门602是OR门。在实例中，逻辑门602接收逻辑门600的输出及逻辑门626的输出(例如，reset_pulse信号)，并对所述信号执行逻辑OR。以此方式，当逻辑门600的输出或reset_pulse信号任一者是逻辑高值时，逻辑门602输出逻辑高值。
在图6说明的实例中，实例逻辑门604是AND门，其一个端子反相。在实例中，逻辑门604接收逻辑门602的输出及触发信号。以此方式，当触发信号是逻辑高值并且逻辑门602的输出是逻辑低值时，逻辑门604输出逻辑高值。
在图6说明的实例中，实例逻辑电路606是SR锁存器。在实例中，逻辑电路606接收逻辑门604的输出(例如，set_latch信号)及reset_pulse信号。以此方式，逻辑电路606的输出通过逻辑门604的输出处的逻辑值设置为逻辑高值。此外，当复位输入(例如，reset_pulse信号)是逻辑高时，逻辑电路606的输出设置为逻辑低值。例如，逻辑电路606将保持在由逻辑门604设置的逻辑值，直到从逻辑门626接收到逻辑高值。
在图6说明的实例中，实例逻辑电路608是D触发器。在实例中，逻辑电路608接收allow_trim_sync信号及逻辑电路606的输出。以此方式，逻辑电路608的输出是在逻辑电路606的输出处的信号的上升沿处由allow_trim_sync信号设置。以从逻辑电路606输出的信号的频率，用allow_trim_sync信号上的逻辑值更新逻辑电路608的输出。
在图6说明的实例中，实例延迟电路610是接收输入并在预定时间量(例如，10纳秒(ns))之后将输入到电路的信号(例如delay_fixed信号)输出的电路。以此方式，延迟电路610接收逻辑电路606的输出，并且在预定时间量之后，延迟电路610将从逻辑电路606接收的输入输出到一或多个电路或组件。
在图6说明的实例中，实例逻辑电路612是D触发器。在实例中，逻辑电路612接收逻辑电路608的输出及延迟电路610的输出。以此方式，逻辑电路612的输出在延迟电路610的输出处的信号的上升沿处由逻辑电路608的输出设置。以从延迟电路612输出的信号的频率，用逻辑电路608的输出处的逻辑值更新逻辑电路612的输出。
在图6说明的实例中，实例逻辑电路614是2到1多路复用器，其接收两个5位信号(例如，微调信号及trim_synced信号)并基于1位输入信号(例如，逻辑电路612的输出)而输出两个5位信号中的一个。逻辑电路614接收微调信号、逻辑电路616的输出(例如，trim_synced信号)及逻辑电路612的输出。当逻辑电路612的输出是逻辑高值时，逻辑电路614输出微调信号。当逻辑电路612的输出是逻辑低值时，逻辑电路614输出与逻辑电路616的输出处的逻辑值相同的逻辑值。在实例中，trim_synced信号是5位信号。
在图6说明的实例中，实例逻辑电路616是包含五个D触发器的五位寄存器，每一D触发器具有反相时钟端子。逻辑电路616以反相器时钟端子的频率(例如，逻辑电路606的输出，single_shot信号)接收5位信号(例如，逻辑电路614的输出)并输出5位信号(例如，trim_synced信号)。以此方式，逻辑电路614的输出在逻辑电路606的输出处的信号的下降沿处设置逻辑电路616的输出处的逻辑值。以从逻辑电路606输出的信号(例如single_shot信号)的频率，用逻辑电路614的输出处的逻辑值更新逻辑电路616的输出。
在图6说明的实例中，实例逻辑门618是AND门，其一个端子反相。逻辑门618接收delay_fixed信号及逻辑电路606的输出。以此方式，当delay_fixed信号是逻辑高值并且逻辑电路606的输出是逻辑低值时，逻辑门618输出逻辑高值。
在图6说明的实例中，实例逻辑门620是AND门，其一个端子反相。在实例中，逻辑门620接收逻辑门618的输出及en_osc_mode信号。以此方式，当逻辑门618的输出是逻辑高值且en_osc_mode信号是逻辑低值时，逻辑门620输出逻辑高值作为clear_delay_line信号。
在图6说明的实例中，实例自适应延迟电路622是可被控制以调整自适应延迟电路622接收信号(例如，delay_fixed信号)与输出信号(例如，delay_adapt信号)之间的时间量的电路。在实例中，自适应延迟电路622(例如，自适应延迟元件)接收delay_fixed信号、trim_synced信号及clear_delay_line信号，并输出delay_adapt信号。以此方式，trim_synced信号设置用于延迟delay_fixed信号的输出的时间量，而clear_delay_line将delay_fixed信号与delay_adapt信号之间的延迟设置为零秒。
在图6说明的实例中，实例逻辑门624是OR门，其一个端子反相。在实例中，逻辑门624接收逻辑电路606的输出及delay_adapt信号。以此方式，当逻辑电路606的输出为逻辑低值或delay_adapt信号为逻辑高值时，逻辑门624输出逻辑高值。
在图6说明的实例中，实例逻辑门626是AND门。在实例中，逻辑门626接收逻辑门624的输出及delay_fixed信号。以此方式，当逻辑门624的输出是逻辑高值且delay_fixed信号是逻辑高值时，逻辑门626输出逻辑高值作为reset_pulse信号。
在图6说明的实例中，实例单发电路108a、108b、108c、108d、108e中的实例一者包含两种操作模式。在第一操作模式中(例如，en_osc_mode信号是逻辑低值)，实例单发电路108a、108b、108c、108d、108e中的实例一者作为单发电路操作，并输出单发脉冲作为single_shot信号。在第一操作模式中，响应于触发信号上的脉冲，实例单发电路108a、108b、108c、108d、108e中的实例一者输出单发脉冲作为single_shot信号，并且由微调信号设置单发脉冲的持续时间。在第一操作模式中，实例单发电路108a、108b、108c、108d、108e中的实例一者的输出是具有基于微调信号可变的占空比的脉冲。
在图6说明的实例中，当实例单发电路108a、108b、108c、108d、108e中的实例一者处于第二操作模式(例如，en_osc_mode信号是逻辑高值)时，实例单发电路108a、108b、108c、108d、108e中的实例一者作为振荡器操作。在实例第二操作模式中，响应于作为触发信号的脉冲，实例单发电路108a、108b、108c、108d、108e中的实例一者以经定义频率输出振荡信号，所述经定义频率可基于微调信号调整。在实例第二操作模式中，实例单发电路108a、108b、108c、108d、108e中的实例一者的输出是以经定义频率振荡的占空比为50％的脉冲。在实例第二操作模式中，实例单发电路108a、108b、108c、108d、108e中的实例一者产生时钟信号。
图7是展示图6的自适应延迟电路622的实例实施方案的进一步细节的示意图。实例自适应延迟电路622包含实例逻辑门700、实例逻辑门702、实例延迟电路704、实例逻辑门706、实例逻辑门708及实例延迟电路710、实例逻辑门712、实例逻辑门714、实例延迟电路716、实例逻辑门718，实例逻辑门720、实例逻辑门722、实例逻辑门724及实例解码器726。
在图7说明的实例中，逻辑门700耦合到delay_fixed信号输入、clear_delay_line信号输入及延迟电路704。在实例中，逻辑门702耦合到delay_fixed信号输入、解码器726及逻辑门720。在实例中，延迟电路704耦合到逻辑门700、逻辑门708及逻辑门706。在实例中，逻辑门706耦合到延迟电路704、解码器726及逻辑门720。在实例中，逻辑门708耦合到延迟电路704、clear_delay_line信号输入、延迟电路710及逻辑门706在实例中，延迟电路710耦合到逻辑门708、逻辑门714及逻辑门712。在实例中，逻辑门712耦合到逻辑门722、延迟电路710及解码器726。
在图7说明的实例中，逻辑门714耦合到延迟电路710及延迟电路716。在实例中，延迟电路716耦合到逻辑门714及逻辑门718。在实例中，逻辑门718耦合到延迟电路716、逻辑门722及解码器726。在实例中，逻辑门720耦合到逻辑门702、逻辑门706及逻辑门724。在实例中，逻辑门722耦合到逻辑门712、逻辑门718及逻辑门724。在实例中，逻辑门724耦合到逻辑门720、逻辑门722及delay_adapt信号输出。
在图7说明的实例中，实例逻辑门700、708、714中的每一者是具有一个反相端子的AND门。在实例中，逻辑门700接收delay_fixed信号及清除clear_delay_line信号。以此方式，当delay_fixed信号为逻辑高值且clear_delay_line信号为逻辑低值时，逻辑门700输出逻辑高值。在实例中，逻辑门708接收延迟电路704的输出及clear_delay_line信号。以此方式，当延迟电路704的输出为逻辑高值且clear_delay_line信号为逻辑低值时，逻辑门708输出逻辑高值。在实例中，逻辑门714接收延迟电路710的输出及clear_delay_line信号。以此方式，当延迟电路710的输出为逻辑高值且clear_delay_line信号为逻辑低值时，逻辑门714输出逻辑高值。
在图7说明的实例中，延迟电路704、710、716中的每一者是接收输入并且在预定时间量(例如，1ns)之后将输入到电路的信号输出的电路。在实例中，延迟电路704接收逻辑门700的输出。以此方式，在预定时间量之后，延迟电路704将从逻辑门700接收的输入输出到逻辑门708。在实例中，延迟电路710接收逻辑门708的输出。以此方式，在预定时间量之后，延迟电路710将从逻辑门708接收的输入输出到逻辑门714。在实例中，延迟电路716接收逻辑门714的输出。以此方式，在预定时间量之后，延迟电路716将从逻辑门714接收的输入输出到逻辑门718。
在图7说明的实例中，逻辑门702、706、712、718中的每一者是AND门。在实例中，逻辑门702接收delay_fixed信号及来自解码器726的delay_select[0]信号。以此方式，如果delay_fixed信号是逻辑高值且delay_select[0]信号是逻辑高值，那么逻辑门702输出逻辑高值。在实例中，逻辑门706接收延迟电路704的输出及delay_select[1]信号。以此方式，如果延迟电路704的输出是逻辑高值且delay_select[1]信号是逻辑高值，那么逻辑门706输出逻辑高值。在实例中，逻辑门712接收延迟电路710的输出及delay_select[30]信号。以此方式，如果延迟电路710的输出是逻辑高值且delay_select[30]信号是逻辑高值，那么逻辑门712输出逻辑高值。在实例中，逻辑门718接收延迟电路716的输出及delay_select[31]信号。以此方式，如果延迟电路716的输出是逻辑高值且delay_select[31]信号是逻辑高值，那么逻辑门718输出逻辑高值。
在图7说明的实例中，逻辑门720、722、724中的每一者是OR门。在实例中，逻辑门720接收逻辑门702的输出及逻辑门706的输出。以此方式，如果逻辑门702的输出是逻辑高值或逻辑门706的输出是逻辑高值，那么逻辑门720输出逻辑高值。在实例中，逻辑门722接收逻辑门712的输出及逻辑门718的输出。以此方式，如果逻辑门712的输出是逻辑高值或逻辑门718的输出是逻辑高值，那么逻辑门722输出逻辑高值。在实例中，逻辑门724接收逻辑门720的输出及逻辑门722的输出。以此方式，如果逻辑门720的输出是逻辑高值或逻辑门722的输出是逻辑高值，那么逻辑门724输出逻辑高值作为delay_adapt信号。
在图7说明的实例中，实例解码器726是一或多个组合逻辑电路及/或一或多个时序逻辑电路的组合，其将包含n位的输入信号(例如，包含5位的trim_synced信号)转换为包含2n位的输出信号(例如，包含32位的delay_select[31:0])。在实例中，实例解码器726是独热(one hot)解码器。在实例中，实例解码器726将对应于输入信号的二进制值(例如，trim_synced信号上的二进制值00010)解码为仅具有一个逻辑高值的二进制值，所述逻辑高值位于对应于输入二进制数的十进制等效值的二进制值中的位置(例如，delay_select[31:0]信号上的二进制值00000000000000000000000000000100)。例如，如果trim_synced信号包含对应于5的二进制值，那么delay_select[31:0]信号将包含除了离最低有效位的位5位置之外的所有逻辑低值。在其它实例中，实例解码器726是1-n(1-of-n)解码器、代码转译器解码器及地址解码器，或用于应用的任何其它合适解码器。在实例中，解码器726基于trim_synced信号选择一或多个延迟胞元。
在图7说明的实例中，实例trim_synced信号为自适应延迟电路622选择延迟的持续时间。在实例中，delay_fixed信号被输入到逻辑门700中，并由对应于trim_synced信号的十进制等效值的多个延迟电路(例如，延迟电路704、710、716)延迟。例如，trim_synced信号上的二进制值00001对应于只选择延迟电路704。在此实例中，delay_select[1]信号是逻辑高值，并且延迟电路704的输出是逻辑高值。Delay_select[1]信号上的逻辑高值及延迟电路704的输出上的逻辑高值使逻辑门706输出逻辑高值。逻辑门706的输出上的逻辑高值使逻辑门720输出逻辑高值，并且逻辑门720的输出上的逻辑高值使逻辑门724输出逻辑高值作为delay_adapt信号。trim_synced信号允许自适应延迟电路622的延迟的持续时间在电路操作期间自适应地改变。
在图7说明的实例中，仅展示三个延迟电路(例如，延迟电路704、710、716)。但是，自适应延迟电路622包含31个延迟电路，它们具有相应逻辑门以允许选择每一延迟电路。
图8是说明与图6的单发电路108a、108b、108c、108d、108e中的一者的第一操作模式相关联以产生单发脉冲的各种实例信号的时序图800。实例时序图800包含实例第七曲线802、实例第八曲线804、实例第九曲线806、实例第十曲线808、实例第十一曲线810、实例第六时间812(T5)、实例第七时间814(T6)、实例第八时间816(T7)及实例第九时间818(T8)。实例时序图800包含振幅轴及时间轴。
在图8说明的实例中，实例第七曲线802表示由图6的实例逻辑门604接收的触发信号。实例第八曲线804表示由图6的逻辑电路606产生的single_shot信号。实例第九曲线806表示由图6的延迟电路610产生的实例delay_fixed信号。实例第十曲线808表示由自适应延迟电路622产生的delay_adapt信号。实例第十一曲线810表示由图6的实例逻辑门626产生的reset_pulse信号。
在图8说明的实例中，图6的实例单发电路108a、108b、108c、108d、108e中的一者处于第一操作模式中。以此方式，由逻辑电路606接收的en_osc_mode信号的值处于逻辑低值(例如，en_osc_mode＝0)。例如，图1的实例第二单发电路108b、实例第三单发电路108c、实例第四单发电路108d及实例第五单发电路108e在第一操作模式中操作。
在图8说明的实例中，在实例第六时间812之前，实例第七曲线802、实例第八曲线804、实例第九曲线806、实例第十曲线808及实例第十一曲线810中的每一者处于逻辑低值。在实例第六时间812，实例第七曲线802从逻辑低值过渡到逻辑高值，第八曲线804从逻辑低值过渡到逻辑高值，实例第九曲线806保持在逻辑低值，实例第十曲线808保持在逻辑低值，且实例第十一曲线810保持在逻辑低值。
在图8说明的实例中，在第六时间812与第七时间814之间，实例第七曲线802从逻辑高值过渡到逻辑低值，实例第八曲线804保持在逻辑高值，实例第九曲线806保持在逻辑低值，实例第十曲线808保持在逻辑低值，且实例第十一曲线810保持在逻辑低值。在实例中，第七时间814与第六时间812之间的差是与图6的实例延迟电路610相关联的时间延迟。
在图8说明的实例中，在第七时间814处，实例第七曲线802保持在逻辑低值，实例第八曲线804保持在逻辑高值，实例第九曲线806从逻辑低值过渡到逻辑高值，实例第十曲线808保持在逻辑低值，且实例第十一曲线810保持在逻辑低值。
在图8说明的实例中，在第七时间814与第八时间816之间，实例第七曲线802保持在逻辑低值，实例第八曲线804保持在逻辑高值，实例第九曲线806保持在逻辑高值，实例第十曲线808保持在逻辑低值，且实例第十一曲线810保持在逻辑低值。在实例中，第八时间816与第七时间814之间的差是与图6的实例自适应延迟电路622相关联的时间延迟。
在图8说明的实例中，在实例第八时间816处，实例第七曲线802保持在逻辑低值，实例第八曲线804从逻辑高值过渡到逻辑低值，实例第九曲线806保持在逻辑高值，实例第十曲线808从逻辑低值过渡到逻辑高值，且实例第十一曲线810从逻辑低值过渡到逻辑高值。
在图8说明的实例中，在第九时间818及第八时间816之间，实例第七曲线802保持在逻辑低值，实例第八曲线804保持在逻辑低值，实例第九曲线806保持在逻辑高值，实例第十曲线808从逻辑高值过渡到逻辑低值，且实例第十一曲线810保持在逻辑高值。
在图8说明的实例中，在第九时间818处，实例第七曲线802保持在逻辑低值，实例第八曲线804保持在逻辑低值，实例第九曲线806从逻辑高值过渡到逻辑低值，实例第十曲线808保持在逻辑低值，且实例第十一曲线810从逻辑高值过渡到逻辑低值。
在图8说明的实例中，在第六时间812处的实例第七曲线802(例如，触发信号)上的实例逻辑高值将逻辑电路606的输出设置为逻辑高值。逻辑电路606的值将保持在逻辑高值，直到复位输入(例如，reset_pulse信号)接收逻辑高值。自适应延迟电路622的持续时间设置实例第八曲线804上脉冲的持续时间(例如，逻辑高值的持续时间)。更具体地说，因为用于产生延迟电路610的持续时间的延迟元件的数量是固定的，所以自适应延迟电路622的持续时间基于所选择的延迟电路(例如，延迟电路704、延迟电路710、延迟电路716等)的数量来设置脉冲的持续时间。以此方式，第八时间816与第六时间812之间的时间(例如，持续时间)差由自适应延迟电路622设置。此外，虽然延迟电路610及自适应延迟电路622两者中的延迟元件的持续时间因操作条件而变化，但因为自适应延迟电路622是可调适的，且可基于trim_synced信号来选择延迟元件的数量，所以第八时间816与第六时间812之间的差是延迟电路612的持续时间加上自适应延迟电路622的持续时间。当自适应延迟电路622的输出过渡到逻辑高值时(例如，在第八时间816处)，逻辑电路606的输出通过逻辑门626的输出(例如，reset_pulse信号)复位到逻辑低值。在所说明的实例中，当第十一曲线810过渡到逻辑高值时，在第八时间816处表示逻辑电路606的复位。
图9是说明与图6的单发电路108a、108b、108c、108d、108e中的一者的第二操作模式相关联以作为振荡器操作的各种实例信号的时序图900。实例时序图900包含实例第七曲线802、实例第八曲线804、实例第十一曲线810、实例第十二曲线902、实例第十时间904(T9)、实例第十一时间906(T10)、实例第十二时间908(T11)及实例第十三时间910(T12)。实例时序图900包含振幅轴及时间轴。
在图9说明的实例中，实例第七曲线802表示由图6的实例逻辑门604接收的触发信号。实例第八曲线804表示由图6的逻辑电路606产生的single_shot信号。实例第十一曲线810表示由图6的实例逻辑门626产生的reset_pulse信号。实例第十二曲线902表示图6的逻辑门604的输出(例如，set_latch信号)。
在图9说明的实例中，图6的实例单发电路108a、108b、108c、108d、108e中的一者处于第二操作模式中。以此方式，由逻辑电路606接收的en_osc_mode信号的值处于逻辑高值(例如，en_osc_mode＝1)。例如，图1的实例第一单发电路108a以第二操作模式操作。
在图9说明的实例中，在第十时间904之前，实例第七曲线802、实例第八曲线804、实例第十一曲线810及实例第十二曲线902中的每一者处于逻辑低值。在第十时间904处，实例第七曲线802从逻辑低值过渡到逻辑高值，实例第八曲线804从逻辑低值过渡到逻辑高值，实例第十一曲线810保持在逻辑低值，且实例第十二曲线902从逻辑低值过渡到逻辑高值。
在图9说明的实例中，在第十时间904与第十一时间906之间，实例第七曲线802保持在逻辑高值，实例第八曲线804保持在逻辑高值，实例第十一曲线810保持在逻辑低值，且实例第十二曲线902保持在逻辑高值。基于图6的自适应延迟电路622的持续时间来确定第十一时间906及第十时间904之间的差。更具体地说，因为延迟电路610的持续时间是固定的，所以自适应延迟电路622的持续时间基于所选择的延迟电路(例如，延迟电路704、延迟电路710、延迟电路716等)的数量来设置脉冲的持续时间。因此，第十一时间906与第十时间904之间的差取决于图6的自适应延迟电路622的持续时间。
在图9说明的实例中，在第十一时间906处，实例第七曲线802保持在逻辑高值，实例第八曲线804从逻辑高值过渡到逻辑低值，实例第十一曲线810从逻辑低值过渡到逻辑高值，且实例第十二曲线902从逻辑高值过渡到逻辑低值。在第十一时间906处，图6的自适应延迟电路622输出逻辑高值，使图6的逻辑门626输出逻辑高值(例如，reset_pulse信号)。逻辑门626的输出上的逻辑高值还使set_latch信号过渡到逻辑低值。
在图9说明的实例中，在第十一时间906与第十二时间908之间，实例第七曲线802保持在逻辑高值，实例第八曲线804保持在逻辑低值，实例第十一曲线810保持在逻辑高值且接着过渡到逻辑低值，且实例第十二曲线902保持在逻辑低值。在实例中，第八曲线804及第十二曲线902保持在逻辑低值，因为自适应延迟电路622的输出是逻辑高值(例如，delay_adapt信号是逻辑高值)。以此方式，逻辑门604的输出(例如，set_latch信号)维持在逻辑低值，使逻辑电路606的输出(例如，single_shot信号)维持在逻辑低值。
在图9说明的实例中，在第十二时间908，实例第七曲线802保持在逻辑高值，实例第八曲线804从逻辑低值过渡到逻辑高值，实例第十一曲线810保持在逻辑低值，且实例第十二曲线902从逻辑低值过渡到逻辑高值。在第十二时间908，图6的实例自适应延迟电路622的输出从逻辑高值过渡到逻辑低值。以此方式，逻辑门604的输出(例如，set_latch信号)从逻辑低值过渡到逻辑高值，导致逻辑电路606的输出(例如，single_shot信号)从逻辑低值过渡到逻辑高值。
在图9说明的实例中，在第十二时间908与第十三时间910之间，实例第七曲线802保持在逻辑高值，实例第八曲线804以由图6的自适应延迟电路622的持续时间及延迟电路610的持续时间定义的周期在逻辑高值与逻辑低值之间振荡。此外，在第十二时间908与第十三时间910之间，脉冲的持续时间(例如，逻辑高值的持续时间)是图6的自适应延迟电路622的持续时间及图6的延迟电路610的持续时间。此外，在第十二时间908与第十三时间910之间，在图6的自适应延迟电路622的持续时间及图6的延迟电路610的持续时间内，single_shot信号处于逻辑低值。
在图9的实例中，在第十二时间908与第十三时间910之间，实例第十一曲线810以由图6的延迟电路610及自适应延迟电路622的持续时间定义的周期在逻辑低值与逻辑高值之间振荡，且实例第十二曲线902以由图6的自适应延迟电路622的持续时间的两倍定义的周期在逻辑高值与逻辑低值之间振荡。在实例中，在第十二时间908与第十三时间910之间，基于由图6的逻辑电路616输出的trim_synced信号来调整自适应延迟电路622的持续时间。
在图9说明的实例中，在第十三时间910处，实例第七曲线802从逻辑高值过渡到逻辑低值，实例第八曲线804保持在逻辑高值，实例第十一曲线810保持在逻辑低值，且实例第十二曲线902从逻辑高值过渡到逻辑低值。在第十三时间910处，reference_pulse信号及adaptation_pulse信号处于逻辑低值，使触发信号从逻辑高值过渡到逻辑低值。
在图9说明的实例中，在第十三时间910之后，实例第七曲线802保持在逻辑低值，实例第八曲线804保持在逻辑高值，直到实例第十一曲线810从逻辑低值过渡到逻辑高值，实例第十一曲线810保持在逻辑低值，直到自适应延迟电路622的输出(例如，adapt_delay信号)从逻辑低值过渡到逻辑高值，且实例第十二曲线902保持在逻辑低值。
图10是说明与图1及5的核心控制电路102相关联的各种实例信号的时序图1000。实例时序图1000包含实例第十三曲线1002、实例第十四曲线1004、实例第十五曲线1006、实例第十六曲线1008、实例第十七曲线1010、实例第十八曲线1012、实例第十九曲线1014、实例第二十曲线1016、实例第二十一曲线1018、实例第二十二曲线1020、实例第二十三曲线1022、实例第二十四曲线1024、实例第二十五曲线1026、实例第十四时间1028(T13)，实例第十五时间1030(T14)，实例第十六时间1032(T15)，及实例第十七时间1034(T16)。
在图10说明的实例中，实例第十三曲线1002表示图5A及5B的start_adaptation信号，实例第十四曲线1004表示图5A及5B的start_adapt_cycle信号，实例第十五曲线1006对由图5A及5B的定序器504确定的值进行计数，实例第十六曲线1008表示图5A及5B的reference_pulse信号，实例第十七曲线1010表示由图5A及5B的单发计数器552确定的计数值，实例第十八曲线1012表示图5A及5B的adaptation_pulse信号，实例第十九曲线1014表示图5A及5B的ss_too_long信号，实例第二十曲线1016表示由图5A及5B的就绪检测器542产生的direction_changed_twice信号，实例第二十一曲线1018表示图5A及5B的ref_cntr_done信号，实例第二十二曲线1020表示图5A及5B的adaptation_ready信号，实例第二十三曲线1022表示图5A及5B的trim_adaptation信号，实例第二十四曲线1024表示图5A及5B的微调信号，且实例第二十五曲线1026表示图5A及5B的allow_trim_sync信号。
在图10说明的实例中，在第十四时间1028之前，实例第十三曲线1002、实例第十四曲线1004、实例第十五曲线1006、实例第十六曲线1008、实例第十七曲线1010、实例第十八曲线1012、实例第十九曲线1014、实例第二十曲线1016、实例第二十一曲线1018及实例第二十二曲线1020中的每一者处于逻辑低值。在第十四时间1028之前，实例第二十三曲线1022处于比与单发计数器552相关联的计数值更大的二进制计数值(例如，表示十进制18的二进制计数值)，实例第二十四曲线1024处于与核心控制电路102的先前迭代相关联的二进制值，且实例第二十五曲线1026处于逻辑高值。
在图10说明的实例中，在第十四时间1028处，实例第十三曲线1002从逻辑低值过渡到逻辑高值。例如，在第十四时间1028处，图5A及5B的启动检测器502检测由图5A及5B的刷新脉冲产生器500产生的脉冲。在此实例中，图5A及5B的启动检测器502产生脉冲作为start_adaptation信号。在实例中，在第十四时间1028处，第十四曲线1004从逻辑低值过渡到逻辑高值。例如，实例定序器504在第十四时间1028产生脉冲作为使自适应循环开始的start_adapt_cycle信号。在此实例中，定序器504控制产生reference_pulse信号的参考脉冲产生器506。
在图10说明的实例中，在第十四时间1028之后，实例第十八曲线1012及实例第十六曲线1008分别以由实例调适脉冲产生器544及实例参考脉冲产生器506确定的周期在逻辑高值及逻辑低值之间振荡。例如，实例调适脉冲产生器544基于参考脉冲(例如，reference_pulse信号)、clk_single_shot信号及与单发计数器552相关联的计数值而产生adaptation_pulse信号。另外，在此实例中，参考脉冲产生器506基于start_adapt_cycle信号及ref_pulse_done信号产生reference_pulse信号。
在图10说明的实例中，第十四时间1028与第十五时间1030之间的时间表示分别产生reference_pulse信号及adaptation_pulse信号的参考脉冲产生器506及adaptation_pulse产生器544。在实例中，第十四时间1028与第十五时间1030之间的时间表示脉冲比较器514比较调适脉冲(例如，adaptation_pulse信号)及参考脉冲(例如，reference_pulse信号)并调整图5A及5B的计数器526的计数值。在图10说明的实例中，计数器526的调整由第二十三曲线1022的减小值表示。在此实例中，当adaptation_pulse信号的持续时间大于reference_pulse信号的持续时间时，脉冲比较器514递减计数器526的计数值。计数器526的计数值(例如，trim_adaptation信号)调整clk_single_shot信号的持续时间，其影响在单发计数器552对预定数量的时钟循环进行计数时所经过的时间量。
在图10说明的实例中，在第十五时间1030与第十六时间1032之间，第十八曲线1012上的adaptation_pulse信号的持续时间在小于第十六曲线1008上的reference_pulse信号的持续时间与大于第十六曲线1008上的reference_pulse信号的持续时间之间振荡。例如，在第十五时间1030，实例脉冲比较器514向实例计数器526输出ss_too_long信号上的逻辑高值。在此实例中，在计数器526下一次更新计数值时(例如，在ref_cntr_done信号的下一个上升沿)，实例脉冲比较器514的输出是逻辑低值。
在图10说明的实例中，在第十六时间1032处，实例第二十曲线1016从逻辑低值过渡到逻辑高值。例如，在第十六时间1032处，就绪检测器542检测第二十三曲线1022的方向变化或递减然后递增值的序列，并在direction_changed_twice信号上输出逻辑高值。在此实例中，direction_changed_twices信号是在实例就绪检测器542内部的，并且使实例就绪检测器542监视ss_too_long信号上的下一逻辑高值。对下一逻辑高值的监视对应于经过的延迟时间，以允许第十八曲线1012上的adaptation_pulse信号的持续时间比第十六曲线1008上的reference_pulse信号的持续时间大与自适应延迟电路622中的延迟电路(例如，延迟电路704、延迟电路710、延迟电路716等)中的一者相关联的持续时间。在检测到ss_too_long信号上的逻辑值的交替序列之后接着的ss_too_long信号上的逻辑高值之后，检测到触发事件。
在图10说明的实例中，在第十七时间1034，实例第二十二曲线1020从逻辑低值过渡到逻辑高值。在第十七时间1034，实例第二十四曲线1024从与核心控制电路102的先前迭代相关联的二进制值过渡到与核心控制电路102的当前迭代相关联的二进制值(例如，对应于十进制值12的二进制值)。
在图10说明的实例中，在第十四时间1028与第十七时间1034之间，实例第二十五曲线1026以由图5A及5B的实例定序器504确定的周期在逻辑高值与逻辑低值之间振荡。例如，实例定序器504在实例第二十五曲线1026上输出allow_trim_sync信号。以此方式，实例定序器504允许由实例第二单发电路108b、实例第三单发电路108c、实例第四单发电路108d及实例第五单发电路108e接收微调信号。在图10说明的实例中，在第十七时间1034之后，每当启动检测器502检测到脉冲时，调适过程继续。在实例中，这被说明为第十三曲线1002上的脉冲。
图11是说明与图1及5的核心控制电路102相关联的实例状态的状态图1100。实例状态图包含实例第一状态1102、实例第二状态1104、实例第三状态1106、实例第四状态1108、实例第五状态1110、实例第六状态1112及实例第七状态1114。
在图11说明的实例中，当处于实例第一状态1102时，实例单发微调器106处于实例禁用模式(例如，断电)。实例第一状态1102包含第一操作条件1116。第一操作条件1116确定实例单发微调器106是否退出实例第一状态1102。在实例第一状态1102中，单发微调器106实例单发微调器106中的逻辑信号是逻辑低值。一旦电源连接到单发微调器106，就满足第一操作条件1116。
在图11说明的实例中，响应于电源连接到单发微调器106，单发微调器106进入具有实例第二操作条件1118的实例第二状态1104。在实例第二状态1104中，单发微调器106开始调适循环，并产生reference_pulse信号及adpatation_pulse信号。更具体地说，在实例第二状态1104中，实例参考脉冲产生器506产生reference_pulse信号，且调适脉冲产生器544产生adaptation_pulse信号。当已产生reference_pulse信号及adaptation_pulse信号时，满足实例第二操作条件1118。
在图11说明的实例中，响应于产生reference_pulse信号及adaptation_pulse信号，单发微调器106进入具有实例第三操作条件1120的实例第三状态1106。在实例第三状态1106中，单发微调器106比较adaptation_pulse信号的持续时间及reference_pulse信号的持续时间。更具体地说，在实例第三状态1106中，脉冲比较器514比较adaptation_pulse信号的持续时间及reference_pulse信号的持续时间。当单发微调器106产生ss_too_long信号时，满足实例第三操作条件1120。
在图11说明的实例中，响应于ss_too_long信号，单发微调器106进入包含实例第四操作条件1122的实例第四状态1108。在实例第四状态1108中，单发微调器106确定计数器526的新计数值。更具体地说，在实例第四状态1108中，实例脉冲比较器514通过基于ss_too_long信号使计数器526递增或递减来调整计数器526的计数值。当ref_cntr_done信号从逻辑低值过渡到逻辑高值时，计数器526的输出已被调整。计数器526的输出(例如，trim_adaptation信号)在clk_sys信号的下一个上升沿处用经调整的计数值更新。在调整计数器526的计数值(例如，ref_cntr_done信号上的上升沿)之后，满足实例第四操作条件1122。
在图11说明的实例中，响应于调整计数器526的计数值，单发微调器106进入具有实例第五操作条件1124及实例第六操作条件1126的实例第五状态1110。在实例第五状态1110中，单发微调器106确定是否检测到触发事件。更具体地说，在实例第五状态1110中，就绪检测器542确定是否检测到触发事件。当单发微调器106检测到触发事件时，已满足第六操作条件1126。当start_adapt_cycle信号从逻辑低值过渡到逻辑高值时，满足实例第五操作条件1124。响应于start_adapt_cycle信号上的上升沿，实例单发微调器106进入实例第二状态1104。
在图11说明的实例中，响应于检测到触发事件，单发微调器106进入具有实例第七操作条件1128的实例第六状态1112。在所说明的实例中，在满足第五操作条件1124之后，单发微调器106执行第二状态1104。实例单发微调器106在满足第六操作条件1126之后执行第六状态1112。在实例第六状态1112中，单发微调器106将微调信号传送到一或多个单发电路。当单发微调器106将微调信号传送到一或多个单发电路时，单发微调器106产生adaptation_ready信号。当单发微调器106产生adaptation_ready信号时，已满足第七操作条件1128。
在图11说明的实例中，响应于检测到adaptation_ready信号，实例单发微调器106进入包含实例第八操作条件1130的实例第七状态1114。在实例第七状态1114中，单发微调器106监视刷新脉冲。更具体地说，在实例第七状态1114中，实例启动检测器502监视由刷新脉冲产生器500产生的实例刷新脉冲。当检测到刷新脉冲时，满足实例第八操作条件1130，且单发微调器106进入实例第二状态1104。
在图11说明的实例中，实例第二状态1104、实例第三状态1106、实例第四状态1108、实例第五状态1110、实例第六状态1112及实例第七状态1114中的每一者分别包含实例第九操作条件1132、实例第十操作条件1134、实例第十一操作条件1136、实例第十二操作条件1138、实例第十三操作条件1140、实例第十四操作条件1142。在实例中，第九操作条件1132、第十操作条件1134、第十一操作条件1136、第十二操作条件1138、第十三操作条件1140及第十四操作条件1142中的每一者确定实例单发微调器106是否分别从第二状态1104、第三状态1106、第四状态1108、第五状态1110、第六状态1112及第七状态1114返回到第一状态1102。当单发微调器106与电源断开连接时，满足第九操作条件1132、第十操作条件1134、第十一操作条件1136、第十二操作条件1138、第十三操作条件1140及第十四操作条件1142中的每一者且单发微调器106分别从第二状态1104、第三状态1106、第四状态1108、第五状态1110、第六状态1112及第七状态1114返回到第一状态1102。
虽然图5A及5B中说明实施图1的实例核心控制电路106的实例方式，但图5A及5B中说明的元件、过程及/或装置中的一或多者可以任何其它方式组合、分割、重新布置、省略、消除及/或实施。此外，实例刷新脉冲产生器500、实例启动检测器502、实例定序器504、实例参考脉冲产生器506、实例脉冲比较器514、实例计数器526、实例微调分配器536、实例就绪检测器542、实例调适脉冲产生器544、实例单发计数器552、单发电路108a、108b、108c、108d、108e中的实例一者及/或更整体来说，图5A及5B的实例核心控制电路102可通过硬件、软件、固件及/或硬件、软件及/或固件的任何组合实施。因此，例如，实例刷新脉冲产生器500、实例启动检测器502、实例定序器504、实例参考脉冲产生器506、实例脉冲比较器514、实例计数器526、实例微调分配器536、实例就绪检测器542、实例调适脉冲产生器544、实例单发计数器552、单发电路108a、108b、108c、108d、108e中的实例一者及/或更整体来说实例核心控制电路102中的任一者可由一或多个模拟或数字电路、逻辑电路、可编程处理器、可编程控制器、图形处理单元(GPU)、数字信号处理器(DSP)、专用集成电路(ASIC)、可编程逻辑装置(PLD)及/或现场可编程逻辑装置(FPLD)实施。当阅读本专利的任何设备或系统权利要求以涵盖纯粹软件及/或固件实施方案时，实例刷新脉冲产生器500、实例启动检测器502、实例定序器504、实例参考脉冲产生器506、实例脉冲比较器514、实例计数器526、实例微调分配器536、实例就绪检测器542、实例调适脉冲产生器544、实例单发计数器552、单发电路108a、108b、108c、108d、108e中的实例一者中的至少一者在此明确定义为包含非暂时性计算机可读存储装置或存储盘，例如存储器、数字通用盘(DVD)、光盘(CD)、蓝光光盘等，包含软件及/或固件。又进一步，图5A及5B的实例核心控制电路102可包含除了或代替图5A及5B中说明之外的一或多个元件、过程及/或装置，及/或可包含所说明的元件、过程及装置中的任何者或全部中的一者以上。如本文中使用，短语“在通信中”(包含其变体)涵盖直接通信及/或通过一或多个中介组件的间接通信，且不需要直接物理(例如有线)通信及/或恒定通信，而是另外包含以周期性间隔、经排程间隔、不定期间隔及/或单次事件的选择性通信。
在图12A及12B中展示代表实例硬件逻辑、机器可读指令、硬件实施的状态机及/或其任何组合用于实施图5A及5B的核心控制电路102的流程图。机器可读指令可为由计算机处理器执行的一或多个可执行程序或可执行程序的部分。程序可体现在存储在非暂时性计算机可读存储媒体(例如CD-ROM、软盘、硬盘驱动器、DVD、蓝光光盘或与处理器相关联的存储器)上的软件中，但是，整个程序及/或其部分可替代地由处理器以外的装置执行及/或体现在固件或专用硬件中。此外，尽管实例程序是参考图12A及12B中说明的流程图描述，但可替代地使用实施实例核心控制电路102的其它方法。举例来说，可改变框的执行顺序，及/或可改变、消除或组合所描述的框中的一些框。另外或替代地，框中的任何框或全部框可由经建构以在无需执行软件或固件的情况下执行对应操作的一或多个硬件电路(例如，离散及/或集成模拟及/或数字电路系统、FPGA、ASIC、比较器、运算放大器(op-amp)、逻辑电路等)实施。
本文中描述的机器可读指令可以压缩格式、加密格式、分段格式、封包格式等中的一或多者存储。本文中所描述的机器可读指令可经存储为数据(例如，指令的部分、代码、代码的表示等)，其可用于创建、制造、及/或产生机器可读指令。举例来说，机器可读指令可经分段及存储在一或多个存储装置及/或计算装置(例如服务器)上。机器可读指令可能需要进行安装、修改、调适、升级、组合、增补、配置、解密、解压、拆包、分发、重新指派等中的一或多者以便使其可由计算装置及/或另一机器直接可读及/或可执行。举例来说，机器可读指令可经存储于个别地被压缩、加密及存储在单独计算装置上的多个部分中，其中所述部分在被解密、解压及组合时形成实施例如本文中描述的程序的一组可执行指令。
在另一实例中，机器可读指令可以其中它们可由计算机读取状态存储，但需要添加库(例如动态链接库(DLL))、软件开发工具包(SDK)、应用编程接口(API)等以便在特定计算装置或其它装置上执行指令。在另一实例中，在机器可读指令及/或对应程序可整体或部分执行之前，可能需要对机器可读指令进行配置(例如，经存储设置、数据输入、经记录网络地址等)。因此，所公开的机器可读指令及/或对应程序希望涵盖此类机器可读指令及/或程序，而不管机器可读指令及/或程序在存储或以其它方式静止或转送时的特定格式或状态为何。
本文中描述的机器可读指令可由任何过去、目前或未来指令语言、脚本语言、编程语言等表示。举例来说，机器可读指令可使用以下语言中的任何者表示：C、C++、Java、C#、Perl、Python、JavaScript、超文本标记语言(HTML)、结构化查询语言(SQL)、Swift等。
如上所述，图12A及12B的实例过程可使用存储在非暂时性计算机及/或机器可读媒体上的可执行指令(例如，计算机及/或机器可读指令)实施，所述非暂时性计算机及/或机器可读媒体例如为硬盘驱动器、快闪存储器、只读存储器、光盘、数字通用盘、高速缓存、随机存取存储器及/或任何其它存储装置或存储磁盘，其中信息可存储任意持续时间(例如，长时间段、永久、短暂、暂时缓冲及/或信息高速缓存)。如本文中使用，术语非暂时性计算机可读媒体经明确定义以包含任何类型的计算机可读存储装置及/或存储盘且排除传播信号及排除传送媒体。
本文中使用的“包含”及“包括”(及其所有形式及时态)是开放式术语。因此，无论何时权利要求采用任何形式的“包含”或“包括”(例如，包括(comprise/comprising)、包含(include/including)、具有等)作为前序或在任何种类的权利要求陈述内，应理解，可存在额外元件、项目等，而不会落在对应权利要求或陈述的范围外。如本文中使用，当短语“至少”用作例如权利要求的前序中的过渡术语时，其以与术语“包括”及“包含”为开放式的相同方式而是开放式的。举例来说，当以例如A、B及/或C的形式使用时，术语“及/或”指A、B、C的任何组合或子集，例如(1)单独A、(2)单独B、(3)单独C、(4)A及B、(5)A及C、(6)B及C，以及(7)A及B及C。如本文在描述结构、组件、物项、对象及/或事物的上下文中使用，短语“A及B中的至少一者”希望指包含(1)至少一个A、(2)至少一个B及(3)至少一个A及至少一个B中的任何者的实施方案。类似地，如本文在描述结构、组件、物项、对象及/或事物的上下文中使用，短语“A或B中的至少一者”希望指包含(1)至少一个A、(2)至少一个B及(3)至少一个A及至少一个B中的任何者的实施方案。如本文在描述过程、指令、动作、活动及/或步骤的执行(performance/execution)的上下文中使用，短语“A及B中的至少一者”希望指包含(1)至少一个A、(2)至少一个B及(3)至少一个A及至少一个B中的任何者的实施方案。类似地，如本文在描述过程、指令、动作、活动及/或步骤的执行(performance/execution)的上下文中使用，短语“A或B中的至少一者”希望指包含(1)至少一个A、(2)至少一个B及(3)至少一个A及至少一个B中的任何者的实施方案。
如本文中使用，单数引用(例如，“一(a/an)”、“第一”、“第二”等)不排除复数。如本文中使用，术语“一”或“一个”实体指一或多个所述实体。在本文中可互换地使用术语“一”、“一或多”及“至少一者”。此外，尽管个别地列出，但可由例如单个单元或处理器实施多个构件、元件或方法动作。另外，尽管个别特征可包含于不同实例或权利要求中，但这些可能进行组合，且包含于不同实例或权利要求中不暗含特征的组合不可行及/或是不利的。
图12A及12B是表示可由机器可读指令执行的过程的流程图，所述机器可读指令可被执行以实施图1及5的核心控制电路102。图12A及12B的程序1200开始于框1202，其中图5A及5B的刷新脉冲产生器500产生刷新脉冲。在框1204，实例启动检测器502确定是否已检测到刷新脉冲。如果启动检测器502没有检测到刷新脉冲(框1204：否)，程序1200继续监视实例刷新脉冲产生器500。如果启动检测器502确实检测到刷新脉冲(框1204：是)，程序1200继续进行到框1206。在框1206，参考脉冲产生器506基于由定序器504产生的start_adapt_cycle信号及ref_pulse_done信号而产生reference_pulse信号。
在图12A及12B说明的实例中，在框1208，定序器504启动参考计数器。例如，在框1208，定序器504对CLK_SYS信号上的时钟循环数量进行计数。在框1208之后，程序1200前进到框1210及框1214。在框1210，实例定序器504确定CLK_SYS信号上的时钟循环数量是否已达到与reference_pulse信号的持续时间相关联的第一计数值。如果定序器504确定CLK_SYS信号上的时钟循环数量已达到第一计数值(框1210：是)，程序1200前进到框1224。如果定序器504确定CLK_SYS信号上的时钟循环数量没有达到第一计数值(框1210：否)，程序1200前进到框1212，其中定序器504继续对CLK_SYS信号上的时钟循环数量进行计数。在框1212之后，程序1200前进到框1210。
在图12A及12B说明的实例中，在框1214，第一单发电路108a产生单发时钟(例如，clk_single_shot信号)。例如，在框1214，第一单发电路108a基于自适应延迟电路622产生单发时钟。在框1216，调适脉冲产生器544基于来自单发计数器552的控制信号产生adaptation_pulse信号。在框1218，启动调适计数器。例如，在框1218，单发计数器552对clk_single_shot信号上的时钟循环数量进行计数。
在图12A及12B说明的实例中，在框1220，实例单发计数器552确定clk_single_shot信号上的时钟循环数量是否已达到与adaptation_pulse信号的持续时间相关联的第二计数值。如果单发计数器552确定clk_single_shot信号上的时钟循环数量已达到第二计数值(框1220：是)，程序1200前进到框1224。如果单发计数器552确定clk_single_shot信号上的时钟循环数量没有达到第二计数值(框1220：否)，程序1200前进到框1222，其中单发计数器552继续对clk_single_shot信号上的时钟循环数量进行计数。
在图12A及12B说明的实例中，在框1224，实例脉冲比较器514比较adaptation_pulse信号及reference_pulse信号。在框1226，实例脉冲比较器514确定adaptation_pulse信号的持续时间是否超过reference_pulse信号的持续时间。如果实例脉冲比较器514确定adaptation_pulse信号的持续时间超过reference_pulse信号的持续时间(框1226：是)，程序1200前进到框1228，其中实例脉冲比较器514通过递减计数器526的计数值来计数值。在框1228之后，程序1200前进到框1232。如果实例脉冲比较器514确定adaptation_pulse信号的持续时间没超过reference_pulse信号的持续时间(框1226：否)，程序1200前进到框1230。
在图12A及12B说明的实例中，在框1230，实例脉冲比较器514通过递增计数器526的计数值来调整计数值。
在图12A及12B说明的实例中，在框1232，实例就绪检测器542确定是否已检测到触发事件。例如，在框1234，实例就绪检测器542确定在ss_too_long信号上的逻辑值的交替序列之后是否发生逻辑高值。如果实例就绪检测器542确定已检测到触发事件(框1232：是)，程序1200前进到框1234。如果实例就绪检测器542确定没有检测到触发事件(框1232：否)，程序1200前进到框1206，其中参考脉冲产生器506产生reference_pulse信号。
在图12A及12B说明的实例中，在框1234，响应于触发事件，就绪检测器542将adaptation_ready信号设置为逻辑高值，使微调分配器536将微调信号传送到在第一操作模式下操作的一或多个单发电路。在框1236，实例刷新脉冲产生器500确定是否继续操作。例如，可导致实例刷新脉冲产生器500确定不继续操作的条件是电源与核心控制电路102断开连接。如果实例刷新脉冲产生器500确定继续操作(框1236：是)，程序1200前进到框1202，其中实例刷新脉冲产生器500产生刷新脉冲信号。如果实例刷新脉冲产生器500确定不继续操作(框1236：否)，程序1200结束。
从前述中，可理解，已公开调适单发信号的持续时间以消隐功率转换器中的感测信号的实例方法、设备及制造品。经调适的单发信号允许单发电路精确地绕过功率转换器中的感测信号。此经调适的单发信号对负载有利。例如，调适不当的消隐周期(例如，太短或太长)可导致信号的错误感测、输出电压的扰动、有限的输出电流能力、对功率转换器的损坏、中断到负载的功率传递的错误中断信号、占空比限制、切换频率限制、输出电压上的较高纹波电压、控制系统中的额外噪声。例如，在汽车中的RADAR子系统中，在功率转换器中使用非常高的切换频率来向RADAR子系统供应功率以产生RADAR信号。在此实例中，如果输入电压源具有低纹波电压，那么RADAR子系统对用户更有利地起作用。有利的是，经调适的单发信号降低了功率转换器输出上的纹波电压。另外，如果输入切换频率在正常无线电带宽(例如，AM频率、FM频率等)之外，那么实例RADAR子系统对用户更有利地操作。在调适不当的单发信号的情况下，在RADAR子系统中不能获得足够高的切换频率；但是，在经调适的单发信号的情况下，可实现有利于RADAR子系统用户的高切换频率。此外，较高的切换频率允许小电感器值(例如，电感器值<220nH)，其物理上小于用于功率转换器中的其它电感器。较小的值改进负载瞬态性能，且较小的尺寸减少了电感器在PCB或其它电路中的占据面积。所公开的方法、设备及制造品通过减少与信号的错误感测相关联的计算浪费、增加功率转换器的操作范围及改进功率转换器的效率来改进使用计算装置的效率。所公开的方法、设备及制造品相应地是针对计算机运作的一或多个改进。
尽管本文中已公开特定实例方法、设备及制造品，但此专利的覆盖范围不限于此。正相反，此专利覆盖公平地落于此专利的权利要求书的范围内的所有方法、设备及制造品。
所附权利要求特此通过引用方式并入到具体实施方案中，其中每个权利要求独立地作为本发明的单独实施例。

Claims (20)

1.一种设备，其包括：
第一单发电路，其包含自适应延迟元件、第一及第二输入以及输出，所述第一单发电路的所述第一输入耦合到第一脉冲产生器，且所述第一单发电路的所述输出耦合到第二脉冲产生器；
脉冲比较器，其包含第一及第二输入以及输出，所述脉冲比较器的所述第一输入耦合到所述第一脉冲产生器，所述脉冲比较器的所述第二输入耦合到所述第二脉冲产生器；及
计数器，其包含第一输入及输出，所述计数器的所述第一输入耦合到所述脉冲比较器的所述输出，所述计数器的所述输出耦合到所述第一单发电路的所述第一输入及第二单发电路。
2.根据权利要求1所述的设备，其进一步包含：
所述第一脉冲产生器，其包含第一及第二输入以及输出，所述第一脉冲产生器的所述输出耦合到脉冲比较器；
所述第二脉冲产生器，其包含第一及第二输入以及输出，所述第二脉冲产生器的所述第一输入耦合到所述第一脉冲产生器的所述输出，所述第二脉冲产生器的所述第二输入耦合到所述第一单发电路的所述输出；
分配器，其包含第一及第二输入以及输出，所述分配器的所述第一输入耦合到所述计数器的所述输出，所述分配器的所述输出耦合到所述第二单发电路；及
就绪检测器，其包含第一输入及输出，所述就绪检测器的所述第一输入耦合到所述脉冲比较器的所述输出，且所述就绪检测器的所述输出耦合到所述分配器的所述第二输入；
刷新脉冲产生器，其包含输出；及
定序器，其包含输入及第一及第二输出，所述定序器的所述输入耦合到所述刷新脉冲产生器的所述输出，所述第一脉冲产生器的所述第一及第二输入耦合到所述定序器的所述第一及第二输出。
3.根据权利要求2所述的设备，其中所述脉冲比较器进一步包含第三输入，且所述定序器进一步包含第三输出，所述脉冲比较器的所述第三输入耦合到所述定序器的所述第三输出。
4.根据权利要求2所述的设备，其中所述计数器进一步包含第二输入，且所述定序器进一步包含第三输出，所述计数器的所述第二输入耦合到所述定序器的所述第三输出。
5.根据权利要求2所述的设备，其中所述就绪检测器进一步包含第二及第三输入，且所述定序器包含第三输出，所述就绪检测器的所述第二输入耦合到所述定序器的所述第一输出，所述就绪检测器的所述第三输入耦合到所述定序器的所述第三输出。
6.根据权利要求2所述的设备，其中所述计数器是第一计数器，且所述第二脉冲产生器包含第三输入，所述设备进一步包含第二计数器，所述第二计数器包含第一及第二输入以及第一及第二输出，所述第二计数器的所述第一输入耦合到所述第一脉冲产生器的所述输出，所述第二计数器的所述第二输入耦合到所述第一单发电路的所述输出，所述第二计数器的所述第一输出耦合到所述第二脉冲产生器的所述第一输入，且所述第二计数器的所述第二输出耦合到所述第二脉冲产生器的所述第三输入。
7.一种用于绕过功率转换器中的感测信号的设备，所述设备包括：
第一单发电路，其用于在功率转换器的运行时间期间基于自适应延迟产生时钟信号，所述自适应延迟基于计数器的计数值；
脉冲比较器，其耦合到调适脉冲产生器，所述脉冲比较器用于在所述功率转换器的运行时间期间：
将所述调适脉冲的第一持续时间与参考脉冲的第二持续时间进行比较；及
调整所述计数器的所述计数值；及
就绪检测器，其耦合到所述脉冲比较器，所述就绪检测器用于在所述功率转换器的运行时间期间响应于触发事件将所述计数值传送到第二单发电路。
8.根据权利要求7所述的设备，其中所述脉冲比较器将：
响应于所述第一持续时间超过所述第二持续时间，递减所述计数值；及
响应于所述第二持续时间超过所述第一持续时间，递增所述计数值。
9.根据权利要求7所述的设备，其进一步包含：
调适脉冲产生器，其耦合到所述第一单发电路，所述调适脉冲产生器用于在所述功率转换器的运行时间期间，基于参考脉冲及所述时钟信号产生调适脉冲；及
自适应延迟电路，其用于通过基于所述计数值选择一或多个延迟胞元来产生所述自适应延迟。
10.根据权利要求7所述的设备，其中所述第一持续时间基于与所述时钟信号相关联的时钟循环的第一数量，所述时钟信号基于所述第一单发电路的操作条件由所述自适应延迟调整。
11.根据权利要求7所述的设备，其中所述时钟信号是第一时钟信号，且所述第二持续时间基于与第二时钟信号相关联的时钟循环的第二数量。
12.根据权利要求7所述的设备，其中基于所述参考脉冲同步地产生所述时钟信号，且其中所述计数值用于使所述第二单发电路基于所述计数值产生脉冲，所述脉冲将绕过对应于所述功率转换器的感测信号。
13.根据权利要求7所述的设备，其中所述触发事件对应于以下的序列：(a)在第一时间的指示所述第一持续时间超过所述第二持续时间的第一事件、在第二时间的指示所述第二持续时间超过所述第一持续时间的第二事件、在第三时间的所述第一事件及第四时间的所述第一事件或(b)在所述第一时间的第二事件、在所述第二时间的所述第一事件、在所述第三时间的所述第二事件及在所述第四时间的所述第一事件。
14.一种系统，其包括：
功率转换器，其用于向汽车子系统供应功率；
电流传感器，其对应于所述功率转换器；
第一单发电路，其用于在所述功率转换器的运行时间期间基于自适应延迟产生时钟信号，所述自适应延迟基于计数器的计数值；及
单发微调器，其包含：
调适脉冲产生器，其用于在所述功率转换器的运行时间期间，基于参考脉冲及所述时钟信号产生调适脉冲；
脉冲比较器，其用于在所述功率转换器的运行时间期间：
将所述调适脉冲的第一持续时间与所述参考脉冲的第二持续时间进行比较；及
调整所述计数器的所述计数值；及
就绪检测器，其用于在所述功率转换器的运行时间期间响应于触发事件将所述计数值传送到第二单发电路，所述第二单发电路基于所述计数值产生脉冲，所述脉冲将绕过对应于所述电流传感器的感测信号。
15.根据权利要求14所述的系统，其中所述脉冲比较器将：
响应于所述第一持续时间超过所述第二持续时间，递减所述计数值；及
响应于所述第二持续时间超过所述第一持续时间，递增所述计数值。
16.根据权利要求14所述的系统，其中所述单发微调器进一步包含自适应延迟电路，其用于通过基于所述计数值选择一或多个延迟胞元来产生所述自适应延迟。
17.根据权利要求14所述的系统，其中所述第一持续时间基于与所述时钟信号相关联的时钟循环的第一数量，所述时钟信号基于所述第一单发电路的操作条件由所述自适应延迟调整。
18.根据权利要求14所述的系统，其中所述时钟信号是第一时钟信号，且所述第二持续时间基于与第二时钟信号相关联的时钟循环的第二数量。
19.根据权利要求14所述的系统，其中基于所述参考脉冲同步产生所述时钟信号。
20.根据权利要求14所述的系统，其中所述触发事件对应于以下的序列：(a)在第一时间的指示所述第一持续时间超过所述第二持续时间的第一事件、在第二时间的指示所述第二持续时间超过所述第一持续时间的第二事件、在第三时间的所述第一事件及在第四时间的所述第一事件或(b)在所述第一时间的第二事件、在所述第二时间的所述第一事件、在所述第三时间的所述第二事件及在所述第四时间的所述第一事件。
CN202080040240.8A 2019-05-31 2020-05-29 用于绕过功率转换器中的感测信号的方法及设备 Pending CN113939985A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/428,563 2019-05-31
US16/428,563 US11233451B2 (en) 2019-05-31 2019-05-31 Methods and apparatus to bypass sensed signals in power converters
PCT/US2020/035097 WO2020243414A1 (en) 2019-05-31 2020-05-29 Methods and apparatus to bypass sensed signals in power converters

Publications (1)

Publication Number Publication Date
CN113939985A true CN113939985A (zh) 2022-01-14

Family

ID=73549419

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080040240.8A Pending CN113939985A (zh) 2019-05-31 2020-05-29 用于绕过功率转换器中的感测信号的方法及设备

Country Status (4)

Country Link
US (1) US11233451B2 (zh)
EP (1) EP3977607A4 (zh)
CN (1) CN113939985A (zh)
WO (1) WO2020243414A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101726B2 (en) * 2019-10-01 2021-08-24 Texas Instruments Incorporated Glitch immune non-overlap operation of transistors in a switching regulator
US11469669B2 (en) * 2020-01-31 2022-10-11 Texas Instruments Incorporated Methods and circuitry to detect PFM mode entry in wide duty range DC converter
US11949333B2 (en) * 2021-12-29 2024-04-02 Texas Instruments Incorporated Peak current limit management for high frequency buck converter

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027215A (en) * 1974-07-01 1977-05-31 Xerox Corporation Rotary machine
US4291368A (en) * 1979-03-30 1981-09-22 Borg-Warner Corporation Pulse-width modulated inverter system and method
EP1504530A4 (en) * 2002-04-10 2008-11-05 Systel Dev And Ind Ltd SYSTEM ON A CHIP FOR THE DIGITAL CONTROL OF ELECTRONIC POWER EQUIPMENT
US6912139B2 (en) * 2002-11-14 2005-06-28 Fyre Storm, Inc. Multi-channel control methods for switched power converters
US7634061B1 (en) * 2004-03-26 2009-12-15 Nova R & D, Inc. High resolution imaging system
US7492219B1 (en) * 2006-08-10 2009-02-17 Marvell International Ltd. Power efficient amplifier
JP2012010577A (ja) * 2010-05-28 2012-01-12 Panasonic Corp 過電流保護回路および過電流保護方法
US8710810B1 (en) * 2010-06-23 2014-04-29 Volterra Semiconductor Corporation Systems and methods for DC-to-DC converter control
US8923382B2 (en) * 2012-03-16 2014-12-30 Lsi Corporation Tap adaptation with a fully unrolled decision feedback equalizer
JP2014050308A (ja) * 2012-09-04 2014-03-17 Ricoh Co Ltd スイッチングレギュレータとその制御方法
JP5890814B2 (ja) * 2013-09-12 2016-03-22 株式会社東芝 Ｄｃ−ｄｃコンバータ、および、半導体集積回路

Also Published As

Publication number Publication date
EP3977607A1 (en) 2022-04-06
EP3977607A4 (en) 2022-08-03
WO2020243414A1 (en) 2020-12-03
US20200382001A1 (en) 2020-12-03
US11233451B2 (en) 2022-01-25

Similar Documents

Publication Publication Date Title
CN113939985A (zh) 用于绕过功率转换器中的感测信号的方法及设备
US7804285B2 (en) Control of operation of switching regulator to select PWM control or PFM control based on phase comparison
US7391189B2 (en) Step-up/down DC-DC converter
US8970196B2 (en) Mode control circuit for DC-DC converter
US8716995B2 (en) Control circuit for switching power supply
US20090237049A1 (en) Comparator type dc-dc converter
US10530252B2 (en) Pulse-frequency control circuit, microcomputer, DC-to-DC converter, and pulse-frequency control method
EP2211447B1 (en) Switching power supply, control circuit for controlling switching power supply, control method of switching power supply and module substrate
US8922181B2 (en) Power control circuit performing soft start operation. power supply device, and electronic device
US7317362B2 (en) Oscillator circuit and oscillation control method
US10476389B2 (en) Switching power supply apparatus
US7936156B2 (en) DC-DC converter and control method thereof
JP6779182B2 (ja) 電源装置および電子制御装置
JP3611789B2 (ja) Ｄｃ−ｄｃコンバータ回路
EP3206301B1 (en) Oscillation circuit
US10523184B2 (en) Oscillator, method of operating the same, and PWM controller including the same
US10170997B2 (en) Switching power supply apparatus
CN113410989B (zh) 数字升压电路及其控制方法、电子设备
US9559582B2 (en) Switching power supply circuit
KR20150050946A (ko) 이완 발진기
US7161328B2 (en) Controller of alternator for vehicle
WO2020026550A1 (ja) 電源装置および電子制御装置
US20240006998A1 (en) Bidirectional dc/dc converter
TW202135474A (zh) 控制dac之輸出電壓
KR20110084069A (ko) 디지털 오디오 앰프 및 내부클럭 생성회로

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination