KR20150050946A - 이완 발진기 - Google Patents

이완 발진기 Download PDF

Info

Publication number
KR20150050946A
KR20150050946A KR1020130132236A KR20130132236A KR20150050946A KR 20150050946 A KR20150050946 A KR 20150050946A KR 1020130132236 A KR1020130132236 A KR 1020130132236A KR 20130132236 A KR20130132236 A KR 20130132236A KR 20150050946 A KR20150050946 A KR 20150050946A
Authority
KR
South Korea
Prior art keywords
clock
current
capacitor array
voltage
set value
Prior art date
Application number
KR1020130132236A
Other languages
English (en)
Other versions
KR101558880B1 (ko
Inventor
임지훈
Original Assignee
현대오트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대오트론 주식회사 filed Critical 현대오트론 주식회사
Priority to KR1020130132236A priority Critical patent/KR101558880B1/ko
Publication of KR20150050946A publication Critical patent/KR20150050946A/ko
Application granted granted Critical
Publication of KR101558880B1 publication Critical patent/KR101558880B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0231—Astable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/53—Generators characterised by the type of circuit or by the means used for producing pulses by the use of an energy-accumulating element discharged through the load by a switching device controlled by an external signal and not incorporating positive feedback
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)

Abstract

이완 발진기가 제공된다. 상기 이완 발진기는 외부로부터 제1 설정값을 제공받고, 제1 설정값을 바탕으로 제1 주파수를 갖는 제1 클럭을 생성하는 클럭 조절부, 제1 클럭을 제2 클럭으로 변환하는 AOT(Adaptive On Time)회로, 외부로부터 제1 설정값과 다른 제2 설정 값을 제공받고, 제2 설정 값에 의해 전류량이 조절되는 제1 전류를 생성하는 전류셀(Current Cell), 외부로부터 제1 설정값을 제공받고, 제1 설정값을 바탕으로 제2 클럭과 제1 전류에 의해 충전되는 캐패시터 어레이(Capacitor Array), 캐패시터 어레이로부터 제공받은 제1 전압을 기준 전압/전류 발생기로부터 제공받은 제2 전압과 비교하여 제1 듀티비를 갖는 제3 클럭을 생성하는 비교기를 포함하고, 제2 클럭은 캐패시터 어레이의 충전 시간을 결정한다.

Description

이완 발진기{A RELAXATION OSCILLATOR}
본 발명은 이완 발진기에 관한 것으로, 보다 상세하게는 클럭 주파수 및 클럭 주파수의 듀티비의 변경이 가능한 이완 발진기에 관한 것이다.
일반적으로 발진기(oscillator)는 전자 회로 분야에서 신호 생성 회로로서 사용된다. 즉, 발진기는 시간의 변화에 대해 안정적이면서 주기적으로 변하는 신호를 생성하고, 생성된 신호는 시스템의 타이밍 제어를 위한 클럭 신호로 이용되거나, 신호의 크기(amplitude)나 주파수를 변환하는 캐리어 신호(변조 신호)로 이용되기도 한다.
이러한 발진기는 구현 방법에 따라 동조 발진기(tuned oscillator)와, 충방전 발진기라 부르는 이완 발진기(relaxation oscillator)로 나눌 수 있다.
특히, 이완 발진기는 회로 내부적으로 정해진 문턱 전압(Threshold Voltage) 사이에 위치한 캐패시터를 충방전시킴으로써 발진 신호를 생성한다. 즉, 이완 발진기는 캐패시터를 충전한 후, 캐패시터를 가로지르는 전압이 특정 문턱전압레벨에 도달하는 경우, 캐패시터를 방전시킴으로써, 충방전 시간에 따라 주기가 결정되는 발진주파수를 출력한다.
한국등록특허 10-0938292 (공개일: 2004. 06. 05)
본 발명이 해결하려는 과제는, 사용자 설정에 의해 클럭 주파수 및 클럭의 듀티비의 변경이 가능한 이완 발진기를 제공하는 것이다.
본 발명이 해결하려는 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 이완 발진기의 일 실시예는 외부로부터 제1 설정값을 제공받고, 제1 설정값을 바탕으로 제1 주파수를 갖는 제1 클럭을 생성하는 클럭 조절부, 제1 클럭을 제2 클럭으로 변환하는 AOT(Adaptive On Time)회로, 외부로부터 제1 설정값과 다른 제2 설정 값을 제공받고, 제2 설정 값에 의해 전류량이 조절되는 제1 전류를 생성하는 전류셀(Current Cell), 외부로부터 제1 설정값을 제공받고, 제1 설정값을 바탕으로 제2 클럭과 제1 전류에 의해 충전되는 캐패시터 어레이(Capacitor Array), 캐패시터 어레이로부터 제공받은 제1 전압을 기준 전압/전류 발생기로부터 제공받은 제2 전압과 비교하여 제1 듀티비를 갖는 제3 클럭을 생성하는 비교기를 포함하고, 제2 클럭은 캐패시터 어레이의 충전 시간을 결정한다.
상기 제1 및 제2 설정값은 사용자로부터 선택될 수 있다.
상기 클럭 조절부는 제1 클럭을 생성하는 클럭 생성기와, 클럭 생성기로부터 제공받은 제1 클럭을 제1 주파수를 갖도록 조절하는 디바이더를 포함할 수 있다.
상기 제1 주파수를 가지는 제1 클럭은 50%의 듀티비를 가질 수 있다.
상기 제2 클럭은 제4 클럭과 제4 클럭을 반전(invert)시킨 제5 클럭을 포함하고, 캐패시터 어레이의 충전 시간은 제5 클럭에 의해 결정될 수 있다.
상기 캐패시터 어레이는 AOT 회로와 접속되어 제4 클럭을 제공받고, 전류셀은 제2 설정 값을 바탕으로 기준 전압/전류 발생기로부터 제공받은 제2 전류를 이용하여 제1 전류의 전류량을 조절할 수 있다.
상기 제4 클럭 또는 제5 클럭 중 어느 하나를 제공받는 스위치를 더 포함하고, 스위치는 제공받은 제4 클럭 또는 제5 클럭 중 어느 하나를 바탕으로 전류셀로부터 제공받은 제1 전류를 캐패시터 어레이로 제공할지 여부를 결정할 수 있다.
상기 스위치가 제5 클럭을 제공받고, 제공받은 제5 클럭이 하이레벨일 때, 제1 전류는 스위치를 통과하고, 캐패시터 어레이는 통과된 제1 전류에 의해 충전될 수 있다.
상기 스위치가 제4 클럭을 제공받고, 제공받은 제4 클럭이 로우레벨일 때, 제1 전류는 스위치에 의해 차단되고, 캐패시터 어레이는 방전될 수 있다.
상기 제1 전압은 삼각파를 포함할 수 있다.
상기 제3 클럭의 제1 듀티비는 제2 전압과 결합된 제1 전압의 기울기에 의해 결정되고, 제1 설정값은, 캐패시터 어레이 중 제1 전류에 의해 충전되는 캐패시터의 수를 결정할 수 있다.
상기 제1 전압의 기울기는 제1 전류의 전류량, 제5 클럭에 의해 결정된 캐패시터 어레이의 충전 시간 및 캐패시터의 수의 조합에 의해 결정되고, 캐패시터의 수는 캐패시터 어레이의 총 캐패시터 용량을 결정할 수 있다.
상기 제5 클럭의 하이레벨의 폭은 로우레벨의 폭보다 넓을 수 있다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 사용자가 캐패시터의 용량, 충전 시간 및 전류량을 조절함으로써, 캐패시터 어레이의 출력 전압의 기울기를 제어하여, 최종 클럭의 듀티비를 결정할 수 있도록 한다. 또한 응용 시스템에 맞춰 사용자가 클럭의 듀티비를 제어할 수 있기 때문에 넓은 응용 범위가 제공될 수 있다는 특징이 있다.
도 1은 본 발명의 일 실시예에 따른 이완 발진기를 설명하는 블록도이다.
도 2는 도 1의 전류셀 및 캐패시터 어레이를 설명하기 위한 부분 회로도이다.
도 3은 도 1의 이완 발진기의 동작 방법을 설명한 순서도이다.
도 4는 도 3의 이완 발진기의 동작 방법을 설명한 블록도이다.
도 5 및 도 6은 도 4의 AOT 회로의 동작을 설명한 도면들이다.
도 7은 도 4의 제1 전압의 기울기 변화에 따른 제3 클럭의 듀티비 변화를 설명하는 그래프이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
하나의 소자(elements)가 다른 소자와 "접속된(connected to)" 또는 "커플링된(coupled to)" 이라고 지칭되는 것은, 다른 소자와 직접 접속 또는 커플링된 경우 또는 중간에 다른 소자를 개재한 경우를 모두 포함한다. 반면, 하나의 소자가 다른 소자와 "직접 접속된(directly connected to)" 또는 "직접 커플링된(directly coupled to)"으로 지칭되는 것은 중간에 다른 소자를 개재하지 않은 것을 나타낸다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. "및/또는"은 언급된 아이템들의 각각 및 하나 이상의 모든 조합을 포함한다.
비록 제1, 제2 등이 다양한 소자, 구성요소 및/또는 섹션들을 서술하기 위해서 사용되나, 이들 소자, 구성요소 및/또는 섹션들은 이들 용어에 의해 제한되지 않음은 물론이다. 이들 용어들은 단지 하나의 소자, 구성요소 또는 섹션들을 다른 소자, 구성요소 또는 섹션들과 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 소자, 제1 구성요소 또는 제1 섹션은 본 발명의 기술적 사상 내에서 제2 소자, 제2 구성요소 또는 제2 섹션일 수도 있음은 물론이다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
다른 정의가 없다면, 본 명세서에서 사용되는 모든 용어(기술 및 과학적 용어를 포함)는 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 공통적으로 이해될 수 있는 의미로 사용될 수 있을 것이다. 또 일반적으로 사용되는 사전에 정의되어 있는 용어들은 명백하게 특별히 정의되어 있지 않는 한 이상적으로 또는 과도하게 해석되지 않는다.
이하에서, 도 1 내지 도 2를 참조하여, 본 발명의 일 실시예에 따른 이완 발진기에 대해 설명한다.
도 1은 본 발명의 일 실시예에 따른 이완 발진기를 설명하는 블록도이다. 도 2는 도 1의 전류셀 및 캐패시터 어레이를 설명하기 위한 부분 회로도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 이완 발진기(1)는 클럭 조절부(10), AOT 회로(20), 캐패시터 어레이(30), 기준 전압/전류 발생기(40), 전류셀(50) 및 비교기(70)를 포함할 수 있다.
클럭 조절부(10)는 예를 들어, 클럭 생성기(10a)와 디바이더(10b)를 포함할 수 있다. 또한 클럭 조절부(10)는 외부로부터 제1 설정값(SEL[N:0])을 제공받고, 제1 설정값(SEL[N:0])을 바탕으로 제1 주파수를 갖는 제1 클럭(CLK1)을 생성할 수 있다. 본 발명에서 외부는 사용자를 포함할 수 있으나, 이에 한정되는 것은 아니다.
구체적으로, 클럭 생성기(10a)는 외부로부터 제1 설정값(SEL[N:0])을 제공받고, 제1 클럭(CLK1)을 생성할 수 있다. 여기에서 제1 설정값(SEL[N:0])은 캐패시터 어레이(30) 중 사용자에 의해 선택된 캐패시터의 개수에 관한 정보 및 제1 주파수에 관한 정보를 포함할 수 있으며, 선택된 캐패시터의 개수를 통해 총 캐패시터 용량(C total)이 설정될 수 있다.
또한 클럭 생성기(10a)는 제1 설정값(SEL[N:0])을 통해 제공된 제1 주파수에 관한 정보 및 제1 클럭(CLK)을 디바이더(10b)로 제공할 수 있다. 여기에서, 제1 주파수는 결과적으로 캐패시터 어레이(30)의 충전시간(t charging)을 결정하는 핵심 요소가 될 수 있다.
디바이더(10b)는 예를 들어, 클럭 생성기(10a)와 접속될 수 있다.
구체적으로, 디바이더(10b)는 클럭 생성기(10a)로부터 제공받은 제1 클럭(CLK1)을, 제1 주파수를 가진 클럭으로 조절할 수 있다. 여기에서, 제1 주파수는 후술하는 캐패시터 어레이(30)의 충전 시간(t charging)과 대응하는 것으로, 제3 클럭(CLK3)의 듀티비를 가변하기 위해 필요한 요소가 될 수 있다. 즉, 디바이더(10b)는 클럭 생성기(10a)로부터 제공 받은 제1 주파수에 관한 정보를 토대로 제1 클럭(CLK1)이 제1 주파수를 갖도록 조절할 수 있다.
또한 디바이더(10b)는 제1 주파수를 가지도록 설정된 제1 클럭(CLK1)을 AOT(Adaptive On Time) 회로(20)에 제공할 수 있다. 이 때 제1 클럭(CLK1)은 제1 듀티비(D1)를 가지고, 제1 듀티비(D1)는 50% 듀티비를 포함할 수 있으나, 이에 한정되는 것은 아니다.
AOT 회로(20)는 디바이더(10b)와 접속될 수 있다.
구체적으로, AOT 회로(20)는 디바이더(10b)와 접속되고, 디바이더(10b)로부터 제공받은 제1 클럭(CLK1)을 제2 클럭(CLK2)으로 변환할 수 있다.
AOT 회로(20)에서 변환된 제2 클럭(CLK2)은 그대로 스위치(60)로 제공되거나 반전되어 제2 클럭바(/CLK2)로 제공될 수 있다. 또한 AOT 회로(20)에서 캐패시터 어레이(30)로 제2 클럭(CLK2)이 제공되는 바, AOT 회로(20)의 동작에 관한 구체적인 설명은 후술하도록 한다.
캐패시터 어레이(30)는 AOT 회로(20)로부터 제2 클럭(CLK2)을 제공받을 수 있다.
구체적으로, 캐패시터 어레이(30)의 충전 대상 캐패시터 개수는 외부로부터 제공받은 제1 설정값(SEL[N:0])에 의해 결정될 수 있고, 제1 설정값(SEL[N:0])에 의해 결정된 캐패시터 어레이(30)의 캐패시터(C1 ~ CN 중 일부 캐패시터)는 전류셀(50)로부터 제공받은 제1 전류(I1)에 의해 충전될 수 있다. 즉, 제1 설정값(SEL[N:0])에 의해 선택된 캐패시터 개수는 총 캐패시터 용량(C total)을 나타내고, 선택된 캐패시터 각각의 충전시간(t charging)은 스위치(60)로 제공된 제2 클럭바(/CLK2)에 의해 결정될 수 있다. 캐패시터 어레이(30)의 충전에 관한 구체적인 설명은 후술하도록 한다.
또한 캐패시터 어레이(30)는 제1 전압(V1)을 출력할 수 있다.
여기에서, 제1 전압(V1)은 제2 클럭바(/CLK2)에 의해 결정된 캐패시터 어레이(30)의 충전 시간(t charging), 제1 설정 값(SEL[N:0])에 의해 결정된 캐패시터의 개수(총 캐패시터 용량(C total)) 및 전류셀(50)로부터 제공받은 제1 전류(I1)의 전류량에 의해 결정될 수 있다.
기준 전압/전류 발생기(40)는 전류셀(50)로 제2 전류(I2)를 제공하고, 비교기(70)로 제2 전압(V2)을 제공할 수 있다.
구체적으로, 기준 전압/전류 발생기(40)는 제2 전류(I2)를 전류셀(50)로 제공하여, 전류셀(50)이 제1 전류(I1)의 전류량을 설정할 수 있도록 보조할 수 있다. 또한 기준 전압/전류 발생기(40)는 제2 전압(V2)을 비교기(70)로 제공하여, 비교기(70)가 제3 클럭(CLK3)을 출력하는 것을 보조할 수 있다.
전류셀(50)은 제1 전류(I1)를 생성하여 캐패시터 어레이(30)로 제공할 수 있다.
구체적으로, 전류셀(50)은 기준 전압/전류 발생기(V/I Generator)(40)로부터 제2 전류(I2)를 제공받고, 외부로부터 제공받은 제2 설정값(SW[N:0])을 바탕으로 제2 전류(I2)를 이용하여 제1 전류(I1)의 전류량을 설정할 수 있다. 즉, 예를 들어, 제2 설정값(SW[N:0])이 2개의 NMOS를 선택하면, 제2 전류(I2)는 선택된 2개의 NMOS에만 흐르게 되고, 제1 전류(I1)는 2 * 제2 전류(I2)에 해당하는 전류량을 가질 수 있다.
또한 전류셀(50)은 전류량이 설정된 제1 전류(I1)를 캐패시터 어레이(30)로 제공하기에 앞서 스위치(60)로 제공할 수 있다.
스위치(60)는 AOT 회로(20), 캐패시터 어레이(30) 및 전류셀(50)과 접속될 수 있다.
구체적으로, 스위치(60)는 AOT 회로(20)로부터 제2 클럭(CLK2)을 제공받고, 전류셀(50)로부터 제1 전류(I1)를 제공받을 수 있다. 또한 스위치(60)는 AOT 회로(20)로부터 제공받은 제2 클럭(CLK2)을 바탕으로 전류셀(50)로부터 제공받은 제1 전류(I1)를 캐패시터 어레이(30)로 제공할지 여부를 결정할 수 있다. 보다 구체적으로 설명하면, 스위치(60)는 AOT 회로(20)로부터 제2 클럭(CLK2)을 제공받고, 제공받은 제2 클럭(CLK2)이 로우레벨로 입력되면, 캐패시터 어레이(30)로의 제1 전류(I1)의 이동을 차단하고, 캐패시터 어레이(30)가 방전되도록 할 수 있다. 또한 AOT 회로(20)로부터 제공받은 제2 클럭(CLK2)이 인버터(Inverter)에 의해 반전되고, 반전된 제2 클럭 즉, 제2 클럭바(/CLK2)가 하이레벨로 입력되면, 제1 전류(I1)를 통과시켜서 캐패시터 어레이(30)의 충전이 진행되도록 할 수 있다. 여기에서, 제2 클럭바(/CLK2)의 하이레벨동안 캐패시터 어레이(30)가 충전되기에, 제2 클럭바(/CLK2)가 캐패시터 어레이(30)의 충전시간을 결정한다고 할 수 있다.
비교기(70)는 예를 들어, 제1 전압(V1) 및 제2 전압(V2)을 제공받을 수 있다.
구체적으로, 캐패시터 어레이(30)로부터 제공받은 제1 전압(V1)은 앞서 살펴본 바와 같이, 제2 클럭바(/CLK2)에 의해 결정된 캐패시터 어레이(30)의 충전 시간(t charging), 제1 설정값(SEL[N:0])에 의해 결정된 캐패시터의 개수(총 캐패시터 용량(C total)) 및 전류셀(50)로부터 제공받은 제1 전류(I1)의 전류량에 의해 결정될 수 있다. 여기에서, 제1 전압(V1)의 기울기는 아래의 식에 의해 정의될 수 있다.
<제1 전압의 기울기>
제1 전압(V1)의 기울기 =
Figure pat00001
즉, 제1 전압(V1)의 기울기는 캐패시터 어레이(30)의 충전 시간(t charging) 및 총 캐패시터 용량(C total)을 결정한 후, 제1 전류(I1)의 전류량을 조절하는 것에 의해 조절될 수 있다. 이와 같은 방식으로 기울기가 조절된 제1 전압(V1)은 예를 들어, 삼각파를 포함할 수 있으나, 이에 한정되는 것은 아니다.
기준 전압/전류 발생기(40)로부터 제공받은 제2 전압(V2)은 예를 들어, 제2 듀티비(D2)를 가지는 제4 클럭(CLK4)을 포함할 수 있다.
구체적으로, 제2 전압(V2)의 제2 듀티비(D2)는 일정하기 때문에, 제2 전압(V2)과 결합하는 제1 전압(V1)의 기울기에 의해 제3 클럭(CLK3)의 제3 듀티비(D3)가 결정될 수 있다. 즉, 비교기(70)는 캐패시터 어레이(30)로부터 제공받은 제1 전압(V1) 및 기준 전압/전류 발생기(40)로부터 제공받은 제2 전압(V2)을 서로 비교/결합하여 제3 클럭(CLK3)을 생성할 수 있고, 제3 클럭(CLK3)의 제3 듀티비(D3)는 제2 전압(V2)과 결합된 제1 전압(V1)의 기울기에 의해 결정될 수 있다. 이를 보다 구체적으로 설명하면, 캐패시터 어레이(30)의 충전 시간(t charging) 및 총 캐패시터 용량(C total)이 결정되면, 제1 전류(I1)의 전류량을 증가시키거나 감소시키는 것에 의해 제3 듀티비(D3)를 증가 또는 감소시킬 수 있다.
본 발명의 일 실시예에 따른 이완 발진기(1)는 사용자가 캐패시터의 용량, 충전 시간 및 전류량을 조절함으로써, 캐패시터 어레이(30)로부터 출력된 제1 전압(V1)의 기울기를 제어하여, 제3 클럭(CLK3)의 제3 듀티비(D3)를 결정할 수 있도록 한다. 또한 응용 시스템에 맞춰 사용자가 클럭의 듀티비를 제어할 수 있기 때문에 넓은 응용 범위가 제공될 수 있다는 특징이 있다.
이하에서, 도 3 내지 도 7을 참조하여, 본 발명의 일 실시예에 따른 이완 발진기의 동작 방법에 대해 설명한다.
도 3은 도 1의 이완 발진기의 동작 방법을 설명한 순서도이다. 도 4는 도 3의 이완 발진기의 동작 방법을 설명한 블록도이다. 도 5 및 도 6은 도 4의 AOT 회로의 동작을 설명한 도면들이다. 도 7은 도 4의 제1 전압의 기울기 변화에 따른 제3 클럭의 듀티비 변화를 설명하는 그래프이다.
도 3 및 도 4를 참조하면, 먼저, 제1 설정값(SEL[N:0]) 및 제2 설정값(SW[N:0])을 제공한다(S200).
구체적으로, 제1 설정값(SEL[N:0]) 및 제2 설정값(SW[N:0])은 외부로부터 제공받을 수 있다. 여기에서 외부는 사용자를 포함할 수 있으나, 이에 한정되는 것은 아니다.
제1 주파수 및 충전 대상 캐패시터의 수를 결정한다(S210).
구체적으로, 제1 설정값(SEL[N:0])에 의해 제1 주파수 및 충전 대상 캐패시터의 수가 결정될 수 있다. 즉, 제1 설정값(SEL[N:0])은 이완 발진기(1)에서 필요로 하는 제1 주파수에 관한 정보 및 충전 대상 캐패시터의 수에 관한 정보를 포함할 수 있으며, 제1 주파수에 관한 정보는 클럭 생성기(10a)로 제공되고, 충전 대상 캐패시터의 수에 관한 정보는 캐패시터 어레이(30)로 제공될 수 있다. 또한 충전 대상 캐패시터의 수에 관한 정보에 의해 캐패시터 어레이(30) 중 충전되는 캐패시터의 수가 결정될 수 있다.
제1 전류(I1)의 전류량을 결정한다(S212).
구체적으로, 제2 설정값(SW[N:0])은 전류셀(50)로 제공되어, 제1 전류(I1)의 전류량을 결정할 수 있다. 즉, 전류셀(50)은 기준 전압/전류 발생기(V/I Generator)(40)로부터 제2 전류(I2)를 제공받고, 외부로부터 제공받은 제2 설정값(SW[N:0])을 바탕으로 제2 전류(I2)를 이용하여 제1 전류(I1)의 전류량을 설정할 수 있다. 즉, 예를 들어, 제2 설정값(SW[N:0])이 2개의 NMOS를 선택하면, 제2 전류(I2)는 선택된 2개의 NMOS에만 흐르게 되고, 제1 전류(I1)는 2 * 제2 전류(I2)에 해당하는 전류량을 가질 수 있다.
제1 주파수를 갖는 제1 클럭(CLK1)을 제공한다(S220).
구체적으로, 클럭 생성기(10a)는 외부로부터 제1 설정값(SEL[N:0])을 제공받고, 제1 클럭(CLK1)을 생성할 수 있다. 또한 클럭 생성기(10a)는 제1 설정값(SEL[N:0])을 통해 제공된 제1 주파수에 관한 정보 및 제1 클럭(CLK)을 디바이더(10b)로 제공할 수 있다.
디바이더(10b)는 클럭 생성기(10a)로부터 제공받은 제1 클럭(CLK1)을, 제1 주파수를 가진 클럭으로 조절할 수 있다. 즉, 디바이더(10b)는 클럭 생성기(10a)로부터 제공 받은 제1 주파수에 관한 정보를 토대로 제1 클럭(CLK1)이 제1 주파수를 갖도록 조절할 수 있다. 또한 디바이더(10b)는 제1 주파수를 갖는 제1 클럭(CLK1)을 AOT 회로(20)로 제공할 수 있다.
제1 클럭(CLK1)을 제2 클럭(CLK2)으로 변환한다(S230).
구체적으로, AOT 회로(20)는 디바이더(10b)와 접속되고, 디바이더(10b)로부터 제공받은 제1 클럭(CLK1)을 제2 클럭(CLK2)으로 변환할 수 있다.
도 5 및 도 6을 참조하면, AOT 회로(20)가 디바이더(10b)로부터 제1 클럭(CLK1)을 제공받는다는 것을 확인할 수 있다.
구체적으로 살펴보면, 제1 클럭(CLK1)은 Vx에 도달하기 전에 인버터(Inverter)에 의해 반전될 수 있다.
반전된 제1 클럭(CLK1)이 로우레벨(low level)인 상태로 NMOS로 입력되는 경우, NMOS는 오프(OFF)가 되고, AOT 전류(I AOT)는 Vx와 접속된 AOT 캐패시터(C AOT)로 흘러 들어갈 수 있다. 따라서, Vx에서 측정된 전압은 처음에 점점 증가하다가 일정 시간 후부터는 일정한 값을 유지하게 된다. 이는 AOT 전류(I AOT)에 의해 AOT 캐패시터(C AOT)가 충전될 때에는 Vx에서 측정된 전압이 증가하다가 AOT 캐패시터(C AOT)의 충전이 종료된 후부터는 일정한 값이 유지되기 때문이다.
반대로, 반전된 제1 클럭(CLK1)이 하이레벨(high level)인 상태로 NMOS로 입력되는 경우, NMOS는 온(ON)이 되고, AOT 전류(I AOT)는 Vx가 아닌 NMOS를 통해 그라운드(ground)(즉, 접지 상태)로 흘러 들어갈 수 있다. 따라서, Vx에서 측정된 전압은 반전된 제1 클럭(CLK1)이 하이레벨(high level) 상태일 때는 0을 유지하게 되는 것이다.
Vx를 통과한 제1 클럭(CLK1)은 NMOS 및 인버터(Inverter)를 거치게 되고, 여기에서 인버터(Inverter)는 버퍼 역할을 수행하기에, 도 4에 도시된 Vx의 시간에 따른 증가영역을 로우레벨(low level)로 인식하게 된다. 이와 같이, Vx의 시간에 따른 증가영역이 로우레벨(low level)로 인식됨으로써, 딜레이(Delay) 지점에서의 제1 클럭(CLK1)의 듀티비가 초기 상태에 비해 감소된다는 것을 확인할 수 있다.
딜레이(Delay)지점을 통과한 후, AND 블록에서, 듀티비가 감소된 제1 클럭(CLK1)과 반전된 제1 클럭(CLK1)이 결합하게 되고, 이 둘의 결합 결과, 제2 클럭바(/CLK2)가 생성될 수 있다. 또한 제2 클럭바(/CLK2)는 인버터(Inverter)를 통과함으로써, 제2 클럭(CLK2)으로 출력될 수 있다.
여기에서, 제2 클럭(CLK2)의 하이레벨의 폭은 로우레벨의 폭보다 좁을 수 있다. 즉, 하이레벨의 폭이 로우레벨의 폭보다 좁다는 것은 듀티비가 낮다는 것을 의미할 수 있다. 또한 제2 클럭(CLK2)의 경우, 로우레벨일 때 스위치(60)로 입력되어, 캐패시터 어레이(30)를 방전시키고, 제2 클럭바(/CLK2)의 경우, 하이레벨일 때 스위치(60)로 입력되어, 캐패시터 어레이(30)를 충전시키는바, 이에 대한 구체적인 설명은 후술하도록 한다.
다시 도 3 및 도 4를 참조하면, 제2 클럭(CLK2)을 제공한다(240).
구체적으로, AOT 회로(20)로부터 출력된 제2 클럭(CLK2)이 로우레벨로 스위치(60)로 제공되는 경우, 스위치(60)는 턴오프(OFF)가 되고, 제1 전류(I1)는 스위치(60)에 의해 차단될 수 있다. 또한 스위치(60)에 의해 제1 전류(I1)가 차단되기에, 캐패시터 어레이(30)는 방전될 수 있다(S252).
또한 AOT 회로(20)로부터 출력된 제2 클럭(CLK2)이 인버터(Inverter)에 의해 반전되어 제2 클럭바(/CLK2) 상태로 스위치(60)로 제공되고, 제공되는 제2 클럭바(/CLK2)가 하이레벨로 입력되는 경우, 스위치(60)는 턴온(ON)되고, 제1 전류(I1)는 스위치(60)를 통과할 수 있다. 또한 스위치(60)를 통과한 제1 전류(I1)는 캐패시터 어레이(30)로 제공되어(S242), 캐패시터 어레이(30) 중 제1 설정값(SEL[N:0])에 의해 선택된 캐패시터를 충전할 수 있다(S250).
캐패시터 어레이(30)의 충전시, 제2 클럭바(/CLK2)는 스위치(60)로 제공되고, 제2 클럭(CLK2)은 캐패시터 어레이(30)로 제공되는바, 캐패시터 어레이(30)로 제공되는 제2 클럭(CLK2)은 로우레벨로 입력되기에, 각각의 캐패시터(C1 ~ CN)의 양단에 접속된 NMOS는 0이 될 수 있다. 따라서, NMOS가 0이 되기에, 전류셀(50)로부터 제공된 제1 전류(I1)가 제1 설정값(SEL[N:0])에 의해 선택된 캐패시터를 충전할 수 있다. 이 때 충전되는 캐패시터들은 제2 클럭바(/CLK2)의 하이레벨(즉, 제2 클럭(CLK2)의 로우레벨)에 해당하는 시간동안 충전되기에, 제2 클럭바(/CLK2)에 의해 캐패시터 어레이(30)의 충전시간이 결정된다는 것을 알 수 있다.
제1 전압(V1)과 제2 전압(V2)을 제공한다(S260).
구체적으로, 캐패시터 어레이(30)로부터 출력된 제1 전압(V1)은 기준 전압/전류 발생기(40)로부터 출력된 제2 전압(V2)과 함께 비교기(70)로 제공될 수 있다.
즉, 제1 전류(I1)에 의해 충전된 캐패시터 어레이(30)로부터 제1 전압(V1)이 출력되고, 출력된 제1 전압(V1)은 삼각파를 포함할 수 있으나, 이에 한정되는 것은 아니다. 또한 제1 전압(V1)의 기울기는 앞서 설명한 것과 같이, 제2 클럭바(/CLK2)에 의해 결정된 캐패시터 어레이(30)의 충전 시간(t charging), 제1 설정 값(SEL[N:0])에 의해 결정된 캐패시터의 개수(총 캐패시터 용량(C total)) 및 전류셀(50)로부터 제공받은 제1 전류(I1)의 전류량에 의해 결정될 수 있다.
제2 전압(V2)의 경우, 제2 듀티비(D2)를 가지는 제4 클럭(CLK4)을 포함할 수 있고, 제2 듀티비(D2)는 일정하게 유지될 수 있다.
제3 클럭(CLK3)을 생성한다(270).
도 7을 참조하면, 비교기(70)는 제공된 제1 전압(V1)과 제2 전압(V2)을 비교 및 결합하여 제3 클럭(CLK3)을 생성할 수 있다.
구체적으로, 비교기(70)는 캐패시터 어레이(30)로부터 제공받은 제1 전압(V1) 및 기준 전압/전류 발생기(40)로부터 제공받은 제2 전압(V2)을 서로 비교/결합하여 제3 클럭(CLK3)을 생성할 수 있고, 제3 클럭(CLK3)의 제3 듀티비(D3)는 제2 전압(V2)과 결합된 제1 전압(V1)의 기울기에 의해 결정될 수 있다. 즉, 제1 전압(V1)의 기울기가 증가하면 제3 듀티비(D3)도 같이 증가하고, 제1 전압(V1)의 기울기가 감소하면, 제3 듀티비(D3)도 같이 감소한다는 것을 확인할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10a: 클럭 생성기 10b: 디바이더
20: AOT(Adaptive on time)회로 30: 캐패시터 어레이
40: 기준 전압/전류 발생기 50: 전류셀
60: 스위치 70: 비교기

Claims (13)

  1. 외부로부터 제1 설정값을 제공받고, 상기 제1 설정값을 바탕으로 제1 주파수를 갖는 제1 클럭을 생성하는 클럭 조절부;
    상기 제1 클럭을 제2 클럭으로 변환하는 AOT 회로;
    외부로부터 상기 제1 설정값과 다른 제2 설정 값을 제공받고, 상기 제2 설정 값에 의해 전류량이 조절되는 제1 전류를 생성하는 전류셀;
    외부로부터 상기 제1 설정값을 제공받고, 상기 제1 설정값을 바탕으로 상기 제2 클럭과 상기 제1 전류에 의해 충전되는 캐패시터 어레이;
    상기 캐패시터 어레이로부터 제공받은 제1 전압을 기준 전압/전류 발생기로부터 제공받은 제2 전압과 비교하여 제1 듀티비를 갖는 제3 클럭을 생성하는 비교기를 포함하고,
    상기 제2 클럭은 상기 캐패시터 어레이의 충전 시간을 결정하는 이완 발진기.
  2. 제 1항에 있어서,
    상기 제1 및 제2 설정값은 사용자로부터 선택되는 이완 발진기.
  3. 제 1항에 있어서,
    상기 클럭 조절부는 제1 클럭을 생성하는 클럭 생성기와,
    상기 클럭 생성기로부터 제공받은 상기 제1 클럭을, 상기 제1 주파수를 갖도록 조절하는 디바이더를 포함하는 이완 발진기.
  4. 제 1항에 있어서,
    상기 제1 주파수를 가지는 상기 제1 클럭은 50%의 듀티비를 가지는 이완 발진기.
  5. 제 1항에 있어서,
    상기 제2 클럭은 제4 클럭과 상기 제4 클럭을 반전(invert)시킨 제5 클럭을 포함하고, 상기 캐패시터 어레이의 충전 시간은 상기 제5 클럭에 의해 결정되는 이완 발진기.
  6. 제 5항에 있어서,
    상기 캐패시터 어레이는 상기 AOT 회로와 접속되어 상기 제4 클럭을 제공받고,
    상기 전류셀은 상기 제2 설정 값을 바탕으로 상기 기준 전압/전류 발생기로부터 제공받은 제2 전류를 이용하여 상기 제1 전류의 전류량을 조절하는 이완 발진기.
  7. 제 5항에 있어서,
    상기 제4 클럭 또는 상기 제5 클럭 중 어느 하나를 제공받는 스위치를 더 포함하고,
    상기 스위치는 상기 제공받은 제4 클럭 또는 제5 클럭 중 어느 하나를 바탕으로 상기 전류셀로부터 제공받은 상기 제1 전류를 상기 캐패시터 어레이로 제공할지 여부를 결정하는 이완 발진기.
  8. 제 7항에 있어서,
    상기 스위치가 상기 제5 클럭을 제공받고, 상기 제공받은 제5 클럭이 하이레벨일 때, 상기 제1 전류는 상기 스위치를 통과하고, 상기 캐패시터 어레이는 상기 통과된 제1 전류에 의해 충전되는 이완 발진기.
  9. 제 7항에 있어서,
    상기 스위치가 상기 제4 클럭을 제공받고, 상기 제공받은 제4 클럭이 로우레벨일 때, 상기 제1 전류는 상기 스위치에 의해 차단되고, 상기 캐패시터 어레이는 방전되는 이완 발진기.
  10. 제 5항에 있어서,
    상기 제1 전압은 삼각파를 포함하는 이완 발진기.
  11. 제 10항에 있어서,
    상기 제3 클럭의 상기 제1 듀티비는 상기 제2 전압과 결합된 상기 제1 전압의 기울기에 의해 결정되고,
    상기 제1 설정값은, 상기 캐패시터 어레이 중 상기 제1 전류에 의해 충전되는 캐패시터의 수를 결정하는 이완 발진기.
  12. 제 11항에 있어서,
    상기 제1 전압의 기울기는 상기 제1 전류의 전류량, 상기 제5 클럭에 의해 결정된 상기 캐패시터 어레이의 충전 시간 및 상기 캐패시터의 수의 조합에 의해 결정되고,
    상기 캐패시터의 수는 상기 캐패시터 어레이의 총 캐패시터 용량을 결정하는 이완 발진기.
  13. 제 5항에 있어서,
    상기 제5 클럭의 하이레벨의 폭은 로우레벨의 폭보다 넓은 이완 발진기.
KR1020130132236A 2013-11-01 2013-11-01 이완 발진기 KR101558880B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020130132236A KR101558880B1 (ko) 2013-11-01 2013-11-01 이완 발진기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130132236A KR101558880B1 (ko) 2013-11-01 2013-11-01 이완 발진기

Publications (2)

Publication Number Publication Date
KR20150050946A true KR20150050946A (ko) 2015-05-11
KR101558880B1 KR101558880B1 (ko) 2015-10-08

Family

ID=53388571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130132236A KR101558880B1 (ko) 2013-11-01 2013-11-01 이완 발진기

Country Status (1)

Country Link
KR (1) KR101558880B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101725693B1 (ko) 2015-12-29 2017-04-12 성균관대학교산학협력단 동작 조건 변동에 대응하여 주파수를 일정하게 유지하는 주파수 생성 장치 및 방법
KR20190026275A (ko) * 2017-09-04 2019-03-13 국방과학연구소 광대역 출력을 갖는 이완 발진기 회로 구조
CN113346875A (zh) * 2021-08-03 2021-09-03 中国工程物理研究院流体物理研究所 一种条纹相机高压扫描脉冲产生装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101725693B1 (ko) 2015-12-29 2017-04-12 성균관대학교산학협력단 동작 조건 변동에 대응하여 주파수를 일정하게 유지하는 주파수 생성 장치 및 방법
KR20190026275A (ko) * 2017-09-04 2019-03-13 국방과학연구소 광대역 출력을 갖는 이완 발진기 회로 구조
CN113346875A (zh) * 2021-08-03 2021-09-03 中国工程物理研究院流体物理研究所 一种条纹相机高压扫描脉冲产生装置
CN113346875B (zh) * 2021-08-03 2021-11-02 中国工程物理研究院流体物理研究所 一种条纹相机高压扫描脉冲产生装置

Also Published As

Publication number Publication date
KR101558880B1 (ko) 2015-10-08

Similar Documents

Publication Publication Date Title
US9274151B2 (en) Fast wideband frequency comparator
US7570034B2 (en) Step-up/down DC-DC converter
US7906951B2 (en) Switching regulator having reverse current detector
US8098057B2 (en) Constant voltage circuit including supply unit having plural current sources
KR100300077B1 (ko) 가변 오실레이션 주기를 갖는 차지펌프회로
US20070139023A1 (en) Control circuit and control method for DC-DC converter
US8395425B2 (en) High-precision oscillator systems with feed forward compensation for CCFL driver systems and methods thereof
US7741887B2 (en) Triangular wave generator
JP2008079274A (ja) 周波数比較器、周波数合成器及び関連方法
CN112929009B (zh) 一种rc张弛振荡器
US7317362B2 (en) Oscillator circuit and oscillation control method
US20100289548A1 (en) Frequency Generator for Generating Signals with Variable Frequencies
KR101558880B1 (ko) 이완 발진기
CN106656044B (zh) 用于调谐振荡器频率的系统和方法
CN118044118A (zh) 自适应时钟占空比控制器
CN113541663A (zh) 射频开关切换控制电路
CN117897911A (zh) 自适应时钟占空比控制器
CN110785931B (zh) 具有比较器延迟消除的振荡器电路
US8928177B2 (en) Control circuit and electronic device
CN117940854A (zh) 自适应时钟占空比控制器
US8030977B2 (en) Clock generating circuit
US20100019736A1 (en) Oscillator circuit
KR100550902B1 (ko) 온도 보상기능 갖는 삼각파 발진회로
CN106169784B (zh) 恒流充电装置
KR101375922B1 (ko) 저전력 이완 발진기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190926

Year of fee payment: 5