JP3611789B2 - Ｄｃ−ｄｃコンバータ回路 - Google Patents
Ｄｃ−ｄｃコンバータ回路 Download PDFInfo
- Publication number
- JP3611789B2 JP3611789B2 JP2001005303A JP2001005303A JP3611789B2 JP 3611789 B2 JP3611789 B2 JP 3611789B2 JP 2001005303 A JP2001005303 A JP 2001005303A JP 2001005303 A JP2001005303 A JP 2001005303A JP 3611789 B2 JP3611789 B2 JP 3611789B2
- Authority
- JP
- Japan
- Prior art keywords
- resonance
- circuit
- voltage
- switching
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、スイッチング損失を低減するようにしたＤＣ−ＤＣコンバータ回路に関するものである。
【０００２】
【従来の技術】
従来、ＤＣ−ＤＣコンバータ回路として、半導体スイッチング素子のオンオフを用いたスイッチモードコンバータが知られている。このスイッチモードコンバータは、スイッチング周波数が高くなるとスイッチング損失が増大するため、共振用リアクトルおよび共振用コンデンサからなる共振回路を備え、電圧共振を利用してゼロ電圧でスイッチングを行う方式や、電流共振を利用してゼロ電流でスイッチングを行う方式などを採用することにより、スイッチング損失を低減するようにしている。
【０００３】
図２９はゼロ電圧スイッチング方式のＤＣ−ＤＣコンバータ回路の動作を説明するタイミングチャートである。一般に、ゼロ電圧スイッチング方式のＤＣ−ＤＣコンバータ回路では、ダイオードにより共振電圧Ｖｒ＜０のときに半導体スイッチング素子に逆電圧が印加されないように構成されている。そこで、半導体スイッチング素子のオフ時間をＴ１００とし、共振電圧Ｖｒ≧０の時間をＴ１１０とすると、半導体スイッチング素子のオフ時間は、Ｔ１００＞Ｔ１１０の一定値に設定されている。そして、出力電圧は、スイッチング周波数、すなわちオンオフ周期Ｔ２００を変化させることにより制御している。
【０００４】
【発明が解決しようとする課題】
このような共振を利用したＤＣ−ＤＣコンバータ回路における共振周波数は、共振回路のインダクタンスおよびキャパシタンスによって決められるが、動作環境の変化や経年劣化などによるインダクタンスやキャパシタンスなどのパラメータ変化や、それらに起因する入力電圧や出力電流などの変化が生じると、共振電圧Ｖｒ＝０になるタイミング、すなわち共振電圧Ｖｒ≧０の時間Ｔ１１０が変化してしまう。
【０００５】
ここで、上記従来技術のように半導体スイッチング素子のオン時間Ｔ１００が一定値の場合には、共振電圧Ｖｒ＝０になるタイミングが遅れると、半導体スイッチング素子に印加される電圧がゼロでないときに当該スイッチング素子がオンすることとなり、その分スイッチング損失が増大してしまうこととなる。
【０００６】
本発明は、上記問題を解決するもので、半導体スイッチング素子のオンタイミングを制御することで、確実にゼロ電圧スイッチングを行わせるようにしたＤＣ−ＤＣコンバータ回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の請求項１にかかるＤＣ−ＤＣコンバータ回路は、入力電圧をオンオフするスイッチング手段と、このスイッチング手段に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、 前記ＤＣ−ＤＣコンバータ回路は、入力電圧を降圧して出力する降圧形コンバータ回路であり、当該回路の入力電圧および出力電流を検出する検出手段と、上記駆動手段の動作を制御する駆動制御手段とを備え、上記駆動制御手段は、検出された上記入力電圧および上記出力電流に基づき上記スイッチング手段に共振電圧が印加されている時間を算出し、上記スイッチング手段のオフ時点から当該算出された時間が経過すると上記スイッチング手段をオフからオンに切り替えるよう、上記スイッチング手段のオンタイミングを制御するものであって、さらに上記駆動制御手段は、上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用コンデンサに発生する共振電圧の周期が予め格納された記憶手段を備え、下記式に基づき上記時間を算出するものであることを特徴とする。
Ｔｏ＝Ｔｎ・ ( １＋Ｖ in ／ ( Ｚｎ・Ｉ ot)) ／２
Ｚｎ＝√ ( Ｌｒ／Ｃｒ )
ここで、Ｔｏ：共振電圧が印加されている時間
Ｔｎ：共振用コンデンサに発生する共振電圧の周期
Ｚｎ：共振回路の特性インピーダンス
Ｉ ot ：出力電流
Ｖ in ：入力電圧
Ｌｒ：共振用リアクトルのインダクタンス
Ｃｒ：共振用コンデンサのキャパシタンス
である。
【０００８】
この構成によれば、駆動手段によりスイッチング手段がオンオフされると、直流入力電圧がチョッピングされて、共振用リアクトルおよび共振用コンデンサからなる共振回路による共振によりスイッチング手段に共振電圧が印加される。このとき、回路の入力電圧及び出力電流が検出され、この検出された電気信号に基づきスイッチング手段のオンタイミングが制御され、スイッチング手段に電圧が印加されていないときに当該スイッチング手段がオフからオンに切り替えられる。これによって確実にゼロ電圧スイッチングが行われ、スイッチング損失の増大が防止される。
【０００９】
すなわち、検出された入力電圧および出力電流に基づきスイッチング手段に共振電圧が印加されている時間が算出され、スイッチング手段のオフ時点から当該算出された時間が経過するとスイッチング手段がオフからオンに切り替えられる。これによって、入力電圧または出力電流の変化によりスイッチング手段に共振電圧が印加されている時間が変化した場合でも、確実にゼロ電圧スイッチングが行われ、スイッチング損失の増大が防止される。
【００１０】
また、記憶手段に予め格納されている上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用コンデンサに発生する共振電圧の周期を用いて、上記式によりスイッチング手段に共振電圧が印加されている時間が算出される。これによって、上記時間の算出が、精度良く、かつ容易に行われることとなる。
【００１１】
本発明の請求項２にかかるＤＣ−ＤＣコンバータ回路は、入力電圧をオンオフするスイッチング手段と、このスイッチング手段に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、前記ＤＣ−ＤＣコンバータ回路は、入力電圧を昇圧して出力する昇圧形コンバータ回路であり、当該回路の出力電圧および入力電流を検出する検出手段と、上記駆動手段の動作を制御する駆動制御手段とを備え、上記駆動制御手段は、検出された上記出力電圧および上記入力電流に基づき上記スイッチング手段に共振電圧が印加されている時間を算出し、上記スイッチング手段のオフ時点から当該算出された時間が経過すると上記スイッチング手段をオフからオンに切り替えるよう、上記スイッチング手段のオンタイミングを制御するものであって、さらに上記駆動制御手段は、上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用コンデンサに発生する共振電圧の周期が予め格納された記憶手段を備え、下記式に基づき上記時間を算出するものであることを特徴とする。
Ｔｏ＝Ｔｎ・ ( １＋Ｖ ot ／ ( Ｚｎ・Ｉ in)) ／２
Ｚｎ＝√ ( Ｌｒ／Ｃｒ )
ここで、Ｔｏ：共振電圧が印加されている時間
Ｔｎ：共振用コンデンサに発生する共振電圧の周期
Ｚｎ：共振回路の特性インピーダンス
Ｉ in ：入力電流
Ｖ ot ：出力電圧
Ｌｒ：共振用リアクトルのインダクタンス
Ｃｒ：共振用コンデンサのキャパシタンス
である。
【００１２】
この構成によれば、検出手段により検出された出力電圧および入力電流に基づきスイッチング手段に共振電圧が印加されている時間が算出され、スイッチング手段のオフ時点から当該算出された時間が経過するとスイッチング手段がオフからオンに切り替えられる。これによって、出力電圧または入力電流の変化によりスイッチング手段に共振電圧が印加されている時間が変化した場合でも、確実にゼロ電圧スイッチングが行われ、スイッチング損失の増大が防止される。
【００１３】
また、記憶手段に予め格納されている上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用コンデンサに発生する共振電圧の周期を用いて、上記式によりスイッチング手段に共振電圧が印加されている時間が算出される。これによって、上記時間の算出が、精度良く、かつ容易に行われることとなる。
【００１４】
本発明の請求項３にかかるＤＣ−ＤＣコンバータ回路は、入力電圧をオンオフするスイッチング手段と、このスイッチング手段に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、当該回路の上記共振用コンデンサに発生する共振電圧を検出する検出手段と、上記駆動手段の動作を制御する駆動制御手段とを備え、上記駆動制御手段は、検出された上記共振電圧を用いて上記スイッチング手段に共振電圧が印加されなくなる時点を求め、当該求め た時点になると、上記スイッチング手段をオフからオンに切り替えるものであって、検出された上記共振電圧と所定の電圧閾値とを比較し、前記閾値以下に共振電圧が低下している場合に所定の検出信号を発生する比較回路と、前記比較回路による検出信号の出力時点から所定時間経過後に、上記スイッチング手段をオフからオンに切り替えるための信号を発生する遅延回路とを具備することを特徴とする。
【００１５】
この構成によれば、共振用コンデンサに発生する共振電圧が検出され、検出された共振電圧を用いてスイッチング手段に共振電圧が印加されなくなる時点が求められ、当該求められた時点になると、スイッチング手段がオフからオンに切り替えられる。
【００１６】
これによって、動作環境の変化や経時劣化などにより共振回路を構成するリアクトルやコンデンサのパラメータが変化して、共振電圧のピーク値や波形が変化し、そのためスイッチング手段に共振電圧が印加されている時間が変化した場合でも、共振電圧を検出して上記時点を求めているので、確実にゼロ電圧スイッチングが行われ、スイッチング損失の増大が防止される。
【００１７】
また、上記駆動制御手段は、検出された上記共振電圧と所定の電圧閾値とを比較し、前記閾値以下に共振電圧が低下している場合に所定の検出信号を発生する比較回路と、前記比較回路による検出信号の出力時点から所定時間経過後に、上記スイッチング手段をオフからオンに切り替えるための信号を発生する遅延回路とを具備するので、共振電圧が低下して所定の電圧閾値以下になった時点から所定時間後にスイッチング手段がオフからオンに切り替えられる。ここで、例えば共振電圧のピーク値が増大し、スイッチング手段に共振電圧が印加されている時間が標準状態より長くなる場合には、共振電圧が閾値以下になる時点も、標準状態より遅くなる。従って、その場合でも、共振電圧が閾値以下になる時点から所定時間後には、スイッチング手段に共振電圧が印加されていない状態となる。このように、動作環境などの変化により共振電圧が変化した場合でも、確実にゼロ電圧スイッチングが行われ、スイッチング損失の増大が防止される。
【００１８】
この場合において、上記所定の電圧閾値が、上記共振電圧のピーク値に応じて設定されるものであるとすると、所定値が一定の値でなく共振電圧の変化を反映した値になるので、動作環境などの変化に対して、より確実にゼロ電圧スイッチングが行われることとなる。
【００１９】
【発明の実施の形態】
（第１実施形態）
図１は本発明に係るＤＣ−ＤＣコンバータ回路の第１実施形態を示す回路ブロック図である。この回路は、コンバータ回路部１と、駆動回路２と、制御回路３とを備えている。
【００２０】
コンバータ回路部１は、入力端子４，５間に印加される直流入力電圧Ｖinより低い直流出力電圧Ｖotを生成して出力端子６，７間に接続される負荷８に印加するもので、公知の全波形ゼロ電圧スイッチング方式の降圧形コンバータを構成している。
【００２１】
すなわち、このコンバータ回路部１は、入力電圧Ｖinをチョッピングするトランジスタ（スイッチング手段）Ｑ１と、このトランジスタＱ１の寄生ダイオードＤ１と、トランジスタＱ１に順方向に直列接続され、入力側への逆電流を阻止するダイオードＤ２と、このトランジスタＱ１およびダイオードＤ２の直列回路に並列接続された共振用コンデンサＣ１と、ダイオードＤ２に直列接続された共振用リアクトルＬ１と、平滑用のリアクトルＬ２およびコンデンサＣ２と、トランジスタＱ１がオフしたときにリアクトルＬ２に蓄積されたエネルギーを放出するための還流用ダイオードＤ３とから構成されている。
【００２２】
リアクトルＬ２およびコンデンサＣ２の接続点と出力端子６との間に介設された電流検出回路９は、例えばホール素子または低抵抗からなり、出力電流Ｉotを検出するもので、出力電流Ｉotに比例する検出値を制御回路３に送出する。
【００２３】
駆動回路２は、制御回路３からの制御信号に従ってトランジスタＱ１をオンオフさせるものである。
【００２４】
制御回路３は、ＣＰＵ、メモリやＡ／Ｄ変換器などからなり、駆動回路２にパルス信号からなる制御信号を送出してトランジスタＱ１のオンオフを制御するもので、以下の機能（イ）〜（ハ）を有する。
（イ）入力電圧Ｖin、出力電圧Ｖot、出力電流Ｉotを検出する機能；
（ロ）トランジスタＱ１をオフにした後、共振用コンデンサＣ１に発生する電圧の極性が反転し、ダイオードＤ２によりトランジスタＱ１への印加が阻止されている間、すなわちＶｒ＜０の間に、トランジスタＱ１をオフからオンに切り替えるゼロ電圧スイッチングを行う機能。トランジスタＱ１をオフからオンに切り替えるタイミングについては後述する；
（ハ）検出した出力電圧Ｖotが予め設定された値に一致するように、トランジスタＱ１のスイッチング周波数を制御する機能。
【００２５】
次に、図１、図２を用いて、制御回路３によりトランジスタＱ１をオフからオンに切り替えるタイミングについて説明する。図２(ａ)(ｂ)(ｃ)は共振用コンデンサＣ１の共振電圧Ｖｒの波形図である。
【００２６】
共振用コンデンサＣ１に発生する共振電圧Ｖｒとして、図２(ａ)に示すような波形の電圧Ｖｒが印加されるが、この電圧Ｖｒは下記式（１）で表わされる。
Ｖｒ＝Ｖin＋Ｖｐ・sinωｔ …（１）
ここで、ωは共振用リアクトルＬ１および共振用コンデンサＣ１からなる共振回路の共振角周波数、Ｖｐは共振電圧Ｖｒの交流成分の振幅である。この共振角周波数ωは、下記式（２）で表わされる。
１／ω＝√(Ｌｒ・Ｃｒ) …（２）
但し、共振用リアクトルＬ１のインダクタンスをＬｒ、共振用コンデンサＣ１のキャパシタンスをＣｒとする。
【００２７】
図２(ａ)において、ＴｏはＶｒ≧０の時間、Ｔ１はＶｒ＝０からＶｒ＝Ｖinになるまでの時間、Ｔｎは共振電圧Ｖｒの周期である。ここで、同図より、
Ｖｐ・sin(ωＴ１)＝Ｖin …（３）
であるので、
Ｔ１＝sin-1(Ｖin／Ｖｐ)／ω …（４）
が得られる。また、
Ｖｐ＝Ｉot・Ｚｎ …（５）
である。ここで、Ｚｎは特性インピーダンスで、下記式（６）で表わされる。
Ｚｎ＝√(Ｌｒ／Ｃｒ) …（６）
従って、上記式（４）は、
Ｔ１＝sin-1[Ｖin／(Ｉot・Ｚｎ)]／ω…（７）
と表わせる。
【００２８】
また、図２(ａ)から分かるように、
Ｔｏ＝Ｔｎ／２＋２・Ｔ１ …（８）
が成立する。
【００２９】
ここで、Ｖin＝０のときは、図２(ｂ)に示すように、Ｔ１＝０で、Ｔｏ＝Ｔｎ／２となる。また、Ｖin＝Ｖｐのときは、図２(ｃ)に示すように、Ｔｏ＝Ｔｎになる。
【００３０】
従って、上記式（８）より、Ｖin＝０のときはＴ１＝０で、Ｖin＝ＶｐのときはＴ１＝Ｔｎ／４になる。すなわち、Ｖinが０からＶｐに変化すると、Ｔ１は０からＴｎ／４に変化する。このＴ１の変化を直線変化、すなわちＶinの１次関数で近似すると、上記式（７）より、
Ｔ１＝Ｖin／(Ｉot・Ｚｎ)・Ｔｎ／４…（９）
が得られる。この式（９）を上記式（８）に代入すると、
Ｔｏ＝Ｔｎ／２
＋Ｔｎ・Ｖin／(２・Ｉot・Ｚｎ) …（１０）
が得られる。
【００３１】
コンバータ回路部１において、共振用リアクトルＬ１のインダクタンスＬｒおよび共振用コンデンサＣ１のキャパシタンスＣｒは既知であり、各値Ｌｒ，Ｃｒが決まると、周期Ｔｎおよび特性インピーダンスＺｎが決まる。そこで、制御回路３のメモリに、周期Ｔｎおよび特性インピーダンスＺｎの各値を予め格納しておく。
【００３２】
そして、制御回路３は、メモリに格納されている各値Ｔｎ，Ｚｎと、検出した入力電圧Ｖinおよび出力電流Ｉotとを用いて、上記式（１０）に従って、時間Ｔｏを算出し、トランジスタＱ１のオフ時点から時間Ｔｏが経過した時点で、トランジスタＱ１をオフからオンに切り替える。なお、上記時間Ｔｏの算出は、所定時間（例えば数msec）ごとに行うようにすればよい。
【００３３】
このように、第１実施形態によれば、入力電圧Ｖinおよび出力電流Ｉotを検出し、上記式（１０）に従って時間Ｔｏを算出し、トランジスタＱ１のオフ時点から時間Ｔｏが経過した時点でトランジスタＱ１をオフからオンに切り替えるようにしているので、動作環境の変化などにより、入力電圧Ｖinおよび出力電流Ｉotが変化することによって、Ｖｒ＝０になるタイミングが変化した場合でも、確実にゼロ電圧スイッチングを行うことができる。
【００３４】
（第２実施形態）
図３は本発明に係るＤＣ−ＤＣコンバータ回路の第２実施形態を示す回路ブロック図、図４は共振電圧Ｖｒの波形図およびトランジスタＱ１のオンオフを示すタイミングチャートである。なお、図１と同一物には同一符号を付している。
【００３５】
図３において、共振用コンデンサＣ１に並列に接続された電圧検出回路１０は、例えば低抵抗などを有し、共振用コンデンサＣ１に発生する共振電圧Ｖｒを検出するもので、共振電圧Ｖｒに比例する検出値を比較回路１１に送出する。
【００３６】
比較回路１１は、電圧検出回路１０により検出される共振電圧Ｖｒと、電圧閾値生成回路１２で生成される閾値Ｖ１１（Ｖ１１＞０）とを比較して、共振電圧Ｖｒが低下してＶｒ≦Ｖ１１になると、その旨の検出信号を遅延回路１３に送出するものである。
【００３７】
制御回路１５は、出力電圧Ｖotと設定値生成回路１４で生成される設定値とを比較して、出力電圧Ｖotが一定値に維持されるようなスイッチング周波数で駆動回路２にオフ信号Ｓoffを送出するものである。また、制御回路１５は、クロック同期信号を遅延回路１３に送出する。
【００３８】
遅延回路１３は、制御回路１５から送られてくるクロック同期信号に基づき、比較回路１１による検出信号の出力時点からの経過時間をカウントし、所定時間Ｔ２が経過すると、駆動回路２にオン信号Ｓonを送出するものである。
【００３９】
この所定時間Ｔ２は、共振電圧Ｖｒが所定値Ｖ１１以下になった時点から確実にＶｒ＜０になるまでの時間に予め設定されている。
【００４０】
駆動回路２は、制御回路１５からオフ信号Ｓoffが入力されるとトランジスタＱ１をオフにし、遅延回路１３からオン信号Ｓonが入力されるとトランジスタＱ１をオフからオンに切り替える。
【００４１】
この構成により、図４に示すように、共振電圧Ｖｒが低下してＶｒ≦Ｖ１１になった時点から所定時間Ｔ２が経過すると、トランジスタＱ１がオンにされる。
【００４２】
図５は、第２実施形態の、より具体的な回路構成例を示す回路ブロック図、図６は図５の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである（なお、図５及び図６では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図５ではコンバータ回路部１の図示を省略し、図３と同一物には同一符号を付している。
【００４３】
図５において、電圧周波数変換（Ｖ／Ｆ）回路１６は、出力電圧Ｖotと設定値との電圧差Ｖ１に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路１７に送出する（図６の(１)）。合成回路１７は、このタイミング信号に基づき、オフ信号Ｓoffを駆動回路２に送出するものである（図６の(９)）。
【００４４】
オフ信号ＳoffによりトランジスタＱ１がオフになると、共振電圧Ｖｒが比較回路１１に取り込まれる（図６の(２)）。一方、電圧閾値生成回路１２で生成される閾値Ｖ１１が比較回路１１に取り込まれる（図６の(３)）。
【００４５】
そして、比較回路１１は、変化する共振電圧Ｖｒと閾値Ｖ１１とを比較し、Ｖｒ≧Ｖ１１の間、オン（ハイレベル）信号を出力する（図６の(４)）。遅延回路１８は、比較回路１１からの出力信号を所定時間Ｔ２だけ遅延して出力する（図６の(５)）。
【００４６】
この遅延回路１８からの出力信号は、遅延回路１９によりさらに所定時間Ｔ２１だけ遅延されるとともに（図６の(６)）、インバータゲート回路２０により反転される（図６の(７)）。
【００４７】
アンドゲート回路２１は、これらの信号の論理積を合成してパルス信号を生成し（図６の(８)）、合成回路１７に送出する。
【００４８】
合成回路１７は、アンドゲート回路２１からパルス信号が入力されると、駆動回路２にオン信号Ｓonを送出する（図６の(９)）。
【００４９】
図６に示すように、共振電圧Ｖｒがピーク値から低下してＶｒ≦Ｖ１１になった時点からＶｒ＝０になるまでの時間をＴ２０とすると、Ｔ２＞Ｔ２０に設定されており、本実施形態では、例えばＴ２＝Ｔｎ／４に設定され、これによって、確実にゼロ電圧スイッチングが行われることとなる。
【００５０】
このように、第２実施形態によれば、共振用コンデンサＣ１に発生する共振電圧ＶｒがＶｒ≦Ｖ１１になった時点から確実にＶｒ＜０になるまでの所定時間Ｔ２を予め設定しておき、共振電圧Ｖｒ（瞬時値）を検出し、共振電圧ＶｒがＶｒ≦Ｖ１１になった時点から所定時間Ｔ２の経過後にトランジスタＱ１をオフからオンに切り替えるようにしているので、動作環境の変化や経年劣化により、共振用リアクトルＬ１や共振用コンデンサＣ１の各値Ｌｒ，Ｃｒが変化することによって、共振電圧Ｖｒ＝０になるタイミングが変化した場合でも、確実にゼロ電圧スイッチングを行うことができる。従って、スイッチング損失の増大を未然に防止することができる。
【００５１】
（第３実施形態）
図７は本発明に係るＤＣ−ＤＣコンバータ回路の第３実施形態を示す回路ブロック図、図８は共振電圧Ｖｒの波形図およびトランジスタＱ１のオンオフを示すタイミングチャートである。なお、図１、図３と同一物には同一符号を付す。
【００５２】
図７において、制御回路３１は、出力電圧Ｖotと設定値生成回路１４で生成される設定値とを比較して、出力電圧Ｖotが一定値に維持されるようなスイッチング周波数で駆動回路２にオフ信号Ｓoffを送出するものである。また、制御回路３１は、トランジスタＱ１のオフ時点から計時のためのクロック同期信号を遅延回路３２，３３に送出する。
【００５３】
遅延回路３２は、電圧検出回路１０により検出される共振電圧Ｖｒを取り込むとともに、制御回路３１から送られてくるクロック同期信号に基づきトランジスタＱ１のオフ時点からの経過時間をカウントし、所定時間Ｔ３１が経過した時点での共振電圧Ｖｒを保持回路３４に送出するものである。
【００５４】
保持回路３４は、遅延回路３２から送られてくる共振電圧Ｖｒを閾値Ｖ３１として保持して比較回路３５に送出するものである。比較回路３５は、電圧検出回路１０により検出される共振電圧Ｖｒを取り込み、共振電圧Ｖｒと保持回路３４から送られる閾値Ｖ３１とを比較して、共振電圧Ｖｒが低下してＶｒ≦Ｖ３１になると、その旨の検出信号を遅延回路３３に送出するものである。
【００５５】
遅延回路３３は、制御回路３１から送られてくるクロック同期信号に基づき比較回路３５による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ３２（＞Ｔ３１）が経過した時点でオン信号Ｓonを駆動回路２に送出するものである。また、遅延回路３３は、オン信号Ｓonの出力後に、保持回路３４で保持されている閾値Ｖ３１をリセットする。
【００５６】
この構成により、図８に示すように、トランジスタＱ１のオフ時点から所定時間Ｔ３１が経過した時点での共振電圧Ｖｒが閾値Ｖ３１とされ、共振電圧Ｖｒが低下してＶｒ≦Ｖ３１になった時点から所定時間Ｔ３２（＞Ｔ３１）が経過すると、トランジスタＱ１がオフからオンに切り替えられる。
【００５７】
図９は、第３実施形態の、より具体的な回路構成例を示す回路ブロック図、図１０は図９の各部( １ ) ’， ( １ ) 〜 ( ９ )の信号を示すタイミングチャートである（なお、図９及び図１０では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図９ではコンバータ回路部１の図示を省略し、図７と同一物には同一符号を付している。
【００５８】
図９において、スイッチ３６，３７は、例えばトランジスタからなり、スイッチ３６は通常オン状態で、スイッチ３７は通常オフ状態になっている。
【００５９】
電圧周波数変換（Ｖ／Ｆ）回路１６は、出力電圧Ｖotと設定値との電圧差Ｖ１に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路３８に送出する（図１０の(１)）。合成回路３８は、このタイミング信号に基づき、オフ信号Ｓoffを駆動回路２に送出するものである（図１０の(１)’）。また、合成回路３８は、オフ信号Ｓoffを送出した時点から計時のためのクロック同期信号を遅延回路３９に送出する。
【００６０】
オフ信号ＳoffによりトランジスタＱ１がオフになると、共振電圧Ｖｒが比較回路３５に取り込まれる（図１０の(２)）。遅延回路３９は、トランジスタＱ１のオフ時点から経過時間をカウントし、所定時間Ｔ３１が経過すると、スイッチ３６をオフにし、比較回路３５は、スイッチ３６がオフにされた時点の共振電圧Ｖｒの瞬時値を閾値Ｖ３１として保持する（図１０の(３)）。そして、比較回路３５は、変化する共振電圧Ｖｒと閾値Ｖ３１とを比較し、Ｖｒ≧Ｖ３１の間、オン（ハイレベル）信号を出力する（図１０の(４)）。
【００６１】
遅延回路４１は、比較回路３５からの出力信号を所定時間Ｔ３２だけ遅延して出力する（図１０の(５)）。なお、Ｔ３２＞Ｔ３１に設定されている。
【００６２】
この遅延回路４１からの出力信号は、遅延回路４２によりさらに所定時間Ｔ３３だけ遅延されるとともに（図１０の(６)）、インバータゲート回路４３により反転される（図１０の(７)）。
【００６３】
アンドゲート回路４４は、これらの信号の論理積を合成してパルス信号を生成し（図１０の(８)）、合成回路３８および遅延回路４５に送出する。
【００６４】
合成回路３８は、アンドゲート回路４４からパルス信号が入力されると、駆動回路２にオン信号Ｓonを送出する（図１０の(１)’）。遅延回路４５は、アンドゲート回路４４から入力されるパルス信号を所定時間Ｔ３４だけ遅延してスイッチ３７に出力し（図１０の(９)）、このパルス信号によってスイッチ３７がオンにされて比較回路３５に保持されていた閾値Ｖ３１がリセットされる。
【００６５】
従って、図１０に示すように、オン信号Ｓonは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点（Ｖｒ≦Ｖ３１になった時点）から所定時間Ｔ３２後になる。ここで、Ｔ３２は、Ｔ３２＞Ｔ３１であって、オン信号ＳonがＶｒ＜０の間に出力されるような値に設定されているので、確実にゼロ電圧スイッチングが行われることとなる。
【００６６】
また、共振電圧Ｖｒの１周期ごとに、比較回路３５に保持されている閾値Ｖ３１がリセットされる。従って、図１０の(２)，(３)において、例えば左側の共振電圧Ｖｒより右側の共振電圧Ｖｒが増大している場合には、スイッチ３６がオフにされた時点の共振電圧Ｖｒの各瞬時値Ｖ３１，Ｖ３２はＶ３１＜Ｖ３２となり、左側の共振電圧Ｖｒより右側の共振電圧Ｖｒにおける閾値のレベルが増大することとなる。
【００６７】
ここで、左側の共振電圧Ｖｒの波形において、トランジスタＱ１のオン時点から瞬時値Ｖ３１になるまでの時間Ｔ３１と、瞬時値Ｖ３１からＶｒ＝０になるまでの時間Ｔ３５とは、ほぼ同一の値になる。また、右側の共振電圧Ｖｒの波形において、トランジスタＱ１のオン時点から瞬時値Ｖ３２になるまでの時間Ｔ３１と、瞬時値Ｖ３２からＶｒ＝０になるまでの時間Ｔ３６とは、やはり、ほぼ同一の値になる。
【００６８】
従って、トランジスタＱ１のオン時点から所定時間Ｔ３１が経過した時点での共振電圧Ｖｒの瞬時値を閾値とすることで、閾値のレベルに関係なく、共振電圧Ｖｒが閾値以下になった時点から所定時間Ｔ３１が経過した時点で、共振電圧Ｖｒ≒０になるということが言える。
【００６９】
このように、第３実施形態によれば、トランジスタＱ１のオン時点から所定時間Ｔ３１が経過した時点の共振電圧Ｖｒの瞬時値を閾値とし、共振電圧Ｖｒが閾値以下になった時点から所定時間Ｔ３２（＞Ｔ３１）の経過後にトランジスタＱ１をオフからオンに切り替えるようにしているので、確実にゼロ電圧スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【００７０】
特に、共振電圧Ｖｒの大きさや波形が変化すると、所定時間Ｔ３１が経過した時点の瞬時値が変化するため、閾値は共振電圧Ｖｒの変化に応じて変化することになるが、その変化した閾値からＶｒ＝０になる時点までに要する時間は殆ど変化しないので、動作環境の変化や経年劣化などにより共振電圧Ｖｒ＝０になるタイミングが変化した場合でも、確実にゼロ電圧スイッチングを行うことができる。
【００７１】
（第４実施形態）
図１１は本発明に係るＤＣ−ＤＣコンバータ回路の第４実施形態を示す回路ブロック図、図１２は共振電圧Ｖｒの波形図およびトランジスタＱ１のオンオフを示すタイミングチャートである。なお、図３と同一物には同一符号を付す。
【００７２】
図１１において、制御回路５１は、出力電圧Ｖotと設定値生成回路１４で生成される設定値とを比較して、出力電圧Ｖotが一定値に維持されるようなスイッチング周波数で駆動回路２にオフ信号Ｓoffを送出するものである。また、制御回路５１は、トランジスタＱ１のオフ時点から計時のためのクロック同期信号を遅延回路５２に送出する。
【００７３】
保持回路５３は、電圧検出回路１０により検出される共振電圧Ｖｒのピーク値を保持するもので、分圧回路５４は、保持回路５３で保持されているピーク値の所定比（＜１）を閾値として比較回路５５に送出するものである。
【００７４】
比較回路５５は、電圧検出回路１０により検出される共振電圧Ｖｒと分圧回路５４から送られる閾値とを比較して、共振電圧Ｖｒが低下して閾値以下になると、その旨の検出信号を遅延回路５２に送出するものである。
【００７５】
遅延回路５２は、制御回路５１から送られてくるクロック同期信号に基づき比較回路５５による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ４１が経過した時点でオン信号Ｓonを駆動回路２に送出するものである。
【００７６】
この構成により、図１２に示すように、共振電圧Ｖｒ（図中、太実線）のピーク値Ｖｒｐ（図中、細実線）が保持され、このピーク値Ｖｒｐの所定比（＜１）が閾値Ｖｔｈ（図中、細実線）とされ、共振電圧Ｖｒが低下してＶｒ≦Ｖｔｈになった時点から所定時間Ｔ４１が経過すると、トランジスタＱ１がオンにされる。
【００７７】
なお、保持回路５３は、例えばコンデンサで構成され、図１２に示すようにピーク値Ｖｒｐは漸減しているので、保持回路５３が保持するピーク値を１周期ごとにリセットする必要はない。
【００７８】
図１３は、第４実施形態の、より具体的な回路構成例を示す回路ブロック図、図１４は図１３の各部( １ ) 〜 ( ８ )の信号を示すタイミングチャートである（なお、図１３及び図１４では、上記 ( １ ) 〜 ( ８ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図１３ではコンバータ回路部１の図示を省略し、図５、図１１と同一物には同一符号を付している。
【００７９】
電圧周波数変換（Ｖ／Ｆ）回路１６は、出力電圧Ｖotと設定値との電圧差Ｖ１に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路５６に送出する（図１４の(１)）。合成回路５６は、このタイミング信号に基づき、オフ信号Ｓoffを駆動回路２に送出するものである（図１４の(９)）。
【００８０】
オフ信号ＳoffによりトランジスタＱ１がオフになると、共振電圧Ｖｒが、比較回路５５に取り込まれるとともに（図１４の(２)）、抵抗Ｒ４１，Ｒ４２の直列回路にコンデンサＣ４１が並列に接続されてなる回路に入力される。抵抗Ｒ４１，Ｒ４２の接続点は比較回路５５に接続されており、共振電圧ＶｒによりコンデンサＣ４１が充電されるとともに、その充電電圧の抵抗Ｒ４１，Ｒ４２による分圧値が閾値として比較回路５５に入力される（図１４の(３)）。
【００８１】
ここで、図１４の(２)，(３)に示すＶｒｐ，Ｖｔｈの関係は、抵抗Ｒ４１，Ｒ４２の抵抗値をＲ41，Ｒ42とすると、
Ｖｔｈ＝Ｖｒｐ・Ｒ42／(Ｒ41＋Ｒ42)
と表わされる。コンデンサＣ４１は保持回路５３を構成し、抵抗Ｒ４１，Ｒ４２は分圧回路５４を構成している。
【００８２】
比較回路５５は、変化する共振電圧Ｖｒと閾値Ｖｔｈとを比較し、Ｖｒ≧Ｖｔｈの間、オン（ハイレベル）信号を出力する（図１４の(４)）。
【００８３】
遅延回路５７は、比較回路５５からの出力信号を所定時間Ｔ４１だけ遅延して出力する（図１４の(５)）。この遅延回路５７からの出力信号は、遅延回路５８により所定時間Ｔ４２だけ遅延されるとともに（図１４の(６)）、インバータゲート回路５９により反転される（図１４の(７)）。
【００８４】
アンドゲート回路６０は、これらの信号の論理積を合成してパルス信号を生成し（図１４の(８)）、合成回路５６に出力する。
【００８５】
合成回路５６は、アンドゲート回路６０からパルス信号が入力されると、駆動回路２にオン信号Ｓonを出力し、これによってトランジスタＱ１はオンになる（図１４の(９)）。
【００８６】
従って、図１４に示すように、オン信号Ｓonは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点（すなわちＶｒ≦Ｖｔｈになった時点）から所定時間Ｔ４１後になる。ここで、Ｔ４１はオン信号ＳonがＶｒ＜０の間に出力されるように設定されているので、確実にゼロ電圧スイッチングが行われる。
【００８７】
このように、第４実施形態によれば、共振電圧Ｖｒのピーク値Ｖｒｐの所定比Ｖｔｈを閾値とし、共振電圧Ｖｒが閾値以下になった時点から所定時間Ｔ４１の経過後にトランジスタＱ１をオフからオンに切り替えるようにしているので、確実にゼロ電圧スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【００８８】
また、動作環境の変化や経年劣化などにより、共振電圧Ｖｒの大きさや波形が変化すると、その変化に応じて閾値Ｖｔｈが変化することになるので、動作環境などの変化によりＶｒ＝０になるタイミングが変化した場合でも、確実にゼロ電圧スイッチングを行うことができる。
【００８９】
以上説明した上記各実施形態では、コンバータ回路部１として、全波形ゼロ電圧スイッチング方式の降圧形コンバータを用いて説明しているが、これに限られず、例えば半波形ゼロ電圧スイッチング方式や昇圧形コンバータなどを含む一般のゼロ電圧スイッチング方式コンバータに適用することができる。
【００９０】
そこで、以下に、全波形ゼロ電圧スイッチング方式の昇圧形コンバータの具体的な形態例について、第５〜第８実施形態として説明する。
【００９１】
（第５実施形態）
図１５は本発明に係るＤＣ−ＤＣコンバータ回路の第５実施形態を示す回路ブロック図である。この回路は、コンバータ回路部１０１と、駆動回路１０２と、制御回路１０３とを備えている。
【００９２】
コンバータ回路部１０１は、入力端子１０４，１０５間に印加される直流入力電圧Ｖinより高い直流出力電圧Ｖotを生成して出力端子１０６，１０７間に接続される負荷１０８に印加するもので、公知の全波形ゼロ電圧スイッチング方式の昇圧形コンバータを構成している。
【００９３】
すなわち、このコンバータ回路部１０１は、入力電圧Ｖinをチョッピングするトランジスタ（スイッチング手段）Ｑ１１と、このトランジスタＱ１１の寄生ダイオードＤ１１と、入力側への逆電流を阻止するダイオードＤ１２と、トランジスタＱ１１およびダイオードＤ１２からなる直列回路に並列接続された共振用コンデンサＣ１１と、共振用リアクトルＬ１１と、トランジスタＱ１１がオンのときにエネルギーを蓄積するためのリアクトルＬ１２と、出力電圧Ｖotを平滑するためのコンデンサＣ１２と、出力側から入力側への電流の逆流を阻止するためのダイオードＤ１３とから構成されている。
【００９４】
入力端子１０４とリアクトルＬ１２との間に介設された電流検出回路１０９は、例えばホール素子または低抵抗からなり、入力電流Ｉinを検出するもので、入力電流Ｉinに比例する検出値を制御回路１０３に送出する。
【００９５】
駆動回路１０２は、制御回路１０３からの制御信号に従ってトランジスタＱ１１をオンオフさせるものである。
【００９６】
制御回路１０３は、ＣＰＵ、メモリやＡ／Ｄ変換器などからなり、駆動回路１０２にパルス信号からなる制御信号を送出してトランジスタＱ１１のオンオフを制御するもので、以下の機能（イ）〜（ハ）を有する。
（イ）入力電圧Ｖin、入力電流Ｉin、出力電圧Ｖotを検出する機能；
（ロ）トランジスタＱ１１をオフにした後、共振用コンデンサＣ１１に発生する電圧の極性が反転し、ダイオードＤ１２によりトランジスタＱ１１への印加が阻止されている間、すなわちＶｒ＜０の間に、トランジスタＱ１１をオフからオンに切り替えるゼロ電圧スイッチングを行う機能。トランジスタＱ１１をオフからオンに切り替えるタイミングについては後述する；
（ハ）検出した出力電圧Ｖotが予め設定された値に一致するように、トランジスタＱ１１のスイッチング周波数を制御する機能。
【００９７】
次に、図１５、図１６を用いて、制御回路１０３によるトランジスタＱ１１のオフからオンへの切替タイミングについて説明する。図１６(ａ)(ｂ)(ｃ)は共振用コンデンサＣ１１に発生する共振電圧Ｖｒの波形図である。
【００９８】
共振用コンデンサＣ１１に発生する共振電圧Ｖｒとして、図１６(ａ)に示すような波形の電圧Ｖｒが印加されるが、この電圧Ｖｒは、
Ｖｒ＝Ｖot＋Ｖｐ・sinωｔ …（11）
と表わされる。ここで、ωは共振用リアクトルＬ１１および共振用コンデンサＣ１１からなる共振回路の共振角周波数、Ｖｐは共振電圧Ｖｒの交流成分の振幅である。
【００９９】
この共振角周波数ωは、
１／ω＝√(Ｌｒ・Ｃｒ) …（12）
と表わされる。但し、共振用リアクトルＬ１１のインダクタンスをＬｒ、共振用コンデンサＣ１１のキャパシタンスをＣｒとする。
【０１００】
図１６(ａ)において、ＴｏはＶｒ≧０の時間、Ｔ５１はＶｒ＝０からＶｒ＝Ｖotになるまでの時間、Ｔｎは共振電圧Ｖｒの周期である。ここで、同図より、
Ｖｐ・sin(ωＴ５１)＝Ｖot …（13）
であるので、
Ｔ５１＝sin-1(Ｖot／Ｖｐ)／ω …（14）
が得られる。また、
Ｖｐ＝Ｉin・Ｚｎ …（15）
である。ここで、Ｉinは入力電流である。また、Ｚｎは特性インピーダンスで、Ｚｎ＝√(Ｌｒ／Ｃｒ) …（16）
と表わされる。従って、上記式（14）は、
Ｔ５１＝sin-1（Ｖot／(Ｉin・Ｚｎ)）／ω…（17）
と表わせる。
【０１０１】
また、図１６(ａ)から分かるように、
Ｔｏ＝Ｔｎ／２＋２・Ｔ５１ …（18）
が成立する。
【０１０２】
ここで、Ｖot＝０のときは、図１６(ｂ)に示すように、Ｔ５１＝０で、Ｔｏ＝Ｔｎ／２となる。また、Ｖot＝Ｖｐのときは、図１６(ｃ)に示すように、Ｔｏ＝Ｔｎになる。
【０１０３】
従って、上記式（18）より、Ｖot＝０のときはＴ５１＝０で、Ｖot＝ＶｐのときはＴ５１＝Ｔｎ／４になる。すなわち、Ｖotが０からＶｐに変化すると、Ｔ５１は０からＴｎ／４に変化する。このＴ５１の変化を直線変化、すなわちＶotの１次関数で近似すると、上記式（17）より、
Ｔ５１＝Ｖot／(Ｉin・Ｚｎ)・Ｔｎ／４…（19）
が得られる。この式（19）を上記式（18）に代入すると、
Ｔｏ＝Ｔｎ・(１＋Ｖot／(Ｉin・Ｚｎ))／２…（20）
が得られる。
【０１０４】
コンバータ回路部１０１において、共振用リアクトルＬ１１のインダクタンスＬｒおよび共振用コンデンサＣ１１のキャパシタンスＣｒは既知であり、各値Ｌｒ，Ｃｒが決まると、周期Ｔｎおよび特性インピーダンスＺｎが決まる。そこで、制御回路１０３のメモリに、周期Ｔｎおよび特性インピーダンスＺｎの各値を予め格納しておく。
【０１０５】
そして、制御回路１０３は、メモリに格納されている各値Ｔｎ，Ｚｎと、検出した出力電圧Ｖotおよび入力電流Ｉinとを用いて、上記式（20）に従って、時間Ｔｏを算出し、トランジスタＱ１１のオフ時点から時間Ｔｏが経過した時点で、トランジスタＱ１１をオフからオンに切り替える。なお、上記時間Ｔｏの算出は、所定時間（例えば数msec）ごとに行うようにすればよい。
【０１０６】
このように、第５実施形態によれば、出力電圧Ｖotおよび入力電流Ｉinを検出し、上記式（20）に従って時間Ｔｏを算出し、トランジスタＱ１１のオフ時点から時間Ｔｏが経過した時点でトランジスタＱ１１をオフからオンに切り替えるようにしているので、コンバータ回路部１０１の回路構成が決まると共振回路のインダクタンスＬｒおよびキャパシタンスＣｒが一定値に決まることから、動作環境の変化などにより、出力電圧Ｖotおよび入力電流Ｉinが変化することによってＶｒ＝０になるタイミングが変化した場合でも、確実にゼロ電圧スイッチングを行うことができる。
【０１０７】
（第６実施形態）
図１７は本発明に係るＤＣ−ＤＣコンバータ回路の第６実施形態を示す回路ブロック図、図１８は共振電圧Ｖｒの波形図およびトランジスタＱ１１のオンオフを示すタイミングチャートである。なお、図１５と同一物には同一符号を付している。
【０１０８】
図１７において、比較回路１１１は、共振用コンデンサＣ１１と共振用リアクトルＬ１１との接続点の電圧、すなわち共振電圧Ｖｒを検出するとともに、その共振電圧Ｖｒと電圧閾値生成回路１１２で生成される閾値Ｖ５１（＞０）とを比較して、共振電圧Ｖｒが低下してＶｒ≦Ｖ５１になると、その旨の検出信号を遅延回路１１３に送出するものである。
【０１０９】
制御回路１１４は、出力電圧Ｖotと設定値生成回路１１５で生成される設定値とを比較して、出力電圧Ｖotが一定値に維持されるようなスイッチング周波数で駆動回路１０２にオフ信号Ｓoffを送出するものである。また、制御回路１１４は、クロック同期信号を遅延回路１１３に送出する。
【０１１０】
遅延回路１１３は、制御回路１１４から送られてくるクロック同期信号に基づき、比較回路１１１による検出信号の出力時点からの経過時間をカウントし、所定時間Ｔ５１が経過すると、駆動回路１０２にオン信号Ｓonを送出するものである。
【０１１１】
駆動回路１０２は、制御回路１１４からオフ信号Ｓoffが入力されるとトランジスタＱ１１をオフにし、遅延回路１１３からオン信号Ｓonが入力されるとトランジスタＱ１１をオフからオンに切り替える。
【０１１２】
この所定時間Ｔ５１は、図１８に示すように、共振電圧Ｖｒが所定値Ｖ５１以下になった時点からＶｒ＝０になるまでの時間Ｔ５０より大きい値、すなわちＴ５１＞Ｔ５０に予め設定されており、所定時間Ｔ５１が経過した時点では、確実にＶｒ＜０になっている。このような構成により、共振電圧Ｖｒが低下してＶｒ≦Ｖ５１になった時点から所定時間Ｔ５１が経過すると、トランジスタＱ１１がオフにされる。
【０１１３】
図１９は、第６実施形態の、より具体的な回路構成例を示す回路ブロック図、図２０は図２１の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである（なお、図１９及び図２０では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図１９ではコンバータ回路部１０１の図示を省略し、図１７と同一物には同一符号を付している。
【０１１４】
図１９において、電圧周波数変換（Ｖ／Ｆ）回路１１６は、出力電圧Ｖotと設定値との電圧差Ｖ２に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路１１７に送出する（図２０の(１)）。合成回路１１７は、このタイミング信号に基づき、オフ信号Ｓoffを駆動回路１０２に送出するものである（図２０の(９)）。
【０１１５】
オフ信号ＳoffによりトランジスタＱ１１がオフになると、共振電圧Ｖｒが比較回路１１１に取り込まれる（図２０の(２)）。一方、電圧閾値生成回路１１２で生成される閾値Ｖ５１が比較回路１１１に取り込まれる（図２０の(３)）。
【０１１６】
そして、比較回路１１１は、変化する共振電圧Ｖｒと閾値Ｖ５１とを比較し、Ｖｒ≧Ｖ５１の間、オン（ハイレベル）信号を出力する（図２０の(４)）。遅延回路１１８は、比較回路１１１からの出力信号を所定時間Ｔ５１だけ遅延して出力する（図２０の(５)）。
【０１１７】
この遅延回路１１８からの出力信号は、遅延回路１１９によりさらに所定時間Ｔ５２だけ遅延されるとともに（図２０の(６)）、インバータゲート回路１２０により反転される（図２０の(７)）。
【０１１８】
アンドゲート回路１２１は、これらの信号の論理積を合成してパルス信号を生成し（図２０の(８)）、合成回路１１７に送出する。
【０１１９】
合成回路１１７は、アンドゲート回路１２１からパルス信号が入力されると、駆動回路１０２にオン信号Ｓonを送出する（図２０の(９)）。
【０１２０】
図２０に示すように、共振電圧Ｖｒがピーク値から低下してＶｒ≦Ｖ５１になった時点からＶｒ＝０になるまでの時間をＴ５０とすると、Ｔ５１＞Ｔ５０に設定されており、本実施形態では、例えばＴ５１＝Ｔｎ／４に設定され、これによって、確実にゼロ電圧スイッチングが行われることとなる。
【０１２１】
このように、第６実施形態によれば、共振用コンデンサＣ１１に発生する共振電圧ＶｒがＶｒ≦Ｖ５１になった時点から確実にＶｒ＜０になるまでの所定時間Ｔ５１を予め設定しておき、共振電圧Ｖｒ（瞬時値）を検出し、共振電圧ＶｒがＶｒ≦Ｖ５１になった時点から所定時間Ｔ５１の経過後にトランジスタＱ１１をオフからオンに切り替えるようにしているので、動作環境の変化や経年劣化により、共振用リアクトルＬ１１や共振用コンデンサＣ１１の各値Ｌｒ，Ｃｒが変化することによって、共振電圧Ｖｒ＝０になるタイミングが変化した場合でも、確実にゼロ電圧スイッチングを行うことができる。従って、スイッチング損失の増大を未然に防止することができる。
【０１２２】
（第７実施形態）
図２１は本発明に係るＤＣ−ＤＣコンバータ回路の第７実施形態を示す回路ブロック図、図２２は共振電圧Ｖｒの波形図およびトランジスタＱ１１のオンオフを示すタイミングチャートである。なお、図１７と同一物には同一符号を付す。
【０１２３】
図２１において、制御回路１３１は、出力電圧Ｖotと設定値生成回路１１５で生成される設定値とを比較して、出力電圧Ｖotが一定値に維持されるようなスイッチング周波数で駆動回路１０２にオフ信号Ｓoffを送出するものである。また、制御回路１３１は、トランジスタＱ１１のオフ時点から計時のためのクロック同期信号を遅延回路１３２，１３３に送出するものである。
【０１２４】
遅延回路１３２は、共振用コンデンサＣ１１と共振用リアクトルＬ１１との接続点の電圧、すなわち共振電圧Ｖｒを取り込むとともに、制御回路１３１から送られてくるクロック同期信号に基づきトランジスタＱ１１のオフ時点からの経過時間をカウントし、所定時間Ｔ７１が経過した時点での共振電圧Ｖｒを保持回路１３４に送出するものである。
【０１２５】
保持回路１３４は、遅延回路１３２から送られてくる共振電圧Ｖｒを閾値Ｖ７１として保持して比較回路１３５に送出するものである。比較回路１３５は、共振電圧Ｖｒを取り込み、共振電圧Ｖｒと保持回路１３４から送られる閾値Ｖ７１とを比較して、共振電圧Ｖｒが低下してＶｒ≦Ｖ７１になると、その旨の検出信号を遅延回路１３３に送出するものである。
【０１２６】
遅延回路１３３は、制御回路１３１から送られてくるクロック同期信号に基づき比較回路１３５による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ７２（＞Ｔ７１）が経過した時点でオン信号Ｓonを駆動回路１０２に送出するものである。また、遅延回路１３３は、オン信号Ｓonの出力後に、保持回路１３４で保持されている閾値Ｖ７１をリセットする。
【０１２７】
この構成により、図２２に示すように、トランジスタＱ１１のオフ時点から所定時間Ｔ７１が経過した時点での共振電圧Ｖｒが閾値Ｖ７１とされ、共振電圧Ｖｒが低下してＶｒ≦Ｖ７１になった時点から所定時間Ｔ７２が経過すると、トランジスタＱ１１がオフからオンに切り替えられる。
【０１２８】
この所定時間Ｔ７２は、Ｔ７２＞Ｔ７１であって、確実にＶｒ＝０になっている時間に予め設定されている。
【０１２９】
図２３は、第７実施形態の、より具体的な回路構成例を示す回路ブロック図、図２４は図２３の各部( １ ) 〜 ( ９ )，( １ )’の信号を示すタイミングチャートである（なお、図２３及び図２４では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図２３ではコンバータ回路部１０１の図示を省略し、図１９、図２１と同一物には同一符号を付している。
【０１３０】
図２３において、スイッチ１３６，１３７は、例えばトランジスタからなるもので、スイッチ１３６は通常オン状態で、スイッチ１３７は通常オフ状態になっている。
【０１３１】
電圧周波数変換（Ｖ／Ｆ）回路１１６は、出力電圧Ｖotと設定値との電圧差Ｖ２に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路１３８に送出する（図２４の(１)）。
【０１３２】
合成回路１３８は、このタイミング信号に基づき、オフ信号Ｓoffを駆動回路１０２に送出するものである（図２４の(１)’）。また、合成回路１３８は、オフ信号Ｓoffを送出した時点から計時のためのクロック同期信号を遅延回路１３９に送出する。
【０１３３】
オフ信号ＳoffによりトランジスタＱ１１がオフになると、共振電圧Ｖｒが比較回路１３５に取り込まれる（図２４の(２)）。遅延回路１３９は、トランジスタＱ１１のオフ時点から経過時間をカウントし、所定時間Ｔ７１が経過すると、スイッチ１３６をオフにし、比較回路１３５は、スイッチ１３６がオフにされた時点の共振電圧Ｖｒの瞬時値を閾値Ｖ７１として保持する（図２４の(３)）。そして、比較回路１３５は、変化する共振電圧Ｖｒと閾値Ｖ７１とを比較し、Ｖｒ≧Ｖ７１の間だけ、オン（ハイレベル）信号を出力する（図２４の(４)）。
【０１３４】
遅延回路１４０は、比較回路１３５からの出力信号を所定時間Ｔ７２だけ遅延して出力する（図２４の(５)）。上述したように、Ｔ７２＞Ｔ７１に設定されている。
【０１３５】
この遅延回路１４０からの出力信号は、遅延回路１４１によりさらに所定時間Ｔ７３だけ遅延されるとともに（図２４の(６)）、インバータゲート回路１４２により反転される（図２４の(７)）。
【０１３６】
アンドゲート回路１４３は、これらの信号の論理積を合成してパルス信号を生成し（図２４の(８)）、合成回路１３８および遅延回路１４４に送出する。
【０１３７】
合成回路１３８は、アンドゲート回路１４３からパルス信号が入力されると、駆動回路１０２にオン信号Ｓonを送出する（図２４の(１)’）。遅延回路１４４は、アンドゲート回路１４３から入力されるパルス信号を所定時間Ｔ７４だけ遅延してスイッチ１３７に出力し（図２４の(９)）、このパルス信号によりスイッチ１３７がオンにされて、比較回路１３５に保持されていた閾値Ｖ７１がリセットされる。
【０１３８】
従って、図２４に示すように、オン信号Ｓonは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点（Ｖｒ≦Ｖ７１になった時点）から所定時間Ｔ７２後になる。ここで、Ｔ７２は、Ｔ７２＞Ｔ７１であって、オン信号ＳonがＶｒ＜０の間に出力されるような値に設定されているので、確実にゼロ電圧スイッチングが行われることとなる。
【０１３９】
また、共振電圧Ｖｒの１周期ごとに、比較回路１３５に保持されている閾値がリセットされる。従って、図２４の(２)，(３)において、例えば左側の共振電圧Ｖｒより右側の共振電圧Ｖｒが増大している場合には、スイッチ１３６がオフにされた時点の共振電圧Ｖｒの各瞬時値Ｖ７１，Ｖ７２はＶ７１＜Ｖ７２となり、左側の共振電圧Ｖｒより右側の共振電圧Ｖｒにおける閾値のレベルが増大することとなる。
【０１４０】
ここで、左側の共振電圧Ｖｒの波形において、トランジスタＱ１１のオフ時点から瞬時値Ｖ７１になるまでの時間Ｔ７１と、瞬時値Ｖ７１からＶｒ＝０になるまでの時間Ｔ７５とは、ほぼ同一の値になる。また、右側の共振電圧Ｖｒの波形において、トランジスタＱ１１のオフ時点から瞬時値Ｖ７２になるまでの時間Ｔ７１と、瞬時値Ｖ７２からＶｒ＝０になるまでの時間Ｔ７６とは、やはり、ほぼ同一の値になる。
【０１４１】
従って、トランジスタＱ１１のオフ時点から所定時間Ｔ７１が経過した時点での共振電圧Ｖｒの瞬時値を閾値とすることで、閾値のレベルに関係なく、共振電圧Ｖｒが閾値以下になった時点から所定時間Ｔ７１が経過した時点で、共振電圧Ｖｒ≒０になるということが言える。
【０１４２】
このように、第７実施形態によれば、トランジスタＱ１１のオフ時点から所定時間Ｔ７１が経過した時点の共振電圧Ｖｒの瞬時値を閾値とし、共振電圧Ｖｒが閾値以下になった時点から所定時間Ｔ７２（＞Ｔ７１）の経過後にトランジスタＱ１１をオフからオンに切り替えるようにしているので、確実にゼロ電圧スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【０１４３】
特に、共振電圧Ｖｒの大きさや波形が変化すると、所定時間Ｔ７１が経過した時点の瞬時値が変化するため、閾値は共振電圧Ｖｒの変化に応じて変化することになるが、その変化した閾値からＶｒ＝０になる時点までに要する時間は殆ど変化しないので、動作環境の変化や経年劣化などにより共振電圧Ｖｒ＝０になるタイミングが変化した場合でも、確実にゼロ電圧スイッチングを行うことができる。
【０１４４】
（第８実施形態）
図２５は本発明に係るＤＣ−ＤＣコンバータ回路の第８実施形態を示す回路ブロック図、図２６は共振電圧Ｖｒの波形図およびトランジスタＱ１１のオンオフを示すタイミングチャートである。なお、図１７と同一物には同一符号を付す。
【０１４５】
図２５において、制御回路１５１は、出力電圧Ｖotと設定値生成回路１１５で生成される設定値とを比較して、出力電圧Ｖotが一定値に維持されるようなスイッチング周波数で駆動回路１０２にオフ信号Ｓoffを送出するものである。また、制御回路１５１は、トランジスタＱ１１のオフ時点から計時のためのクロック同期信号を遅延回路１５２に送出する。
【０１４６】
保持回路１５３は、共振用コンデンサＣ１１と共振用リアクトルＬ１１との接続点の電圧、すなわち共振電圧Ｖｒを取り込んで共振電圧Ｖｒのピーク値を保持するもので、分圧回路１５４は、保持回路１５３で保持されているピーク値の所定比（＜１）を閾値として比較回路１５５に送出するものである。
【０１４７】
比較回路１５５は、共振電圧Ｖｒを取り込んで、共振電圧Ｖｒと分圧回路１５４から送られる閾値とを比較して、共振電圧Ｖｒが低下して閾値以下になると、その旨の検出信号を遅延回路１５２に送出するものである。
【０１４８】
遅延回路１５２は、制御回路１５１から送られてくるクロック同期信号に基づき比較回路１５５による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ８１が経過した時点でオン信号Ｓonを駆動回路１０２に送出するものである。
【０１４９】
この構成により、図２６に示すように、共振電圧Ｖｒ（図中、太実線）のピーク値Ｖｒｐ（図中、細実線）が保持され、このピーク値Ｖｒｐの所定比（＜１）が閾値Ｖｔｈ（図中、細実線）とされ、共振電圧Ｖｒが低下してＶｒ≦Ｖｔｈになった時点から所定時間Ｔ８１が経過すると、トランジスタＱ１１がオフにされる。
【０１５０】
なお、保持回路１５３は、例えばコンデンサで構成され、図２６に示すようにピーク値Ｖｒｐは漸減しているので、保持回路１５３が保持するピーク値を１周期ごとにリセットする必要はない。
【０１５１】
図２７は、第８実施形態の、より具体的な回路構成例を示す回路ブロック図、図２８は図２７の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである（なお、図２７及び図２８では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図２７ではコンバータ回路部１０１の図示を省略し、図１９、図２５と同一物には同一符号を付している。
【０１５２】
電圧周波数変換（Ｖ／Ｆ）回路１１６は、出力電圧Ｖotと設定値との電圧差Ｖ２に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路１５６に送出する（図２８の(１)）。合成回路１５６は、このタイミング信号に基づき、オフ信号Ｓoffを駆動回路１０２に送出するものである（図２８の(９)）。
【０１５３】
オフ信号ＳoffによりトランジスタＱ１１がオフになると、共振電圧Ｖｒが、比較回路１５５に取り込まれるとともに（図２８の(２)）、抵抗Ｒ８１，Ｒ８２からなる分圧回路１５４とコンデンサＣ８１からなる保持回路１５３とが並列に接続されてなる回路に入力される。抵抗Ｒ８１，Ｒ８２の接続点は比較回路１５５に接続されており、共振電圧ＶｒによりコンデンサＣ８１が充電されるとともに、その充電電圧の抵抗Ｒ８１，Ｒ８２による分圧値が閾値として比較回路１５５に入力される（図２８の(３)）。
【０１５４】
ここで、図２８の(２)，(３)に示すＶｒｐ，Ｖｔｈの関係は、抵抗Ｒ８１，Ｒ８２の抵抗値をＲ81，Ｒ82とすると、
Ｖｔｈ＝Ｖｒ・Ｒ82／(Ｒ81＋Ｒ82)
と表わされる。
【０１５５】
比較回路１５５は、変化する共振電圧Ｖｒと閾値Ｖｔｈとを比較し、Ｖｒ≧Ｖｔｈの間、オン（ハイレベル）信号を出力する（図２８の(４)）。
【０１５６】
遅延回路１５７は、比較回路１５５からの出力信号を所定時間Ｔ８１だけ遅延して出力する（図２８の(５)）。
【０１５７】
この遅延回路１５７からの出力信号は、遅延回路１５８により所定時間Ｔ８２だけ遅延されるとともに（図２８の(６)）、インバータゲート回路１５９により反転される（図２８の(７)）。
【０１５８】
アンドゲート回路１６０は、これらの信号の論理積を合成してパルス信号を生成し（図２８の(８)）、合成回路１５６に出力する。
【０１５９】
合成回路１５６は、アンドゲート回路１６０からパルス信号が入力されると、駆動回路１０２にオン信号Ｓonを出力し、これによってトランジスタＱ１１はオンになる（図２８の(９)）。
【０１６０】
従って、図２８に示すように、オフ信号Ｓoffは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点（Ｖｒ≦Ｖｔｈになった時点）から所定時間Ｔ８１後になる。ここで、Ｔ８１はオン信号ＳonがＶｒ＜０の間に出力されるように設定されているので、確実にゼロ電圧スイッチングが行われる。
【０１６１】
このように、第８実施形態によれば、共振電圧Ｖｒのピーク値Ｖｒｐの所定比Ｖｔｈを閾値とし、共振電圧Ｖｒが閾値Ｖｔｈ以下になった時点から所定時間Ｔ８１の経過後にトランジスタＱ１１をオフからオンに切り替えるようにしているので、確実にゼロ電圧スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【０１６２】
また、動作環境の変化や経年劣化などにより、共振電圧Ｖｒの大きさや波形が変化すると、その変化に応じて閾値Ｖｔｈが変化することになるので、動作環境などの変化によりＶｒ＝０になるタイミングが変化した場合でも、確実にゼロ電圧スイッチングを行うことができる。
【０１６３】
なお、上記第５〜第８実施形態では、コンバータ回路部１０１として全波形ゼロ電圧スイッチング方式の昇圧形コンバータを用いて説明しているが、半波形ゼロ電圧スイッチング方式の昇圧形コンバータにも適用できることはいうまでもない。
【０１６４】
【発明の効果】
以上説明したように、本発明によれば、降圧形コンバータ回路において、検出手段により検出された入力電圧および出力電流に基づきスイッチング手段に共振電圧が印加されている時間を算出し、スイッチング手段のオン時点から当該算出された時間が経過するとスイッチング手段をオフからオンに切り替えるようにすると、入力電圧または出力電流の変化によりスイッチング手段に共振電圧が印加されている時間が変化した場合でも、確実にゼロ電圧スイッチングを行うことができ、スイッチング損失の増大を防止することができる。
【０１６５】
また、上記駆動制御手段は、上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用コンデンサに発生する共振電圧の周期が予め格納された記憶手段を備え、下記式に基づき上記時間を算出するものであるとすることにより、スイッチング手段に共振電圧が印加されている時間の算出を精度良く、かつ容易に行うことができる。
Ｔｏ＝Ｔｎ・(１＋Ｖin／(Ｚｎ・Ｉot))／２
Ｚｎ＝√(Ｌｒ／Ｃｒ)
ここで、Ｔｏ：共振電圧が印加されている時間
Ｔｎ：共振用コンデンサに発生する共振電圧の周期
Ｚｎ：共振回路の特性インピーダンス
Ｉot：出力電流
Ｖin：入力電圧
Ｌｒ：共振用リアクトルのインダクタンス
Ｃｒ：共振用コンデンサのキャパシタンス
である。
【０１６６】
また、昇圧形コンバータ回路であって、出力電圧および入力電流に基づきスイッチング手段に共振電圧が印加されている時間を算出し、スイッチング手段のオフ時点から当該算出された時間が経過するとスイッチング手段をオフからオンに切り替えるようにすると、出力電圧または入力電流の変化によりスイッチング手段に共振電圧が印加されている時間が変化した場合でも、確実にゼロ電圧スイッチングを行うことができ、スイッチング損失の増大を防止することができる。
【０１６７】
また、上記駆動制御手段は、上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用コンデンサに発生する共振電圧の周期が予め格納された記憶手段を備え、下記式に基づき上記時間を算出するものであるとすることにより、スイッチング手段に共振電圧が印加されている時間の算出を精度良く、かつ容易に行うことができる。
Ｔｏ＝Ｔｎ・(１＋Ｖot／(Ｚｎ・Ｉin))／２
Ｚｎ＝√(Ｌｒ／Ｃｒ)
ここで、Ｔｏ：共振電圧が印加されている時間
Ｔｎ：共振用コンデンサに発生する共振電圧の周期
Ｚｎ：共振回路の特性インピーダンス
Ｉin：入力電流
Ｖot：出力電圧
Ｌｒ：共振用リアクトルのインダクタンス
Ｃｒ：共振用コンデンサのキャパシタンス
である。
【０１６８】
また、上記共振用コンデンサに発生する共振電圧を検出する検出手段を備え、上記駆動制御手段は、検出された上記共振電圧を用いて上記スイッチング手段に共振電圧が印加されなくなる時点を求め、当該求めた時点になると、上記スイッチング手段をオフからオンに切り替えるものであって、検出された上記共振電圧と所定の電圧閾値とを比較し、前記閾値以下に共振電圧が低下している場合に所定の検出信号を発生する比較回路と、前記比較回路による検出信号の出力時点から所定時間経過後に、上記スイッチング手段をオフからオンに切り替えるための信号を発生する遅延回路とを具備するようにすると、動作環境の変化や経時劣化などにより共振回路を構成するリアクトルやコンデンサのパラメータが変化して、共振電圧のピーク値や波形が変化し、そのためスイッチング手段に共振電圧が印加されている時間が変化した場合でも、確実にゼロ電圧スイッチングを行うことができ、スイッチング損失の増大を防止することができる。
【０１６９】
この場合において、上記共振電圧のピーク値に応じて設定されるものであるとすると、所定値が一定の値でなく共振電圧の変化を反映した値になるので、動作環境などの変化に対して、より確実にゼロ電圧スイッチングを行うことができる。
【図面の簡単な説明】
【図１】本発明に係るＤＣ−ＤＣコンバータ回路の第１実施形態を示す回路ブロック図である。
【図２】(ａ)(ｂ)(ｃ)は共振用コンデンサに発生する共振電圧の波形図である。
【図３】本発明に係るＤＣ−ＤＣコンバータ回路の第２実施形態を示す回路ブロック図である。
【図４】共振電圧の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図５】第２実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図６】図５の各部(１)〜(９)の信号を示すタイミングチャートである。
【図７】本発明に係るＤＣ−ＤＣコンバータ回路の第３実施形態を示す回路ブロック図である。
【図８】共振電圧の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図９】第３実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図１０】図９の各部(１)〜(９)，(１)’の信号を示すタイミングチャートである。
【図１１】本発明に係るＤＣ−ＤＣコンバータ回路の第４実施形態を示す回路ブロック図である。
【図１２】共振電圧の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図１３】第４実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図１４】図１３の各部(１)〜(９)の信号を示すタイミングチャートである。
【図１５】本発明に係るＤＣ−ＤＣコンバータ回路の第５実施形態を示す回路ブロック図である。
【図１６】(ａ)(ｂ)(ｃ)は共振用コンデンサに発生する共振電圧の波形図である。
【図１７】本発明に係るＤＣ−ＤＣコンバータ回路の第６実施形態を示す回路ブロック図である。
【図１８】共振電圧の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図１９】第６実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図２０】図１９の各部(１)〜(９)の信号を示すタイミングチャートである。
【図２１】本発明に係るＤＣ−ＤＣコンバータ回路の第７実施形態を示す回路ブロック図である。
【図２２】共振電圧の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図２３】第７実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図２４】図２３の各部(１)〜(９)，(１)’の信号を示すタイミングチャートである。
【図２５】本発明に係るＤＣ−ＤＣコンバータ回路の第８実施形態を示す回路ブロック図である。
【図２６】共振電圧の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図２７】第８実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図２８】図２７の各部(１)〜(９)の信号を示すタイミングチャートである。
【図２９】ゼロ電圧スイッチング方式のＤＣ−ＤＣコンバータ回路の動作を説明するタイミングチャートである。
【符号の説明】
１，１０１ コンバータ回路部
２，１０２ 駆動回路（駆動手段）
３，１０３ 制御回路（検出手段、駆動制御手段、記憶手段）
Ｑ１，Ｑ１１ トランジスタ（スイッチング手段）
Ｌ１，Ｌ１１ 共振用リアクトル
Ｃ１，Ｃ１１ 共振用コンデンサ
Ｑ２ 電界効果トランジスタ（半導体スイッチ素子）
Ｃ１ 共振用コンデンサ
Ｄ２ 還流用ダイオード
Ｌ１ 共振用リアクトル
Ｌ２ 平滑用リアクトル
【発明の属する技術分野】
本発明は、スイッチング損失を低減するようにしたＤＣ−ＤＣコンバータ回路に関するものである。
【０００２】
【従来の技術】
従来、ＤＣ−ＤＣコンバータ回路として、半導体スイッチング素子のオンオフを用いたスイッチモードコンバータが知られている。このスイッチモードコンバータは、スイッチング周波数が高くなるとスイッチング損失が増大するため、共振用リアクトルおよび共振用コンデンサからなる共振回路を備え、電圧共振を利用してゼロ電圧でスイッチングを行う方式や、電流共振を利用してゼロ電流でスイッチングを行う方式などを採用することにより、スイッチング損失を低減するようにしている。
【０００３】
図２９はゼロ電圧スイッチング方式のＤＣ−ＤＣコンバータ回路の動作を説明するタイミングチャートである。一般に、ゼロ電圧スイッチング方式のＤＣ−ＤＣコンバータ回路では、ダイオードにより共振電圧Ｖｒ＜０のときに半導体スイッチング素子に逆電圧が印加されないように構成されている。そこで、半導体スイッチング素子のオフ時間をＴ１００とし、共振電圧Ｖｒ≧０の時間をＴ１１０とすると、半導体スイッチング素子のオフ時間は、Ｔ１００＞Ｔ１１０の一定値に設定されている。そして、出力電圧は、スイッチング周波数、すなわちオンオフ周期Ｔ２００を変化させることにより制御している。
【０００４】
【発明が解決しようとする課題】
このような共振を利用したＤＣ−ＤＣコンバータ回路における共振周波数は、共振回路のインダクタンスおよびキャパシタンスによって決められるが、動作環境の変化や経年劣化などによるインダクタンスやキャパシタンスなどのパラメータ変化や、それらに起因する入力電圧や出力電流などの変化が生じると、共振電圧Ｖｒ＝０になるタイミング、すなわち共振電圧Ｖｒ≧０の時間Ｔ１１０が変化してしまう。
【０００５】
ここで、上記従来技術のように半導体スイッチング素子のオン時間Ｔ１００が一定値の場合には、共振電圧Ｖｒ＝０になるタイミングが遅れると、半導体スイッチング素子に印加される電圧がゼロでないときに当該スイッチング素子がオンすることとなり、その分スイッチング損失が増大してしまうこととなる。
【０００６】
本発明は、上記問題を解決するもので、半導体スイッチング素子のオンタイミングを制御することで、確実にゼロ電圧スイッチングを行わせるようにしたＤＣ−ＤＣコンバータ回路を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明の請求項１にかかるＤＣ−ＤＣコンバータ回路は、入力電圧をオンオフするスイッチング手段と、このスイッチング手段に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、 前記ＤＣ−ＤＣコンバータ回路は、入力電圧を降圧して出力する降圧形コンバータ回路であり、当該回路の入力電圧および出力電流を検出する検出手段と、上記駆動手段の動作を制御する駆動制御手段とを備え、上記駆動制御手段は、検出された上記入力電圧および上記出力電流に基づき上記スイッチング手段に共振電圧が印加されている時間を算出し、上記スイッチング手段のオフ時点から当該算出された時間が経過すると上記スイッチング手段をオフからオンに切り替えるよう、上記スイッチング手段のオンタイミングを制御するものであって、さらに上記駆動制御手段は、上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用コンデンサに発生する共振電圧の周期が予め格納された記憶手段を備え、下記式に基づき上記時間を算出するものであることを特徴とする。
Ｔｏ＝Ｔｎ・ ( １＋Ｖ in ／ ( Ｚｎ・Ｉ ot)) ／２
Ｚｎ＝√ ( Ｌｒ／Ｃｒ )
ここで、Ｔｏ：共振電圧が印加されている時間
Ｔｎ：共振用コンデンサに発生する共振電圧の周期
Ｚｎ：共振回路の特性インピーダンス
Ｉ ot ：出力電流
Ｖ in ：入力電圧
Ｌｒ：共振用リアクトルのインダクタンス
Ｃｒ：共振用コンデンサのキャパシタンス
である。
【０００８】
この構成によれば、駆動手段によりスイッチング手段がオンオフされると、直流入力電圧がチョッピングされて、共振用リアクトルおよび共振用コンデンサからなる共振回路による共振によりスイッチング手段に共振電圧が印加される。このとき、回路の入力電圧及び出力電流が検出され、この検出された電気信号に基づきスイッチング手段のオンタイミングが制御され、スイッチング手段に電圧が印加されていないときに当該スイッチング手段がオフからオンに切り替えられる。これによって確実にゼロ電圧スイッチングが行われ、スイッチング損失の増大が防止される。
【０００９】
すなわち、検出された入力電圧および出力電流に基づきスイッチング手段に共振電圧が印加されている時間が算出され、スイッチング手段のオフ時点から当該算出された時間が経過するとスイッチング手段がオフからオンに切り替えられる。これによって、入力電圧または出力電流の変化によりスイッチング手段に共振電圧が印加されている時間が変化した場合でも、確実にゼロ電圧スイッチングが行われ、スイッチング損失の増大が防止される。
【００１０】
また、記憶手段に予め格納されている上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用コンデンサに発生する共振電圧の周期を用いて、上記式によりスイッチング手段に共振電圧が印加されている時間が算出される。これによって、上記時間の算出が、精度良く、かつ容易に行われることとなる。
【００１１】
本発明の請求項２にかかるＤＣ−ＤＣコンバータ回路は、入力電圧をオンオフするスイッチング手段と、このスイッチング手段に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、前記ＤＣ−ＤＣコンバータ回路は、入力電圧を昇圧して出力する昇圧形コンバータ回路であり、当該回路の出力電圧および入力電流を検出する検出手段と、上記駆動手段の動作を制御する駆動制御手段とを備え、上記駆動制御手段は、検出された上記出力電圧および上記入力電流に基づき上記スイッチング手段に共振電圧が印加されている時間を算出し、上記スイッチング手段のオフ時点から当該算出された時間が経過すると上記スイッチング手段をオフからオンに切り替えるよう、上記スイッチング手段のオンタイミングを制御するものであって、さらに上記駆動制御手段は、上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用コンデンサに発生する共振電圧の周期が予め格納された記憶手段を備え、下記式に基づき上記時間を算出するものであることを特徴とする。
Ｔｏ＝Ｔｎ・ ( １＋Ｖ ot ／ ( Ｚｎ・Ｉ in)) ／２
Ｚｎ＝√ ( Ｌｒ／Ｃｒ )
ここで、Ｔｏ：共振電圧が印加されている時間
Ｔｎ：共振用コンデンサに発生する共振電圧の周期
Ｚｎ：共振回路の特性インピーダンス
Ｉ in ：入力電流
Ｖ ot ：出力電圧
Ｌｒ：共振用リアクトルのインダクタンス
Ｃｒ：共振用コンデンサのキャパシタンス
である。
【００１２】
この構成によれば、検出手段により検出された出力電圧および入力電流に基づきスイッチング手段に共振電圧が印加されている時間が算出され、スイッチング手段のオフ時点から当該算出された時間が経過するとスイッチング手段がオフからオンに切り替えられる。これによって、出力電圧または入力電流の変化によりスイッチング手段に共振電圧が印加されている時間が変化した場合でも、確実にゼロ電圧スイッチングが行われ、スイッチング損失の増大が防止される。
【００１３】
また、記憶手段に予め格納されている上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用コンデンサに発生する共振電圧の周期を用いて、上記式によりスイッチング手段に共振電圧が印加されている時間が算出される。これによって、上記時間の算出が、精度良く、かつ容易に行われることとなる。
【００１４】
本発明の請求項３にかかるＤＣ−ＤＣコンバータ回路は、入力電圧をオンオフするスイッチング手段と、このスイッチング手段に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、当該回路の上記共振用コンデンサに発生する共振電圧を検出する検出手段と、上記駆動手段の動作を制御する駆動制御手段とを備え、上記駆動制御手段は、検出された上記共振電圧を用いて上記スイッチング手段に共振電圧が印加されなくなる時点を求め、当該求め た時点になると、上記スイッチング手段をオフからオンに切り替えるものであって、検出された上記共振電圧と所定の電圧閾値とを比較し、前記閾値以下に共振電圧が低下している場合に所定の検出信号を発生する比較回路と、前記比較回路による検出信号の出力時点から所定時間経過後に、上記スイッチング手段をオフからオンに切り替えるための信号を発生する遅延回路とを具備することを特徴とする。
【００１５】
この構成によれば、共振用コンデンサに発生する共振電圧が検出され、検出された共振電圧を用いてスイッチング手段に共振電圧が印加されなくなる時点が求められ、当該求められた時点になると、スイッチング手段がオフからオンに切り替えられる。
【００１６】
これによって、動作環境の変化や経時劣化などにより共振回路を構成するリアクトルやコンデンサのパラメータが変化して、共振電圧のピーク値や波形が変化し、そのためスイッチング手段に共振電圧が印加されている時間が変化した場合でも、共振電圧を検出して上記時点を求めているので、確実にゼロ電圧スイッチングが行われ、スイッチング損失の増大が防止される。
【００１７】
また、上記駆動制御手段は、検出された上記共振電圧と所定の電圧閾値とを比較し、前記閾値以下に共振電圧が低下している場合に所定の検出信号を発生する比較回路と、前記比較回路による検出信号の出力時点から所定時間経過後に、上記スイッチング手段をオフからオンに切り替えるための信号を発生する遅延回路とを具備するので、共振電圧が低下して所定の電圧閾値以下になった時点から所定時間後にスイッチング手段がオフからオンに切り替えられる。ここで、例えば共振電圧のピーク値が増大し、スイッチング手段に共振電圧が印加されている時間が標準状態より長くなる場合には、共振電圧が閾値以下になる時点も、標準状態より遅くなる。従って、その場合でも、共振電圧が閾値以下になる時点から所定時間後には、スイッチング手段に共振電圧が印加されていない状態となる。このように、動作環境などの変化により共振電圧が変化した場合でも、確実にゼロ電圧スイッチングが行われ、スイッチング損失の増大が防止される。
【００１８】
この場合において、上記所定の電圧閾値が、上記共振電圧のピーク値に応じて設定されるものであるとすると、所定値が一定の値でなく共振電圧の変化を反映した値になるので、動作環境などの変化に対して、より確実にゼロ電圧スイッチングが行われることとなる。
【００１９】
【発明の実施の形態】
（第１実施形態）
図１は本発明に係るＤＣ−ＤＣコンバータ回路の第１実施形態を示す回路ブロック図である。この回路は、コンバータ回路部１と、駆動回路２と、制御回路３とを備えている。
【００２０】
コンバータ回路部１は、入力端子４，５間に印加される直流入力電圧Ｖinより低い直流出力電圧Ｖotを生成して出力端子６，７間に接続される負荷８に印加するもので、公知の全波形ゼロ電圧スイッチング方式の降圧形コンバータを構成している。
【００２１】
すなわち、このコンバータ回路部１は、入力電圧Ｖinをチョッピングするトランジスタ（スイッチング手段）Ｑ１と、このトランジスタＱ１の寄生ダイオードＤ１と、トランジスタＱ１に順方向に直列接続され、入力側への逆電流を阻止するダイオードＤ２と、このトランジスタＱ１およびダイオードＤ２の直列回路に並列接続された共振用コンデンサＣ１と、ダイオードＤ２に直列接続された共振用リアクトルＬ１と、平滑用のリアクトルＬ２およびコンデンサＣ２と、トランジスタＱ１がオフしたときにリアクトルＬ２に蓄積されたエネルギーを放出するための還流用ダイオードＤ３とから構成されている。
【００２２】
リアクトルＬ２およびコンデンサＣ２の接続点と出力端子６との間に介設された電流検出回路９は、例えばホール素子または低抵抗からなり、出力電流Ｉotを検出するもので、出力電流Ｉotに比例する検出値を制御回路３に送出する。
【００２３】
駆動回路２は、制御回路３からの制御信号に従ってトランジスタＱ１をオンオフさせるものである。
【００２４】
制御回路３は、ＣＰＵ、メモリやＡ／Ｄ変換器などからなり、駆動回路２にパルス信号からなる制御信号を送出してトランジスタＱ１のオンオフを制御するもので、以下の機能（イ）〜（ハ）を有する。
（イ）入力電圧Ｖin、出力電圧Ｖot、出力電流Ｉotを検出する機能；
（ロ）トランジスタＱ１をオフにした後、共振用コンデンサＣ１に発生する電圧の極性が反転し、ダイオードＤ２によりトランジスタＱ１への印加が阻止されている間、すなわちＶｒ＜０の間に、トランジスタＱ１をオフからオンに切り替えるゼロ電圧スイッチングを行う機能。トランジスタＱ１をオフからオンに切り替えるタイミングについては後述する；
（ハ）検出した出力電圧Ｖotが予め設定された値に一致するように、トランジスタＱ１のスイッチング周波数を制御する機能。
【００２５】
次に、図１、図２を用いて、制御回路３によりトランジスタＱ１をオフからオンに切り替えるタイミングについて説明する。図２(ａ)(ｂ)(ｃ)は共振用コンデンサＣ１の共振電圧Ｖｒの波形図である。
【００２６】
共振用コンデンサＣ１に発生する共振電圧Ｖｒとして、図２(ａ)に示すような波形の電圧Ｖｒが印加されるが、この電圧Ｖｒは下記式（１）で表わされる。
Ｖｒ＝Ｖin＋Ｖｐ・sinωｔ …（１）
ここで、ωは共振用リアクトルＬ１および共振用コンデンサＣ１からなる共振回路の共振角周波数、Ｖｐは共振電圧Ｖｒの交流成分の振幅である。この共振角周波数ωは、下記式（２）で表わされる。
１／ω＝√(Ｌｒ・Ｃｒ) …（２）
但し、共振用リアクトルＬ１のインダクタンスをＬｒ、共振用コンデンサＣ１のキャパシタンスをＣｒとする。
【００２７】
図２(ａ)において、ＴｏはＶｒ≧０の時間、Ｔ１はＶｒ＝０からＶｒ＝Ｖinになるまでの時間、Ｔｎは共振電圧Ｖｒの周期である。ここで、同図より、
Ｖｐ・sin(ωＴ１)＝Ｖin …（３）
であるので、
Ｔ１＝sin-1(Ｖin／Ｖｐ)／ω …（４）
が得られる。また、
Ｖｐ＝Ｉot・Ｚｎ …（５）
である。ここで、Ｚｎは特性インピーダンスで、下記式（６）で表わされる。
Ｚｎ＝√(Ｌｒ／Ｃｒ) …（６）
従って、上記式（４）は、
Ｔ１＝sin-1[Ｖin／(Ｉot・Ｚｎ)]／ω…（７）
と表わせる。
【００２８】
また、図２(ａ)から分かるように、
Ｔｏ＝Ｔｎ／２＋２・Ｔ１ …（８）
が成立する。
【００２９】
ここで、Ｖin＝０のときは、図２(ｂ)に示すように、Ｔ１＝０で、Ｔｏ＝Ｔｎ／２となる。また、Ｖin＝Ｖｐのときは、図２(ｃ)に示すように、Ｔｏ＝Ｔｎになる。
【００３０】
従って、上記式（８）より、Ｖin＝０のときはＴ１＝０で、Ｖin＝ＶｐのときはＴ１＝Ｔｎ／４になる。すなわち、Ｖinが０からＶｐに変化すると、Ｔ１は０からＴｎ／４に変化する。このＴ１の変化を直線変化、すなわちＶinの１次関数で近似すると、上記式（７）より、
Ｔ１＝Ｖin／(Ｉot・Ｚｎ)・Ｔｎ／４…（９）
が得られる。この式（９）を上記式（８）に代入すると、
Ｔｏ＝Ｔｎ／２
＋Ｔｎ・Ｖin／(２・Ｉot・Ｚｎ) …（１０）
が得られる。
【００３１】
コンバータ回路部１において、共振用リアクトルＬ１のインダクタンスＬｒおよび共振用コンデンサＣ１のキャパシタンスＣｒは既知であり、各値Ｌｒ，Ｃｒが決まると、周期Ｔｎおよび特性インピーダンスＺｎが決まる。そこで、制御回路３のメモリに、周期Ｔｎおよび特性インピーダンスＺｎの各値を予め格納しておく。
【００３２】
そして、制御回路３は、メモリに格納されている各値Ｔｎ，Ｚｎと、検出した入力電圧Ｖinおよび出力電流Ｉotとを用いて、上記式（１０）に従って、時間Ｔｏを算出し、トランジスタＱ１のオフ時点から時間Ｔｏが経過した時点で、トランジスタＱ１をオフからオンに切り替える。なお、上記時間Ｔｏの算出は、所定時間（例えば数msec）ごとに行うようにすればよい。
【００３３】
このように、第１実施形態によれば、入力電圧Ｖinおよび出力電流Ｉotを検出し、上記式（１０）に従って時間Ｔｏを算出し、トランジスタＱ１のオフ時点から時間Ｔｏが経過した時点でトランジスタＱ１をオフからオンに切り替えるようにしているので、動作環境の変化などにより、入力電圧Ｖinおよび出力電流Ｉotが変化することによって、Ｖｒ＝０になるタイミングが変化した場合でも、確実にゼロ電圧スイッチングを行うことができる。
【００３４】
（第２実施形態）
図３は本発明に係るＤＣ−ＤＣコンバータ回路の第２実施形態を示す回路ブロック図、図４は共振電圧Ｖｒの波形図およびトランジスタＱ１のオンオフを示すタイミングチャートである。なお、図１と同一物には同一符号を付している。
【００３５】
図３において、共振用コンデンサＣ１に並列に接続された電圧検出回路１０は、例えば低抵抗などを有し、共振用コンデンサＣ１に発生する共振電圧Ｖｒを検出するもので、共振電圧Ｖｒに比例する検出値を比較回路１１に送出する。
【００３６】
比較回路１１は、電圧検出回路１０により検出される共振電圧Ｖｒと、電圧閾値生成回路１２で生成される閾値Ｖ１１（Ｖ１１＞０）とを比較して、共振電圧Ｖｒが低下してＶｒ≦Ｖ１１になると、その旨の検出信号を遅延回路１３に送出するものである。
【００３７】
制御回路１５は、出力電圧Ｖotと設定値生成回路１４で生成される設定値とを比較して、出力電圧Ｖotが一定値に維持されるようなスイッチング周波数で駆動回路２にオフ信号Ｓoffを送出するものである。また、制御回路１５は、クロック同期信号を遅延回路１３に送出する。
【００３８】
遅延回路１３は、制御回路１５から送られてくるクロック同期信号に基づき、比較回路１１による検出信号の出力時点からの経過時間をカウントし、所定時間Ｔ２が経過すると、駆動回路２にオン信号Ｓonを送出するものである。
【００３９】
この所定時間Ｔ２は、共振電圧Ｖｒが所定値Ｖ１１以下になった時点から確実にＶｒ＜０になるまでの時間に予め設定されている。
【００４０】
駆動回路２は、制御回路１５からオフ信号Ｓoffが入力されるとトランジスタＱ１をオフにし、遅延回路１３からオン信号Ｓonが入力されるとトランジスタＱ１をオフからオンに切り替える。
【００４１】
この構成により、図４に示すように、共振電圧Ｖｒが低下してＶｒ≦Ｖ１１になった時点から所定時間Ｔ２が経過すると、トランジスタＱ１がオンにされる。
【００４２】
図５は、第２実施形態の、より具体的な回路構成例を示す回路ブロック図、図６は図５の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである（なお、図５及び図６では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図５ではコンバータ回路部１の図示を省略し、図３と同一物には同一符号を付している。
【００４３】
図５において、電圧周波数変換（Ｖ／Ｆ）回路１６は、出力電圧Ｖotと設定値との電圧差Ｖ１に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路１７に送出する（図６の(１)）。合成回路１７は、このタイミング信号に基づき、オフ信号Ｓoffを駆動回路２に送出するものである（図６の(９)）。
【００４４】
オフ信号ＳoffによりトランジスタＱ１がオフになると、共振電圧Ｖｒが比較回路１１に取り込まれる（図６の(２)）。一方、電圧閾値生成回路１２で生成される閾値Ｖ１１が比較回路１１に取り込まれる（図６の(３)）。
【００４５】
そして、比較回路１１は、変化する共振電圧Ｖｒと閾値Ｖ１１とを比較し、Ｖｒ≧Ｖ１１の間、オン（ハイレベル）信号を出力する（図６の(４)）。遅延回路１８は、比較回路１１からの出力信号を所定時間Ｔ２だけ遅延して出力する（図６の(５)）。
【００４６】
この遅延回路１８からの出力信号は、遅延回路１９によりさらに所定時間Ｔ２１だけ遅延されるとともに（図６の(６)）、インバータゲート回路２０により反転される（図６の(７)）。
【００４７】
アンドゲート回路２１は、これらの信号の論理積を合成してパルス信号を生成し（図６の(８)）、合成回路１７に送出する。
【００４８】
合成回路１７は、アンドゲート回路２１からパルス信号が入力されると、駆動回路２にオン信号Ｓonを送出する（図６の(９)）。
【００４９】
図６に示すように、共振電圧Ｖｒがピーク値から低下してＶｒ≦Ｖ１１になった時点からＶｒ＝０になるまでの時間をＴ２０とすると、Ｔ２＞Ｔ２０に設定されており、本実施形態では、例えばＴ２＝Ｔｎ／４に設定され、これによって、確実にゼロ電圧スイッチングが行われることとなる。
【００５０】
このように、第２実施形態によれば、共振用コンデンサＣ１に発生する共振電圧ＶｒがＶｒ≦Ｖ１１になった時点から確実にＶｒ＜０になるまでの所定時間Ｔ２を予め設定しておき、共振電圧Ｖｒ（瞬時値）を検出し、共振電圧ＶｒがＶｒ≦Ｖ１１になった時点から所定時間Ｔ２の経過後にトランジスタＱ１をオフからオンに切り替えるようにしているので、動作環境の変化や経年劣化により、共振用リアクトルＬ１や共振用コンデンサＣ１の各値Ｌｒ，Ｃｒが変化することによって、共振電圧Ｖｒ＝０になるタイミングが変化した場合でも、確実にゼロ電圧スイッチングを行うことができる。従って、スイッチング損失の増大を未然に防止することができる。
【００５１】
（第３実施形態）
図７は本発明に係るＤＣ−ＤＣコンバータ回路の第３実施形態を示す回路ブロック図、図８は共振電圧Ｖｒの波形図およびトランジスタＱ１のオンオフを示すタイミングチャートである。なお、図１、図３と同一物には同一符号を付す。
【００５２】
図７において、制御回路３１は、出力電圧Ｖotと設定値生成回路１４で生成される設定値とを比較して、出力電圧Ｖotが一定値に維持されるようなスイッチング周波数で駆動回路２にオフ信号Ｓoffを送出するものである。また、制御回路３１は、トランジスタＱ１のオフ時点から計時のためのクロック同期信号を遅延回路３２，３３に送出する。
【００５３】
遅延回路３２は、電圧検出回路１０により検出される共振電圧Ｖｒを取り込むとともに、制御回路３１から送られてくるクロック同期信号に基づきトランジスタＱ１のオフ時点からの経過時間をカウントし、所定時間Ｔ３１が経過した時点での共振電圧Ｖｒを保持回路３４に送出するものである。
【００５４】
保持回路３４は、遅延回路３２から送られてくる共振電圧Ｖｒを閾値Ｖ３１として保持して比較回路３５に送出するものである。比較回路３５は、電圧検出回路１０により検出される共振電圧Ｖｒを取り込み、共振電圧Ｖｒと保持回路３４から送られる閾値Ｖ３１とを比較して、共振電圧Ｖｒが低下してＶｒ≦Ｖ３１になると、その旨の検出信号を遅延回路３３に送出するものである。
【００５５】
遅延回路３３は、制御回路３１から送られてくるクロック同期信号に基づき比較回路３５による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ３２（＞Ｔ３１）が経過した時点でオン信号Ｓonを駆動回路２に送出するものである。また、遅延回路３３は、オン信号Ｓonの出力後に、保持回路３４で保持されている閾値Ｖ３１をリセットする。
【００５６】
この構成により、図８に示すように、トランジスタＱ１のオフ時点から所定時間Ｔ３１が経過した時点での共振電圧Ｖｒが閾値Ｖ３１とされ、共振電圧Ｖｒが低下してＶｒ≦Ｖ３１になった時点から所定時間Ｔ３２（＞Ｔ３１）が経過すると、トランジスタＱ１がオフからオンに切り替えられる。
【００５７】
図９は、第３実施形態の、より具体的な回路構成例を示す回路ブロック図、図１０は図９の各部( １ ) ’， ( １ ) 〜 ( ９ )の信号を示すタイミングチャートである（なお、図９及び図１０では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図９ではコンバータ回路部１の図示を省略し、図７と同一物には同一符号を付している。
【００５８】
図９において、スイッチ３６，３７は、例えばトランジスタからなり、スイッチ３６は通常オン状態で、スイッチ３７は通常オフ状態になっている。
【００５９】
電圧周波数変換（Ｖ／Ｆ）回路１６は、出力電圧Ｖotと設定値との電圧差Ｖ１に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路３８に送出する（図１０の(１)）。合成回路３８は、このタイミング信号に基づき、オフ信号Ｓoffを駆動回路２に送出するものである（図１０の(１)’）。また、合成回路３８は、オフ信号Ｓoffを送出した時点から計時のためのクロック同期信号を遅延回路３９に送出する。
【００６０】
オフ信号ＳoffによりトランジスタＱ１がオフになると、共振電圧Ｖｒが比較回路３５に取り込まれる（図１０の(２)）。遅延回路３９は、トランジスタＱ１のオフ時点から経過時間をカウントし、所定時間Ｔ３１が経過すると、スイッチ３６をオフにし、比較回路３５は、スイッチ３６がオフにされた時点の共振電圧Ｖｒの瞬時値を閾値Ｖ３１として保持する（図１０の(３)）。そして、比較回路３５は、変化する共振電圧Ｖｒと閾値Ｖ３１とを比較し、Ｖｒ≧Ｖ３１の間、オン（ハイレベル）信号を出力する（図１０の(４)）。
【００６１】
遅延回路４１は、比較回路３５からの出力信号を所定時間Ｔ３２だけ遅延して出力する（図１０の(５)）。なお、Ｔ３２＞Ｔ３１に設定されている。
【００６２】
この遅延回路４１からの出力信号は、遅延回路４２によりさらに所定時間Ｔ３３だけ遅延されるとともに（図１０の(６)）、インバータゲート回路４３により反転される（図１０の(７)）。
【００６３】
アンドゲート回路４４は、これらの信号の論理積を合成してパルス信号を生成し（図１０の(８)）、合成回路３８および遅延回路４５に送出する。
【００６４】
合成回路３８は、アンドゲート回路４４からパルス信号が入力されると、駆動回路２にオン信号Ｓonを送出する（図１０の(１)’）。遅延回路４５は、アンドゲート回路４４から入力されるパルス信号を所定時間Ｔ３４だけ遅延してスイッチ３７に出力し（図１０の(９)）、このパルス信号によってスイッチ３７がオンにされて比較回路３５に保持されていた閾値Ｖ３１がリセットされる。
【００６５】
従って、図１０に示すように、オン信号Ｓonは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点（Ｖｒ≦Ｖ３１になった時点）から所定時間Ｔ３２後になる。ここで、Ｔ３２は、Ｔ３２＞Ｔ３１であって、オン信号ＳonがＶｒ＜０の間に出力されるような値に設定されているので、確実にゼロ電圧スイッチングが行われることとなる。
【００６６】
また、共振電圧Ｖｒの１周期ごとに、比較回路３５に保持されている閾値Ｖ３１がリセットされる。従って、図１０の(２)，(３)において、例えば左側の共振電圧Ｖｒより右側の共振電圧Ｖｒが増大している場合には、スイッチ３６がオフにされた時点の共振電圧Ｖｒの各瞬時値Ｖ３１，Ｖ３２はＶ３１＜Ｖ３２となり、左側の共振電圧Ｖｒより右側の共振電圧Ｖｒにおける閾値のレベルが増大することとなる。
【００６７】
ここで、左側の共振電圧Ｖｒの波形において、トランジスタＱ１のオン時点から瞬時値Ｖ３１になるまでの時間Ｔ３１と、瞬時値Ｖ３１からＶｒ＝０になるまでの時間Ｔ３５とは、ほぼ同一の値になる。また、右側の共振電圧Ｖｒの波形において、トランジスタＱ１のオン時点から瞬時値Ｖ３２になるまでの時間Ｔ３１と、瞬時値Ｖ３２からＶｒ＝０になるまでの時間Ｔ３６とは、やはり、ほぼ同一の値になる。
【００６８】
従って、トランジスタＱ１のオン時点から所定時間Ｔ３１が経過した時点での共振電圧Ｖｒの瞬時値を閾値とすることで、閾値のレベルに関係なく、共振電圧Ｖｒが閾値以下になった時点から所定時間Ｔ３１が経過した時点で、共振電圧Ｖｒ≒０になるということが言える。
【００６９】
このように、第３実施形態によれば、トランジスタＱ１のオン時点から所定時間Ｔ３１が経過した時点の共振電圧Ｖｒの瞬時値を閾値とし、共振電圧Ｖｒが閾値以下になった時点から所定時間Ｔ３２（＞Ｔ３１）の経過後にトランジスタＱ１をオフからオンに切り替えるようにしているので、確実にゼロ電圧スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【００７０】
特に、共振電圧Ｖｒの大きさや波形が変化すると、所定時間Ｔ３１が経過した時点の瞬時値が変化するため、閾値は共振電圧Ｖｒの変化に応じて変化することになるが、その変化した閾値からＶｒ＝０になる時点までに要する時間は殆ど変化しないので、動作環境の変化や経年劣化などにより共振電圧Ｖｒ＝０になるタイミングが変化した場合でも、確実にゼロ電圧スイッチングを行うことができる。
【００７１】
（第４実施形態）
図１１は本発明に係るＤＣ−ＤＣコンバータ回路の第４実施形態を示す回路ブロック図、図１２は共振電圧Ｖｒの波形図およびトランジスタＱ１のオンオフを示すタイミングチャートである。なお、図３と同一物には同一符号を付す。
【００７２】
図１１において、制御回路５１は、出力電圧Ｖotと設定値生成回路１４で生成される設定値とを比較して、出力電圧Ｖotが一定値に維持されるようなスイッチング周波数で駆動回路２にオフ信号Ｓoffを送出するものである。また、制御回路５１は、トランジスタＱ１のオフ時点から計時のためのクロック同期信号を遅延回路５２に送出する。
【００７３】
保持回路５３は、電圧検出回路１０により検出される共振電圧Ｖｒのピーク値を保持するもので、分圧回路５４は、保持回路５３で保持されているピーク値の所定比（＜１）を閾値として比較回路５５に送出するものである。
【００７４】
比較回路５５は、電圧検出回路１０により検出される共振電圧Ｖｒと分圧回路５４から送られる閾値とを比較して、共振電圧Ｖｒが低下して閾値以下になると、その旨の検出信号を遅延回路５２に送出するものである。
【００７５】
遅延回路５２は、制御回路５１から送られてくるクロック同期信号に基づき比較回路５５による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ４１が経過した時点でオン信号Ｓonを駆動回路２に送出するものである。
【００７６】
この構成により、図１２に示すように、共振電圧Ｖｒ（図中、太実線）のピーク値Ｖｒｐ（図中、細実線）が保持され、このピーク値Ｖｒｐの所定比（＜１）が閾値Ｖｔｈ（図中、細実線）とされ、共振電圧Ｖｒが低下してＶｒ≦Ｖｔｈになった時点から所定時間Ｔ４１が経過すると、トランジスタＱ１がオンにされる。
【００７７】
なお、保持回路５３は、例えばコンデンサで構成され、図１２に示すようにピーク値Ｖｒｐは漸減しているので、保持回路５３が保持するピーク値を１周期ごとにリセットする必要はない。
【００７８】
図１３は、第４実施形態の、より具体的な回路構成例を示す回路ブロック図、図１４は図１３の各部( １ ) 〜 ( ８ )の信号を示すタイミングチャートである（なお、図１３及び図１４では、上記 ( １ ) 〜 ( ８ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図１３ではコンバータ回路部１の図示を省略し、図５、図１１と同一物には同一符号を付している。
【００７９】
電圧周波数変換（Ｖ／Ｆ）回路１６は、出力電圧Ｖotと設定値との電圧差Ｖ１に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路５６に送出する（図１４の(１)）。合成回路５６は、このタイミング信号に基づき、オフ信号Ｓoffを駆動回路２に送出するものである（図１４の(９)）。
【００８０】
オフ信号ＳoffによりトランジスタＱ１がオフになると、共振電圧Ｖｒが、比較回路５５に取り込まれるとともに（図１４の(２)）、抵抗Ｒ４１，Ｒ４２の直列回路にコンデンサＣ４１が並列に接続されてなる回路に入力される。抵抗Ｒ４１，Ｒ４２の接続点は比較回路５５に接続されており、共振電圧ＶｒによりコンデンサＣ４１が充電されるとともに、その充電電圧の抵抗Ｒ４１，Ｒ４２による分圧値が閾値として比較回路５５に入力される（図１４の(３)）。
【００８１】
ここで、図１４の(２)，(３)に示すＶｒｐ，Ｖｔｈの関係は、抵抗Ｒ４１，Ｒ４２の抵抗値をＲ41，Ｒ42とすると、
Ｖｔｈ＝Ｖｒｐ・Ｒ42／(Ｒ41＋Ｒ42)
と表わされる。コンデンサＣ４１は保持回路５３を構成し、抵抗Ｒ４１，Ｒ４２は分圧回路５４を構成している。
【００８２】
比較回路５５は、変化する共振電圧Ｖｒと閾値Ｖｔｈとを比較し、Ｖｒ≧Ｖｔｈの間、オン（ハイレベル）信号を出力する（図１４の(４)）。
【００８３】
遅延回路５７は、比較回路５５からの出力信号を所定時間Ｔ４１だけ遅延して出力する（図１４の(５)）。この遅延回路５７からの出力信号は、遅延回路５８により所定時間Ｔ４２だけ遅延されるとともに（図１４の(６)）、インバータゲート回路５９により反転される（図１４の(７)）。
【００８４】
アンドゲート回路６０は、これらの信号の論理積を合成してパルス信号を生成し（図１４の(８)）、合成回路５６に出力する。
【００８５】
合成回路５６は、アンドゲート回路６０からパルス信号が入力されると、駆動回路２にオン信号Ｓonを出力し、これによってトランジスタＱ１はオンになる（図１４の(９)）。
【００８６】
従って、図１４に示すように、オン信号Ｓonは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点（すなわちＶｒ≦Ｖｔｈになった時点）から所定時間Ｔ４１後になる。ここで、Ｔ４１はオン信号ＳonがＶｒ＜０の間に出力されるように設定されているので、確実にゼロ電圧スイッチングが行われる。
【００８７】
このように、第４実施形態によれば、共振電圧Ｖｒのピーク値Ｖｒｐの所定比Ｖｔｈを閾値とし、共振電圧Ｖｒが閾値以下になった時点から所定時間Ｔ４１の経過後にトランジスタＱ１をオフからオンに切り替えるようにしているので、確実にゼロ電圧スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【００８８】
また、動作環境の変化や経年劣化などにより、共振電圧Ｖｒの大きさや波形が変化すると、その変化に応じて閾値Ｖｔｈが変化することになるので、動作環境などの変化によりＶｒ＝０になるタイミングが変化した場合でも、確実にゼロ電圧スイッチングを行うことができる。
【００８９】
以上説明した上記各実施形態では、コンバータ回路部１として、全波形ゼロ電圧スイッチング方式の降圧形コンバータを用いて説明しているが、これに限られず、例えば半波形ゼロ電圧スイッチング方式や昇圧形コンバータなどを含む一般のゼロ電圧スイッチング方式コンバータに適用することができる。
【００９０】
そこで、以下に、全波形ゼロ電圧スイッチング方式の昇圧形コンバータの具体的な形態例について、第５〜第８実施形態として説明する。
【００９１】
（第５実施形態）
図１５は本発明に係るＤＣ−ＤＣコンバータ回路の第５実施形態を示す回路ブロック図である。この回路は、コンバータ回路部１０１と、駆動回路１０２と、制御回路１０３とを備えている。
【００９２】
コンバータ回路部１０１は、入力端子１０４，１０５間に印加される直流入力電圧Ｖinより高い直流出力電圧Ｖotを生成して出力端子１０６，１０７間に接続される負荷１０８に印加するもので、公知の全波形ゼロ電圧スイッチング方式の昇圧形コンバータを構成している。
【００９３】
すなわち、このコンバータ回路部１０１は、入力電圧Ｖinをチョッピングするトランジスタ（スイッチング手段）Ｑ１１と、このトランジスタＱ１１の寄生ダイオードＤ１１と、入力側への逆電流を阻止するダイオードＤ１２と、トランジスタＱ１１およびダイオードＤ１２からなる直列回路に並列接続された共振用コンデンサＣ１１と、共振用リアクトルＬ１１と、トランジスタＱ１１がオンのときにエネルギーを蓄積するためのリアクトルＬ１２と、出力電圧Ｖotを平滑するためのコンデンサＣ１２と、出力側から入力側への電流の逆流を阻止するためのダイオードＤ１３とから構成されている。
【００９４】
入力端子１０４とリアクトルＬ１２との間に介設された電流検出回路１０９は、例えばホール素子または低抵抗からなり、入力電流Ｉinを検出するもので、入力電流Ｉinに比例する検出値を制御回路１０３に送出する。
【００９５】
駆動回路１０２は、制御回路１０３からの制御信号に従ってトランジスタＱ１１をオンオフさせるものである。
【００９６】
制御回路１０３は、ＣＰＵ、メモリやＡ／Ｄ変換器などからなり、駆動回路１０２にパルス信号からなる制御信号を送出してトランジスタＱ１１のオンオフを制御するもので、以下の機能（イ）〜（ハ）を有する。
（イ）入力電圧Ｖin、入力電流Ｉin、出力電圧Ｖotを検出する機能；
（ロ）トランジスタＱ１１をオフにした後、共振用コンデンサＣ１１に発生する電圧の極性が反転し、ダイオードＤ１２によりトランジスタＱ１１への印加が阻止されている間、すなわちＶｒ＜０の間に、トランジスタＱ１１をオフからオンに切り替えるゼロ電圧スイッチングを行う機能。トランジスタＱ１１をオフからオンに切り替えるタイミングについては後述する；
（ハ）検出した出力電圧Ｖotが予め設定された値に一致するように、トランジスタＱ１１のスイッチング周波数を制御する機能。
【００９７】
次に、図１５、図１６を用いて、制御回路１０３によるトランジスタＱ１１のオフからオンへの切替タイミングについて説明する。図１６(ａ)(ｂ)(ｃ)は共振用コンデンサＣ１１に発生する共振電圧Ｖｒの波形図である。
【００９８】
共振用コンデンサＣ１１に発生する共振電圧Ｖｒとして、図１６(ａ)に示すような波形の電圧Ｖｒが印加されるが、この電圧Ｖｒは、
Ｖｒ＝Ｖot＋Ｖｐ・sinωｔ …（11）
と表わされる。ここで、ωは共振用リアクトルＬ１１および共振用コンデンサＣ１１からなる共振回路の共振角周波数、Ｖｐは共振電圧Ｖｒの交流成分の振幅である。
【００９９】
この共振角周波数ωは、
１／ω＝√(Ｌｒ・Ｃｒ) …（12）
と表わされる。但し、共振用リアクトルＬ１１のインダクタンスをＬｒ、共振用コンデンサＣ１１のキャパシタンスをＣｒとする。
【０１００】
図１６(ａ)において、ＴｏはＶｒ≧０の時間、Ｔ５１はＶｒ＝０からＶｒ＝Ｖotになるまでの時間、Ｔｎは共振電圧Ｖｒの周期である。ここで、同図より、
Ｖｐ・sin(ωＴ５１)＝Ｖot …（13）
であるので、
Ｔ５１＝sin-1(Ｖot／Ｖｐ)／ω …（14）
が得られる。また、
Ｖｐ＝Ｉin・Ｚｎ …（15）
である。ここで、Ｉinは入力電流である。また、Ｚｎは特性インピーダンスで、Ｚｎ＝√(Ｌｒ／Ｃｒ) …（16）
と表わされる。従って、上記式（14）は、
Ｔ５１＝sin-1（Ｖot／(Ｉin・Ｚｎ)）／ω…（17）
と表わせる。
【０１０１】
また、図１６(ａ)から分かるように、
Ｔｏ＝Ｔｎ／２＋２・Ｔ５１ …（18）
が成立する。
【０１０２】
ここで、Ｖot＝０のときは、図１６(ｂ)に示すように、Ｔ５１＝０で、Ｔｏ＝Ｔｎ／２となる。また、Ｖot＝Ｖｐのときは、図１６(ｃ)に示すように、Ｔｏ＝Ｔｎになる。
【０１０３】
従って、上記式（18）より、Ｖot＝０のときはＴ５１＝０で、Ｖot＝ＶｐのときはＴ５１＝Ｔｎ／４になる。すなわち、Ｖotが０からＶｐに変化すると、Ｔ５１は０からＴｎ／４に変化する。このＴ５１の変化を直線変化、すなわちＶotの１次関数で近似すると、上記式（17）より、
Ｔ５１＝Ｖot／(Ｉin・Ｚｎ)・Ｔｎ／４…（19）
が得られる。この式（19）を上記式（18）に代入すると、
Ｔｏ＝Ｔｎ・(１＋Ｖot／(Ｉin・Ｚｎ))／２…（20）
が得られる。
【０１０４】
コンバータ回路部１０１において、共振用リアクトルＬ１１のインダクタンスＬｒおよび共振用コンデンサＣ１１のキャパシタンスＣｒは既知であり、各値Ｌｒ，Ｃｒが決まると、周期Ｔｎおよび特性インピーダンスＺｎが決まる。そこで、制御回路１０３のメモリに、周期Ｔｎおよび特性インピーダンスＺｎの各値を予め格納しておく。
【０１０５】
そして、制御回路１０３は、メモリに格納されている各値Ｔｎ，Ｚｎと、検出した出力電圧Ｖotおよび入力電流Ｉinとを用いて、上記式（20）に従って、時間Ｔｏを算出し、トランジスタＱ１１のオフ時点から時間Ｔｏが経過した時点で、トランジスタＱ１１をオフからオンに切り替える。なお、上記時間Ｔｏの算出は、所定時間（例えば数msec）ごとに行うようにすればよい。
【０１０６】
このように、第５実施形態によれば、出力電圧Ｖotおよび入力電流Ｉinを検出し、上記式（20）に従って時間Ｔｏを算出し、トランジスタＱ１１のオフ時点から時間Ｔｏが経過した時点でトランジスタＱ１１をオフからオンに切り替えるようにしているので、コンバータ回路部１０１の回路構成が決まると共振回路のインダクタンスＬｒおよびキャパシタンスＣｒが一定値に決まることから、動作環境の変化などにより、出力電圧Ｖotおよび入力電流Ｉinが変化することによってＶｒ＝０になるタイミングが変化した場合でも、確実にゼロ電圧スイッチングを行うことができる。
【０１０７】
（第６実施形態）
図１７は本発明に係るＤＣ−ＤＣコンバータ回路の第６実施形態を示す回路ブロック図、図１８は共振電圧Ｖｒの波形図およびトランジスタＱ１１のオンオフを示すタイミングチャートである。なお、図１５と同一物には同一符号を付している。
【０１０８】
図１７において、比較回路１１１は、共振用コンデンサＣ１１と共振用リアクトルＬ１１との接続点の電圧、すなわち共振電圧Ｖｒを検出するとともに、その共振電圧Ｖｒと電圧閾値生成回路１１２で生成される閾値Ｖ５１（＞０）とを比較して、共振電圧Ｖｒが低下してＶｒ≦Ｖ５１になると、その旨の検出信号を遅延回路１１３に送出するものである。
【０１０９】
制御回路１１４は、出力電圧Ｖotと設定値生成回路１１５で生成される設定値とを比較して、出力電圧Ｖotが一定値に維持されるようなスイッチング周波数で駆動回路１０２にオフ信号Ｓoffを送出するものである。また、制御回路１１４は、クロック同期信号を遅延回路１１３に送出する。
【０１１０】
遅延回路１１３は、制御回路１１４から送られてくるクロック同期信号に基づき、比較回路１１１による検出信号の出力時点からの経過時間をカウントし、所定時間Ｔ５１が経過すると、駆動回路１０２にオン信号Ｓonを送出するものである。
【０１１１】
駆動回路１０２は、制御回路１１４からオフ信号Ｓoffが入力されるとトランジスタＱ１１をオフにし、遅延回路１１３からオン信号Ｓonが入力されるとトランジスタＱ１１をオフからオンに切り替える。
【０１１２】
この所定時間Ｔ５１は、図１８に示すように、共振電圧Ｖｒが所定値Ｖ５１以下になった時点からＶｒ＝０になるまでの時間Ｔ５０より大きい値、すなわちＴ５１＞Ｔ５０に予め設定されており、所定時間Ｔ５１が経過した時点では、確実にＶｒ＜０になっている。このような構成により、共振電圧Ｖｒが低下してＶｒ≦Ｖ５１になった時点から所定時間Ｔ５１が経過すると、トランジスタＱ１１がオフにされる。
【０１１３】
図１９は、第６実施形態の、より具体的な回路構成例を示す回路ブロック図、図２０は図２１の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである（なお、図１９及び図２０では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図１９ではコンバータ回路部１０１の図示を省略し、図１７と同一物には同一符号を付している。
【０１１４】
図１９において、電圧周波数変換（Ｖ／Ｆ）回路１１６は、出力電圧Ｖotと設定値との電圧差Ｖ２に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路１１７に送出する（図２０の(１)）。合成回路１１７は、このタイミング信号に基づき、オフ信号Ｓoffを駆動回路１０２に送出するものである（図２０の(９)）。
【０１１５】
オフ信号ＳoffによりトランジスタＱ１１がオフになると、共振電圧Ｖｒが比較回路１１１に取り込まれる（図２０の(２)）。一方、電圧閾値生成回路１１２で生成される閾値Ｖ５１が比較回路１１１に取り込まれる（図２０の(３)）。
【０１１６】
そして、比較回路１１１は、変化する共振電圧Ｖｒと閾値Ｖ５１とを比較し、Ｖｒ≧Ｖ５１の間、オン（ハイレベル）信号を出力する（図２０の(４)）。遅延回路１１８は、比較回路１１１からの出力信号を所定時間Ｔ５１だけ遅延して出力する（図２０の(５)）。
【０１１７】
この遅延回路１１８からの出力信号は、遅延回路１１９によりさらに所定時間Ｔ５２だけ遅延されるとともに（図２０の(６)）、インバータゲート回路１２０により反転される（図２０の(７)）。
【０１１８】
アンドゲート回路１２１は、これらの信号の論理積を合成してパルス信号を生成し（図２０の(８)）、合成回路１１７に送出する。
【０１１９】
合成回路１１７は、アンドゲート回路１２１からパルス信号が入力されると、駆動回路１０２にオン信号Ｓonを送出する（図２０の(９)）。
【０１２０】
図２０に示すように、共振電圧Ｖｒがピーク値から低下してＶｒ≦Ｖ５１になった時点からＶｒ＝０になるまでの時間をＴ５０とすると、Ｔ５１＞Ｔ５０に設定されており、本実施形態では、例えばＴ５１＝Ｔｎ／４に設定され、これによって、確実にゼロ電圧スイッチングが行われることとなる。
【０１２１】
このように、第６実施形態によれば、共振用コンデンサＣ１１に発生する共振電圧ＶｒがＶｒ≦Ｖ５１になった時点から確実にＶｒ＜０になるまでの所定時間Ｔ５１を予め設定しておき、共振電圧Ｖｒ（瞬時値）を検出し、共振電圧ＶｒがＶｒ≦Ｖ５１になった時点から所定時間Ｔ５１の経過後にトランジスタＱ１１をオフからオンに切り替えるようにしているので、動作環境の変化や経年劣化により、共振用リアクトルＬ１１や共振用コンデンサＣ１１の各値Ｌｒ，Ｃｒが変化することによって、共振電圧Ｖｒ＝０になるタイミングが変化した場合でも、確実にゼロ電圧スイッチングを行うことができる。従って、スイッチング損失の増大を未然に防止することができる。
【０１２２】
（第７実施形態）
図２１は本発明に係るＤＣ−ＤＣコンバータ回路の第７実施形態を示す回路ブロック図、図２２は共振電圧Ｖｒの波形図およびトランジスタＱ１１のオンオフを示すタイミングチャートである。なお、図１７と同一物には同一符号を付す。
【０１２３】
図２１において、制御回路１３１は、出力電圧Ｖotと設定値生成回路１１５で生成される設定値とを比較して、出力電圧Ｖotが一定値に維持されるようなスイッチング周波数で駆動回路１０２にオフ信号Ｓoffを送出するものである。また、制御回路１３１は、トランジスタＱ１１のオフ時点から計時のためのクロック同期信号を遅延回路１３２，１３３に送出するものである。
【０１２４】
遅延回路１３２は、共振用コンデンサＣ１１と共振用リアクトルＬ１１との接続点の電圧、すなわち共振電圧Ｖｒを取り込むとともに、制御回路１３１から送られてくるクロック同期信号に基づきトランジスタＱ１１のオフ時点からの経過時間をカウントし、所定時間Ｔ７１が経過した時点での共振電圧Ｖｒを保持回路１３４に送出するものである。
【０１２５】
保持回路１３４は、遅延回路１３２から送られてくる共振電圧Ｖｒを閾値Ｖ７１として保持して比較回路１３５に送出するものである。比較回路１３５は、共振電圧Ｖｒを取り込み、共振電圧Ｖｒと保持回路１３４から送られる閾値Ｖ７１とを比較して、共振電圧Ｖｒが低下してＶｒ≦Ｖ７１になると、その旨の検出信号を遅延回路１３３に送出するものである。
【０１２６】
遅延回路１３３は、制御回路１３１から送られてくるクロック同期信号に基づき比較回路１３５による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ７２（＞Ｔ７１）が経過した時点でオン信号Ｓonを駆動回路１０２に送出するものである。また、遅延回路１３３は、オン信号Ｓonの出力後に、保持回路１３４で保持されている閾値Ｖ７１をリセットする。
【０１２７】
この構成により、図２２に示すように、トランジスタＱ１１のオフ時点から所定時間Ｔ７１が経過した時点での共振電圧Ｖｒが閾値Ｖ７１とされ、共振電圧Ｖｒが低下してＶｒ≦Ｖ７１になった時点から所定時間Ｔ７２が経過すると、トランジスタＱ１１がオフからオンに切り替えられる。
【０１２８】
この所定時間Ｔ７２は、Ｔ７２＞Ｔ７１であって、確実にＶｒ＝０になっている時間に予め設定されている。
【０１２９】
図２３は、第７実施形態の、より具体的な回路構成例を示す回路ブロック図、図２４は図２３の各部( １ ) 〜 ( ９ )，( １ )’の信号を示すタイミングチャートである（なお、図２３及び図２４では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図２３ではコンバータ回路部１０１の図示を省略し、図１９、図２１と同一物には同一符号を付している。
【０１３０】
図２３において、スイッチ１３６，１３７は、例えばトランジスタからなるもので、スイッチ１３６は通常オン状態で、スイッチ１３７は通常オフ状態になっている。
【０１３１】
電圧周波数変換（Ｖ／Ｆ）回路１１６は、出力電圧Ｖotと設定値との電圧差Ｖ２に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路１３８に送出する（図２４の(１)）。
【０１３２】
合成回路１３８は、このタイミング信号に基づき、オフ信号Ｓoffを駆動回路１０２に送出するものである（図２４の(１)’）。また、合成回路１３８は、オフ信号Ｓoffを送出した時点から計時のためのクロック同期信号を遅延回路１３９に送出する。
【０１３３】
オフ信号ＳoffによりトランジスタＱ１１がオフになると、共振電圧Ｖｒが比較回路１３５に取り込まれる（図２４の(２)）。遅延回路１３９は、トランジスタＱ１１のオフ時点から経過時間をカウントし、所定時間Ｔ７１が経過すると、スイッチ１３６をオフにし、比較回路１３５は、スイッチ１３６がオフにされた時点の共振電圧Ｖｒの瞬時値を閾値Ｖ７１として保持する（図２４の(３)）。そして、比較回路１３５は、変化する共振電圧Ｖｒと閾値Ｖ７１とを比較し、Ｖｒ≧Ｖ７１の間だけ、オン（ハイレベル）信号を出力する（図２４の(４)）。
【０１３４】
遅延回路１４０は、比較回路１３５からの出力信号を所定時間Ｔ７２だけ遅延して出力する（図２４の(５)）。上述したように、Ｔ７２＞Ｔ７１に設定されている。
【０１３５】
この遅延回路１４０からの出力信号は、遅延回路１４１によりさらに所定時間Ｔ７３だけ遅延されるとともに（図２４の(６)）、インバータゲート回路１４２により反転される（図２４の(７)）。
【０１３６】
アンドゲート回路１４３は、これらの信号の論理積を合成してパルス信号を生成し（図２４の(８)）、合成回路１３８および遅延回路１４４に送出する。
【０１３７】
合成回路１３８は、アンドゲート回路１４３からパルス信号が入力されると、駆動回路１０２にオン信号Ｓonを送出する（図２４の(１)’）。遅延回路１４４は、アンドゲート回路１４３から入力されるパルス信号を所定時間Ｔ７４だけ遅延してスイッチ１３７に出力し（図２４の(９)）、このパルス信号によりスイッチ１３７がオンにされて、比較回路１３５に保持されていた閾値Ｖ７１がリセットされる。
【０１３８】
従って、図２４に示すように、オン信号Ｓonは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点（Ｖｒ≦Ｖ７１になった時点）から所定時間Ｔ７２後になる。ここで、Ｔ７２は、Ｔ７２＞Ｔ７１であって、オン信号ＳonがＶｒ＜０の間に出力されるような値に設定されているので、確実にゼロ電圧スイッチングが行われることとなる。
【０１３９】
また、共振電圧Ｖｒの１周期ごとに、比較回路１３５に保持されている閾値がリセットされる。従って、図２４の(２)，(３)において、例えば左側の共振電圧Ｖｒより右側の共振電圧Ｖｒが増大している場合には、スイッチ１３６がオフにされた時点の共振電圧Ｖｒの各瞬時値Ｖ７１，Ｖ７２はＶ７１＜Ｖ７２となり、左側の共振電圧Ｖｒより右側の共振電圧Ｖｒにおける閾値のレベルが増大することとなる。
【０１４０】
ここで、左側の共振電圧Ｖｒの波形において、トランジスタＱ１１のオフ時点から瞬時値Ｖ７１になるまでの時間Ｔ７１と、瞬時値Ｖ７１からＶｒ＝０になるまでの時間Ｔ７５とは、ほぼ同一の値になる。また、右側の共振電圧Ｖｒの波形において、トランジスタＱ１１のオフ時点から瞬時値Ｖ７２になるまでの時間Ｔ７１と、瞬時値Ｖ７２からＶｒ＝０になるまでの時間Ｔ７６とは、やはり、ほぼ同一の値になる。
【０１４１】
従って、トランジスタＱ１１のオフ時点から所定時間Ｔ７１が経過した時点での共振電圧Ｖｒの瞬時値を閾値とすることで、閾値のレベルに関係なく、共振電圧Ｖｒが閾値以下になった時点から所定時間Ｔ７１が経過した時点で、共振電圧Ｖｒ≒０になるということが言える。
【０１４２】
このように、第７実施形態によれば、トランジスタＱ１１のオフ時点から所定時間Ｔ７１が経過した時点の共振電圧Ｖｒの瞬時値を閾値とし、共振電圧Ｖｒが閾値以下になった時点から所定時間Ｔ７２（＞Ｔ７１）の経過後にトランジスタＱ１１をオフからオンに切り替えるようにしているので、確実にゼロ電圧スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【０１４３】
特に、共振電圧Ｖｒの大きさや波形が変化すると、所定時間Ｔ７１が経過した時点の瞬時値が変化するため、閾値は共振電圧Ｖｒの変化に応じて変化することになるが、その変化した閾値からＶｒ＝０になる時点までに要する時間は殆ど変化しないので、動作環境の変化や経年劣化などにより共振電圧Ｖｒ＝０になるタイミングが変化した場合でも、確実にゼロ電圧スイッチングを行うことができる。
【０１４４】
（第８実施形態）
図２５は本発明に係るＤＣ−ＤＣコンバータ回路の第８実施形態を示す回路ブロック図、図２６は共振電圧Ｖｒの波形図およびトランジスタＱ１１のオンオフを示すタイミングチャートである。なお、図１７と同一物には同一符号を付す。
【０１４５】
図２５において、制御回路１５１は、出力電圧Ｖotと設定値生成回路１１５で生成される設定値とを比較して、出力電圧Ｖotが一定値に維持されるようなスイッチング周波数で駆動回路１０２にオフ信号Ｓoffを送出するものである。また、制御回路１５１は、トランジスタＱ１１のオフ時点から計時のためのクロック同期信号を遅延回路１５２に送出する。
【０１４６】
保持回路１５３は、共振用コンデンサＣ１１と共振用リアクトルＬ１１との接続点の電圧、すなわち共振電圧Ｖｒを取り込んで共振電圧Ｖｒのピーク値を保持するもので、分圧回路１５４は、保持回路１５３で保持されているピーク値の所定比（＜１）を閾値として比較回路１５５に送出するものである。
【０１４７】
比較回路１５５は、共振電圧Ｖｒを取り込んで、共振電圧Ｖｒと分圧回路１５４から送られる閾値とを比較して、共振電圧Ｖｒが低下して閾値以下になると、その旨の検出信号を遅延回路１５２に送出するものである。
【０１４８】
遅延回路１５２は、制御回路１５１から送られてくるクロック同期信号に基づき比較回路１５５による検出信号の送出時点からの経過時間をカウントし、所定時間Ｔ８１が経過した時点でオン信号Ｓonを駆動回路１０２に送出するものである。
【０１４９】
この構成により、図２６に示すように、共振電圧Ｖｒ（図中、太実線）のピーク値Ｖｒｐ（図中、細実線）が保持され、このピーク値Ｖｒｐの所定比（＜１）が閾値Ｖｔｈ（図中、細実線）とされ、共振電圧Ｖｒが低下してＶｒ≦Ｖｔｈになった時点から所定時間Ｔ８１が経過すると、トランジスタＱ１１がオフにされる。
【０１５０】
なお、保持回路１５３は、例えばコンデンサで構成され、図２６に示すようにピーク値Ｖｒｐは漸減しているので、保持回路１５３が保持するピーク値を１周期ごとにリセットする必要はない。
【０１５１】
図２７は、第８実施形態の、より具体的な回路構成例を示す回路ブロック図、図２８は図２７の各部( １ ) 〜 ( ９ )の信号を示すタイミングチャートである（なお、図２７及び図２８では、上記 ( １ ) 〜 ( ９ ) を丸数字で記載している。以下、図中の丸数字にカッコ数字を対応させて説明する）。なお、図２７ではコンバータ回路部１０１の図示を省略し、図１９、図２５と同一物には同一符号を付している。
【０１５２】
電圧周波数変換（Ｖ／Ｆ）回路１１６は、出力電圧Ｖotと設定値との電圧差Ｖ２に基づきスイッチング周波数を設定するもので、このスイッチング周波数で決まるタイミング信号を合成回路１５６に送出する（図２８の(１)）。合成回路１５６は、このタイミング信号に基づき、オフ信号Ｓoffを駆動回路１０２に送出するものである（図２８の(９)）。
【０１５３】
オフ信号ＳoffによりトランジスタＱ１１がオフになると、共振電圧Ｖｒが、比較回路１５５に取り込まれるとともに（図２８の(２)）、抵抗Ｒ８１，Ｒ８２からなる分圧回路１５４とコンデンサＣ８１からなる保持回路１５３とが並列に接続されてなる回路に入力される。抵抗Ｒ８１，Ｒ８２の接続点は比較回路１５５に接続されており、共振電圧ＶｒによりコンデンサＣ８１が充電されるとともに、その充電電圧の抵抗Ｒ８１，Ｒ８２による分圧値が閾値として比較回路１５５に入力される（図２８の(３)）。
【０１５４】
ここで、図２８の(２)，(３)に示すＶｒｐ，Ｖｔｈの関係は、抵抗Ｒ８１，Ｒ８２の抵抗値をＲ81，Ｒ82とすると、
Ｖｔｈ＝Ｖｒ・Ｒ82／(Ｒ81＋Ｒ82)
と表わされる。
【０１５５】
比較回路１５５は、変化する共振電圧Ｖｒと閾値Ｖｔｈとを比較し、Ｖｒ≧Ｖｔｈの間、オン（ハイレベル）信号を出力する（図２８の(４)）。
【０１５６】
遅延回路１５７は、比較回路１５５からの出力信号を所定時間Ｔ８１だけ遅延して出力する（図２８の(５)）。
【０１５７】
この遅延回路１５７からの出力信号は、遅延回路１５８により所定時間Ｔ８２だけ遅延されるとともに（図２８の(６)）、インバータゲート回路１５９により反転される（図２８の(７)）。
【０１５８】
アンドゲート回路１６０は、これらの信号の論理積を合成してパルス信号を生成し（図２８の(８)）、合成回路１５６に出力する。
【０１５９】
合成回路１５６は、アンドゲート回路１６０からパルス信号が入力されると、駆動回路１０２にオン信号Ｓonを出力し、これによってトランジスタＱ１１はオンになる（図２８の(９)）。
【０１６０】
従って、図２８に示すように、オフ信号Ｓoffは、(５)の立ち下がり時点に同期して出力されるが、この時点は、(４)の立ち下がり時点（Ｖｒ≦Ｖｔｈになった時点）から所定時間Ｔ８１後になる。ここで、Ｔ８１はオン信号ＳonがＶｒ＜０の間に出力されるように設定されているので、確実にゼロ電圧スイッチングが行われる。
【０１６１】
このように、第８実施形態によれば、共振電圧Ｖｒのピーク値Ｖｒｐの所定比Ｖｔｈを閾値とし、共振電圧Ｖｒが閾値Ｖｔｈ以下になった時点から所定時間Ｔ８１の経過後にトランジスタＱ１１をオフからオンに切り替えるようにしているので、確実にゼロ電圧スイッチングを行うことができ、スイッチング損失の増大を未然に防止することができる。
【０１６２】
また、動作環境の変化や経年劣化などにより、共振電圧Ｖｒの大きさや波形が変化すると、その変化に応じて閾値Ｖｔｈが変化することになるので、動作環境などの変化によりＶｒ＝０になるタイミングが変化した場合でも、確実にゼロ電圧スイッチングを行うことができる。
【０１６３】
なお、上記第５〜第８実施形態では、コンバータ回路部１０１として全波形ゼロ電圧スイッチング方式の昇圧形コンバータを用いて説明しているが、半波形ゼロ電圧スイッチング方式の昇圧形コンバータにも適用できることはいうまでもない。
【０１６４】
【発明の効果】
以上説明したように、本発明によれば、降圧形コンバータ回路において、検出手段により検出された入力電圧および出力電流に基づきスイッチング手段に共振電圧が印加されている時間を算出し、スイッチング手段のオン時点から当該算出された時間が経過するとスイッチング手段をオフからオンに切り替えるようにすると、入力電圧または出力電流の変化によりスイッチング手段に共振電圧が印加されている時間が変化した場合でも、確実にゼロ電圧スイッチングを行うことができ、スイッチング損失の増大を防止することができる。
【０１６５】
また、上記駆動制御手段は、上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用コンデンサに発生する共振電圧の周期が予め格納された記憶手段を備え、下記式に基づき上記時間を算出するものであるとすることにより、スイッチング手段に共振電圧が印加されている時間の算出を精度良く、かつ容易に行うことができる。
Ｔｏ＝Ｔｎ・(１＋Ｖin／(Ｚｎ・Ｉot))／２
Ｚｎ＝√(Ｌｒ／Ｃｒ)
ここで、Ｔｏ：共振電圧が印加されている時間
Ｔｎ：共振用コンデンサに発生する共振電圧の周期
Ｚｎ：共振回路の特性インピーダンス
Ｉot：出力電流
Ｖin：入力電圧
Ｌｒ：共振用リアクトルのインダクタンス
Ｃｒ：共振用コンデンサのキャパシタンス
である。
【０１６６】
また、昇圧形コンバータ回路であって、出力電圧および入力電流に基づきスイッチング手段に共振電圧が印加されている時間を算出し、スイッチング手段のオフ時点から当該算出された時間が経過するとスイッチング手段をオフからオンに切り替えるようにすると、出力電圧または入力電流の変化によりスイッチング手段に共振電圧が印加されている時間が変化した場合でも、確実にゼロ電圧スイッチングを行うことができ、スイッチング損失の増大を防止することができる。
【０１６７】
また、上記駆動制御手段は、上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用コンデンサに発生する共振電圧の周期が予め格納された記憶手段を備え、下記式に基づき上記時間を算出するものであるとすることにより、スイッチング手段に共振電圧が印加されている時間の算出を精度良く、かつ容易に行うことができる。
Ｔｏ＝Ｔｎ・(１＋Ｖot／(Ｚｎ・Ｉin))／２
Ｚｎ＝√(Ｌｒ／Ｃｒ)
ここで、Ｔｏ：共振電圧が印加されている時間
Ｔｎ：共振用コンデンサに発生する共振電圧の周期
Ｚｎ：共振回路の特性インピーダンス
Ｉin：入力電流
Ｖot：出力電圧
Ｌｒ：共振用リアクトルのインダクタンス
Ｃｒ：共振用コンデンサのキャパシタンス
である。
【０１６８】
また、上記共振用コンデンサに発生する共振電圧を検出する検出手段を備え、上記駆動制御手段は、検出された上記共振電圧を用いて上記スイッチング手段に共振電圧が印加されなくなる時点を求め、当該求めた時点になると、上記スイッチング手段をオフからオンに切り替えるものであって、検出された上記共振電圧と所定の電圧閾値とを比較し、前記閾値以下に共振電圧が低下している場合に所定の検出信号を発生する比較回路と、前記比較回路による検出信号の出力時点から所定時間経過後に、上記スイッチング手段をオフからオンに切り替えるための信号を発生する遅延回路とを具備するようにすると、動作環境の変化や経時劣化などにより共振回路を構成するリアクトルやコンデンサのパラメータが変化して、共振電圧のピーク値や波形が変化し、そのためスイッチング手段に共振電圧が印加されている時間が変化した場合でも、確実にゼロ電圧スイッチングを行うことができ、スイッチング損失の増大を防止することができる。
【０１６９】
この場合において、上記共振電圧のピーク値に応じて設定されるものであるとすると、所定値が一定の値でなく共振電圧の変化を反映した値になるので、動作環境などの変化に対して、より確実にゼロ電圧スイッチングを行うことができる。
【図面の簡単な説明】
【図１】本発明に係るＤＣ−ＤＣコンバータ回路の第１実施形態を示す回路ブロック図である。
【図２】(ａ)(ｂ)(ｃ)は共振用コンデンサに発生する共振電圧の波形図である。
【図３】本発明に係るＤＣ−ＤＣコンバータ回路の第２実施形態を示す回路ブロック図である。
【図４】共振電圧の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図５】第２実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図６】図５の各部(１)〜(９)の信号を示すタイミングチャートである。
【図７】本発明に係るＤＣ−ＤＣコンバータ回路の第３実施形態を示す回路ブロック図である。
【図８】共振電圧の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図９】第３実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図１０】図９の各部(１)〜(９)，(１)’の信号を示すタイミングチャートである。
【図１１】本発明に係るＤＣ−ＤＣコンバータ回路の第４実施形態を示す回路ブロック図である。
【図１２】共振電圧の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図１３】第４実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図１４】図１３の各部(１)〜(９)の信号を示すタイミングチャートである。
【図１５】本発明に係るＤＣ−ＤＣコンバータ回路の第５実施形態を示す回路ブロック図である。
【図１６】(ａ)(ｂ)(ｃ)は共振用コンデンサに発生する共振電圧の波形図である。
【図１７】本発明に係るＤＣ−ＤＣコンバータ回路の第６実施形態を示す回路ブロック図である。
【図１８】共振電圧の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図１９】第６実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図２０】図１９の各部(１)〜(９)の信号を示すタイミングチャートである。
【図２１】本発明に係るＤＣ−ＤＣコンバータ回路の第７実施形態を示す回路ブロック図である。
【図２２】共振電圧の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図２３】第７実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図２４】図２３の各部(１)〜(９)，(１)’の信号を示すタイミングチャートである。
【図２５】本発明に係るＤＣ−ＤＣコンバータ回路の第８実施形態を示す回路ブロック図である。
【図２６】共振電圧の波形図およびトランジスタのオンオフを示すタイミングチャートである。
【図２７】第８実施形態の、より具体的な回路構成例を示す回路ブロック図である。
【図２８】図２７の各部(１)〜(９)の信号を示すタイミングチャートである。
【図２９】ゼロ電圧スイッチング方式のＤＣ−ＤＣコンバータ回路の動作を説明するタイミングチャートである。
【符号の説明】
１，１０１ コンバータ回路部
２，１０２ 駆動回路（駆動手段）
３，１０３ 制御回路（検出手段、駆動制御手段、記憶手段）
Ｑ１，Ｑ１１ トランジスタ（スイッチング手段）
Ｌ１，Ｌ１１ 共振用リアクトル
Ｃ１，Ｃ１１ 共振用コンデンサ
Ｑ２ 電界効果トランジスタ（半導体スイッチ素子）
Ｃ１ 共振用コンデンサ
Ｄ２ 還流用ダイオード
Ｌ１ 共振用リアクトル
Ｌ２ 平滑用リアクトル
Claims (4)
- 入力電圧をオンオフするスイッチング手段と、このスイッチング手段に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、
前記ＤＣ−ＤＣコンバータ回路は、入力電圧を降圧して出力する降圧形コンバータ回路であり、
当該回路の入力電圧および出力電流を検出する検出手段と、
上記駆動手段の動作を制御する駆動制御手段とを備え、
上記駆動制御手段は、検出された上記入力電圧および上記出力電流に基づき上記スイッチング手段に共振電圧が印加されている時間を算出し、上記スイッチング手段のオフ時点から当該算出された時間が経過すると上記スイッチング手段をオフからオンに切り替えるよう、上記スイッチング手段のオンタイミングを制御するものであって、
さらに上記駆動制御手段は、上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用コンデンサに発生する共振電圧の周期が予め格納された記憶手段を備え、下記式に基づき上記時間を算出するものであることを特徴とするＤＣ−ＤＣコンバータ回路。
Ｔｏ＝Ｔｎ・ ( １＋Ｖ in ／ ( Ｚｎ・Ｉ ot)) ／２
Ｚｎ＝√ ( Ｌｒ／Ｃｒ )
ここで、Ｔｏ：共振電圧が印加されている時間
Ｔｎ：共振用コンデンサに発生する共振電圧の周期
Ｚｎ：共振回路の特性インピーダンス
Ｉ ot ：出力電流
Ｖ in ：入力電圧
Ｌｒ：共振用リアクトルのインダクタンス
Ｃｒ：共振用コンデンサのキャパシタンス
である。 - 入力電圧をオンオフするスイッチング手段と、このスイッチング手段に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、
前記ＤＣ−ＤＣコンバータ回路は、入力電圧を昇圧して出力する昇圧形コンバータ回路であり、
当該回路の出力電圧および入力電流を検出する検出手段と、
上記駆動手段の動作を制御する駆動制御手段とを備え、
上記駆動制御手段は、検出された上記出力電圧および上記入力電流に基づき上記スイッチング手段に共振電圧が印加されている時間を算出し、上記スイッチング手段のオフ時点から当該算出された時間が経過すると上記スイッチング手段をオフからオンに切り替えるよう、上記スイッチング手段のオンタイミングを制御するものであって、
さらに上記駆動制御手段は、上記共振用リアクトルのインダクタンス、上記共振用コンデンサのキャパシタンスおよび上記共振用コンデンサに発生する共振電圧の周期が予め格納された記憶手段を備え、下記式に基づき上記時間を算出するものであることを特徴とするＤＣ−ＤＣコンバータ回路。
Ｔｏ＝Ｔｎ・ ( １＋Ｖ ot ／ ( Ｚｎ・Ｉ in)) ／２
Ｚｎ＝√ ( Ｌｒ／Ｃｒ )
ここで、Ｔｏ：共振電圧が印加されている時間
Ｔｎ：共振用コンデンサに発生する共振電圧の周期
Ｚｎ：共振回路の特性インピーダンス
Ｉ in ：入力電流
Ｖ ot ：出力電圧
Ｌｒ：共振用リアクトルのインダクタンス
Ｃｒ：共振用コンデンサのキャパシタンス
である。 - 入力電圧をオンオフするスイッチング手段と、このスイッチング手段に接続された共振用リアクトルおよびこの共振用リアクトルと共振する共振用コンデンサからなる共振回路と、上記スイッチング手段をオンオフさせる駆動手段とを備えたスイッチング方式のＤＣ−ＤＣコンバータ回路において、
当該回路の上記共振用コンデンサに発生する共振電圧を検出する検出手段と、
上記駆動手段の動作を制御する駆動制御手段とを備え、
上記駆動制御手段は、検出された上記共振電圧を用いて上記スイッチング手段に共振電圧が印加されなくなる時点を求め、当該求めた時点になると、上記スイッチング手段をオフからオンに切り替えるものであって、
検出された上記共振電圧と所定の電圧閾値とを比較し、前記閾値以下に共振電圧が低下している場合に所定の検出信号を発生する比較回路と、
前記比較回路による検出信号の出力時点から所定時間経過後に、上記スイッチング手段をオフからオンに切り替えるための信号を発生する遅延回路と
を具備することを特徴とするＤＣ−ＤＣコンバータ回路。 - 請求項３記載のＤＣ−ＤＣコンバータ回路において、上記所定の電圧閾値は、上記共振電圧のピーク値に応じて設定されるものであることを特徴とするＤＣ−ＤＣコンバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005303A JP3611789B2 (ja) | 2001-01-12 | 2001-01-12 | Ｄｃ−ｄｃコンバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001005303A JP3611789B2 (ja) | 2001-01-12 | 2001-01-12 | Ｄｃ−ｄｃコンバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002209377A JP2002209377A (ja) | 2002-07-26 |
| JP3611789B2 true JP3611789B2 (ja) | 2005-01-19 |
Family
ID=18873361
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001005303A Expired - Fee Related JP3611789B2 (ja) | 2001-01-12 | 2001-01-12 | Ｄｃ−ｄｃコンバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3611789B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4710591B2 (ja) * | 2005-12-22 | 2011-06-29 | パナソニック電工株式会社 | 放電灯点灯装置及び画像表示装置 |
| JP4626576B2 (ja) * | 2006-06-19 | 2011-02-09 | トヨタ自動車株式会社 | Ｄｃ−ｄｃコンバータおよびその制御方法 |
| JP5884345B2 (ja) * | 2011-09-08 | 2016-03-15 | 株式会社Ihi | 共振型電力変換装置 |
| JP6056130B2 (ja) * | 2011-11-11 | 2017-01-11 | 株式会社Ihi | 共振型電力変換装置 |
| DE102012220788A1 (de) * | 2012-11-14 | 2014-05-15 | Robert Bosch Gmbh | Messschaltung zur Regelung eines Gleichspannungswandlers |
| JP2014230287A (ja) * | 2013-05-17 | 2014-12-08 | 三菱電機株式会社 | スイッチング電源 |
| KR102335419B1 (ko) * | 2014-12-18 | 2021-12-06 | 주식회사 엘엑스세미콘 | 전원 회로 |
| KR102335422B1 (ko) * | 2014-12-30 | 2021-12-06 | 주식회사 엘엑스세미콘 | 전원 회로 |
| WO2018079033A1 (ja) * | 2016-10-27 | 2018-05-03 | 住友電気工業株式会社 | 電圧変換装置、電圧変換回路の降圧制御方法、電圧変換回路の昇圧制御方法及びコンピュータプログラム |
-
2001
- 2001-01-12 JP JP2001005303A patent/JP3611789B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002209377A (ja) | 2002-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110391744B (zh) | 混合开关电容器转换器的轻载效率改进方法及设备 | |
| JP5281302B2 (ja) | 出力レギュレータを制御するコントローラ | |
| JP5451123B2 (ja) | 電源装置，電源制御装置及び電源装置の制御方法 | |
| US10498243B2 (en) | Comparator circuit, power supply control IC, and switching power supply device | |
| US20140146238A1 (en) | Switching power supply device | |
| JP4929856B2 (ja) | スイッチング素子制御装置 | |
| WO2006009576A2 (en) | Dynamic optimization of efficiency using dead time and fet drive control | |
| JP2006513690A (ja) | Ｄｃ／ｄｃコンバータのための制御装置 | |
| US8570021B2 (en) | DC/DC converter having a delay generator circuit positioned between a comparator and a pulse generator and a DC/DC converter control method | |
| JP3611789B2 (ja) | Ｄｃ−ｄｃコンバータ回路 | |
| US20030155898A1 (en) | N-phase integrated buck converter | |
| US7800353B2 (en) | Control unit, power supply device and electronic apparatus | |
| CN111010028A (zh) | 一种dcdc转换器、电源管理芯片及适配器 | |
| US9559593B2 (en) | Synchronous rectification converter and control method of synchronous rectification converter | |
| US20050088160A1 (en) | Multi output DC-DC converter | |
| US7205751B2 (en) | Enable and disable of diode emulation in a DC/DC converter | |
| JP3670573B2 (ja) | Ｄｃ−ｄｃコンバータ回路 | |
| JP2007028827A (ja) | 電流共振型ｄｃ／ｄｃコンバータおよびそのゼロ電流スイッチング実現方法 | |
| US10461631B2 (en) | DC-to-DC controller and control method thereof | |
| JP2011078212A (ja) | Ｄｃ−ｄｃコンバータ、及びその制御方法 | |
| JP2011200092A (ja) | スイッチング電源の制御回路及び電子機器 | |
| EP2624426A1 (en) | Protection of an N-channel transistor | |
| JP2019017186A (ja) | 電源装置および電子制御装置 | |
| US10305366B2 (en) | Power converter, a controller and a system | |
| JP4098494B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040714 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040720 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040921 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041019 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041020 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121029 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131029 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |