CN111010028A - 一种dcdc转换器、电源管理芯片及适配器 - Google Patents

Abstract

本发明公开一种DCDC转换器、电源管理芯片及适配器，该DCDC转换器包括：输出电压误差放大电路、功率变换电路、负载电路、电流检测电路和PFM‑PWM控制器，所述PFM‑PWM控制器根据其内部压控振荡器及其后延迟单元产生的延迟信号CKD与电流检测电路输出的电流比较结果信号ICMP的时延关系产生一个相对滞后且上升沿同步的复位信号RST，同时结合时钟信号CK的锁存电平去对功率变换电路内的功率管进行开启控制，从而根据负载电流ILOAD的变化在PFM模式和PWM模式之间的自动过渡，并在全负载电流范围内维持较高的电源转换效率。

Description

一种DCDC转换器、电源管理芯片及适配器

技术领域

本发明属于电源管理电路的技术领域，尤其涉及一种切换于PWM和PFM两种模式的DCDC转换器、一种电源管理芯片及适配器。

背景技术

现代电子系统的复杂度越来越高，可能包含有多个电路部件，分别需要不同的供电电压，而电子设备的供电源头往往只有一个，譬如适配器或者电池，这就需要设计额外的电源电路去控制供电源头生成所需要的各种不同规格的电源电压，其中，DCDC转换器作为转变输入电压后有效输出固定电压的电压转换器，电源效率较高，在电子系统里得到了普遍应用。

DCDC转换器的反馈机制分两种，一种是电压模DCDC转换器，仅检测和反馈输出电压；另外一种是电流模DCDC转换器，在检测和反馈输出电压的同时，还检测和反馈功率管电流或者电感电流。DCDC转换器根据其工作状态变化而划分为PWM（脉宽调制）模式和PFM（脉频调制）模式。在PWM模式下，DCDC功率管的开关频率固定不变，DCDC功率管的开启时间长度是可变的；在PFM模式下，DCDC功率管的开启时间长度固定不变，而DCDC功率管的开关频率可变。

由于DCDC功率管的尺寸较大，存在较大的寄生电容，所以DCDC功率管在切换过程中，DCDC功率管的寄生电容及其前级驱动电路、相关的控制电路耗费相当的能量，在负载较轻的条件下，这部分损耗显得更为突出，影响电源转换效率。

发明内容

为解决上述技术问题，本发明公开一种切换于PWM和PFM两种模式的DCDC转换器,该DCDC转换器根据外部负载电流的变化，自动切换于PWM和PFM两种模式之间，对于较宽范围内的负载，该DCDC转换器都能维持较高的电源转换效率。

该DCDC转换器的具体技术方案如下：一种切换于PWM和PFM两种模式的DCDC转换器,该DCDC转换器包括功率变换电路和负载电路，功率变换电路设置在PFM-PWM控制器与负载电路之间的信号连接通路上，功率变换电路内部的功率管用于根据PFM-PWM控制器输出的控制信号给负载电路充电；该DCDC转换器还包括输出电压误差放大电路，输出电压误差放大电路的第一输入端接入第一基准电压VREF1，输出电压误差放大电路的第二输入端通过采样反馈电阻与DCDC转换器的信号输出端VOUT连接，输出电压误差放大电路用于比较第一基准电压VREF1和负载电路提供的反馈电压VFB以输出用于反映DCDC转换器的信号输出端VOUT的电压与目标电压的差值大小的误差电压VC1；该DCDC转换器还包括电流检测电路和PFM-PWM控制器；PFM-PWM控制器的第一信号输入端连接输出电压误差放大电路的信号输出端，PFM-PWM控制器的第二信号输入端输入第二基准电压VREF2，用于产生一个低于或等于第二基准电压VREF2的控制电压VC2，再根据控制电压VC2振荡产生一个频率跟随控制电压VC2单调变化的时钟信号CK；输出电压误差放大电路的信号输出端连接电流检测电路的第一信号输入端，PFM-PWM控制器的第一信号输出端连接电流检测电路的第二信号输入端，电流检测电路的信号输出端连接PFM-PWM控制器的第三信号输入端，电流检测电路用于通过感测功率变换电路内部的功率管电流，产生与功率管电流成线性关系的感测电压VCS，同时将PFM-PWM控制器的第一信号输出端输出的开关控制信号Q运算处理为一个斜坡信号VRAMP，再将感测电压VCS与斜坡信号VRAMP叠加产生电流斜坡信号VMIX，然后比较这个电流斜坡信号VMIX与误差电压VC1以产生电流比较结果信号ICMP；PFM-PWM控制器用于检测时钟信号CK延迟处理得到的延迟信号CKD与电流检测电路输出的电流比较结果信号ICMP中相对滞后的一个信号，并产生一个与该信号上升沿同步的复位信号RST，同时结合时钟信号CK的逻辑电平状态调节PFM-PWM控制器的第一信号输出端输出的开关控制信号Q、以及PFM-PWM控制器的第二信号输出端输出的逻辑电平状态相反的开关控制信号Q’，进而对功率变换电路进行开关控制，使得所述PFM-PWM控制器以择一的方式调节功率变换电路在单个时钟周期内的开启时间及其开关频率，实现所述DCDC转换器根据负载电路的负载电流ILOAD的变化在PFM模式与PWM模式之间自动过渡，其中，PFM-PWM控制器的第一信号输出端连接功率变换电路的第一信号输入端，PFM-PWM控制器的第二信号输出端连接功率变换电路的第二信号输入端。从而实现所述DCDC转换器根据负载电路的负载电流ILOAD的变化在PFM模式和PWM模式之间的自动平滑过渡，并在全负载电流范围内维持较高的电源转换效率。

进一步地，所述PFM-PWM控制器包括电压钳位电路、压控振荡器、延迟单元、与门以及RS触发器；电压钳位电路的第一电压输入端连接输出电压误差放大电路的信号输出端，电压钳位电路的第二电压输入端输入第二基准电压VREF2，用于产生一个低于或等于所述第二基准电压VREF2的所述控制电压VC2，并输出至压控振荡器的第一信号输入端；电压钳位电路的信号输出端连接压控振荡器的第一信号输入端，压控振荡器的第二信号输入端输入第三基准电压VREF3，用于根据所述控制电压VC2和第三基准电压VREF3的比较结果控制压控振荡器产生一个频率跟随所述控制电压VC2单调变化的时钟信号CK，并输出至RS触发器的S端；RS触发器的正向信号输出端是所述PFM-PWM控制器的第一信号输出端，RS触发器的反向信号输出端是所述PFM-PWM控制器的第二信号输出端，RS触发器的S端连接压控振荡器的信号输出端；压控振荡器的信号输出端连接延迟单元的信号输入端，延迟单元用于延迟处理所述时钟信号CK，并输出所述延迟信号CKD至与门的第一信号输入端，其中，所述延迟信号CKD的上升沿滞后于所述时钟信号CK的上升沿一段预设延迟时间，所述延迟信号CKD的下降沿与所述时钟信号CK的下降沿保持同步；延迟单元的信号输出端连接与门的第一信号输入端，与门的第二信号输入端是所述PFM-PWM控制器的第三信号输入端；与门的第二信号输入端连接电流检测电路的信号输出端，用于接收电流比较结果信号ICMP；与门用于根据所述延迟信号CKD与电流比较结果信号ICMP的时延先后关系，跟踪所述延迟信号CKD与电流比较结果信号ICMP中相对滞后的信号的上升沿，产生一个所述复位信号RST，并输出至RS触发器的R端；RS触发器的正向信号输出端连接第一功率管M1的栅极，RS触发器的反向信号输出端连接第二功率管M2的栅极，与门的信号输出端连接RS触发器的R端，用于根据复位信号RST和时钟信号CK的逻辑电平状态调节RS触发器的正向信号输出端的开关控制信号Q及其反向信号输出端的开关控制信号Q’的逻辑电平状态，以形成对所述功率变换电路内的功率管的导通时间的锁存控制，其中，所述功率变换电路包括以推挽结构存在的第一功率管M1和第二功率管M2，以保证所述功率变换电路的一个功率管导通则另一个功率管关闭。所述PFM-PWM控制器根据负载电流的变化对其信号输入端的电平状态及内部振荡频率的影响，选择在预设基准电压处锁定振荡频率，提高电源转换效率。

进一步地，所述电压钳位电路包括第一一PMOS管MP11、第一二PMOS管MP12、第一一电阻R11、第一一电流源I11、第一一NMOS管MN11和第一二电阻R12；第一一PMOS管MP11的源极和第一二PMOS管MP12的源极连接于一个节点，该节点连接第一一电流源I11的正端+和第一一NMOS管MN11的栅极，第一一电流源I11的负端-连接供电电源VDD，第一一NMOS管MN11的漏极连接供电电源VDD；第一一NMOS管MN11的源极与第一二电阻R12的一端的连接节点是所述电压钳位电路的输出端，用于输出所述控制电压VC2，第一二电阻R12的另一端连接地端；第一一PMOS管MP11的漏极和第一二PMOS管MP12的漏极连接于另一个节点，该节点连接第一一电阻R11的一端，第一一电阻R11的另一端连接地端；第一一PMOS管MP11的栅极接入所述误差电压VC1，第一二PMOS管MP12的栅极接入所述第二基准电压VREF2。该技术方案利用MOS管构成一个具备钳位功能的电压跟随器，让输出电压VC2跟随输入电压变化，并将其钳制到低于或等于所述第二基准电压VREF2。

进一步地，所述压控振荡器包括第二一电流源I21、第二一PMOS管MP21、第二二PMOS管MP22、第二三PMOS管MP23、第二四PMOS管MP24、第二一NMOS管MN21、第二二NMOS管MN22、第二三NMOS管MN23、第二四NMOS管MN24、第二五NMOS管MN25和第二六NMOS管MN26；第二三NMOS管MN23的栅极连接第二四NMOS管MN24的栅极，第二三NMOS管MN23的栅极连接第二三NMOS管MN23的漏极，第二四NMOS管MN24的源极连接地端，第二三NMOS管MN23的源极连接地端；第二三PMOS管MP23的漏极连接第二四NMOS管MN24的漏极，第二三PMOS管MP23的源极分别连接第二一电流源I21的负端-和供电电源VDD，第二三PMOS管MP23的漏极连接第二三PMOS管MP23的栅极；第二三PMOS管MP23的栅极连接第二四PMOS管MP24的栅极，第二四PMOS管MP24的源极分别连接供电电源VDD和第二一电流源I21的负端-，第二四PMOS管MP24的漏极连接第二六NMOS管MN26的漏极；第二六NMOS管MN26的源极连接地端，第二六NMOS管MN26的栅极连接第二五NMOS管MN25的栅极，第二五NMOS管MN25的栅极连接第二五NMOS管MN25的漏极，第二五NMOS管MN25的源极接地端；第二二NMOS管MN22的漏极连接第二五NMOS管MN25的漏极，第二二NMOS管MN22的源极接地端，第二二NMOS管MN22的栅极连接第二一NMOS管MN21的漏极，第二一NMOS管MN21的栅极连接第二二NMOS管MN22的漏极，第二一NMOS管MN21的源极接地端；第二一NMOS管MN21的漏极连接第二一PMOS管MP21的漏极，第二一PMOS管MP21的源极连接第二一电流源I21的正端+，第二一PMOS管MP21的栅极接入第三基准电压VREF3；第二二PMOS管MP22的源极连接第二一电流源I21的正端+，第二二PMOS管MP22的漏极连接第二二NMOS管MN22的漏极；用于构成一个根据内部电压与第三基准电压VREF3的比较结果而翻转输出信号的比较器。

所述压控振荡器还包括第二五PMOS管MP25、第二六PMOS管MP26、第二七PMOS管MP27、第二七NMOS管MN27、第二八NMOS管MN28、第二一电容C21和反相器；第二七NMOS管MN27的栅极接入所述控制电压VC2，第二七NMOS管MN27的源极接地端，第二五PMOS管MP25的漏极连接第二七NMOS管MN27的漏极；第二五PMOS管MP25的漏极连接第二五PMOS管MP25的栅极，第二五PMOS管MP25的源极连接供电电源VDD，第二六PMOS管MP26的源极连接供电电源VDD，第二六PMOS管MP26的栅极连接第二五PMOS管MP25的栅极，第二六PMOS管MP26的漏极连接第二七PMOS管MP27的源极；第二七PMOS管MP27的栅极连接第二八NMOS管MN28的栅极，第二七PMOS管MP27的漏极连接第二八NMOS管MN28的漏极，第二八NMOS管MN28的源极接地端；第二四PMOS管MP24和第二六NMOS管MN26的共漏连接节点与第二七PMOS管MP27和第二八NMOS管MN28的共栅连接节点连接，第二七PMOS管MP27和第二八NMOS管MN28的共栅连接节点连接反相器的输入端；反相器的输出端是所述压控振荡器的信号输出端，用于产生所述时钟信号CK；第二七PMOS管MP27和第二八NMOS管MN28的共漏连接节点连接第二二PMOS管MP22的栅极，第二一电容C21的上极板连接第二二PMOS管MP22的栅极，第二一电容C21的下极板接地端；使得第二五PMOS管MP25和第二六PMOS管MP26构成的电流镜、第二七PMOS管MP27和第二八NMOS管MN28构成的推挽结构、第二七NMOS管MN27、第二一电容C21构成连接上述比较器的信号输出端的电容充放电电路，控制其振荡产生的频率跟随输入的所述控制电压VC2成正相关变化。

进一步地，所述延迟单元包括时延子单元、反相器和D触发器；时延子单元的信号输入端、反相器的信号输入端和D触发器的D端都连接所述压控振荡器的信号输出端，用于接收所述时钟信号CK；反相器的信号输出端连接D触发器的置位端CLR，时延子单元的信号输出端连接D触发器的时钟端，D触发器的输出端连接所述与门的第一信号输入端，D触发器用于输出所述延迟信号CKD。该技术方案利用D触发器的锁存功能控制所述延迟信号CKD的上升沿滞后于所述时钟信号CK的上升沿一段预设延迟时间，所述延迟信号CKD的下降沿与所述时钟信号CK的下降沿保持同步。

进一步地，所述电流检测电路包括电流感测器、加法器、斜坡发生器和比较器，电流感测器的输入信号是所述功率变换电路内部的功率管电流或者其比例电流，电流感测器的输出端连接加法器的第一输入端，加法器的第二输入端连接斜坡发生器的信号输出端，斜坡发生器的输入端连接所述PFM-PWM控制器的第一信号输出端，用于将所述PFM-PWM控制器的第一信号输出端输出的开关控制信号Q运算处理为斜坡信号VRAMP；加法器的信号输出端连接比较器的正输入端+，比较器的负输入端-连接输出电压误差放大电路的信号输出端，比较器的信号输出端连接所述PFM-PWM控制器的第三信号输入端，用于根据斜坡信号VRAMP和电流感测器输出的电流感测信号VCS叠加产生的电流斜坡信号VMIX与所述输出电压误差放大电路的信号输出端输出的误差电压VC1的比较结果产生电流比较结果信号ICMP。所述电流检测电路通过比较所述电流斜坡信号VMIX与误差电压VC1来实现对功率管输出电流峰值的控制。

一种电源管理芯片，该电源管理芯片集成前述的DCDC转换器，用于根据负载电流ILOAD的变化在PFM模式与PWM模式之间自动过渡。

一种适配器，该适配器包括所述的DCDC转换器，或所述的电源管理芯片。有利于高效地转换输出满足各个电子系统规格的电源电压，简化外围的各种模式检测与切换电路。

附图说明

图1 是本发明实施例提供的一种切换于PWM和PFM两种模式的DCDC转换器的结构示意图。

图2 是图1的DCDC转换器的对应端口的信号时序波形图。

图3是本发明实施例提供的电压钳位电路的结构示意图。

图4 是本发明实施例提供的压控振荡器的结构示意图。

图5是本发明实施例提供的延迟单元的结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行详细描述。

本发明实施例公开一种切换于PWM和PFM两种模式的DCDC转换器,该DCDC转换器通过跟踪外部负载的电流变化,自动切换于PWM和PFM两种模式之间，对于较宽范围内的负载，该DCDC转换器都能维持较高的电源转换效率。如图1所示, 该DCDC转换器可以划分为输出电压误差放大电路、电流检测电路、PFM-PWM控制器、功率变换电路和负载电路。输出电压误差放大电路的第一输入端接入第一基准电压VREF1，第二输入端与DCDC转换器的信号输出端VOUT之间连接第一采样反馈电阻Rf1。输出电压误差放大电路用于比较第一基准电压VREF1和负载电路提供的反馈电压VFB以输出用于反映所述DCDC转换器的输出电压VOUT与目标电压的差值大小的误差电压VC1；当外部负载比较小时，所述DCDC转换器的输出电压VOUT接近甚至短时间超过目标电压值，输出电压误差放大电路产生的误差电压VC1比较低；当外部负载比较大时，所述DCDC转换器的输出电压VOUT与目标电压值的差值略有增大，输出电压误差放大电路产生的误差电压VC1比较高。PFM-PWM控制器的第一信号输入端连接输出电压误差放大电路的信号输出端，PFM-PWM控制器的第二信号输入端输入第二基准电压VREF2，用于产生一个低于或等于第二基准电压VREF2的控制电压VC2，再根据控制电压VC2产生一个频率跟随控制电压VC2单调变化的时钟信号CK；输出电压误差放大电路的信号输出端连接电流检测电路的第一信号输入端，PFM-PWM控制器的第一信号输出端连接电流检测电路的第二信号输入端，电流检测电路的信号输出端连接PFM-PWM控制器的第三信号输入端，电流检测电路用于通过感测功率变换电路内部的功率管电流产生与功率管电流成线性关系的感测电压VCS，同时将PFM-PWM控制器的第一信号输出端输出的开关控制信号Q运算处理为一个斜坡信号VRAMP，再将感测电压VCS与斜坡信号VRAMP叠加产生电流斜坡信号VMIX，然后比较这个电流斜坡信号VMIX与误差电压VC1以产生电流比较结果信号ICMP，并输出至PFM-PWM控制器的第三信号输入端。PFM-PWM控制器用于根据时钟信号CK延迟处理得到的延迟信号CKD与电流检测电路输出的电流比较结果信号ICMP的时延先后关系，产生与延迟信号CKD和电流比较结果信号ICMP这两个信号中相对滞后的一个上升沿同步的复位信号RST，同时结合时钟信号CK的逻辑电平状态调节输出的开关控制信号Q及其逻辑电平状态相反的开关控制信号Q’，其中，PFM-PWM控制器的第一信号输出端连接功率变换电路的第一信号输入端，PFM-PWM控制器的第二信号输出端连接功率变换电路的第二信号输入端，PFM-PWM控制器的第一信号输出端输出开关控制信号Q，PFM-PWM控制器的第一信号输出端的信号与PFM-PWM控制器的第二信号输出端的信号的逻辑状态相反，用以对功率变换电路进行开关控制；功率变换电路设置在PFM-PWM控制器与负载电路之间的信号连接通路上，用于根据PFM-PWM控制器输出的控制信号控制负载电路的充电。PFM-PWM控制器用于根据内部产生的时钟信号CK的锁存电平状态和复位信号RST的锁存电平状态对功率变换电路进行开启控制（包括对内部的功率管进行导通控制），以择一的方式调节功率变换电路内部对应功率管的单个时钟周期的导通时间及其开关频率，实现在负载电路的负载电流ILOAD增大的过程中控制DCDC转换器从PFM模式过渡到PWM模式；前述的择一的方式是:DCDC转换器在PWM工作模式下只调节功率管的单个时钟周期的导通时间，不改变功率管开关频率；在PFM工作模式下只调节功率管开关频率，不改变功率管的单个时钟周期的导通时间。本实施例实现所述DCDC转换器根据负载电路的负载电流ILOAD的变化在PFM模式和PWM模式之间的自动平滑过渡，并在全负载电流范围内维持较高的电源转换效率。

如图1所示，所述PFM-PWM控制器包括电压钳位电路、压控振荡器、延迟单元、与门以及RS触发器；电压钳位电路的第一电压输入端连接输出电压误差放大电路的信号输出端，电压钳位电路的第二电压输入端输入第二基准电压VREF2，用于产生一个低于或等于所述第二基准电压VREF2的所述控制电压VC2，并输出至压控振荡器的第一信号输入端；电压钳位电路的信号输出端连接压控振荡器的第一信号输入端，压控振荡器的第二信号输入端输入第三基准电压VREF3，用于根据所述控制电压VC2和第三基准电压VREF3的比较结果控制压控振荡器产生一个频率跟随所述控制电压VC2单调变化的时钟信号CK，并输出至RS触发器的S端；RS触发器的正向信号输出端是所述PFM-PWM控制器的第一信号输出端，RS触发器的反向信号输出端是所述PFM-PWM控制器的第二信号输出端；RS触发器的S端连接压控振荡器的信号输出端，用于根据压控振荡器振荡产生的时钟信号CK的电平跳变状态将RS触发器置1，控制RS触发器的正向信号输出端为高电平。压控振荡器的信号输出端连接延迟单元的信号输入端，延迟单元用于延迟处理所述时钟信号CK，并输出所述延迟信号CKD至与门的第一信号输入端，其中，所述延迟信号CKD的上升沿滞后于所述时钟信号CK的上升沿一段预设延迟时间，所述延迟信号CKD的下降沿与所述时钟信号CK的下降沿保持同步；延迟单元的信号输出端连接与门的第一信号输入端，与门的第二信号输入端是所述PFM-PWM控制器的第三信号输入端，与门的第二信号输入端连接电流检测电路的信号输出端，用于接收所述电流比较结果信号ICMP，其中，与门的第二信号输入端是所述PFM-PWM控制器的第三信号输入端；与门用于根据所述延迟信号CKD与电流比较结果信号ICMP的时延先后关系，跟踪所述延迟信号CKD与电流比较结果信号ICMP中相对滞后的信号的上升沿，产生一个所述复位信号RST，并输出至RS触发器的R端；具体地，结合图2可知，在PFM工作模式下，对应图2的t1时刻之前，控制所述延迟信号CKD滞后于电流比较结果信号ICMP，逻辑与产生的所述复位信号RST的上升沿同步于所述延迟信号CKD的上升沿；DCDC转换器由PFM工作模式进入PWM工作模式后，对应图2的t1时刻之后，控制所述延迟信号CKD超前于电流比较结果信号ICMP，逻辑与产生的所述复位信号RST的上升沿同步于所述电流比较结果信号ICMP的上升沿。

值得注意的是，第一功率管M1和第二功率管M2以推挽结构存在于所述功率变换电路中，保证所述功率变换电路的一个功率管导通则另一个功率管关闭，具体地，所述功率变换电路内部设置的第一功率管M1与PFM-PWM控制器的第一信号输出端存在电气连接关系，所述功率变换电路内部设置的第二功率管M2与PFM-PWM控制器的第二信号输出端存在电气连接关系，RS触发器的正向信号输出端连接第一功率管M1的栅极，RS触发器的反向信号输出端连接第二功率管M2的栅极。第一功率管M1与第二功率管M2的连接节点与DCDC转换器的信号输出端VOUT之间连接储能电感L0，这里的储能电感L0也归属于功率变换电路，在本实施例中，如图1所示,第一功率管M1和第二功率管M1都设置为NMOS管。

与门的信号输出端连接RS触发器的R端，用于根据复位信号RST和时钟信号CK的逻辑电平状态调节RS触发器的正向信号输出端的开关控制信号Q及其反向信号输出端的开关控制信号Q’的逻辑电平状态，以形成对所述功率变换电路内的功率管的导通时间的锁存控制。在本实施例中，外部负载较轻时，所述DCDC转换器处于PFM模式，当外部负载由轻变重时，所述PFM-PWM控制器通过固定所述压控振荡器产生的时钟频率来实现RS触发器输出更大的占空比，保证DCDC转换器在外部负载较重时处于PWM工作模式下。所以，所述PFM-PWM控制器根据负载电流的变化对其信号输入端的电平状态及内部振荡频率影响，选择在预设基准电压处锁定振荡频率，利用时序延迟关系提高DCDC电源转换效率。

如图1所示，所述输出电压误差放大电路包括误差放大器、第一采样反馈电阻Rf1、第二采样反馈电阻Rf2和滤波器；DCDC转换器的信号输出端VOUT连接第一采样反馈电阻Rf1的一端，第一采样反馈电阻Rf1的另一端连接误差放大器的负输入端-，误差放大器的负输入端-连接第二采样反馈电阻Rf2的一端，第一采样反馈电阻Rf1和第二采样反馈电阻Rf2之间的连接节点处电压是所述负载电路提供的反馈电压VFB；第二采样反馈电阻Rf2的另一端接地端，误差放大器的正输入端+输入所述第一基准电压VREF1，误差放大器的信号输出端同时连接所述电压钳位电路的第一电压输入端和滤波器的信号输入端，用于提供所述第一基准电压VREF1和所述负载电路提供的反馈电压VFB的比较结果，从而反映DCDC转换器的信号输出端VOUT的电压与目标电压的差距大小，其中，在DCDC转换器处于负载较轻条件下，DCDC转换器的信号输出端VOUT的电压接近甚至短时间超过目标电压，而在DCDC转换器处于负载较重条件下，DCDC转换器的信号输出端VOUT的电压与目标电压的差距略有增大。值得注意的是滤波器则用于滤除输入所述电压钳位电路的纹波。

如图1所示，所述电流检测电路包括电流感测器、加法器、斜坡发生器和比较器，电流感测器的输入信号是所述功率变换电路内部的功率管电流或者其比例电流，对于所属技术领域的技术人员来说，在本申请的申请日之前所通晓的知识水平，图1中电流感测器的感应输入端VIN连接所述第一功率管M1。电流感测器的信号输出端连接加法器的第一输入端，加法器的第二输入端连接斜坡发生器的信号输出端，斜坡发生器的输入端连接所述PFM-PWM控制器的第一信号输出端，用于将所述PFM-PWM控制器的第一信号输出端输出的开关控制信号Q运算处理为斜坡信号VRAMP，本实施例的斜坡信号VRAMP是斜坡发生器控制开关控制信号Q进行积分运算的结果。加法器的信号输出端连接比较器的正输入端+，比较器的负输入端-连接输出电压误差放大电路的信号输出端，比较器的信号输出端连接所述PFM-PWM控制器的第三信号输入端，用于根据斜坡信号VRAMP和电流感测器的信号输出端输出的电流感测信号VCS叠加产生的电流斜坡信号VMIX与所述输出电压误差放大电路的信号输出端输出的误差电压VC1的比较结果产生电流比较结果信号ICMP，所述电流检测电路通过比较所述电流斜坡信号VMIX与所述误差电压VC1的大小，来实现对功率管输出电流峰值的控制。

如图1所示，所述负载电路包括并联连接的滤波电容C0和负载电阻RL，滤波电容C0的一端和负载电阻RL的一端的连接节点是所述DCDC转换器的输出端VOUT，该连接节点通过所述储能电感L0连接所述第一功率管M1的源极与所述第二功率管M2的漏极的连接节点，该连接节点的电压经过储能电感L0和滤波电容C0，储能电感L0和滤波电容C0的连接节点也是所述DCDC转换器的信号输出端VOUT，同时该连接节点通过所述第一采样反馈电阻Rf1连接所述误差放大器的负输入端-；滤波电容C0的另一端和负载电阻RL的另一端都接地端。所述负载电路的负载电流ILOAD是所述DCDC转换器外部负载的电流。所述DCDC转换器的信号输出端VOUT用于输出经过DCDC转换的电压信号。

为便于理解，下面结合图2的时序波形图对所述DCDC转换器的工作原理予以说明。图2示出了负载电流ILOAD从较小值不断增大的过程中，DCDC转换器中相关连接节点的变化波形图，其中，t1作为负载电流达到PFM模式与PWM模式切换的临界电流的时刻。t1时刻之前的负载电流ILOAD相对于t1时刻之后的负载电流ILOAD小，t1时刻之前的所述DCDC转换器的输出电压接近目标电压值，所述误差放大器根据第一基准电压VREF1与所述反馈电压VFB之间的差异产生的误差电压VC1低于所述第二基准电压VREF2，误差电压VC1随着所述负载电路的负载电流ILOAD的增大而增大（或误差电压VC1随着所述负载电路的负载电流ILOAD的减小而减小），所述控制电压VC2也随着所述负载电路的负载电流ILOAD的增大而增大（所述控制电压VC2也随着所述负载电路的负载电流ILOAD的减小而减小），所述压控振荡器产生的所述时钟信号CK的频率随着所述控制电压VC2增大而增大（或所述压控振荡器产生的所述时钟信号CK的频率随着所述控制电压VC2减小而减小），使得所述功率变换电路内部的功率管的开关频率也随着所述控制电压VC2增大而增大（所述功率变换电路内部的功率管的开关频率也随着所述控制电压VC2减小而减小），但其单个时钟周期内的导通（开启）时间保持不变，t1时刻之前所述DCDC转换器工作在PFM模式。结合图1和图2可知，具体涉及到t1时刻之前的一个时钟周期内，在所述时钟信号CK的上升沿，所述RS触发器的正向信号输出端输出的开关控制信号Q跳变为高电平，开启所述第一功率管M1（属于NMOS管），所述RS触发器的反向信号输出端输出的开关控制信号Q’为低电平，关闭第二功率管M2（属于NMOS管），流过所述第一功率管M1的电流从0开始逐渐增大，所述电流感测器输出的电流感测信号VCS逐渐增大，一段预设时间后，电流感测信号VCS与所述斜坡发生器产生的斜坡信号VRAMP叠加产生的电流斜坡信号VMIX大于误差电压VC1，所述比较器产生的电流比较结果信号ICMP翻转为1，所述第一功率管M1维持导通状态，持续向所述DCDC转换器的信号输出端VOUT供电，直到所述延迟单元延迟处理得到的延迟信号CKD变为高电平，所述比较器产生的电流比较结果信号ICMP与所述延迟单元延迟处理得到的延迟信号CKD经过所述与门获取到一个高电平信号，产生与延迟信号CKD的上升沿同步的复位信号RST，如图2的t0时刻对应的信号波形所示。从而将所述RS触发器清零，即所述RS触发器的正向信号输出端的开关控制信号Q置低电平，关闭所述第一功率管M1，所述RS触发器的反向信号输出端的开关控制信号Q’置高电平，开启所述第二功率管M2，从而切断所述DCDC转换器的电源输入端VIN及其信号输出端VOUT的电流通路，所述储能电感L0开始续流。

如图2的t1时刻之后，负载电流ILOAD比较大，所述DCDC转换器的输出电压略微偏离目标电压值，所述误差放大器根据第一基准电压VREF1与所述反馈电压VFB之间的差异放大产生的误差电压VC1高于所述第二基准电压VREF2，所述电压钳位电路输出的所述控制电压VC2保持等于所述第二基准电压VREF2。误差电压VC1随着所述负载电路的负载电流ILOAD的增大而增大（或误差电压VC1随着所述负载电路的负载电流ILOAD的减小而减小，当所述负载电路的负载电流ILOAD的减小到预设电流值以下时，则返回t1时刻前的电气状态），所述压控振荡器产生的所述时钟信号CK的频率保持不变，使得所述功率变换电路内部的功率管的开关频率保持不变，所述压控振荡器的输出时钟信号CK仍然按原来的时钟周期频率翻转，但其单个时钟周期内的开启（导通）时间延长。随着外部负载电流的增大，t1时刻之后所述DCDC转换器由PFM模式进入PWM模式；但如果外部负载电流减小所述DCDC转换器将由PWM模式进入PFM模式。结合图1和图2可知，具体涉及到t1时刻之后的一个时钟周期内，在所述时钟信号CK的上升沿，所述RS触发器的正向信号输出端输出的开关控制信号Q跳变为高电平，开启所述第一功率管M1（属于NMOS管），所述RS触发器的反向信号输出端输出的开关控制信号Q’为低电平，关闭第二功率管M2（属于NMOS管），流过所述第一功率管M1的电流从0开始逐渐增大，所述电流感测器输出的电流感测信号VCS逐渐增大，电流感测信号VCS与所述斜坡发生器产生的斜坡信号VRAMP叠加产生的电流斜坡信号VMIX大于误差电压VC1，所述比较器产生的电流比较结果信号ICMP翻转为1，由图2可知，由于所述延迟单元送出的所述延迟信号CKD已在电流比较结果信号ICMP翻转为1之前变为1，所以，所述比较器产生的电流比较结果信号ICMP与所述延迟单元延迟处理得到的延迟信号CKD经过所述与门获取到一个高电平信号，如图2的时刻t2对应的信号波形图所示，产生与所述电流比较结果信号ICMP的上升沿同步的复位信号RST，将所述RS触发器清零，即所述RS触发器的正向信号输出端的开关控制信号Q置低电平，关闭所述第一功率管M1，所述RS触发器的反向信号输出端的开关控制信号Q’置高电平，开启所述第二功率管M2，从而切断所述DCDC转换器的电源输入端VIN及其信号输出端VOUT的电流通路，所述储能电感L0开始续流。

本发明实施例中，所述PFM-PWM控制器根据电流检测电路输出的能够感测功率管电流变化的所述电流比较结果信号ICMP与振荡产生的延迟信号CKD的时延关系，跟踪所述延迟信号CKD与所述电流比较结果信号ICMP中相对滞后的信号的上升沿以产生一个复位信号RST，同时结合复位信号RST和时钟信号CK的逻辑电平状态去对第一功率管M1和第二功率管M2进行导通控制，完成DCDC转换器在PWM模式和PFM模式之间的自动过渡，其中，在模式切换时刻，误差电压VC1等于PFM-PWM控制器内部的所述电压钳位电路设置的第二基准电压VREF2。具体地，当误差电压VC1低于所述第二基准电压VREF2时，误差电压VC1与所述负载电路的负载电流ILOAD成正相关关系，所述控制电压VC2也与所述负载电路的负载电流ILOAD成正相关关系，所述压控振荡器产生的所述时钟信号CK的频率与所述控制电压VC2成正相关关系，使得所述功率变换电路内部的功率管的开关频率也与所述控制电压VC2成正相关关系，但其单个时钟周期内的开启（导通）时间保持不变；当误差电压VC1增加到高于所述第二基准电压VREF2时，所述电压钳位电路输出的所述控制电压VC2保持等于所述第二基准电压VREF2，所述控制电压VC2不再随着所述负载电路的负载电流ILOAD的增大而增大，所述压控振荡器产生的所述时钟信号CK的频率保持不变，使得所述功率变换电路内部的功率管的开关频率保持不变，但其单个时钟周期内的导通时间延长。本实施例不仅可以实现PFM到PWM的连续切换过渡，而且简化模式检测与切换电路，在全负载电流范围内显著提升DCDC的转换效率。

显而易见，本发明中的DCDC转换器也可以适用于其他类型的DC-DC转换器，其只需要将图1中的功率变换电路和负载电路替换为其他类型的开关电源转换电路即可。虽然本实施例提供的是电流模DCDC，但对于电压模DCDC降压型、升压型DCDC或其他类型DCDC都是同样适用的。

图3示出了所述电压钳位电路的一个实施例，如图3所示，所述电压钳位电路包括第一一PMOS管MP11、第一二PMOS管MP12、第一一电阻R11、第一一电流源I11、第一一NMOS管MN11和第一二电阻R12；第一一PMOS管MP11的源极和第一二PMOS管MP12的源极连接于一个节点，该节点连接第一一电流源I11的正端+和第一一NMOS管MN11的栅极，第一一电流源I11的负端-连接供电电源VDD，第一一NMOS管MN11的漏极连接供电电源VDD；第一一NMOS管MN11的源极与第一二电阻R12的一端的连接节点是所述电压钳位电路的输出端，用于输出所述控制电压VC2，第一二电阻R12的另一端连接地端；第一一PMOS管MP11的漏极和第一二PMOS管MP12的漏极连接于另一个节点，该节点连接第一一电阻R11的一端，第一一电阻R11的另一端连接地端；第一一PMOS管MP11的栅极连接所述输出电压误差放大电路的信号输出端，用于接入所述误差电压VC1；第一二PMOS管MP12的栅极接入所述第二基准电压VREF2。当所述误差电压VC1低于所述第二基准电压VREF2时，第一一PMOS管MP11导通，第一二PMOS管MP12截止，第一一NMOS管MN11的栅极电压VG跟随所述误差电压VC1的变化而变化，第一一NMOS管MN11的栅极电压VG比所述误差电压VC1大一个MOS管阈值电压；而第一一NMOS管MN11导通后，所述控制电压VC2比第一一NMOS管MN11的栅极电压VG低一个MOS管阈值电压，从而导致所述控制电压VC2在所述误差电压VC1低于所述第二基准电压VREF2的前提下等于所述误差电压VC1。当所述误差电压VC1高于所述第二基准电压VREF2时，第一二PMOS管MP12导通，第一一PMOS管MP11截止，第一一NMOS管MN11的栅极电压VG不跟随所述误差电压VC1的变化而变化，第一一NMOS管MN11的栅极电压VG比所述第二基准电压VREF2大一个MOS管阈值电压；而第一一NMOS管MN11导通后，所述控制电压VC2比第一一NMOS管MN11的栅极电压VG低一个MOS管阈值电压，从而导致所述控制电压VC2在所述误差电压VC1高于所述第二基准电压VREF2的前提下等于所述第二基准电压VREF2。本实施例利用MOS管构成一个具备钳位功能的电压跟随器，让输出电压VC2跟随输入电压变化，并将其钳制到低于或等于所述第二基准电压VREF2。

图4示出了压控振荡器的一个实施例。所述压控振荡器包括第二一电流源I21、第二一PMOS管MP21、第二二PMOS管MP22、第二三PMOS管MP23、第二四PMOS管MP24、第二一NMOS管MN21、第二二NMOS管MN22、第二三NMOS管MN23、第二四NMOS管MN24、第二五NMOS管MN25和第二六NMOS管MN26；第二三NMOS管MN23的栅极连接第二四NMOS管MN24的栅极，第二三NMOS管MN23的栅极连接第二三NMOS管MN23的漏极，第二四NMOS管MN24的源极连接地端，第二三NMOS管MN23的源极连接地端；第二三PMOS管MP23的漏极连接第二四NMOS管MN24的漏极，第二三PMOS管MP23的源极分别连接第二一电流源I21的负端-和供电电源VDD，第二三PMOS管MP23的漏极连接第二三PMOS管MP23的栅极；第二三PMOS管MP23的栅极连接第二四PMOS管MP24的栅极，第二四PMOS管MP24的源极分别连接供电电源VDD和第二一电流源I21的负端-，第二四PMOS管MP24的漏极连接第二六NMOS管MN26的漏极；第二六NMOS管MN26的源极连接地端，第二六NMOS管MN26的栅极连接第二五NMOS管MN25的栅极，第二五NMOS管MN25的栅极连接第二五NMOS管MN25的漏极，第二五NMOS管MN25的源极接地端；第二二NMOS管MN22的漏极连接第二五NMOS管MN25的漏极，第二二NMOS管MN22的源极接地端，第二二NMOS管MN22的栅极连接第二一NMOS管MN21的漏极，第二一NMOS管MN21的栅极连接第二二NMOS管MN22的漏极，第二一NMOS管MN21的源极接地端；第二一NMOS管MN21的漏极连接第二一PMOS管MP21的漏极，第二一PMOS管MP21的源极连接第二一电流源I21的正端+，第二一PMOS管MP21的栅极接入第三基准电压VREF3；第二二PMOS管MP22的源极连接第二一电流源I21的正端+，第二二PMOS管MP22的漏极连接第二二NMOS管MN22的漏极；前述的第二三PMOS管MP23和第二四PMOS管MP24构成的电流镜、第二一PMOS管MP21和第二二PMOS管MP22构成差分输入结构、第二一NMOS管MN21和第二二NMOS管MN22构成的互咬负载、第二三NMOS管MN23和第二四NMOS管MN24构成的电流镜、第二五NMOS管MN25和第二六NMOS管MN26构成的电流镜一起构成一个比较器，即一个根据内部电压与第三基准电压VREF3的比较结果而翻转输出信号的比较器。

如图4所示，所述压控振荡器还包括第二五PMOS管MP25、第二六PMOS管MP26、第二七PMOS管MP27、第二七NMOS管MN27、第二八NMOS管MN28、第二一电容C21和反相器；第二七NMOS管MN27的栅极连接所述电压钳位电路的信号输出端，第二七NMOS管MN27的栅极接入所述控制电压VC2，第二七NMOS管MN27的源极接地端，第二五PMOS管MP25的漏极连接第二七NMOS管MN27的漏极；第二五PMOS管MP25的漏极连接第二五PMOS管MP25的栅极，第二五PMOS管MP25的源极连接供电电源VDD，第二六PMOS管MP26的源极连接供电电源VDD，第二六PMOS管MP26的栅极连接第二五PMOS管MP25的栅极，第二六PMOS管MP26的漏极连接第二七PMOS管MP27的源极；第二七PMOS管MP27的栅极连接第二八NMOS管MN28的栅极，第二七PMOS管MP27的漏极连接第二八NMOS管MN28的漏极，第二八NMOS管MN28的源极接地端；第二四PMOS管MP24和第二六NMOS管MN26的共漏连接节点与第二七PMOS管MP27和第二八NMOS管MN28的共栅连接节点连接，第二七PMOS管MP27和第二八NMOS管MN28的共栅连接节点连接反相器的输入端；反相器的输出端是所述压控振荡器的信号输出端，用于产生所述时钟信号CK；第二七PMOS管MP27和第二八NMOS管MN28的共漏连接节点连接第二二PMOS管MP22的栅极，第二一电容C21的上极板连接第二二PMOS管MP22的栅极，第二一电容C21的下极板接地端；使得第二五PMOS管MP25和第二六PMOS管MP26的电流镜、第二七PMOS管MP27和第二八NMOS管MN28的推挽结构、第二七NMOS管MN27、第二一电容C21和反相器用于构成连接上述比较器的信号输出端的电容充放电电路，控制其振荡产生的频率跟随输入的所述控制电压VC2成正相关变化，其中，第二七NMOS管MN27作为控制第二五PMOS管MP25和第二六PMOS管MP26构成的电流镜的电流管，用于控制第二一电容C21的充电电流。

当第二二PMOS管MP22的栅极电压VCAP低于第三基准电压VREF3时，导通第二二PMOS管MP22，并在第二二PMOS管MP22和第二二NMOS管MN22所在支路引流更多的电流，进而导通第二六NMOS管MN26，将第二四PMOS管MP24和第二六NMOS管MN26的共漏连接点处的电压VCOMP拉低，导通第二七PMOS管MP27，而关闭第二八NMOS管MN28，流经第二六PMOS管MP26的电流ICHG开始对第二一电容C21充电，则与第二一电容C21的上极板相连接的第二二PMOS管MP22的栅极的电压VCAP升高，电压VCAP升高到等于第三基准电压VREF3后，导通第二一PMOS管MP21，并在第二一PMOS管MP21和第二一NMOS管MN21所在支路引流更多的电流，进而关闭第二六NMOS管MN26，将第二四PMOS管MP24和第二六NMOS管MN26的共漏连接点处的电压VCOMP拉高至VDD，导通第二八NMOS管MN28，而关闭第二七NMOS管MP27，第二一电容C21存储的电荷通过第二八NMOS管MN28快速放电到地，从而将第二二PMOS管MP22的栅极电压VCAP拉低，然后重复上述信号流向开始对第二一电容C21进行下一轮充电，周而复始。所述压控振荡器产生所述时钟信号CK的频率与第二七NMOS管MN27的栅极输入的所述控制电压VC2的关系：根据第二七NMOS管MN27饱和状态下的漏极电流公式以及第二一电容C21的电荷量计算公式换算可得所述时钟信号CK的频率

(与第二七PMOS管MP27和第二八NMOS管MN28的共栅连接节点连接的反相器的输出信号的频率)：

其中，VTH是第二七NMOS管MN27的阈值电压，在第三基准电压VREF3、第二一电容C21以及VTH固定不变的前提下，所述时钟信号CK的频率

随电压VC2单调递增，从而让所述压控振荡器根据所述电压钳位电路输出的所述控制电压VC2调节所述时钟信号CK的频率，适用于PFM模式下调节所述功率管的开关频率的作用，直到切换进入PWM模式。

图5示出了所述延迟单元的一个实施例，所述延迟单元包括时延子单元、反相器（不同于图4实施例的反相器）和D触发器；时延子单元的信号输入端、反相器的信号输入端和D触发器的D端都连接所述压控振荡器的信号输出端，用于接收所述时钟信号CK；反相器的信号输出端连接D触发器的置位端CLR，时延子单元的信号输出端连接D触发器的时钟端，D触发器的输出端连接所述与门的第一信号输入端，D触发器用于输出所述延迟信号CKD。所述延迟单元的信号输入端接收的所述时钟信号CK为低电平时，通过反相器将D触发器清零，D触发器的信号输出端的所述延迟信号CKD置为低电平；当所述延迟单元的信号输入端接收的所述时钟信号CK跳变为高电平时，经过时延子单元的一段延时Tdelay的处理才把该高电平锁存到D触发器里，使得D触发器的输出端Q输出高电平。本实施例在时延子单元的延时作用下，利用D触发器的锁存功能控制所述延迟信号CKD的上升沿滞后于所述时钟信号CK的上升沿一段预设延迟时间，所述延迟信号CKD的下降沿与所述时钟信号CK的下降沿保持同步。

本发明实施例还提供一种电源管理芯片，该电源管理芯片集成前述的DCDC转换器，用于根据负载电流ILOAD的变化在PFM模式与PWM模式之间自动过渡。

基于前述实施例，本发明还提供一种适配器，该适配器包括所述的DCDC转换器，或所述的电源管理芯片。有利于高效地转换输出满足各个电子系统规格的电源电压，简化外围的各种模式检测与切换电路。

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。

Claims (8)

1.一种切换于PWM和PFM两种模式的DCDC转换器,该DCDC转换器包括功率变换电路和负载电路，功率变换电路设置在PFM-PWM控制器与负载电路之间的信号连接通路上，功率变换电路内部的功率管用于根据PFM-PWM控制器输出的控制信号给负载电路充电；

该DCDC转换器还包括输出电压误差放大电路，输出电压误差放大电路的第一输入端接入第一基准电压（VREF1），输出电压误差放大电路的第二输入端通过采样反馈电阻与DCDC转换器的信号输出端（VOUT）连接，输出电压误差放大电路用于比较第一基准电压（VREF1）和负载电路提供的反馈电压（VFB）以输出用于反映DCDC转换器的信号输出端（VOUT）的电压与目标电压的差值大小的误差电压（VC1）；

其特征在于, 该DCDC转换器还包括电流检测电路和PFM-PWM控制器；

PFM-PWM控制器的第一信号输入端连接输出电压误差放大电路的信号输出端，PFM-PWM控制器的第二信号输入端输入第二基准电压（VREF2），用于产生一个低于或等于第二基准电压（VREF2）的控制电压（VC2），再根据控制电压（VC2）振荡产生一个频率跟随控制电压（VC2）单调变化的时钟信号（CK）；

输出电压误差放大电路的信号输出端连接电流检测电路的第一信号输入端，PFM-PWM控制器的第一信号输出端连接电流检测电路的第二信号输入端，电流检测电路的信号输出端连接PFM-PWM控制器的第三信号输入端；

电流检测电路用于通过感测功率变换电路内部的功率管电流产生与功率管电流成线性关系的感测电压（VCS），同时将PFM-PWM控制器的第一信号输出端输出的开关控制信号（Q）运算处理为一个斜坡信号（VRAMP），再将感测电压（VCS）与斜坡信号（VRAMP）叠加产生一个电流斜坡信号（VMIX），然后比较电流斜坡信号（VMIX）与误差电压（VC1）以产生电流比较结果信号（ICMP）；

PFM-PWM控制器用于检测时钟信号CK延迟处理得到的延迟信号CKD与电流检测电路输出的电流比较结果信号ICMP中相对滞后的一个信号，并产生与该信号上升沿同步的复位信号（RST），同时结合时钟信号（CK）的逻辑电平状态调节PFM-PWM控制器的第一信号输出端输出的开关控制信号（Q）、以及PFM-PWM控制器的第二信号输出端输出的逻辑电平状态相反的开关控制信号（Q’），进而对功率变换电路进行开关控制，使得所述PFM-PWM控制器以择一的方式调节功率变换电路在单个时钟周期内的开启时间及其开关频率，实现所述DCDC转换器根据流经负载电路的负载电流（ILOAD）的变化在PFM模式与PWM模式之间自动过渡，其中，延迟信号（CKD）是时钟信号（CK）延迟处理得到的；PFM-PWM控制器的第一信号输出端连接功率变换电路的第一信号输入端，PFM-PWM控制器的第二信号输出端连接功率变换电路的第二信号输入端。

2.根据权利要求1所述DCDC转换器，其特征在于，所述PFM-PWM控制器包括电压钳位电路、压控振荡器、延迟单元、与门以及RS触发器；

电压钳位电路的第一电压输入端连接输出电压误差放大电路的信号输出端，电压钳位电路的第二电压输入端输入第二基准电压（VREF2），用于产生一个低于或等于所述第二基准电压（VREF2）的所述控制电压（VC2），并输出至压控振荡器的第一信号输入端；电压钳位电路的信号输出端连接压控振荡器的第一信号输入端，压控振荡器的第二信号输入端输入第三基准电压（VREF3），用于根据所述控制电压（VC2）和第三基准电压（VREF3）的比较结果控制振荡产生一个频率跟随所述控制电压（VC2）单调变化的时钟信号（CK），并输出至RS触发器的S端；RS触发器的正向信号输出端是所述PFM-PWM控制器的第一信号输出端，RS触发器的反向信号输出端是所述PFM-PWM控制器的第二信号输出端，RS触发器的S端连接压控振荡器的信号输出端；

压控振荡器的信号输出端连接延迟单元的信号输入端，延迟单元用于延迟处理所述时钟信号（CK），并输出所述延迟信号（CKD）至与门的第一信号输入端，其中，所述延迟信号（CKD）的上升沿滞后于所述时钟信号（CK）的上升沿一段预设延迟时间，所述延迟信号（CKD）的下降沿与所述时钟信号（CK）的下降沿保持同步；延迟单元的信号输出端连接与门的第一信号输入端，与门的第二信号输入端是所述PFM-PWM控制器的第三信号输入端，与门的第二信号输入端连接电流检测电路的信号输出端，用于接收所述电流比较结果信号（ICMP）；与门用于根据所述延迟信号（CKD）与所述电流比较结果信号（ICMP）的时延先后关系，跟踪所述延迟信号（CKD）与所述电流比较结果信号（ICMP）中相对滞后的信号的上升沿，产生所述复位信号（RST），并输出至RS触发器的R端；

RS触发器的正向信号输出端连接第一功率管（M1）的栅极，RS触发器的反向信号输出端连接第二功率管（M2）的栅极，与门的信号输出端连接RS触发器的R端，用于根据复位信号（RST）和时钟信号（CK）的逻辑电平状态调节RS触发器的正向信号输出端的开关控制信号（Q）及其反向信号输出端的开关控制信号（Q’）的逻辑电平状态，以形成对所述功率变换电路内的功率管的导通时间的锁存控制；其中，所述功率变换电路包括以推挽结构存在的第一功率管(M1)和第二功率管（M2），以保证所述功率变换电路的一个功率管导通则另一个功率管关闭。

3.根据权利要求2所述DCDC转换器，其特征在于，所述电压钳位电路包括第一一PMOS管（MP11）、第一二PMOS管（MP12）、第一一电阻（R11）、第一一电流源（I11）、第一一NMOS管（MN11）和第一二电阻（R12）；第一一PMOS管（MP11）的源极和第一二PMOS管（MP12）的源极连接于一个节点，该节点连接第一一电流源（I11）的正端（+）和第一一NMOS管（MN11）的栅极，第一一电流源（I11）的负端（-）连接供电电源（VDD），第一一NMOS管（MN11）的漏极连接供电电源（VDD）；第一一NMOS管（MN11）的源极与第一二电阻（R12）的一端的连接节点是所述电压钳位电路的信号输出端，用于输出所述控制电压（VC2），第一二电阻（R12）的另一端连接地端；

第一一PMOS管（MP11）的漏极和第一二PMOS管（MP12）的漏极连接于另一个节点，该节点连接第一一电阻（R11）的一端，第一一电阻（R11）的另一端连接地端；第一一PMOS管（MP11）的栅极连接所述输出电压误差放大电路的信号输出端，第一二PMOS管（MP12）的栅极接入所述第二基准电压（VREF2）。

4.根据权利要求2所述DCDC转换器，其特征在于，所述压控振荡器包括第二一电流源（I21）、第二一PMOS管（MP21）、第二二PMOS管（MP22）、第二三PMOS管（MP23）、第二四PMOS管（MP24）、第二一NMOS管（MN21）、第二二NMOS管（MN22）、第二三NMOS管（MN23）、第二四NMOS管（MN24）、第二五NMOS管（MN25）和第二六NMOS管（MN26）；

第二三NMOS管（MN23）的栅极连接第二四NMOS管（MN24）的栅极，第二三NMOS管（MN23）的栅极连接第二三NMOS管（MN23）的漏极，第二四NMOS管（MN24）的源极连接地端，第二三NMOS管（MN23）的源极连接地端；

第二三PMOS管（MP23）的漏极连接第二四NMOS管（MN24）的漏极，第二三PMOS管（MP23）的源极分别连接第二一电流源（I21）的负端（-）和供电电源（VDD），第二三PMOS管（MP23）的漏极连接第二三PMOS管（MP23）的栅极；

第二三PMOS管（MP23）的栅极连接第二四PMOS管（MP24）的栅极，第二四PMOS管（MP24）的源极分别连接供电电源（VDD）和第二一电流源（I21）的负端（-），第二四PMOS管（MP24）的漏极连接第二六NMOS管（MN26）的漏极；

第二六NMOS管（MN26）的源极连接地端，第二六NMOS管（MN26）的栅极连接第二五NMOS管（MN25）的栅极，第二五NMOS管（MN25）的栅极连接第二五NMOS管（MN25）的漏极，第二五NMOS管（MN25）的源极接地端；

第二二NMOS管（MN22）的漏极连接第二五NMOS管（MN25）的漏极，第二二NMOS管（MN22）的源极接地端，第二二NMOS管（MN22）的栅极连接第二一NMOS管（MN21）的漏极，第二一NMOS管（MN21）的栅极连接第二二NMOS管（MN22）的漏极，第二一NMOS管（MN21）的源极接地端；

第二一NMOS管（MN21）的漏极连接第二一PMOS管（MP21）的漏极，第二一PMOS管（MP21）的源极连接第二一电流源（I21）的正端（+），第二一PMOS管（MP21）的栅极接入第三基准电压（VREF3）；第二二PMOS管（MP22）的源极连接第二一电流源（I21）的正端（+），第二二PMOS管（MP22）的漏极连接第二二NMOS管（MN22）的漏极；

所述压控振荡器还包括第二五PMOS管（MP25）、第二六PMOS管（MP26）、第二七PMOS管（MP27）、第二七NMOS管（MN27）、第二八NMOS管（MN28）、第二一电容（C21）和反相器；

第二七NMOS管（MN27）的栅极连接所述电压钳位电路的信号输出端，第二七NMOS管（MN27）的源极接地端，第二五PMOS管（MP25）的漏极连接第二七NMOS管（MN27）的漏极；

第二五PMOS管（MP25）的漏极连接第二五PMOS管（MP25）的栅极，第二五PMOS管（MP25）的源极连接供电电源（VDD），第二六PMOS管（MP26）的源极连接供电电源（VDD），第二六PMOS管（MP26）的栅极连接第二五PMOS管（MP25）的栅极，第二六PMOS管（MP26）的漏极连接第二七PMOS管（MP27）的源极；

第二七PMOS管（MP27）的栅极连接第二八NMOS管（MN28）的栅极，第二七PMOS管（MP27）的漏极连接第二八NMOS管（MN28）的漏极，第二八NMOS管（MN28）的源极接地端；

第二四PMOS管（MP24）和第二六NMOS管（MN26）的共漏连接节点与第二七PMOS管（MP27）和第二八NMOS管（MN28）的共栅连接节点连接，第二七PMOS管（MP27）和第二八NMOS管（MN28）的共栅连接节点连接反相器的输入端；反相器的输出端是所述压控振荡器的信号输出端，用于产生所述时钟信号（CK）；

第二七PMOS管（MP27）和第二八NMOS管（MN28）的共漏连接节点连接第二二PMOS管（MP22）的栅极，第二一电容（C21）的上极板连接第二二PMOS管（MP22）的栅极，第二一电容（C21）的下极板接地端。

5.根据权利要求2所述DCDC转换器，其特征在于，所述延迟单元包括时延子单元、反相器和D触发器；时延子单元的信号输入端、反相器的信号输入端和D触发器的D端都连接所述压控振荡器的信号输出端，用于接收所述时钟信号（CK）；反相器的信号输出端连接D触发器的置位端（CLR），时延子单元的信号输出端连接D触发器的时钟端，D触发器的输出端连接所述与门的第一信号输入端，D触发器用于输出所述延迟信号（CKD）。

6.根据权利要求3至5任一项所述DCDC转换器，其特征在于，所述电流检测电路包括电流感测器、加法器、斜坡发生器和比较器，电流感测器的输入信号是所述功率变换电路内部的功率管电流或者其比例电流，电流感测器的信号输出端连接加法器的第一输入端，加法器的第二输入端连接斜坡发生器的信号输出端，斜坡发生器的输入端连接所述PFM-PWM控制器的第一信号输出端，用于将所述PFM-PWM控制器的第一信号输出端输出的开关控制信号（Q）运算处理为斜坡信号（VRAMP）；加法器的信号输出端连接比较器的正输入端（+），比较器的负输入端（-）连接所述输出电压误差放大电路的信号输出端，比较器的信号输出端连接所述PFM-PWM控制器的第三信号输入端，用于根据斜坡信号（VRAMP）和电流感测器的信号输出端输出的电流感测信号（VCS）叠加产生的电流斜坡信号（VMIX）与所述输出电压误差放大电路的信号输出端输出的误差电压（VC1）的比较结果产生电流比较结果信号（ICMP）。

7.一种电源管理芯片，其特征在于，该电源管理芯片集成权利要求1至6任一项所述的DCDC转换器对应的电路，用于根据负载电流（ILOAD）的变化在PFM模式与PWM模式之间自动过渡。

8.一种适配器，其特征在于，该适配器包括权利要求1至6任一项所述的DCDC转换器，或权利要求7所述的电源管理芯片。

Images