TWI587620B - 高轉換效率之同步降壓直流-直流轉換器 - Google Patents

Description

高轉換效率之同步降壓直流-直流轉換器

本發明是關於一種同步降壓轉換器，特別是有關於一種於輕載條件下具有高轉換效率的高轉換效率之同步降壓直流-直流轉換器。

隨著可攜式消費性電子產品，例如行動通訊器(laptop computers)市場快速成長，消費者對產品的使用時間長短越來越重視。目前，這些裝置都是以電池當作電力的來源，而且供應這些產品的電壓有逐漸降低的趨勢。因此，為了延長電池運行時間(battery run time)，同步降壓式轉換器(Synchronous Buck Converter,SBC)被廣泛的應用在個人攜帶型工業中。

如第8圖所示，習知同步降壓轉換器是採用互補式脈衝寬度調變(Pulse Width Modulate,PWM)進行控制。如第9圖所示，在重載條件時，利用第二開關MB低導通損失的特性，將SBC操作在連續導通模式(continuous conduction mode,CCM)，如此可增加轉換效率。然而，當負載電流平均值小於邊界模式(boundary conduction mode)電感電流時，反向電感電流將導致額外的功率損耗，如第9圖所示之虛線圓圈圈起來的部分。也就是說，SBC操作在輕載條件有轉換效率較差的缺點。

針對上述的缺點，脈波頻率調變(PFM)控制策略是目前主流的解決方法。但是此控制策略操作在輕載時，切換頻率會大幅減少，因而產生噪音問題，而且輸出電壓漣波也大於PWM控制的SBC。除此之外，有些公開文獻則是提出以軟切換技術(soft-switching techniques)來改善降壓式轉換器效率。這些技術包含零電壓切換(ZVS)和零電流切換(ZCS)，其中以零電壓切換最常應用於3C產品，因為它可以消除開關導通的電容損失(capacitive loss)。這些技術大部分需要外加主動式輔助電路，利用LC諧振電路產生諧振電流完成第一開關的零電壓切換。雖然這些技術具有良好的特性，可是元件數量與電路複雜度會增加，而且元件應力(device stress)也會變高。

除此之外，數位控制技術也是一個可行的解決方案，可是這些技術需要複雜的數學演算法，而且必須採用數位訊號處理器(DSP)，在整體成本的考量上是較貴的。另外，還有公開文獻也是針對輕載條件，利用反向電感電流達到第一開關的零電壓切換，但是此方法會造成第二開關有額外的功率損失產生。

有鑑於上述習知之問題，本發明之目的係提供一種轉換效率之同步降壓直流-直流轉換器，其係針對第8圖所示之習知同步降壓轉換器而額外增設其他電路元件以與其搭配運作，藉此解決習知同步降壓轉換器在輕載條件下存在的轉換效率差的問題。

基於上述目的，本發明係提供一種高轉換效率之同步降壓直流-直流轉換器，其包含同步降壓轉換器主電路、脈寬調變控制電路、零遲滯比較器、零電壓控制電路、變頻觸發比較器以及變頻控制電路。

同步降壓轉換器主電路包含諧振電路、儲能電容、直流電源、第一開關、第二開關以及驅動器；諧振電路包含第二寄生電容以及儲能電感；第二寄生電容之兩端分別連接第二開關之第一端及第二端；儲能電容之兩端分別連接儲能電感及接地；第一開關之第一端、第二端及控制端分別連接直流電源、儲能電感及驅動器；第二開關之第一端、第二端及控制端分別連接第一開關、接地及連接驅動器。

脈寬調變控制電路包含誤差補償器、震盪器以及脈寬調整比較器。誤差補償器之非反相輸入端及反相輸入端分別連接參考電壓及儲能電容與儲能電感之串接節點，以根據參考電壓以及儲能電容之電壓輸出誤差補償電壓；震盪器輸出第一震盪電壓以及第二震盪電壓；脈寬調整比較器之非反相輸入端及反相輸入端分別連接震盪器以及誤差補償器之輸出端，以比較第二震盪電壓與誤差補償電壓以輸出脈寬調變訊號。

變頻觸發比較器之非反相輸入端及反相輸入端分別連接儲能電感與第一開關相連之一端及參考電壓；變頻觸發比較器比較參考電壓與儲能電感之電壓以輸出變頻觸發訊號。

變頻控制電路包含：變頻開關，其第二端及控制端分別接地及連接變頻觸發比較器，以透過變頻觸發訊號觸發變頻開關；電壓調整電路連接變頻開關之第一端，以調整變頻開關之第一端的電壓以輸出調整電壓。負回授放大器連接震盪器；負回授放大器根據第一震盪電壓 輸出回授電壓。加法器連接電壓調整電路以及負回授放大器，以將調整電壓以及回授電壓疊加以輸出疊加訊號。上臨界比較器之非反相輸入端及反相輸入端分別連接加法器以及上臨界電壓；上臨界比較器比較疊加訊號與上臨界電壓以輸出震盪觸發訊號至震盪器，以觸發震盪器輸出第二震盪電壓至脈寬調整比較器。

零遲滯比較器之非反相輸入端及反相輸入端分別連接第二開關之第一端以及接地；零遲滯比較器比較第二開關之第一端之電壓與接地電壓以輸出零遲滯訊號；零電壓控制電路連接脈寬調整比較器以及驅動器；零電壓控制電路根據脈寬調變訊號以及零遲滯訊號，以在流經儲能電感之電流值為零值時控制驅動器截止第二開關。

較佳地，同步降壓轉換器主電路更可包含輔助繞組，其可串接第二開關；輔助繞組之兩端可分別連接第一開關之第二端及第二開關之第一端。

較佳地，零電壓控制電路可包含：第一延遲電路，其可輸入端連接脈寬調整比較器之輸出端；第一反閘，其輸入端可連接第一延遲電路之輸出端；第二反閘，其輸入端可連接第一反閘之輸出端。第二延遲電路，其輸入端及輸出端可分別連接第二反閘之輸出端及驅動器之輸入端；第一及閘，其兩輸入端可分別連接第一反閘及脈寬調整比較器之輸出端；第三反閘，其輸入端可連接脈寬調整比較器之輸出端；第二及閘，其兩輸入端可分別連接第三反閘及零遲滯比較器之輸出端；以及或閘，其兩輸入端可分別連接第一及閘以及第二及閘之輸出端且其可輸出端連接驅動器之輸入端。

較佳地，第一延遲電路可包含第一延遲電阻、第一延遲電容以及第一延遲二極體。第一延遲電阻可與第一延遲電容串聯；第一延遲二極體可並聯第一延遲電阻；第一延遲二極體之陰極及陽極可分別連接脈寬調整比較器之輸出端及第一反閘之輸入端。

較佳地，第二延遲電路可包含第二延遲電阻、第二延遲電容以及第二延遲二極體。第二延遲電阻可與第二延遲電容串聯；第二延遲二極體可並聯第二延遲電阻；第二延遲二極體之陰極及陽極可分別連接第二反閘之輸出端以及驅動器之輸入端。

較佳地，儲能電感可為一變壓器之漏感。變壓器可包含一次側線圈以及二次側線圈。一次側線圈之兩端可分別連接變頻觸發比較器之非反相輸入端及接地；二次側線圈之兩端可分別連接第一開關之第二端及儲能電容。

較佳地，電壓調整電路可包含微分電路以及變頻分壓電路。微分電路可連接變頻開關之第一端及變頻分壓電路之輸入端；變頻分壓電路之輸出端可連接加法器。

較佳地，第一開關、第二開關、變頻開關或其組合可為MOSFET電晶體，其第一端、第二端及控制端分別為汲極端、源極端及閘極端。

較佳地，諧振電路更可包含諧振電阻、諧振分壓電路或其組合；諧振電阻以及諧振分壓電路皆可與儲能電容並聯；諧振分壓電路之輸出端可連接誤差補償器之反相輸入端。

較佳地，同步降壓轉換器主電路更可包含第一開關二極體，其陰極及陽極可分別連接第一開關之第一端及第二端；第一寄生電容，其可與第一開關二極體並聯；以及第二開關二極體，其可陰極及陽極分別連接第二開關之第一端及第二端。

承上所述，本發明之高轉換效率之同步降壓直流-直流轉換器，其主要技術特徵係在於：同步降壓直流-直流轉換器操作於不連續導通模式(discontinuous conduction mode,DCM)時，利用準諧振波谷切換(quasi-resonant valley switching)技術將第二開關導通，並更進一步在延遲一時間常數後實現第一開關的零電壓切換(zero-voltage-switching)，藉以提高輕載下的轉換效率。藉由此方法不需在習知同步降壓轉換器外加任何高成本的輔助電路(auxiliary circuit)，故本發明係具有低成本和容易積體化等優勢。

100‧‧‧同步降壓轉換器主電路

110‧‧‧諧振電路

111‧‧‧儲能電感

112‧‧‧第一寄生電容

115‧‧‧諧振分壓電路

120‧‧‧儲能電容

125‧‧‧諧振電阻

130‧‧‧直流電源

140、MA‧‧‧第一開關

141‧‧‧第一開關二極體

150、MB‧‧‧第二開關

151‧‧‧第二開關二極體

152‧‧‧第二寄生電容

160‧‧‧驅動器

170‧‧‧輔助繞組

200‧‧‧脈寬調變控制電路

210‧‧‧誤差補償器

220‧‧‧震盪器

230‧‧‧脈寬調整比較器

300‧‧‧零遲滯比較器

400‧‧‧零電壓控制電路

410‧‧‧第一延遲電路

411‧‧‧第一延遲電阻

412‧‧‧第一延遲電容

413‧‧‧第一延遲二極體

420‧‧‧第二延遲電路

421‧‧‧第二延遲電阻

422‧‧‧第二延遲電容

423‧‧‧第二延遲二極體

430‧‧‧第一反閘

440‧‧‧第二反閘

450‧‧‧第三反閘

460‧‧‧第一及閘

470‧‧‧第二及閘

480‧‧‧或閘

500‧‧‧變頻觸發比較器

600‧‧‧變頻控制電路

610‧‧‧變頻開關

620‧‧‧電壓調整電路

625‧‧‧微分電路

626‧‧‧變頻分壓電路

630‧‧‧負回授放大器

640‧‧‧加法器

650‧‧‧上臨界比較器

V_CC‧‧‧直流正電源

V_{ds_MB}‧‧‧電容電壓

V_GS1、V_GS2‧‧‧驅動電壓

V_OSC1‧‧‧第一震盪電壓

V_OSC2‧‧‧第二震盪電壓

V_PWM‧‧‧脈寬調變訊號

V_Pulse‧‧‧震盪觸發訊號

V_Z1‧‧‧儲能電感電壓

V_{Z1_O}‧‧‧零遲滯訊號

V_{Z2_O}‧‧‧變頻觸發訊號

V_ZCD‧‧‧輔助繞組電壓

V_TH‧‧‧上臨界電壓

CCM‧‧‧連續導通模式

DCM‧‧‧不連續導通模式

QRMR‧‧‧諧振區域

第1圖係根據本發明之高轉換效率之同步降壓直流-直流轉換器之電路圖。

第2圖係根據本發明之高轉換效率之同步降壓直流-直流轉換器之變頻控制電路之電路圖。

第3圖係根據本發明之高轉換效率之同步降壓直流-直流轉換器之零電壓控制電路之電路圖。

第4圖係根據本發明之高轉換效率之同步降壓直流-直流轉換器於輕載條件及重載條件下之波形圖。

第5圖係根據本發明之高轉換效率之同步降壓直流-直流轉換器之變頻控制電路於輕載條件下之波形圖。

第6圖係根據本發明之高轉換效率之同步降壓直流-直流轉換器於輕載條件下之波谷切換時間點之示意圖。

第7圖係根據本發明之高轉換效率之同步降壓直流-直流轉換器之零電壓控制電路於輕載條件下之波形圖。

第8圖係為習知同步降壓轉換器之電路圖。

第9圖係為習知同步降壓轉換器之波形圖。

請參閱第1圖至第3圖，其中第1圖係根據本發明之高轉換效率之同步降壓直流-直流轉換器之電路圖；第2圖係根據本發明之高轉換效率之同步降壓直流-直流轉換器之變頻控制電路之電路圖；第3圖係根據本發明之高轉換效率之同步降壓直流-直流轉換器之零電壓控制電路之電路圖。

如第1圖所示，本發明之高轉換效率之同步降壓直流-直流轉換器，其包含相似於習知同步降壓轉換器的同步降壓轉換器主電路100，並更進一步包含配合同步降壓轉換器主電路100額外設置的脈寬調變(Pulse Width Modulate,PWM)控制電路200、零遲滯比較器(Zero-Hysteretic Comparator)300、零電壓控制電路400、變頻觸發比較器500以及變頻控制電路600，以提高同步降壓轉換器主電路100的電流轉換效率，如下詳細說明。

同步降壓轉換器主電路100包含諧振電路110、儲能電容120、直流電源130、第一開關140、第二開關150以及驅動器160。舉例來說，諧振電路110可包含儲能電感111、第二寄生電容152、諧振電阻125以及諧振分壓電路115，其中諧振電阻125以及諧振分壓電路115與儲能電容120並聯，而第二寄生電容152之兩端可分別連接第二開關150之第一端及第二端。

另一方面，儲能電容120之兩端可分別連接儲能電感111及接地；換言之，儲能電容120以及儲能電感111串聯而成的整合電路可與第二開關150並聯。此外，諧振分壓電路115之輸出端連接誤差補償器210之反相輸入端，以將諧振電路110的輸出電壓作為誤差補償器210的輸入電壓。舉例來說，諧振分壓電路115可由一上電阻及一下電阻串接而成，而兩電阻的串接節點可連接至誤差補償器210，即誤差補償器210的輸入電壓為上電阻與下電阻之串接節點對地的電壓。

本實施例係採用變壓器之漏感作為儲能電感111為示例，但並不以此為限；實施上，儲能電感111亦可為一般的電感。詳細地說，變壓器可包含一次側線圈以及二次側線圈。其中，一次側線圈之一端可連接變頻觸發比較器500之非反相輸入端，而另一端則可接地；二次側線圈之一端可連接第一開關140之第二端，而另一端則可連接儲能電容120。

簡單地說，儲能電感111以及第二寄生電容152的功能相似於習知LC諧振電路，其可作為諧振電路110用於產生諧振的元件，而儲能電容120以及儲能電感111則可作為充電狀態時的儲能元件。

上述同步降壓轉換器主電路100之諧振電路110之儲能電感111的電感電流以i_L(t)表示；第二寄生電容152之電容電壓以V_{ds_MB}表示。上述各參數值i_L(t)以及參數值C_OSS2可例如取決於下列方程式： V_{ds_MB}(t)=V_O-V_O cos(ωt)，其中,，C=C_OSS1+C_OSS2，其中C_OSS1係為第一寄生電容112之電容值，C_OSS2係為第二寄生電容152之電容值，L係為儲能電感111之電感值，V_O係為儲能電容120的電容電壓(即諧振電路110的輸出電壓)。

第一開關140之第一端、第二端及控制端分別連接直流電源130、儲能電感111及驅動器160；而第二開關150之第一端、第二端及控制端分別連接第一開關140、接地及連接驅動器160。由此可知，驅動器160的作用在於驅動第一開關140以及第二開關150的啟閉。

舉例來說，上述第一開關140以及第二開關150可為MOSFET電晶體，例如本實施例係採用N通道空乏型(N-channel depletion type)的金屬氧化物半導體場效電晶體MOSFET(Metal Oxide Semiconductor Field Effect Transistor)，即第一開關140以及第二開關150之第一端、第二端及控制端皆可分別為汲極端、源極端及閘極端，在此僅舉例說明，不以此為限。

較佳地，同步降壓轉換器主電路100更可包含輔助繞組(auxiliary winding)170。輔助繞組170可與第二開關150串聯，並且輔助繞組170之兩端可分別連接第一開關140之第二端以及第二開關150之第 一端。實施上，輔助繞組170可提供第二開關150之第一端的輸入電壓，並可類似於比流器(current transformer,CT)的功能，其可配合零遲滯比較器300以及變頻觸發比較器500作為零電流偵測器使用，藉以在偵測到儲能電感111上之電感電流為零值時，實現簡單的波谷切換方法。

此外，同步降壓轉換器主電路100更可包含第一寄生電容112、第一開關二極體141以及第二開關二極體151。其中第一開關二極體141之陰極及陽極可分別連接第一開關140之第一端及第二端；而第二開關二極體151之陰極及陽極分別連接第二開關150之第一端及第二端。藉由第一開關二極體141以及第二開關二極體151可提供或限制電流流動路徑。更進一步，第一寄生電容112可與第一開關二極體141並聯，以在直流電源130充電儲能電感111時作為儲能的元件。

脈寬調變控制電路200可包含誤差補償器210、震盪器220以及脈寬調整比較器230。誤差補償器210之非反相輸入端可連接參考電壓；而誤差補償器210之反相輸入端則可連接儲能電容120與儲能電感111之串接節點。藉由上述連結關係，誤差補償器210可取得同步降壓轉換器主電路100之輸出電壓，並可更進一步根據參考電壓以及儲能電容120之電壓輸出誤差補償電壓至脈寬調整比較器230。也就是說，誤差補償器210可利用參考電壓，以補償同步降壓轉換器主電路100因非理想特性所造成的電壓誤差。

震盪器220連接脈寬調整比較器230之非反相輸入端以及變頻控制電路600。震盪器220在一操作週期輸出第一震盪電壓V_OSC1至脈寬調整比較器230。接著，當震盪器220接收到來自變頻控制電路600 之上臨界比較器650的震盪觸發訊號V_Pulse而被觸發時，震盪器220可在下一操作週期輸出第二震盪電壓V_OSC2至變頻控制電路600。

更進一步，脈寬調整比較器230之非反相輸入端連接震盪器220，而脈寬調整比較器230之反相輸入端可分別連接震盪器220及誤差補償器210之輸出端。脈寬調整比較器230可比較來自震盪器220之第一震盪電壓V_OSC1與誤差補償器210之誤差補償電壓，以輸出脈寬調變訊號V_PWM至零電壓控制電路400。

值得注意的是，如第1圖及第2圖所示，變頻控制電路600可包含變頻開關610、電壓調整電路620、負回授放大器630、加法器640以及上臨界比較器650。

變頻開關610可同上述第一開關140以及第二開關150係採用N通道空乏型的金屬氧化物半導體場效電晶體，其第一端、第二端及控制端分別為汲極端、源極端及閘極端，但不以此為限。詳細地說，變頻開關610之第一端、第二端及控制端分別連接電壓調整電路620、接地及連接變頻觸發比較器500，且變頻開關610之第一端可透過一電阻連接一直流正電源VCC。

電壓調整電路620連接變頻開關610之第一端。若變頻開關610被變頻觸發比較器500之變頻觸發訊號V_{Z2_O}觸發開啟時，電壓調整電路620接著調整變頻開關610之第一端的電壓，以輸出一調整電壓至變頻控制電路600之加法器640。

舉例來說，電壓調整電路620可包含微分電路625；微分電路625可連接變頻開關610之第一端及變頻分壓電路626之輸入端。舉例 來說，微分電路625可包含相互串聯的一電容以及一電阻。電容與電阻串聯，並且電容及電阻之另一端則分別連接變頻開關610之第一端及第二端。

電壓調整電路620可更進一步包含變頻分壓電路626；變頻分壓電路626可連接微分電路625之電容與電阻之串接節點。變頻分壓電路626之輸出端連接加法器640，例如分壓電路係由一上電阻及一下電阻串接而成，而兩者之串接節點連接至加法器640。也就是說，藉由上述微分電路625以及變頻分壓電路626可產生一個大小可調的加法器640的輸入電壓。

負回授放大器630連接震盪器220。負回授放大器630可根據來自震盪器220之第一震盪電壓V_OSC1，以輸出回授電壓至加法器640。應當理解的是，負回授放大器630回授至加法器640之回授量係由負回授放大器630之增益所決定，而增益值大小可取決於電路設計之需求，而非用以限制本發明。

加法器640連接電壓調整電路620以及負回授放大器630，以將來自電壓調整電路620之調整電壓以及負回授放大器630之回授電壓疊加，以輸出疊加訊號。另一方面，上臨界比較器650之非反相輸入端連接加法器640，且上臨界比較器650之反相輸入端連接上臨界電壓V_TH。

上臨界比較器650將疊加訊號與上臨界電壓V_TH做比較，當比較結果顯示震盪觸發訊號V_Pulse大於上臨界電壓V_TH的電壓值時，上臨界比較器650輸出震盪觸發訊號V_Pulse至震盪器220，以觸發震盪器220輸 出第二震盪電壓V_OSC2至脈寬調整比較器230，從而觸發零電壓控制電路400控制第一開關140以及第二開關150的切換。

零遲滯比較器300之非反相輸入端連接第二開關150之第一端，而零遲滯比較器300之反相輸入端則接地。零遲滯比較器300可比較第二開關150之第一端之電壓與接地電壓(即零電壓)，以輸出零遲滯訊號V_{Z1_O}。

如第1圖及第3圖所示，零電壓控制電路400連接零遲滯比較器300、脈寬調整比較器230以及驅動器160。零電壓控制電路400可根據來自脈寬調整比較器230之脈寬調變訊號V_PWM以及零遲滯比較器300之零遲滯訊號V_{Z1_O}，以控制驅動器160啟閉第一開關140以及第二開關150，使第一開關140以及第二開關150在儲能電感111處於充電狀態及放電狀態下以互補方式運作。

實施上，當儲能電感111處於充電狀態時，導通第一開關140並截止第二開關150。當儲能電感111充電完畢並接著進入放電狀態時，截止第一開關140，並導通第二開關150。接著，當儲能電感111充電完畢將接著進行放電，而致使流經儲能電感111的電感電流為零值(即結束放電狀態時)時，零電壓控制電路400則控制驅動器160關閉第二開關150，以避免反向電感電流將導致額外的功率損耗。

舉例來說，零電壓控制電路400可包含第一延遲電路(delay circuit)410、第二延遲電路420、第一反閘(Inverter)430、第二反閘440、第三反閘450、第一及閘(AND Gate)460、第二及閘470以及或 閘(OR Gate)480。上述各邏輯閘的運作方式皆依傳統方式實現，此為為本技術領域中具有通常知識者所熟知之技術，故不加以贅述。

上述第一延遲電路410之輸入端連接脈寬調整比較器230之輸出端，以將來自脈寬調整比較器230的脈波訊號延遲一個時間常數(τ=RC)後輸出至第一反閘430。應當理解的是，可藉由改變電容值C以及電阻值R以決定延遲時間，從而設定驅動器160第一開關140以及第二開關150的導通或截止時間。

舉例來說，第一延遲電路410可包含第一延遲電阻411、第一延遲電容412以及第一延遲二極體413；其中第一延遲電阻411與第一延遲電容412串聯；第一延遲二極體413並聯第一延遲電阻411，且第一延遲二極體413之陰極連接脈寬調整比較器230之輸出端，而陽極則連接第一反閘430之輸入端。

第二延遲電路420之輸入端連接第二反閘440之輸出端，而第二延遲電路420之輸出端則連接驅動器160之輸入端。例如相似於第一延遲電路410，第二延遲電路420可包含第二延遲電阻421、第二延遲電容422以及第二延遲二極體423；第二延遲電阻421與第二延遲電容422串聯；第二延遲二極體423並聯第二延遲電阻421；第二延遲二極體423之陰極及陽極分別連接第二反閘440之輸出端以及驅動器160之輸入端。

第一反閘430之輸入端連接第一延遲電路410之輸出端。第二反閘440之輸入端連接第一反閘430之輸出端。第三反閘450之輸入端連接脈寬調整比較器230之輸出端。第一及閘460之兩輸入端分別連接第一反閘430及脈寬調整比較器230之輸出端。第二及閘470之兩輸入端分 別連接第三反閘450及零遲滯比較器300之輸出端。或閘480之兩輸入端分別連接第一及閘460以及第二及閘470之輸出端且或閘480之輸出端連接驅動器160之輸入端。

變頻觸發比較器500之非反相輸入端連接儲能電感111與第一開關140相連之一端；而變頻觸發比較器500之反相輸入端則連接參考電壓。變頻觸發比較器500可比較參考電壓與儲能電感111之電壓，以輸出變頻觸發訊號V_{Z2_O}至變頻控制電路600。

以上所述之脈寬調整比較器230、零遲滯比較器300、變頻觸發比較器500以及上臨界比較器650可依據實際需求選用比流器(current transformer,CT)或比壓器(potential transformer,PT)，但不以此為限。

請參閱第1圖以及第4圖，其中第4圖係根據本發明之高轉換效率之同步降壓直流-直流轉換器於輕載條件及重載條件下之波形圖。於本實施例中，相同元件符號之元件，其作動與配置類似於前述之實施例，於此便不再加以贅述。

如第4圖所示，V_GS1以及V_GS2分別為驅動器160輸出至第一開關140以及第二開關150用以啟閉第一開關140以及第二開關150的驅動電壓；i_L係為流經儲能電感111的電感電流；V_{Z1_O}係為零遲滯比較器300的輸出電壓；V_{ds_MB}係為第二寄生電容152的電容電壓；V_{Z2_O}係為變頻觸發比較器500之輸出電壓；V_Pulse係為變頻控制電路600所輸出之震盪觸發訊號；V_OSC1係為震盪器220所輸出之第一震盪電壓。

本發明之同步降壓直流-直流轉換器所產生的波形主要分成操作於重載條件下的不連續導通模式(discontinuous conduction mode,DCM)以及操作於輕載條件下的連續導通模式(continuous conduction mode,CCM)兩部分。

值得注意的是，關於第一部分DCM的操作，第一開關140的驅動器160所輸出的驅動電壓V_GS1為高態時，則第二開關150的驅動器160所輸出的驅動電壓V_GS2為低態，反之亦然。藉此達成第1圖中所述在儲能電感111處於充電狀態及放電狀態下，使第一開關140以及第二開關150互補方式運作。

當儲能電感111放電完畢後，即流經儲能電感111的電感電流下降到零值時，零遲滯比較器300輸出之零遲滯訊號V_{Z1_O}會從高電位轉變為低電位而將第二開關150截止，以防止逆向電感電流所導致的能耗損耗。此時，變頻控制電路600開始偵測儲能電感111與第二寄生電容152諧振所產生的波谷電壓。接著當第二寄生電容152之電壓諧振到最小值時，變頻控制電路600產生重新啟動脈寬調變控制電路200之震盪器220的第二震盪電壓V_OSC2。

為了避免習知波谷切換技術有切換頻率過高的缺點，本發明之變頻控制電路600係根據第一震盪訊號V_OSC1的頻率，以決定輸出震盪觸發訊號V_Pulse至震盪器220的時間，從而決定第一開關140以及第二開關150導通或截止的時間。當脈寬調變控制電路200被重新啟動之後，零電壓控制電路400會先控制第二開關150導通△t的時間，以完成第一開關140的零電壓切換以及第二開關150的波谷切換。

針對第二部份CCM操作，隨著同步降壓直流-直流轉換器的輸出功率的增加，操作模式將由DCM轉變為CCM。此時，零遲滯比較器300輸出的零遲滯訊號V_{Z1_O}維持高電位，使得零電壓控制電路400的控制機制停止，而回歸習知同步降壓轉換器的同步整流的控制方式。

如上所述，本發明所提供的控制策略係為在輕載條件將同步降壓直流-直流轉換器操作在DCM。而且，第二開關150在波谷導通之後將可實現第一開關140的零電壓切換。在CCM操作時，零電壓控制電路400以及變頻控制電路600將不作動，而維持傳統同步整流的控制模式，故在此不加以贅述。

請參閱第2圖及第5圖，其中第5圖係根據本發明之高轉換效率之同步降壓直流-直流轉換器之變頻控制電路於輕載條件下之波形圖。

如第5圖所示，V_GS1以及V_GS2分別為驅動器160分別用以啟閉第一開關140以及第二開關150的驅動電壓；i_L係為流經儲能電感111的電感電流；V_{ds_MB}係為第二寄生電容152的電容電壓；V_{Z2_O}係為變頻觸發比較器500之輸出電壓；V_{p_th}係為變頻分壓電路626之輸出電壓；V_OSC1係為震盪器220所輸出之第一震盪電壓；V_Pulse係為變頻控制電路600所輸出之震盪觸發訊號。

應當理解的是，準諧振(QR)控制策略通常是需要限制最高切換頻率。常見的方法是在一個切換週期內加入一個最小的截止時間(minimum off time)，並利用此時間傳遞能量到輸出負載。最小截止時間未結束之前，習知同步降壓轉換器的第一開關MA將不會導通(見第8 圖及第9圖)。換言之，開關頻率將會受到限制而不會無限增加。雖然此技術可以避免頻率增加，但是需要額外加入空白時間(blanking time)電路與時間延遲(time delay)電路，整體控制電路的設計會變的複雜。

因此，本發明所提出一種新型的控制策略，只需外加變頻控制電路600就可以限制QR模式(即第5圖的諧振區域QRMR)的最高頻率。在此僅針對QR模式區間，因本發明之同步降壓直流-直流轉換器在CCM操作模式下，第二開關150之第二寄生電容152並不會與儲能電感111產生諧振。

在DCM時，第二寄生電容152開始與儲能電感111諧振。當第二寄生電容152之電容電壓諧振到達波谷時，零遲滯比較器300的輸出電壓會瞬間由正電位轉變為負電位。此轉換瞬間，零遲滯比較器300的輸出電壓將經由微分電路625與變頻分壓電路626處理成加法器640的輸入電壓。

為了限制最高頻率必須取樣脈寬調變控制電路200之震盪器220的第一震盪電壓V_OSC1，利用加法器640將變頻分壓電路626與負回授放大器630的輸出電壓疊加，並將疊加結果輸出至上臨界比較器650之非反相輸入端疊加結果。接著，利用上臨界比較器650將疊加結果與上臨界電壓V_TH做比較，以決定波谷切換時機。

在t0時，第二寄生電容152的電容電壓再一次諧振到波谷，此時疊加結果大於上臨界電壓V_TH，造成脈寬調變控制電路200的震盪器220快速放電。直到當第一震盪電壓V_OSC1小於V_TH時，脈寬調變控制電路200會在下一操作週期立即重新起動，改變原先設計的振盪頻率。

應當注意的是，本實施例係以在最後波谷時作切換為示例，但不以此為限。如第6圖所示，第二寄生電容152的波形具有多個波谷部分，可藉由設定不同的切換時間點，以選擇性地在不同波谷作切換。

如上所述，本發明之主要技術特徵在於，在諧振狀態下，藉由根據變頻觸發比較器500所偵測到的儲能電感111之電感電壓值以及來自震盪器220的第一震盪電壓V_OSC1，以在第二寄生電容152的波形到達波谷時始觸發零電壓控制電路400執行第一開關140以及第二開關150的切換，從而避免電壓過大時(例如電壓為波峰值或大於波谷值)即進行開關切換而導致的能量損耗。

請參閱第1圖及第6圖，其中第6圖係根據本發明之高轉換效率之同步降壓直流-直流轉換器於輕載條件下之波谷切換時間點之示意圖。

如第6圖所示，V_{ds_MB}係為第二寄生電容152的電容電壓；V_{OSC_p}係為加法器640之輸出電壓；V_{p_th}係為變頻分壓電路626之輸出電壓；時間點T以及TS分別為切換週期以及諧振周期。

本實施例係將第二開關150的導通時間限制在接近切換週期附近，所以脈寬調變控制電路200的重置時間點設計在時間點tp。變頻分壓電路626之輸出電壓值以V_{p_h}表示，V_{p_h}可由下列方程式決定：，其中V_{osc_peak}係為TL494震盪器(Oscillator)所產生的鋸齒波(sawtooth waveform)的峰值電壓(V_{OSC_peak}=3V)，TS=2 π √LC、V_TH=4.8V。

請參閱第3圖及第7圖，其中第7圖係根據本發明之高轉換效率之同步降壓直流-直流轉換器之零電壓控制電路於輕載條件下之波形圖。

如第3圖所示之零電壓控制電路400之第一延遲電路410及第二延遲電路420係為整個驅動器160的關鍵，其必須產生足夠的延遲時間，以實現第一開關140在輕載條件達到零電壓切換。

如第7圖所示，i_L係為流經儲能電感111的電感電流；V_PWM係為脈寬調變訊號；V_{P_RC}係為第一延遲電路410的輸出電壓；V_{PWM_D}係為第一反閘430的輸出電壓；V_{zvs_p}係為第一及閘460的輸出電壓；V_{Z1_O}係為零遲滯比較器300的輸出電壓；V_ZCD係為第二及閘470的輸出電壓；V_GS1以及V_GS2分別為驅動器160輸出至第一開關140以及第二開關150用以啟閉第一開關140以及第二開關150的驅動電壓。

由於儲能電感111之電感電流i_L操作在CCM時，第一開關140與第二開關150是互補式的切換狀態(此控制模式與傳統的同步整流控制器相同)，因此下方僅針對SBC操作在DCM的狀態進行詳述說明。

在一個切換週期T中，零電壓控制電路400的穩態操作包括四種模式，如下所述：針對時間區間(t0,t1)的第一模式：當儲能電感111之電感電流i_L下降到零值時，零遲滯比較器300的輸出電壓V_{Z1_O}將第二開關150截止，直到時間點t1為止。

針對時間區間(t1,t2)的第二模式： 此時間區間是決定第一開關140完成零電壓切換的關鍵，即在此時間區間，第一開關140為截止，而第二開關150則導通狀態。

在時間點t1時，脈寬調變控制電路200輸出的脈寬調變訊號V_PWM係由低態轉換為高態。此訊號輸入到第一延遲電路410之後，使得延遲△t時間才轉態。延遲時間△t可由下列方程式表示：，其中V_TH1為第一反閘430的高位準輸入電壓(high-level input voltage)。由此可知，此技術利用第一延遲電路410來決定輸出電壓V_{zvs_p}的脈波寬度是可行的。

由於儲能電感111的兩端電壓為-VO，電感電流i_L表示成下列方程式：i_L(t)=(-V_O)/L(t-t1)。為了確保第一開關140的第一寄生電容112完全放電實現零電壓切換，儲能電感111所儲存能量是重點。因此，儲能電感111儲存的能量EL大於第二寄生電容152所儲存的能量EC_OSS1，所以關鍵的方程式可以表示為：(i_Lp)^2×LC_{_OSS1}×(V_{_DC})^2，其中i_Lp係為電感電流的峰值。同時，藉由方程式(2)與(3)可以決定脈波時間的大小：

此第二模式在第二開關150截止的瞬間結束。

針對時間區間(t2,t3)的第三模式：在t2時，V_{zvs_p}訊號由高態轉換為低態，導致第二開關150截止。此模式必須注意第一開關140的導通時間，因為儲能電感111之電感電流隨時會變成正向對第一寄生電容112充電，造成第一開關140的零 電壓切換失敗。因此延遲時間T_delay必須接近諧振週期的1/4，如下列方程式所表示：，其中，其中V_TH2為高位準輸入電壓(high-level input voltage)。如果第一開關140在經過延遲時間T_delay之後瞬間導通，將完成零電壓切換。接著儲能電感111開始充電直到t3為止。

針對時間區間(t3,t4)的第四模式：此模式訊號由高態轉換為低態造成第一開關140截止，同時訊號將觸發第二開關150導通。此時的電感跨壓為-VO，電感電流開始線性下降。當電感電流下降到零值時，另一個新的切換週期(switching cycle)將重新開始。

以上所述僅為舉例性，而非為限制性者。任何未脫離本發明之精神與範疇，而對其進行之等效修改或變更，均應包含於後附之申請專利範圍中。

220‧‧‧震盪器

600‧‧‧變頻控制電路

610‧‧‧變頻開關

620‧‧‧電壓調整電路

625‧‧‧微分電路

626‧‧‧變頻分壓電路

630‧‧‧負回授放大器

640‧‧‧加法器

650‧‧‧上臨界比較器

VCC‧‧‧直流正電源

V_OSC1‧‧‧第一震盪電壓

V_{Z2_O}‧‧‧變頻觸發訊號

V_TH‧‧‧上臨界電壓

Claims (10)

1. 一種高轉換效率之同步降壓直流-直流轉換器，包含：一同步降壓轉換器主電路，包含一諧振電路、一儲能電容、一直流電源、一第一開關、一第二開關以及一驅動器，該諧振電路包含一第二寄生電容以及一儲能電感，該第二寄生電容之兩端分別連接該第二開關之第一端及第二端，該儲能電容之兩端分別連接該儲能電感及接地，該第一開關之第一端、第二端及控制端分別連接該直流電源、該儲能電感及該驅動器，該第二開關之第一端、第二端及控制端分別連接該第一開關、接地及連接該驅動器；一脈寬調變控制電路，包含一誤差補償器、一震盪器以及一脈寬調整比較器，該誤差補償器之非反相輸入端及反相輸入端分別連接一參考電壓及該儲能電容與該儲能電感之串接節點，以根據該參考電壓以及該儲能電容之電壓輸出一誤差補償電壓，該震盪器輸出一第一震盪電壓以及一第二震盪電壓，該脈寬調整比較器之非反相輸入端及反相輸入端分別連接該震盪器以及該誤差補償器之輸出端，以比較該第二震盪電壓與該誤差補償電壓以輸出一脈寬調變訊號；一變頻觸發比較器，其非反相輸入端及反相輸入端分別連接該儲能電感與該第一開關相連之一端及一參考電壓，該變頻觸發比較器比較該參考電壓與該儲能電感之電壓以輸出一變頻觸發訊號；一變頻控制電路，包含：一變頻開關，其第二端及控制端分別接地及連接該變頻觸發比較器，以透過該變頻觸發訊號觸發該 變頻開關；一電壓調整電路，連接該變頻開關之第一端，以調整該變頻開關之第一端的電壓以輸出一調整電壓；一負回授放大器，連接該震盪器，該負回授放大器根據該第一震盪電壓輸出一回授電壓；一加法器，連接該電壓調整電路以及該負回授放大器，以將該調整電壓以及該回授電壓疊加以輸出一疊加訊號；以及一上臨界比較器，其非反相輸入端及反相輸入端分別連接該加法器以及一上臨界電壓，該上臨界比較器比較該疊加訊號與該上臨界電壓以輸出一震盪觸發訊號至該震盪器，以觸發該震盪器輸出該第二震盪電壓至該脈寬調整比較器；一零遲滯比較器，其非反相輸入端及反相輸入端分別連接該第二開關之第一端以及接地，該零遲滯比較器比較該第二開關之第一端之電壓與接地電壓以輸出一零遲滯訊號；以及一零電壓控制電路，連接該脈寬調整比較器以及該驅動器，該零電壓控制電路根據該脈寬調變訊號以及該零遲滯訊號，以在流經該儲能電感之電流值為零值時控制該驅動器截止該第二開關。
2. 如申請專利範圍第1項所述之高轉換效率之同步降壓直流-直流轉換器，其中該同步降壓轉換器主電路更包含一輔助繞組，串接該第二開關，該輔助繞組之兩端分別連接該第一開關之第二端及該第二開關之第一端。
3. 如申請專利範圍第1項所述之高轉換效率之同步降壓直流-直流轉換器，其中該零電壓控制電路包含：一第一延遲電路，其輸入端連接該脈寬調整比較器之輸出端；一第一反閘，其輸入端連接該第一延遲電路之輸出端；一第二反閘，其輸入端連接 該第一反閘之輸出端；一第二延遲電路，其輸入端及輸出端分別連接該第二反閘之輸出端及該驅動器之輸入端；一第一及閘，其兩輸入端分別連接該第一反閘及該脈寬調整比較器之輸出端；一第三反閘，其輸入端連接該脈寬調整比較器之輸出端；一第二及閘，其兩輸入端分別連接該第三反閘及該零遲滯比較器之輸出端；以及一或閘，其兩輸入端分別連接該第一及閘以及該第二及閘之輸出端且其輸出端連接該驅動器之輸入端。
4. 如申請專利範圍第3項所述之高轉換效率之同步降壓直流-直流轉換器，其中該第一延遲電路包含一第一延遲電阻、一第一延遲電容以及一第一延遲二極體，該第一延遲電阻與該第一延遲電容串聯，該第一延遲二極體並聯該第一延遲電阻，該第一延遲二極體之陰極及陽極分別連接該脈寬調整比較器之輸出端及該第一反閘之輸入端。
5. 如申請專利範圍第3項所述之高轉換效率之同步降壓直流-直流轉換器，其中該第二延遲電路包含一第二延遲電阻、一第二延遲電容以及一第二延遲二極體，該第二延遲電阻與該第二延遲電容串聯，該第二延遲二極體並聯該第二延遲電阻，該第二延遲二極體之陰極及陽極分別連接該第二反閘之輸出端以及該驅動器之輸入端。
6. 如申請專利範圍第1項所述之高轉換效率之同步降壓直流-直流轉換器，其中該儲能電感係為一變壓器之漏感，該變壓器包含一一次側線圈以及一二次側線圈，該一次側線圈之兩端分別連接該變頻觸發比較器之非反相輸入端及接地，該二次側線圈之兩端分別連接該第一開關之第二端及該儲能電容。
7. 如申請專利範圍第1項所述之高轉換效率之同步降壓直流-直流轉換器，其中該電壓調整電路包含一微分電路以及一變頻分壓電路，該微分電路連接該變頻開關之第一端及該變頻分壓電路之輸入端，該變頻分壓電路之輸出端連接該加法器。
8. 如申請專利範圍第1項所述之高轉換效率之同步降壓直流-直流轉換器，其中該第一開關、該第二開關、該變頻開關或其組合為MOSFET電晶體，其第一端、第二端及控制端分別為汲極端、源極端及閘極端。
9. 如申請專利範圍第1項所述之高轉換效率之同步降壓直流-直流轉換器，其中該諧振電路更包含一諧振電阻、一諧振分壓電路或其組合，該諧振電阻以及該諧振分壓電路皆與該儲能電容並聯，該諧振分壓電路之輸出端連接該誤差補償器之反相輸入端。
10. 如申請專利範圍第1項所述之高轉換效率之同步降壓直流-直流轉換器，其中該同步降壓轉換器主電路更包含一第一開關二極體，其陰極及陽極分別連接該第一開關之第一端及第二端；一第一寄生電容，其與該第一開關二極體並聯；以及一第二開關二極體，其陰極及陽極分別連接該第二開關之第一端及第二端。