JP6868031B2 - Ｄｃ／ｄｃ共振コンバータ及び共振コンバータを用いた力率補正、並びに対応する制御方法 - Google Patents

Description

本発明は、力率補正を伴うAC/DC変換を供給するための、又はDC/DC変換を供給するための共振電力コンバータの使用に関する。本発明は、とりわけ、LLCコンバータの使用に関する。

所謂共振コンバータの形態であるコンバータは、直列又は並列の共振回路であり得る共振回路を有する。コンバータ構成時、１つの目的は、損失を低く抑えることである。２つのインダクタンスと１つのキャパシタンスとを有するLLC共振回路を含む共振コンバータは周知である。このようなコンバータは、スイッチング損失が相対的に低いエネルギ効率の良い動作が可能であるという利点を有する。

LEDドライバ内での使用のための共振LLCコンバータは周知である。前記コンバータは、定電流源又は定電圧源として構成又は動作され得る。定電流源は、LED構成を直接駆動するために用いられることができ、従って、一段ドライバ（single stage driver）を可能にする。定電圧源は、例えば、定電圧源によって供給される出力電圧からの所定の電流でのLEDへの対応する電力供給を確実にするための更なるドライバ電子回路を有するLEDモジュールのために用いられ得る。

LLCコンバータは、変換動作を制御するための（インバータスイッチと呼ばれる）スイッチング装置を有し、スイッチングは、所要出力を生成するために、フィードバック又はフィードフォワード制御を用いて制御される。

主電源（mains）（又は他のAC）電力が供給される電力コンバータ内での別の機能手段は、力率補正（PFC）である。AC電力システムの力率は、回路における皮相電力に対する負荷へ流れる有効電力の比として定義される。１未満の力率は、電圧波形と電流波形とが同相ではないことを意味し、２つの波形の瞬時積（instantaneous product）を減少させる。有効電力（real power）は、特定の時間内に仕事を実行するための回路の容量である。皮相電力は、回路の電流と電圧との積である。負荷に蓄積され、電源に戻されるエネルギのために、又は電源から引き出される電流の波形を歪める非線形負荷のために、皮相電力は有効電力よりも大きくなるだろう。

電力供給装置が低い力率で動作している場合には、負荷は、より高い力率の場合と比べて、同じ量の有用な電力が伝達されるようにより多くの電流を引き出すだろう。

力率は、力率補正を用いて高められ得る。線形負荷の場合は、これは、コンデンサ又はインダクタの受動回路網の使用を含み得る。非線形負荷は、一般に、歪みを打ち消し、力率を上げるために、アクティブ力率補正（active power factor correction）を必要とする。力率補正は、反対符号の無効電力を供給し、負荷の誘導効果又は容量効果を打ち消すよう作用するコンデンサ又はインダクタを付加ことによって、AC電力回路の力率を1に近づける。

アクティブPFCは、パワーエレクトロニクスを利用して、力率を改善するよう負荷によって引き出される電流の波形を変える。アクティブPFC回路は、例えば、バック、ブースト又はバックブーストスイッチモードコンバータトポロジをベースにし得る。アクティブ力率補正は、一段又は多段であり得る。

スイッチモード電力供給装置の場合には、PFCブーストコンバータが、例えば、ブリッジ整流器と主電源蓄積コンデンサ（mains storage capacitor）との間に挿入される。ブーストコンバータは、常に線間電圧と同相且つ同じ周波数にある電流を引き出しながら、その出力において一定のDCバス電圧を維持しようとする。電力供給装置内の別のスイッチモードコンバータは、DCバスから所望の出力電圧又は電流を生成する。

アクティブPFCを備える多くの電源は、それらの非常に広い入力電圧範囲のために、例えば約110Vから約277VまでのAC電力で動作するよう自動的に調整することができる。

力率補正は、例えば、（主電源）電力供給装置と、負荷を駆動するスイッチモード電力コンバータとの間に配置される、（プリレギュレータと呼ばれる）専用の力率補正回路で実施され得る。これは二段システムを形成し、これは（例えば25Wより高い）高出力LEDアプリケーションのための典型的な構成である。力率補正は、その代わりに、スイッチモード電力コンバータに組み込まれてもよく、これは、その場合、一段システムを形成する。

この場合には、単一の共振タンク及びスイッチング装置が存在し、これは、その場合、負荷に供給される所望の出力（LEDドライバの場合には電流）を維持するための入力と出力との間の変換比率の制御、及び力率補正との両方を実施する。

アクティブ力率補正は、典型的には、入力電流及び電圧波形をコントローラに供給して、それらの相対位相角が負荷を調節することによって制御され得るようにすることを含む。

US 2014/0091718においては、PFC回路として、整流器が前に置かれるLLC DC/DCコンバータを用いることが提案されている。LLC共振コンバータは周波数制御され、前記LLC共振コンバータのために発振器が用いられる。フィードバック制御システムの制御値は、インバータのスイッチング周波数である。

共振タンクを形成するために内部構成要素を利用する自励発振共振コンバータ回路も知られており、信号値（例えば、回路において生じる電圧レベル）がスイッチング動作を実施するために用いられる。例えば、US 8729830は、発振器及び周波数制御を用いるのではなく、共振タンクにおける状態の閾値検出を用いてインバータスイッチング時間を決定することによる、自励発振方式での共振DC/DCコンバータの制御を開示している。

LLC DC/DCコンバータは、DC供給電圧（例えば、電気通信又はデータセンタアプリケーションにおける48V）で動作される、又はフロントエンド段（力率補正プリレギュレータ）が、力率補正を供給し、LLCのためのDC入力電圧を形成する安定化させたバス電圧も生成する二段LEDドライバ若しくは主電源電力供給装置の第２段として用いられる。

中出力及び低出力を持つ標準的な力率プリレギュレータは、境界導通モード（又は「臨界導通モード」）で動作するバック、ブースト、バックブースト又はフライバックコンバータによって実現される。コンバータが主電源絶縁されなければならない場合は、一般に、フライバックコンバータが用いられる。この動作モードは、主電源高調波規制を満たさなければならないあらゆる種類の市販製品において広く用いられている。一般に、これらのコンバータの制御のためには、以下の２つの考えが用いられる。
（i） 主電源入力電流の設定点を供給するための主電源入力電圧の増倍器と組み合わせたピーク電流モード制御。この場合、入力電流は、閉ループ制御され、電流センサを用いて測定されなければならない。
（ii） インバータスイッチの一定オン時間動作。この手法は、主電源入力電流を閉ループで制御するものではなく、制御システムは、実現するのが非常に簡単である。この手法は、設定点を計算するための増倍器も電流センサも必要としない。この手法は、一定のオン時間に基づいており、主電源入力電流は、（或る特定の設計及び動作条件下で）主電源電圧にほぼ比例する。

本発明は、幾つかの態様では、DC/DC共振コンバータアーキテクチャに関し、他の態様では、力率補正（PFC）を実施するAC/DCコンバータとして用いられる共振LLCコンバータに関する。

共振AC/DCコンバータの例は図１に示されている。LLC共振回路は、PFC段を形成し、従って、制御された出力電圧を有することによってPFCプリレギュレータとして用いられ得る。前記LLC共振回路はまた、制御された出力電流を有することによって、一段LEDドライバとして用いられ得る。

前記回路は、出力に平滑コンデンサ１４を有する整流ブリッジ１２が後に続く主電源入力１０を含む。

コンバータは、一次側回路１６と二次側回路１８とを有する。一次側回路１６と二次側回路１８との間には電気的絶縁がある。絶縁のために、一次コイル２０と二次コイル２２とを有する変圧器が設けられる。変圧器は、直列LLC共振回路のインダクタンスのうちの１つとしても作用する磁化インダクタンス２０を有する。LLC共振回路は、第２インダクタンス２４と、（この例では２つのキャパシタンス２６、２７として形成されている）キャパシタンスとを有する。

LLC回路では、インダクタンス及びコンデンサは、如何なる直列配列であってもよい。インダクタは、ディスクリートの構成要素を有してもよく、又は変圧器の漏れインダクタンスとして実施されてもよい。

一次側回路１６は、第１電力スイッチ２８と第２電力スイッチ３０とを有するハーフブリッジを含む。第１スイッチ及び第２スイッチは、同じであってもよく、ハーフブリッジは、対称ハーフブリッジの形態のものであってもよい。これらのスイッチは、電界効果トランジスタの形態のものであってもよい。共振LLC回路は、２つのスイッチ間のノードに接続される。

各スイッチは、（電圧源として概略的に示されている）ゲート電圧によって制御される動作タイミングを有する。スイッチ２８、３０の制御のタイミングを決定するためにフィードバックが用いられる。

コンバータの動作中、コントローラは、特定の周波数で、且つ相補的なようにしてスイッチを制御する。

従って、図１において示されている回路は、AC入力１０、整流器１２、ハイサイドスイッチ（第１パワースイッチ２８）及びローサイドスイッチ（第２パワースイッチ２８）を有するハーフブリッジインバータを含み、出力がスイッチ間のノードから規定されるAC/DC PFC一段コンバータである。自励発振LLC回路２０、２４、２６、２７は、前記出力に結合される。ハイサイドスイッチ及びローサイドスイッチのスイッチングを制御するためのゲート駆動信号を生成するために制御回路（図示せず）が用いられる。高いゲート駆動信号は、一方のスイッチをオンにすると共に、他方のスイッチをオフにし、低いゲート駆動信号は、一方のスイッチをオフにすると共に、他方のスイッチをオンにする。

或る既知の手法では、一次側回路１６は、例えば第１又は第２スイッチを通って、回路に流れる電流の時間にわたる平均値を示す変数を検出する。一次側回路において測定される電流に基づいて負荷についての情報が導き出される。測定される電流は、負荷と直接的関係があり得る。

二次側１８は、二次コイル２２の下流に接続され、例えば、（ダイオード３２ａ及び３２ｂから成る）第１ダイオード構成３２と、（ダイオード３４ａ及び３４ｂから成る）第２ダイオード構成３４によって形成され得る整流器を有する。図１は、フルブリッジ整流器と、その両端において整流器回路に結合する単一の二次コイルとを示している。その代わりに、二次コイル２２の中心が、二次側回路の出力に結合されてもよい。その場合、二次コイル２２の両端は、２つのダイオードしか持たないハーフブリッジ整流器を介して出力に結合され得る。蓄積コンデンサ３６は、整流器の出力間に接続される。LED負荷又は他の出力段は、抵抗器で表されている。それは、１つのLED又は複数のLEDを含む。

出力電圧又は電流が、或る特定の所望の値又は値の範囲へと調整され、且つPFC回路が力率補正を実施するよう調整されるように、スイッチ２８、３０をそれらのオン状態及びオフ状態へと駆動する制御方式が必要とされる。

パワートレインを最大限に活用し、最大限の効率を達成するためには、（少なくとも全負荷時には）コンバータを対称的に動作させ、変圧器と二次側の整流器とに均等に負荷をかけることが望ましい。巻数比及び漏れの点で対称であるセンタータップ出力巻線を備える変圧器の場合には、ハーフブリッジ（即ち、そのスイッチノード）のデューティサイクルが50％に保たれる場合に、二次側対称性が保証され得る。

前記制御方式が取り扱わなければならいない遷移には、基本的に、
１． ハイサイドMOSFET ２８のターンオン、
２． ローサイドMOSFET ３０のターンオン、
３． ハイサイドMOSFET ２８のターンオフ、
４． ローサイドMOSFET ３０のターンオフといった４つの遷移がある。

これを達成するために用いられ得る幾つかの既知の方式がある。
Ａ． Von-Voffは、何らかの状態変数が或る特定の閾値電圧（Von）を横切るときに遷移番号４が開始される制御方式である。これに続いて、制御は、遷移１を開始する前に、或る特定の時間（即ち、デッドタイム）の間、待機する。このデッドタイムは、交差導通（cross-conduction）又はシュートスルーが確実に生じないようにする。ハーフブリッジは、現在、オン状態にある。最終的に、同じ又は異なる状態変数が、第２閾値（Voff）を横切り、遷移番号３が開始されるだろう。次いで、ハーフブリッジオン状態への遷移の場合と同様に、遷移番号２が開始される前にデッドタイムがあるだろう。ハーフブリッジは、現在、オフ状態にあり、次いで、プロシージャが、もう一度、最初から続く。２つの閾値の実際の値は、正しい出力をもたらすために外部制御ループによって決定される。これが、電圧閾値がオン及びオフへのスイッチングを制御するVon-Voff方式である。
Ｂ． Von-Tonは、何らかの状態変数が或る特定の閾値電圧（Von）を横切るときに遷移番号４が開始される制御方式である。ケースＡと同様に、遷移番号１を開始する前にデッドタイムが経過することは許容される。遷移番号３は、或る特定の時間間隔の経過に基づいて開始される。これは、一定間隔又は制御される間隔であり得る。次いで、デッドタイムが経過した後、遷移番号２が開始され、次いで、プロシージャが、もう一度、最初から続く。電圧閾値の実際の値は、正しい出力をもたらすために外部制御ループによって決定され、時間閾値は、固定されてもよく、又は動的に制御されてもよい。これが、電圧閾値が（デッドタイム後）ターンオンを制御し、次いで、ハーフブリッジのオン期間の持続時間が制御されるVon-Ton方式である。
Ｃ． Voff-Toffは、電圧及び時間閾値が、各々、ハーフブリッジのオフ及びオン遷移を規定することを除いて、ケースＢと同様である。遷移番号３は、何らかの状態変数が或る特定の閾値電圧（Voff）を横切るときに開始される。遷移番号２を開始する前にデッドタイムが経過することは許容される。遷移番号４は、或る特定の時間間隔の経過に基づいて開始される。次いで、デッドタイムが経過した後、遷移番号１が開始され、次いで、プロシージャが、もう一度、最初から続く。ケースＢと同様に、電圧閾値の実際の値は、正しい出力をもたらすために外部制御ループによって決定され、時間閾値は、固定されてもよく、又は動的に制御されてもよい。これが、電圧閾値がターンオフを制御し、ハーフブリッジのオフ期間の持続時間（即ち、ハイサイドMOSFETのターンオフと、前記持続時間及びデッドタイム後の前記ハイサイドMOSFETの再度のターンオンとの間の持続時間）が制御されるVoff-Toff方式である。

ケースＢ及びケースＣでは、ほとんどの場合、オン（オフ）時間がオフ（オン）時間と一致するようにオン（オフ）時間を制御することが望ましく、即ち、通常、上述のように50％のデューティサイクルで動作させることが有益である。他の場合には、コンバータが扱うことができる出力電圧又は電流ウィンドウ（output voltage or current window）を拡大するために、50％とは異なる規定されたデューティサイクルで動作させることは有益である。

（自励発振LLCコンバータなどの）閾値ベースの共振コンバータの場合は、回路内に発振器が存在しない。閾値ベースのスイッチングは、例えばLLC PFCのように広い範囲の入力及び出力動作条件をカバーするようコンバータを用いる場合に伝達関数の線形性に関して特別な利点を有し、周波数制御は、このような場合には、容易には扱われることができない利得の極端な変動のために、実施可能ではない。

本発明は、幾つかの態様はDC/DCコンバータにも適用され、幾つかの態様は一段PFCドライバにも適用されるが、とりわけPFCプリレギュレータ回路としての使用のための、共振LLCコンバータ回路の設計及び制御の改善に関する。幾つかの態様は、LLC回路に限定されることもない。

US 75580137 B1は、単一の付加的なピンで過電流及び過負荷保護を供給するための回路及び方法について記載している。電圧制御発振器を含み、例えばインダクタ−インダクタ・コンデンサ・ハーフブリッジ回路トポロジにおいて、電圧コンバータにおける上側及び下側駆動トランジスタを駆動するための上側及び下側ゲート信号を出力するコンバータ制御回路が設けられている。回路の電流検出入力ピンは、ハーフブリッジ回路に流れる電流に対応する電圧を受け取る。フィードバック入力ピンは、それに結合される外部コンデンサを有し、出力端子における出力電圧センサから電圧を受け取る。過電流保護は、電流検出入力ピンにける電圧を外部構成要素を必要とせずに検出することによって供給される。過負荷保護は、過負荷状態の間、外部フィードバックコンデンサ及びフィードバック入力ピンを利用することによって、供給される。過電流及び過負荷保護を供給するための方法が開示されている。

US 75580371は、単一の付加的なピンで過電流及び過負荷保護を供給するための回路及び方法を開示している。電圧制御発振器を含み、例えばインダクタ−インダクタ・コンデンサ・ハーフブリッジ回路トポロジにおいて、電圧コンバータにおける上側及び下側駆動トランジスタを駆動するための上側及び下側ゲート信号を出力するコンバータ制御回路が設けられている。回路の電流検出入力ピンは、ハーフブリッジ回路に流れる電流に対応する電圧を受け取る。フィードバック入力ピンは、それに結合される外部コンデンサを有し、出力端子における出力電圧センサから電圧を受け取る。過電流保護は、電流検出入力ピンにける電圧を外部構成要素を必要とせずに検出することによって供給される。過負荷保護は、過負荷状態の間、外部フィードバックコンデンサ及びフィードバック入力ピンを利用することによって、供給される。

本発明は、請求項によって規定される。

例の第１セットによれば、
AC入力と、
整流器と、
ハイサイドスイッチ及びローサイドスイッチを含むハーフブリッジインバータであって、前記スイッチ間のノードから出力が規定されるハーフブリッジインバータと、
前記出力に結合される自励発振LLC回路であって、前記LLC回路によって電気フィードバックパラメータが供給される自励発振LLC回路と、
前記電気フィードバックパラメータに依存して前記ハイサイドスイッチ及び前記ローサイドスイッチのスイッチングを制御するためのゲート駆動信号を生成するための制御回路であって、ハイのゲート駆動信号が、一方のスイッチをオンにすると共に、他方のスイッチをオフにし、ローのゲート駆動信号が、一方のスイッチをオフにすると共に、他方のスイッチをオンにする制御回路とを有するAC/DC PFC一段コンバータであって、
前記制御回路が、前記コンバータの出力電圧又は電流及び整流された入力電圧に依存して前記電気フィードバックパラメータのための閾値レベルを設定するための外部制御ループと、前記ゲート駆動信号を導き出すために前記電気フィードバックパラメータを前記閾値と比較するための内部制御ループとを有し、
前記内部制御ループが、前記電気フィードバックパラメータを前記閾値と比較するための比較器と、前記ゲート駆動信号を生成するためのフリップフロップとを有するAC/DC PFC一段コンバータが提供される。

この態様は、前記入力電流及び電圧の測定に基づいてPFCを実施し、前記ハーフブリッジインバータのスイッチングを制御するために閾値制御を適用する一段回路を供給する。

或る例においては、前記比較器の出力は、前記フリップフロップのリセット入力に供給され、セット入力は遅延要素によって供給される。このことは、前記自励発振を制御するために単一の閾値を用いることを可能になる。前記遅延要素は、前記リセット入力によってトリガされる遅延を供給し得る。

別の例においては、前記制御回路は、前記ゲート駆動信号をオンにするための前記電気フィードバックパラメータの第１閾値と、前記ゲート駆動信号をオフにするための前記電気フィードバックパラメータの第２閾値とを設定するよう適合される。

この手法は、単一の閾値に基づく制御に必要とされるような、タイミング制御を完全なものにするための平衡コントローラ（balancing controller）の必要がない。

例のこのセットは、
AC入力を整流するステップと、
ゲート駆動信号を用いてハイサイドスイッチ及びローサイドスイッチを含むハーフブリッジインバータを動作させ、前記スイッチ間のノードから出力を供給するステップであって、ハイのゲート駆動信号が、一方のスイッチをオンにすると共に、他方のスイッチをオフにし、ローのゲート駆動信号が、一方のスイッチをオフにすると共に、他方のスイッチをオンにするステップと、
前記出力に結合される自励発振LLC回路から電気フィードバックパラメータを供給するステップと、
前記電気フィードバックパラメータに基づいて前記ハイサイドスイッチ及び前記ローサイドスイッチのスイッチングを制御するステップであって、
コンバータ出力電圧又は電流並びに整流された入力電圧及び電流に依存して前記電気フィードバックパラメータのための閾値レベルを設定するための外部制御ループを用いるステップ、及び
前記ゲート駆動信号を導き出すために前記電気フィードバックパラメータを前記閾値と比較するために内部制御ループを使用し、フリップフロップを用いて前記ゲート駆動信号を生成するステップによって、制御するステップとを有する一段PFC AC/DC変換方法も提供する。

前記ゲート駆動信号をオンにするための前記電気フィードバックパラメータの第１閾値が用いられてもよく、前記ゲート駆動信号をオフにするための前記電気フィードバックパラメータの第２閾値が用いられてもよい。

例の第２セットによれば、
AC入力と、
整流器と、
ハイサイドスイッチ及びローサイドスイッチを含むハーフブリッジインバータであって、前記スイッチ間のノードから出力が規定されるハーフブリッジインバータと、
前記出力に結合される自励発振LLC回路であって、前記LLC回路によって電気フィードバックパラメータが供給される自励発振LLC回路と、
前記電気フィードバックパラメータに依存して前記ハイサイドスイッチ及び前記ローサイドスイッチのスイッチングを制御するためのゲート駆動信号を生成するための制御回路であり、ハイのゲート駆動信号が、一方のスイッチをオンにすると共に、他方のスイッチをオフにし、ローのゲート駆動信号が、一方のスイッチをオフにすると共に、他方のスイッチをオンにする制御回路であって、前記制御回路が、
前記電気フィードバックパラメータによって決定されるように、前記ハイサイドスイッチ又は前記ローサイドスイッチのオン時間又はオフ時間に対応する第１持続時間に関する値を決定し、
各々、後続のオフ時間又はオン時間を設定するための第２持続時間を規定するためのものである制御回路とを有するAC/DC PFCコンバータが提供される。

この構成は、デューティサイクルの制御で、スイッチ構成のオン時間（又はオフ時間）を規定するために、単一のフィードバックパラメータを用いることを可能にする。

前記閾値制御からもたらされる持続時間が測定され、この持続時間（又は複数の前の持続時間）が制御サイクルの次のフェーズの持続時間を決定するために用いられる。前記制御回路は、例えば、（例えば、過去５乃至１００サイクルからの）前の持続時間の（移動）平均を表す信号を生成し得る。

この方法においては、一方のスイッチング遷移は、閾値に直接対応するのに対して、他方のスイッチング遷移は、設定点（例えば50％）と、前記設定点に対する誤差を検出する手段と、誤差積分器と、前記持続時間を制御する方法とを有する内部制御の対象である。

従って、或る例においては、前記電気フィードバックパラメータが閾値に達するまで、第１の一定値を積分し、次いで、反対符号の第２の一定値を積分するために、積分器が用いられ得る。

これは、一定値を積分することによって前記持続時間を測定するために積分器が用いられる、前記タイミング制御のためのアナログソリューションを提供する。他方のスイッチの対応するオン時間又はオフ時間を設定するために、第２持続時間を規定するために反対符号の信号が積分される。この方法においては、積分されるべき前記一定値の適切な選択によって前記持続時間を設定するために前記デューティサイクルそれ自体が用いられ得ることで、前記デューティサイクルは、50％に正確に設定され得る。

前記一定値は、例えば、前記ゲート駆動信号から得られる。このゲート駆動信号は、一方が基準と比較して正であり、他方が基準と比較して負である２つの値の間を行ったり来たりし、それによって、前記第１及び第２の一定値を規定する。

従って、前記積分器は、前記ゲート駆動信号の範囲内の一定電圧に設定される基準入力を持ち得る。これは、前記積分器のスイッチング時点を決定し、それは、任意の所望のデューティサイクルを設定することを可能にする。

前記積分器は、前記ゲート駆動信号の中間点に設定される前記基準入力を持ち得るこのことは、上述のように50％のデューティサイクルを設定することを可能にする。

前記コンバータは、前記積分器の出力においてRC出力フィルタを更に含み得る。

前記積分器の成分値は、動作帯域幅の低周波カットオフを設定するために用いられることができ、前記RC出力フィルタは、高周波カットオフを設定するために用いられることができる。

前記コンバータは、前記積分器の出力が立ち下がり傾斜（falling slope）であるときにオンにされ、前記積分器の出力が立ち上がり傾斜（rising slope）であるときにオフにされる、前記RC出力フィルタの出力における短絡トランジスタを更に含み得る。このことは、（前記所望のデューティサイクルのための）正しいタイミングに達したときに、前記制御回路の出力がパルスとして供給され得ることを意味する。

例のこのセットは、
AC入力を整流するステップと、
ゲート駆動信号を用いてハイサイドスイッチ及びローサイドスイッチを含むハーフブリッジインバータを動作させ、前記スイッチ間のノードから出力を供給するステップであって、ハイのゲート駆動信号が、一方のスイッチをオンにすると共に、他方のスイッチをオフにし、ローのゲート駆動信号が、一方のスイッチをオフにすると共に、他方のスイッチをオンにするステップと、
前記出力に結合される自励発振LLC回路から電気フィードバックパラメータを供給するステップであって、前記LLC回路によって電気フィードバックパラメータが供給されるステップと、
前記ハイサイドスイッチ及び前記ローサイドスイッチのスイッチングを制御するステップであって、
前記電気フィードバックパラメータによって決定されるように、前記ハイサイドスイッチ又は前記ローサイドスイッチのオン時間又はオフ時間に対応する第１持続時間に関する値を決定するステップ、及び
各々、後続のオフ時間又はオン時間を設定するための第２持続時間を規定するステップによって、制御するステップとを有するAC/DC PFC変換方法も提供する。

前記方法は、
前記電気フィードバックパラメータが閾値に達するまで第１の一定値を積分するステップと、
各々、後続のオフ時間又はオン時間を設定するための第２持続時間を規定するために前記第１の一定値とは反対符号の第２の一定値を積分するステップとを含み得る。

前記一定値は、前記ゲート駆動信号から得られることができ、前記方法は、積分器基準入力を、前記ゲート駆動信号の範囲内の一定電圧に設定するステップを含み得る。

例の第３セットによれば、
ハイサイドスイッチ及びローサイドスイッチを含むハーフブリッジインバータであって、前記スイッチ間のノードから出力が規定されるハーフブリッジインバータと、
前記出力に結合される自励発振回路であって、前記回路によって電気フィードバックパラメータが供給される自励発振回路と、
前記電気フィードバックパラメータに依存して前記ハイサイドスイッチ及び前記ローサイドスイッチのスイッチングを制御するためのゲート駆動信号を生成するための制御回路であり、ハイのゲート駆動信号が、一方のスイッチをオンにすると共に、他方のスイッチをオフにし、ローのゲート駆動信号が、一方のスイッチをオフにすると共に、他方のスイッチをオンにする制御回路であって、前記制御回路が、
前記電気フィードバックパラメータの傾きを検出するための検出回路、及び
前記電気フィードバックパラメータの前記傾き及び前記ゲート駆動信号のレベルに依存して前記電気フィードバックパラメータを無効にするための回路を含む制御回路とを有するコンバータが提供される。

この回路においては、電気フィードバックパラメータが制御変数として用いられる。閾値に達するとき、前記制御回路は前記フィードバックパラメータを無効にし得る。この方法においては、前記フィードバックパラメータは、もはや、スイッチング機能を制御しない。このことは、望ましくない誤トリガをもたらさずに、前記電気フィードバックパラメータが前記閾値を超えて増加することを可能にする。無効にすることは、ブランキング動作であるとみなされることができ、これによって、前記フィードバックパラメータは、前記傾きが正しい符号を持ち、前記ゲート駆動信号が正しい値を持つときにしか検出されない。この方法においては、前記閾値は、前記フィードバックパラメータがその閾値レベルに近づいているときに用いられ、誤トリガがあり得る他のときには用いられない。

前記自励発振回路は、好ましくは、LLC回路を含み、前記電気フィードバックパラメータは、前記LLC回路のコンデンサの両端の電圧を含む。

前記無効にするための回路は、検出された前記電気フィードバックパラメータを基準電位に短絡するための短絡回路を含み得る。このことは、前記しきい値制御を非アクティブにする。

或る例においては、前記検出回路は、積分コンデンサの他方の端子が前記フィードバック電気信号に接続される前記積分コンデンサの一方の端子に接続されるベースを持つバイポーラトランジスタであって、或るモードにおいては前記バイポーラトランジスタが開回路であり、別のモードにおいては前記バイポーラトランジスタがプルアップ又はプルダウン機能を実施するように、ベース電流が積分コンデンサに印加される電圧の傾きに依存するようなバイポーラトランジスタを含み得る。

別の例においては、前記検出回路は、積分コンデンサの他方の端子が前記フィードバック電気信号に接続される前記積分コンデンサの一方の端子及びダイオード構成に接続される入力を持つバッファ回路であって、或るモードにおいては、前記バッファへの入力が引き下げられ、別のモードにおいては前記バッファへの入力が引き上げられるように、前記ダイオード構成を通る電流の流れの方向が、前記積分コンデンサに印加される電圧の傾きに依存するように構成されるバッファ回路を含み得る。

このようにして、前記フィードバックパラメータの傾きの検出を実施する様々な方法がある。

前記電気フィードバックパラメータの前記傾きと前記ゲート駆動信号のレベルとの間の論理和（OR）機能を実施するための論理構成が設けられてもよい。

AC/DC PFCコンバータは、AC入力と、整流器と、前記整流器の出力を入力として有する、上で規定されているようなコンバータとを含み得る。

例のこのセットは、
ゲート駆動信号を用いてハイサイドスイッチ及びローサイドスイッチを含むハーフブリッジインバータを動作させ、前記スイッチ間のノードから出力を供給するステップであって、ハイのゲート駆動信号が、一方のスイッチをオンにすると共に、他方のスイッチをオフにし、ローのゲート駆動信号が、一方のスイッチをオフにすると共に、他方のスイッチをオンにするステップと、
前記出力に結合される自励発振回路から電気フィードバックパラメータを供給するステップと、
前記電気フィードバックパラメータに依存して前記ハイサイドスイッチ及び前記ローサイドスイッチのスイッチングを制御するステップであって、
前記電気フィードバックパラメータの傾きを検出するステップ、及び
前記電気フィードバックパラメータの前記傾き及び前記ゲート駆動信号のレベルに依存して前記電気フィードバックパラメータを無効にするステップによって、制御するステップとを有する変換方法も提供する。

前記無効にするためのステップは、検出された前記電気フィードバックパラメータを基準電位に短絡するステップを含み得る。前記検出するステップは、バイポーラトランジスタのベース電流を、前記バイポーラトランジスタのベースにある積分コンデンサに印加される電圧の傾きに依存して、或るモードにおいては、前記バイポーラトランジスタが開回路であり、別のモードにおいては、前記バイポーラトランジスタがプルアップ又はプルダウン機能を実施するように、制御するステップ、又はダイオード構成を通る電流の流れの方向を、積分コンデンサに印加される電圧の傾きに依存して、或るモードにおいては、バッファへの入力が引き下げられ、別のモードにおいては、前記バッファへの入力が引き上げられるように、制御するステップを含み得る。

例の第４セットによれば、
AC入力と、
整流器と、
ハイサイドスイッチ及びローサイドスイッチを含むハーフブリッジインバータであって、前記スイッチ間のノードから出力が規定されるハーフブリッジインバータと、
前記出力に結合されるLLC回路であって、前記LLC回路のコンデンサの両端の電圧が電気フィードバックパラメータとして供給され、前記電気フィードバックパラメータが入力電流を表すLLC回路と、
前記電気フィードバックパラメータに依存して前記ハイサイドスイッチ及び前記ローサイドスイッチのスイッチングを制御するためのゲート駆動信号を生成するための制御回路であって、ハイのゲート駆動信号が、一方のスイッチをオンにすると共に、他方のスイッチをオフにし、ローのゲート駆動信号が、一方のスイッチをオフにすると共に、他方のスイッチをオンにする制御回路とを有するAC/DC PFCコンバータであって、
前記制御回路が、前記入力電流の測定なしに前記コンバータの出力電圧又は電流及び整流された入力電圧に依存して前記電気フィードバックパラメータのための閾値レベルを設定するための外部制御ループと、前記ゲート駆動信号を導き出すと共に、力率補正を供給するために前記電気フィードバックパラメータを前記閾値と比較するための内部制御ループとを有するAC/DC PFCコンバータが提供される。

この構成は、前記LLC回路からの前記電気パラメータを用いて前記入力電流を表すことによって、前記制御回路への入力として測定された入力電流を用いる必要がない。所望のPFC機能は、依然として、実質的に抵抗性の入力インピーダンスを与えることができる。

電流の測定が、より簡単な電圧測定に置き換えられる。このことは、標準的なブーストPFCコントローラ集積回路の使用も容易にする。

前記回路は、（DC/DCコンバータが後に続く）プリレギュレータ段であってもよく、又は一段ドライバ内で実施されてもよい。前記LLC回路が自励発振するものであってもよく、又は前記ハーフブリッジインバータが発振器によって制御されてもよい。

前記内部制御ループは、好ましくは、前記ゲート駆動信号のスイッチング時点における前記閾値とLLC共振回路のコンデンサの両端の電圧の比較をするためのものである。前記回路は、前記入力電流が前記スイッチング時点においてLLCコンデンサの両端の電圧に実質的に比例するように設計され得る。

或る例においては、前記内部制御ループは発振器を有し、前記内部制御ループは発振周波数を制御する。これは、LLCコンバータのためのよく知られている周波数制御を供給する。

別の例においては、前記内側制御ループはラッチを有し、前記ラッチのスイッチングのタイミングは前記電気フィードバックパラメータに依存する。これは、自己共振スイッチング動作を供給する。

その場合、前記ラッチは、フリップフロップを含むことができ、セットタイミング及びリセットタイミングのうちの一方は、前記電気フィードバックパラメータに依存して制御され、前記セットタイミング及び前記リセットタイミングのうちの他方は一定の遅延に基づいて制御される。

前記電気フィードバックパラメータのための前記閾値レベルと、前記回路への整流された入力電圧との間の関係を修正するための補正ユニットが設けられてもよい。このことは、１により近い力率を得ることを可能にし、従って、より少ない全高調波ひずみを可能にする。

前記補正ユニットは、
前記電気フィードバックパラメータのための前記閾値レベルを、前記閾値レベルが前記電気フィードバックパラメータと比較される前に、前記入力電圧に依存して修正するためのもの、
前記整流された入力電圧を、前記外部制御ループに供給する前に修正するためのもの、又は
測定された前記電気フィードバックパラメータを、前記閾値と比較する前に修正するためのものであり得る。

これらは、前記閾値レベルと前記整流された入力電圧との間の関係に対する変更を実施する別の方法である。前記電気フィードバックパラメータのための前記閾値レベルと、前記回路への前記整流された入力電圧との間の関係は、例えば、前記閾値レベルと前記入力電圧との間の比が、最小及び最大の整流された入力電圧に対しては同じであり、中間の整流された入力電圧に対してはより大きい関数を有する。これは、前記関係が、とりわけ中間の電圧値において、直線関係から逸脱することを意味する。

例のこのセットは、
AC入力を整流するステップと、
ゲート駆動信号を用いてハイサイドスイッチ及びローサイドスイッチを含むハーフブリッジインバータを動作させ、前記スイッチ間のノードから出力を供給するステップであって、ハイのゲート駆動信号が、一方のスイッチをオンにすると共に、他方のスイッチをオフにし、ローのゲート駆動信号が、一方のスイッチをオフにすると共に、他方のスイッチをオンにするステップと、
LLC回路のコンデンサの両端の電圧を、入力電流を表す電気フィードバックパラメータとして供給するステップと、
前記電気フィードバックパラメータに依存して前記ハイサイドスイッチ及び前記ローサイドスイッチのスイッチングを制御するステップであって、
外部制御ループにおいて、前記入力電流の測定なしに前記コンバータの出力電圧又は電流及び整流された入力電圧に依存して前記電気フィードバックパラメータのための閾値レベルを設定するステップ、及び
内部制御ループにおいて、前記ゲート駆動信号を導き出すために前記電気フィードバックパラメータを前記閾値と比較するステップによって、制御するステップとを有するAC/DC PFC変換方法も提供する。

前記方法は、前記内部制御ループにおいて、前記ゲート駆動信号のスイッチング時点における前記閾値と前記コンデンサの両端の電圧の比較をするステップを含み得る。前記内部制御ループは、発振器を制御し、それによって、前記ゲート駆動信号の発振周波数を制御するために用いられ得る。他の例においては、前記内部制御ループは、前記電気フィードバックパラメータに依存してセットタイミング及びリセットタイミングのうちの一方を制御し、一定の遅延に基づいて前記セットタイミング及び前記リセットタイミングのうちの他方を制御することによって、フリップフロップのスイッチングのタイミングを制御するために用いられ得る。

例の第５セットによれば、
第１スイッチ及び第２スイッチを含むハーフブリッジインバータであって、前記スイッチ間のノードから出力が規定されるハーフブリッジインバータと、
前記出力に結合されるLLC回路であって、前記LLC回路によって電気フィードバックパラメータが供給されるLLC回路と、
前記電気フィードバックパラメータに依存して前記第１スイッチ及び前記第２スイッチのスイッチングを制御するためのゲート駆動信号を生成するための制御回路であって、ハイのゲート駆動信号が、一方のスイッチをオンにすると共に、他方のスイッチをオフにし、ローのゲート駆動信号が、一方のスイッチをオフにすると共に、他方のスイッチをオンにする制御回路とを有するコンバータであって、
前記制御回路が、少なくとも前記コンバータの出力電圧又は電流に比例的に閾値レベルを設定するための外部制御ループと、前記ゲート駆動信号を生成するための発振器を含む内部制御ループとを有し、前記発振器の周波数が、前記内部制御ループによって、前記閾値レベルと前記電気フィードバックパラメータとの間の比較の平均値に基づいて制御されるコンバータが提供される。

この構成は、前記ハーフブリッジの発振器制御を補うために前記LLC回路からの電気パラメータを利用する。前記電気パラメータは、制御（操作）変数として用いられる。これは、前記LLC回路からのフィードバックだけでなく、発振器も用いるハイブリッド制御手法を提供する。これは、誤トリガ又はトリガの欠落に悩まされない、より安定した制御を可能にする。それは、時間平均閾値制御手法として機能する。前記回路は、（DC/DCコンバータが後に続く）プリレギュレータPFC段であってもよく、又は一段ドライバ内で実施されてもよく、DC/DCコンバータにおいて用いられてもよい。

PFC回路において用いられる場合、前記閾値レベルは、前記入力電圧及び電流の測定値に基づいて設定され得る。他の例においては、前記入力電流は、上記の例の第４セットと同様に、前記LLC回路のコンデンサの両端の電圧によって表されてもよい。

例の或るセットにおいては、前記閾値レベルは、入力電流閾値レベルであり、前記内部制御ループは、入力電流誤差を積分するための積分器を有し、前記発振器は、積分された前記電流誤差、及び前記電気フィードバックパラメータに依存して制御される。これは、入力電流制御と、LLCタンク内の電気信号を用いた制御とを組み合わせる。

例の別のセットにおいては、前記閾値レベルは、前記電気フィードバックパラメータのための閾値レベルであり、前記内部制御ループは、前記閾値レベルに依存するタイミングを持つ信号と、前記電気フィードバックパラメータとの間の位相差を検出するための位相検出器を有する。この例は、（前記出力電圧又は電流を制御する）前記外部制御ループのための閾値制御と、（前記PFCを制御する）前記内部制御ループのための閾値制御の両方のために前記電気フィードバックパラメータを利用する。

この方法においては、前記電気フィードバックパラメータ（例えば、前記LLCのコンデンサ電圧）は、上記の例と同様に、瞬時に変換される電力のレベルを制御する制御（又は操作）値として用いられる。PFCアプリケーションは、２つのカスケード制御ループを使用し、DC/DCコンバータは１つしか使用しない。

VCO及び位相検出器は、上記の第２態様において行われているように、前記スイッチングが前記閾値の検出に応じて直ちに（又は直接的に）実施されないように、更なる内部制御ループを実施する。

例えば、前記内部制御ループは、その場合、位相誤差を積分するための積分器を有してもよく、前記発振器は、積分された前記位相誤差に依存して制御される。前記内部制御ループは、その場合、発振器制御信号を、前記ゲート駆動信号のフィードバックによって決定されるタイミングを持つ三角波形に変換するための三角信号生成器を有してもよい。これは、三角信号に適用されるスイッチング閾値に基づいてデューティサイクルを制御することを可能にする。

前記発振器は、出力負荷に依存してデューティサイクルの修正を実施するための回路を有してもよい。

例のこのセットは、
ゲート駆動信号を用いて第１スイッチ及び第２スイッチを含むハーフブリッジインバータを動作させ、前記スイッチ間のノードから出力を供給するステップであって、ハイのゲート駆動信号が、一方のスイッチをオンにすると共に、他方のスイッチをオフにし、ローのゲート駆動信号が、一方のスイッチをオフにすると共に、他方のスイッチをオンにするステップと、
前記出力に結合されるLLC回路から電気フィードバックパラメータを供給するステップと、
前記電気フィードバックパラメータに依存して前記第１スイッチ及び前記第２スイッチのスイッチングを制御するステップであって、
外部制御ループにおいて、少なくとも前記コンバータの出力電圧又は電流に比例的に閾値レベルを設定するステップ、及び
前記ゲート駆動信号を生成するための発振器を含む内部制御ループにおいて、前記閾値レベルと前記電気フィードバックパラメータとの間の比較の平均値に基づいて発振器周波数を設定するステップによって、制御するステップとを有する変換方法も提供する。

これは、上で説明したような時間平均閾値制御方法を提供する。前記閾値レベルは、入力電流閾値レベルであってもよく、前記内部制御ループは、入力電流誤差を積分するための積分器を有し、前記方法は、積分された前記電流誤差、及び前記電気フィードバックパラメータに依存して、前記発振器を制御するステップを有する。他の例においては、前記閾値レベルは、前記電気フィードバックパラメータのための閾値レベルであってもよく、前記方法は、前記内部制御ループにおいて、前記閾値レベルに依存するタイミングを持つ信号と、前記電気フィードバックパラメータとの間の位相差を検出するステップを有する。

例の第６セットによれば、AC/DC PFCコンバータであって、
AC入力と、
整流器と、
ハイサイドスイッチ及びローサイドスイッチを含むハーフブリッジインバータであって、前記スイッチ間のノードから出力が規定されるハーフブリッジインバータと、
前記出力に結合される自励発振共振回路と、
前記コンバータの出力電圧又は電流を制御するために電気フィードバックパラメータに依存して前記ハイサイドスイッチ及び前記ローサイドスイッチのスイッチングを制御するためのゲート駆動信号を生成するための制御回路であり、ハイのゲート駆動信号が、一方のスイッチをオンにすると共に、他方のスイッチをオフにし、ローのゲート駆動信号が、一方のスイッチをオフにすると共に、他方のスイッチをオンにする制御回路であって、前記制御回路が、
前記電気フィードバックパラメータのための閾値を受け取るための入力、
前記電気フィードバックパラメータと前記閾値との比較に基づいて前記ゲート駆動信号を生成するための出力回路、及び
前記ゲート駆動信号のスイッチングが失敗した場合に、前記閾値をオーバーライドして、それによって、前記ゲート駆動信号のスイッチングを再開するための再開信号を供給するためのタイムアウト回路を含む制御回路とを有するAC/DC PFCコンバータが提供される。

この構成は、必要とされる前記ゲート駆動信号の自励発振を、前記信号の発振の中断がある場合に再開することを可能にする。

前記制御回路は、比較信号を導き出すために所望の前記コンバータの出力電圧又は電流における誤差を積分するための積分器を有してもよい。この比較信号は、前記発振が停止している場合にしか閾値に達しないだろう。

前記積分器は、例えば、負のフィードバック経路内にコンデンサを備える増幅器を有し、前記タイムアウト回路は、前記コンデンサを短絡するためのスイッチを有する。

その場合、低速積分時定数（slow integration time constant）が取り除かれるので、前記比較信号は、前記閾値を超えて増加していく。

前記タイムアウト回路は、前記ゲート駆動信号における遷移を検出し、前記ゲート駆動信号における遷移がない場合に前記スイッチを閉じるための検出器を有してもよい。

前記再開信号は、軽負荷動作中には繰り返し供給され得る。これは、或る種のブーストモード動作を提供する。

例のこのセットは、
AC入力を整流するステップと、
ゲート駆動信号を用いてハイサイドスイッチ及びローサイドスイッチを含むハーフブリッジインバータを動作させ、前記スイッチ間のノードから出力を供給するステップであって、ハイのゲート駆動信号が、一方のスイッチをオンにすると共に、他方のスイッチをオフにし、ローのゲート駆動信号が、一方のスイッチをオフにすると共に、他方のスイッチをオンにするステップと、
前記出力に結合される自励発振共振回路から電気フィードバックパラメータを供給するステップと、
前記ハイサイドスイッチ及び前記ローサイドスイッチのスイッチングを制御するステップであって、
前記電気フィードバックパラメータのための閾値を受け取るステップ、
前記電気フィードバックパラメータと前記閾値との比較に基づいて前記ゲート駆動信号を生成するステップ、及び
前記ゲート駆動信号のスイッチングが失敗した場合に、前記閾値をオーバーライドして、それによって、前記ゲート駆動信号のスイッチングを再開するための再開信号を供給するステップによって、制御するステップとを有するAC/DC PFC変換方法も提供する。

前記方法は、比較信号を導き出すために所望の前記コンバータの出力電圧又は電流における誤差を積分するステップを有してもよく、前記閾値をオーバーライドするステップは、前記コンデンサを短絡するステップを有する。その場合、前記閾値をオーバーライドするステップは、前記ゲート駆動信号における遷移を検出するステップと、前記ゲート駆動信号における遷移がない場合に前記スイッチを閉じるステップとを有してもよい。前記方法は、例えば誤差積分器を含む自励発振制御方式において用いられる。アナログ実施の場合には、これはフィードバックコンデンサを用いる。しかしながら、デジタル実施の場合は、オーバーライド機能は、デジタル誤差積分器をリセットすることによって実施され得る。

上記の全ての例において、前記電気フィードバックパラメータは、前記LLC回路のコンデンサの両端の電圧を含み得る。他の例においては、変圧器電圧、又は変圧器入力電流も用いられ得る。

全ての例において、前記AC/DCコンバータは、力率補正を実施するために用いられ得る。前記AC/DCコンバータは、一段コンバータであると明記されている場合以外、例えば二段コンバータを形成するよう、次いで、例えば、別の段に供給される調整されたPFC出力電圧を供給するプリレギュレータを有してもよい。しかしながら、前記AC/DCコンバータは、その代わりに、一段コンバータとして用いられてもよく、この場合には、前記出力は、例えばLED負荷を駆動するための、調整された電流を含み得る。

全ての例において、前記共振回路（例えば、LLC回路）と前記出力負荷との間に変圧器が設けられてもよい。その場合、照明装置は、１つ以上のLEDから成るLED構成及び（一段ドライバとしての、又は二段ドライバの第１段としての）前記AC/DC PFCコンバータを含むことができ、前記LED構成は、最終出力負荷を含む。

LED駆動方法は、前記AC/DC PFC変換を供給するステップと、変換されたDC電圧を用いてLED負荷を駆動するステップとを有する。前記LED負荷は、例えば出力電流制御によって、直接駆動されてもよく、又は別のDC/DCコンバータ段を介して駆動されてもよい。

ここで、添付図面を参照して、本発明の例を詳細に説明する。
PFC段を形成する共振AC/DCコンバータの例を示す。 様々な電力のための正規化スイッチング周波数に対する電圧利得を示す。 様々な入力AC電圧レベルのための主電源電流対正規化スイッチング周波数を示す。 LLCコンバータによって必要とされる力率補正の一般的なタスクを示す。 スイッチング周波数の代わりにLLC状態変数の閾値が用いられる場合に、利得比の問題がどのように緩和されるかを示す。 AC/DC LLCコンバータ回路の例を示す。 単一の閾値電圧での実施のための図６のコントローラをより詳細に示す。 Voff-Toff制御方式でハーフブリッジのオン遷移を制御するための回路を示す。 図８の積分器の出力を示す。 パラメータ値の或る特定のセットに対する図８の回路の動作範囲を示す。 検出回路における望ましくない誤トリガを示す波形を示す。 誤トリガの問題に対処するためのブランキング機能を持つ回路を示す。 図１２の回路の回路動作を示す。 バッファを用いる、図１２の回路に対する別の実施例を示す。 整流主電源に接続され、入力電流の測定なしに高い力率を供給するように設計されたLLC電力コンバータを示す。 第１の既知のやり方、即ち、操作変数として周波数を用いると共に、主電源電流をフィードバックするやり方で、図１８のLLCコンバータを用いる第１のPFC制御の構造を示す。 周波数制御を用いるが、共振コンデンサスイッチング電圧を、主電源電圧に比例するよう制御する手法を示す。 主電源入力電流をフィードバックする既知の手法を含むが、自励発振LLCのコンデンサ電圧を用いる制御実施例を示す。 図２１において用いられているような自励発振スイッチングと、基準信号としてのコンデンサ電圧の使用とを組み合わせる手法を示す。 コンデンサ電圧と閾値電圧とを示す。 図１７又は図１９の制御による設計の主電源電流波形、及び共振コンデンサ電圧のための設定点を示す。 図１７又は図１９の制御による設計の主電源電流波形、及び共振コンデンサ電圧のための設定点を示す。 図１７又は図１９の制御による設計の主電源電流波形、及び共振コンデンサ電圧のための設定点を示す。 補正ブロックを有する、図１９の制御方式に対する修正例を示す。 補正ブロックを有する、図１７の制御方式に対する別の修正例を示す。 補正ブロックを有する、図１９の制御方式に対する別の修正例を示す。 補正手法を用いて修正されるような図１７又は図１９の制御による設計の主電源電流波形を、補正機能によって実施される修正例と共に示す。 補正手法を用いて修正されるような図１７又は図１９の制御による設計の主電源電流波形を、補正機能によって実施される修正例と共に示す。 平均閾値制御に基づく手法を示す。 図２９の手法を実施するために修正されたVCO駆動信号を用いる実施例を示す。 図３０において用いられる位相検出器のあり得る構成を示す。 図２９乃至図３１の回路の動作を説明するためのタイミング図を示す。 図２９乃至図３１の回路の動作を説明するためのタイミング図を示す。 高電圧及び部分負荷動作のための波形を示す。 高電圧及び部分負荷動作のための波形を示す。 タイムアウト制御回路を示す。

本発明は、共振DC/DC及びAC/DCコンバータ回路の様々な改善を提供するものであり、力率補正を実施するLLC回路にとって特に興味深いものである。幾つかの例は、自励発振回路に関し、他の例は、発振器によって駆動される周波数制御を用いるコンバータ回路に関する。

第１態様は、AC/DCコンバータとしての、従って、フロントエンドPFC回路として機能するLLC共振コンバータ回路を使用に関する。

LLCコンバータのフロントエンドPFC適用は、従来の周波数制御手法では克服されることができないインバータスイッチ装置のフィードバック制御についての幾つかの問題を引き起こす。これは、主に、高利得比要件と関係がある。利得比は、最大利得と最小利得との間の比である。

図２は、様々な出力電力のための電圧利得対正規化スイッチング周波数を示しており、図３は、様々な入力AC電圧レベルのための主電源電流対正規化スイッチング周波数を示している。

生じる問題は、以下の通りである。
（ｉ） LLC制御が、LEDドライバ出力段の場合に、出力電流制御時にカバーしなければならない一般に１桁未満の利得変動と比べて極めて大きい、２乃至３桁以上変動し得る入力電流対周波数利得d(im)/d(fs)の変動。図２は、力率１動作（unity power factor operation）のための主電源入力電流対スイッチング周波数を示している。このプロットは、スイッチング周波数が操作変数である場合のLLC伝達関数に対応する。この伝達関数は、周波数を制御変数として用いるには広すぎる範囲にわたって変動する。AC/DC段が 「Intellivolt」の主電源範囲（108V < V(AC) < 305V）をカバーしなければならない場合には、利得範囲は更に増大する。
（ｉｉ） 従来構成とは異なり、最小周波数は、図３において示されているように、最大負荷に対応せず、最小負荷に対応することから、通常は最大電力を設定する従来方式で最小周波数を設定することができない。
（ｉｉｉ） これらの問題はまた、一般にLLC周波数制御を伴い、スイッチング事象の前に最小電流を設定することを必要とし、最も低い周波数において最も高い負荷が予想される容量モード保護を非実用的なものにする。

図４は、LLCコンバータによって必要とされる力率補正機能の一般的なタスク（general task）を示している。左側の画像は、正規化主電源電圧対位相角を示しており、右側の画像は、正規化逆利得対スイッチング周波数を示している。

低い主電源信号においては（位相角t1においては）、右側の画像において示されているように、高い利得（即ち、低い逆利得（Vmains/Vo））が必要とされる。しかしながら、力率１の場合は、負荷は入力電圧の２乗に比例することから、負荷は低い。結果として、LLCコンバータは、極めて高い利得で、従って、その最小スイッチング周波数（fs1）で、軽負荷を動作させている。

高い主電源信号に近づくときには（位相角t6においては）、LLCコンバータはピーク負荷で動作する。この負荷では、前記LLCコンバータは、利得範囲の下限あたりで小さな利得範囲しかカバーすることができない。それ故、LLCは、その最大スイッチング周波数（fs6）で動作している。

図５は、スイッチング周波数の代わりに、LLC状態変数のための閾値が、入力電流を制御するための操作変数として用いられる場合には、利得比の問題がどのように緩和されるかを示している。図５は、３つの主電源AC入力電圧（108V、230V、305V）に対する主電源電流対閾値スイッチング電圧を示している。

この場合の閾値電圧は、LLCタンクのコンデンサの両端のコンデンサ電圧vCである。他の例においては、変圧器電圧、又は変圧器入力電流も用いられ得る。

図６は、AC/DC LLCコンバータ回路を示している。

図１と同様に、前記回路は、整流器１２が後に続くAC主電源入力１０を有する。ハーフブリッジインバータのスイッチ２８、３０は、コントローラ６２によって制御されるゲートドライバ６０によって制御される。コントローラは、ゲート駆動信号GSを出力する。

コントローラには、この例においては閾値（又は基準）コンデンサ電圧vC_refである閾値が供給される。コントローラ６２は、測定された量、即ち、実際の共振コンデンサ電圧vCを受け取り、インバータ２８、３０、及びスイッチノード電圧vx、即ち、ハーフブリッジインバータの出力における電圧を制御するゲートドライバ６０のためのスイッチング方式を処理する。

従って、コントローラは、この例においては出力電圧vo並びに入力電圧vm及び入力電流imに依存して電気フィードバックパラメータ（コンデンサ電圧）のための閾値レベルを設定するための外部制御ループ６４と、ゲート駆動信号を導き出すために電気フィードバックパラメータと閾値を比較するための内部制御ループ６２とを有する制御回路である。

外部制御ループ６４は、PFCを実施すると共に出力制御を実施し、内部制御ループ６２は、スイッチング制御信号を導き出す。

図７は、コントローラ６２をより詳細に示している。比較器７０によって、測定されたコンデンサ電圧vCが基準vC_refと比較され、比較結果は、ゲートドライバ６０のための出力を生成するフリップフロップ７２をリセットするために用いられる。遅延要素７４は、リセット動作が（フリップフロップのクロック速度の関数である）一定の持続時間を有するように遅延設定パルス（delayed set pulse）を供給する。

このフィードバックシステムは、内部制御ループ６２によって実施される高周波制御ループを有する。

外部低周波コントローラ６４は、主電源電圧vm、実際の主電源電流im及び出力電圧vo並びにその設定点vo_refを受け取り、力率要求に従って、スイッチングユニットのための操作値のvC_refを処理する。

この例においては、状態変数（ここではvC）と比較される１つだけの閾値（vC_ref）がある。状態変数が閾値を超える場合には、コントローラ６２内のフリップフロップ７２がリセットされ、インバータがゲートドライバを介してオフに切り替えられる、即ち、スイッチノード電圧がその最小値に設定される。

インバータは、スイッチオフ事象の或る特定の時間後に再びオンに切り替えられる。この時間は、対称的な動作、即ち、スイッチノードのデューティサイクルが0.5である動作をもたらすよう適合される。

コンデンサ電圧は、インバータスイッチングの制御のための制御入力として用いられる状態変数の一例である。別の状態変数は、変圧器電圧である。方式は同様であるが、符号（sign）は変えられなければならない。例えば、閾値が超えられる場合には、コントローラ６２内のフリップフロップ７２はオンに切り替えられなければならない。

別の方式においては、２つの閾値がある。状態変数が第１上側閾値を超えると、インバータはオフ（オン）に切り替えられ、状態変数が第２閾値を通過する場合には、インバータはオン（オフ）に切り替えられる。ここで、第２閾値は、第１閾値及び入力電圧の関数である。

この方法においては、制御回路は、ゲート駆動信号をオンにするための電気フィードバックパラメータの第１閾値と、ゲート駆動信号をオフにするための電気フィードバックパラメータの第２閾値とを設定するよう適合される。

これらの閾値は、図２０において示されており、下で更に説明されている。一方の閾値は、信号vCの中央値とピーク値との間にあり、他方の閾値は、信号vCの中央値と谷値との間にある。

２つの閾値は、信号（この例においてはvC）の平均値に対して対称である。第１（上側）閾値は、平均値より或る特定の値だけ高い値であり、第２（下側）閾値は、平均値より同じ値だけ低い値である。

従って、或る実施例においては、閾値は１つしかない。別の実施例においては、状態変数が第１上側閾値を超えると、インバータはオフ（オン）に切り替えられ、状態変数が第２閾値を通過するときには、インバータはオン（オフ）に切り替えられる。外部制御ループは、所与の設定点に対して出力電圧又は出力電流を制御することができる。例えば、PFCプリレギュレータの場合は、出力電圧が制御されるのに対して、一段ドライバの場合は、出力電流が制御され得る。

図６において示されているように絶縁手段として変圧器を用いる代わりに、絶縁コンデンサも用いられ得る。例えば、インバータスイッチノードと変圧器との間の追加絶縁（例えば、DC阻止）コンデンサ、及び他方の一次側巻線端子と共振コンデンサの中間点との間の別の追加絶縁コンデンサを用いることによるものである。

他の例においては、構成要素を節減するために、共振コンデンサが、主電源電圧から絶縁するようにも設計され得る（yコンデンサ）。この場合、上述の状態変数（vC）は、もはや、直接入手されることはできないが、絶縁コンデンサへの電流を測定し、積分することによって、導き出され得る。

これらの構成のいずれにおいても、回路の最終用途に応じて、変圧器は、絶縁している必要はなく、簡素化され得る。

第２態様は、Von-Ton（又はVoff-Toff）駆動方式に関する。上で説明したように、スイッチング事象後、スイッチング状態は、所定の持続時間の間、維持される。

この態様は、デューティサイクル自体に基づく制御と共に単一の閾値を供給する。このようにして、閾値変動に対する感度及び複雑さが低減される。

デューティサイクルは、コンバータの動作中に動的に変化し得る規定値に制御され得る。

或る特定のタイプの閾値ベースのスイッチング方式の場合は、（上でケースＡとして記載されているような）Von-Voff制御が予め用いられている。このような場合には、ハーフブリッジのオン及びオフ遷移を決定するための２つの対称閾値が規定される。しかしながら、デューティサイクルは、２つの閾値の正確な位置決めに対して極めて敏感である。更に、50％からの1％又は2％だけの小さなずれでさえ、出力電流において25％以上の強い非対称性をもたらし得る。

この態様は、オン又はオフ時間を規定するために、コントローラが電圧閾値に到達するのを待っている間、一定値を積分し、次いで、（反対符号を持つ）別の定数を積分することに基づく。

第１実施例においては、コントローラは、上でケースＣとして記載されているようなVoff-Toff制御方式でハーフブリッジのオン遷移を規定する。これは、図８において示されている回路を介して実施される。

前記回路は、回路によって用いられる増幅器８１を持つ増幅器ＩＣ８０と、増幅器８１の負のフィードバックループ内の積分コンデンサ８２（Ｃ１９）と、入力抵抗器８４（Ｒ２５）とを有する積分器を含む。ゲートドライバ信号GSが入力として受け取られる。バッファＩＣ８６が出力にあり、各ＩＣはデカップリングコンデンサ８８、９０（Ｃ２０、Ｃ２２）を有する。

50％のデューティサイクルを確実にするために、増幅器８１の非反転入力は、GSのピーク値の半分に接続される。これは、２つの抵抗器１００（Ｒ２６）及び１０２（Ｒ２７）から成る分圧器９８が後に続くコンデンサ９６（Ｃ１８）、及びダイオード９２（Ｄ１６）を有するピーク検出器を介して実施される。抵抗器１００（Ｒ２６）は、ダイオード９２の両端の電圧降下を考慮に入れるために抵抗器１０２よりわずかに小さい。

ピーク検出器の一部としてダイオード９２と直列に電流制限抵抗器９４（Ｒ２４）もある。これは、回路内の他の構成要素のピーク電流処理能力に応じて省かれ得る。

積分器の出力において、MOSFET １０２が出力をアースに結合する。トランジスタ１０２は、ゲート抵抗器１０４（Ｒ２９）を介してゲートドライバ信号GSによって制御される。

GSがハイであるとき、MOSFET １０２のドレインがプルダウンされ、その結果、出力symoutは、（反転バッファ８６の結果として）ハイレベルに保たれる。GSがローに遷移するときには、このブランキングが取り除かれ、積分器の出力にある出力コンデンサ１０６（Ｃ２１）が、充電抵抗器１０８（Ｒ２８）を介して充電し始める。この電圧は、次いで、インバータ８６にとって適切な入力電圧範囲を達成するために、（２つの抵抗器１１２（Ｒ３０）と１１４（Ｒ３１）から成る）分圧回路１１０によって分圧される。この分圧器は、積分器の出力において予想される電圧範囲によっては、必要ではない場合がある。

コンデンサ１０６が十分に充電されると、これは反転バッファ８６をトリガし、その場合、出力symoutはローになる。

他の構成要素はバイアス要素である。

図９においては、積分器８０、８２、８４の出力が示されている。

GS信号は、ハーフブリッジのオン又はオフ状態を反映する。GS信号がハイであるときには、ハーフブリッジはオンであり、ハイサイドスイッチはオンであり、積分器入力はハイであり、積分器出力は（反転特性のため）直線的に減少していく。GS信号がローであるときには、ハーフブリッジはオフであり、積分器出力は直線的に増加していく。

このようにして、電気フィードバックパラメータが閾値に達するまで、第１の一定値が積分され、積分が行われる第１持続時間は、（これは、ハイサイドスイッチ又はローサイドスイッチのオン時間又はオフ時間であり得る）GSハイ信号の持続時間を規定する。各々、後続のオフ時間又はオン時間を設定するための第２持続時間を規定するために、第１の一定値とは反対符号の第２の一定値が積分される。これは、次いで、GSロー信号の持続時間を決定する。

出力信号（「symout」）は、通常、ハイであり、この実施例においては、適切な時間間隔が経過したことを示すものが、symoutノードにおける短いローパルスによって供給される。

この実施例においては、このsymoutパルスが、GSロー信号の終わりを知らせる。信号「symout」は、フリップフロップ７２をハイにセットするフリップフロップ７２のためのセット信号であり、閾値交差は、フリップフロップをローにリセットする。

従って、GSハイ信号の持続時間は、閾値制御によって制御され、後続のGSロー信号の持続時間は、（50％のデューティサイクルが望ましい場合には）対応するよう内部で計算される。

増幅器８１の非反転入力に付加的なプルアップ又はプルダウン抵抗器を取り付けることで分圧器９８の電圧分割係数を変えることによって非対称デューティサイクルも実施され得る。

適切な動作のためには、増幅器８１の出力が、制御が機能すべきである設計周波数範囲にわたって、そのレール（rail）に達する（hit）ことがないことを確実にすることが重要である。周波数が低すぎる場合には、下側レール（lower rail）に達し、周波数が高すぎる場合には、上側レール（upper rail）に達する。

図１０においては、パラメータ値の或る特定のセットに対する動作範囲が示されている。
図１０は、周波数の関数としてゲート対称積分器の出力を示している。実線の黒い曲線は、三角波形の谷（プロット１２０）、ピーク（プロット１２２）及び平均（プロット１２４）に関するものである。プロット１２２はまた、スイッチオフ動作における遅延の効果に対応する。破線は、プロット１２０及び１２２に対する様々な漸近線を示している。

低周波では、図９において示されている三角波形のピークは、

において飽和させ、ここで、Vrefは、増幅器８１の非反転入力における電圧であり、Vtは、インバータ８６の出力におけるハイからローへの遷移をトリガする閾値電圧である。一般に、閾値電圧を含む項がこの式を支配する（dominate）。

この式は、（Ｒ３０及びＲ３１に起因する）分圧器１１０の負荷効果を含むことに留意されたい。この分圧器がない場合には、より簡単な式がもたらされるが、増幅器及びインバータのための異なる供給電圧のために、この分圧器は必要であり得る。分圧器の抵抗器は、オペアンプ供給の半分よりわずかに小さい出力コンデンサ１０６の両端の電圧がインバータをトリガするように選択される。

次いで、抵抗器８４（Ｒ２５）及び反転コンデンサ８２（Ｃ１９）に関連する時定数、並びに出力フィルタ１０８（Ｒ２８）及び１０６（Ｃ２１）に関連する時定数が、前記制御のための適切な帯域幅を与えるよう選択される。抵抗器８４及びコンデンサ８２は主に（増幅器の下側レールに遭遇する）低周波カットオフに影響を及ぼし、抵抗器１０８及びコンデンサ１０６は主に（増幅器の上側レールに遭遇する）高周波カットオフに影響を及ぼす。

低周波カットオフは、図１０において示されているプロット１２０に対する低周波漸近線のための式を解くことによって近似的に計算され得る。明示的には、これは、

であり、ここで、t_off = (1 - D)/f_SWであり、Dは、この場合には0.5である所望のデューティサイクルであり、f_SWは、スイッチング周波数の下限である。高周波カットオフは、高周波数漸近線の式を解くことによって、又は図９において示されている三角波形のピーク電圧のための解析式を単純にプロットすることによって近似的に計算され得る。

漸近線を用いる場合には、この式の精度は限られるので、かなりのヘッドルームを残すのが賢明である。それでも、それは、多くの場合、依然として十分である。解くべき漸近式は、

である。

この態様に対する他の実施例は、当業者には明らかであるだろう。例えば、対称制御は、ハイサイドスイッチ又はローサイドスイッチに（又はフルブリッジスイッチングのための制御信号を供給するために）適用されてもよく、分圧器（９８又は１４２）に対する簡単な変更によって50％以外のデューティサイクルが導き出されてもよい。上記のピーク検出器又は分圧器とは別に、オペアンプの非反転入力に印加される基準信号を導き出す他の手段があってもよい。

対称性のための基準信号は、（GS信号又はスイッチノード電圧以外の）回路内の他の波形から、例えば、出力電流から、即ち、整流ダイオード構成３２及び３４を通る平均電流を比較することによって、又は共振コンデンサ電圧を、その正及び負のピークを平均値と比較する観点で評価することによって、導き出されてもよい。

第３態様は、共振コンバータにおいて閾値検出を用いる場合、しかしながら、（上記の例において用いられているコンデンサ電圧などの）関連する状態変数は、関連する閾値に到達した後しばらくの間、関連する閾値より上（又は下）に上がり（又は下がり）続け得るという問題に向けられている。

この態様は、検出回路における望ましくない誤トリガの発生を防止するために、検出された閾値交差後しばらくの間、関連する状態変数が「ブランキング」され得る手法に関する。

この問題を示すために、電圧閾値が、共振コンデンサ電圧、即ち、（ノードCと表示されている）図１におけるコンデンサ２６の両端の電圧に基づく制御方式Ｃ（Voff-Toff）について考える。

図１１において、幾つかの例示的な波形、特に、共振コンデンサ電圧V_C、図１におけるダイオード構成３２及び３４を通る出力電流I_OUT、並びにハイサイドトランジスタのためのゲート駆動信号（プロット１５０）及びローサイドトランジスタのためのゲート駆動信号（プロット１５２）が示されている。

上のプロットにおける線１５４は、電圧閾値を示しており、下のプロットにおける矢印１５６は、時間ベースの閾値を示している。

上のプロットから分かるように、共振コンデンサ電圧は、コンデンサ閾値電圧の後しばらくの間、増加し続ける。この態様においては、この問題に対処する。

この問題は、共振コンデンサ電圧が依然として閾値を上回っている間にハーフブリッジのオン遷移が起こるようにオフ時間が十分に短い場合に生じる。これは、すぐのオフ遷移トリガを招き、望ましくない。

図１１を参照すると、検出される共振コンデンサ電圧V_Cが、ハーフブリッジが適切な状態にあり、検出される電圧の傾きが正しい符号を持つ（この場合には、傾きは正でなければならない）ときにしか、電圧が検出されないように、「ブランキング」される方法が用いられている。この方法は、例えば変圧器の両端の電圧などの他の検出される状態変数のブランキングにも適用される。

図１２において、Voff-Toff制御方式における（ノードCにおいて）検出される共振コンデンサ電圧V_Cの場合のための或る例が示されている。P14Vは、制御回路に給電するために用いられるローカル供給電圧である。このローカル供給電圧は、一般に、3乃至25Vの範囲内である。

共振コンデンサ電圧は、ノード「C」において回路に入力される。この電圧は、共振コンバータにおいてはかなり高くなり得る（数百ボルト又は数千ボルト）ことから、この電圧は、所望の閾値電圧が「cs」ノードにおいて検出される妥当な電圧レベルに対応するように分圧器１６０（Ｒ４及びＲ６）によって分圧される。このノードは、閾値のための設定点「Th」によって供給される負の入力を持つ比較器１６２の正の入力である。従って、それが、閾値電圧との比較のために用いられる処理電圧vCである。ノードcsにおいて電圧をブランキングすることによって、閾値比較は、vCがブランキング電圧にあるかのように進行する。

比較器１６２が、閾値を横切ったことを検出するときには、それは、（例えば図７において示されているような）ハーフブリッジを制御するフリップフロップをリセットする。

必要に応じて、小さなオフセットが、抵抗器１６４（R３）を介してこの信号に加えられ得る。

MOSFETトランジスタ１６６（Ｍ１）は、ブランキングが作動されるときには、このノードをアースに短絡することによって「cs」電圧のブランキングを作動させる。ブランキングは、とりわけ、Voff-Toff制御方式において、ハーフブリッジが既にオフ状態にある（ローサイドトランジスタゲート電圧である、「GS」における信号がローであり、即ち、NOT(GS)がハイである）ときに、又は時間に対する共振コンデンサの電圧の傾きが負であるときに、作動される。

この実施例においては、「論理和」の機能は、ダイオードＤ２、Ｄ３及びプルダウン抵抗器Ｒ８を含むダイオードロジックを介して実施されている。

Ｒ５及びＲ７は、単に、ダイオードを流れる電流を制限するために用いられており、回路が結果として生じる電流を処理することができる場合には省かれ得る。

この回路における傾き検出は、傾き検出回路１６８を介して実施される。傾きが正であるときには、コンデンサ１７０（Ｃ１）及びダイオード１７２（Ｄ１）を流れる電流があり、トランジスタ１７４はオフ状態にある。プルダウン抵抗器１７６（Ｒ２）は、ダイオードＤ２の陽極をプルダウンし、ブランキングが、（「GS」を介して）ハーフブリッジのみの状態によって決定される。

傾きが負である場合には、コンデンサ１７０を通る電流が、トランジスタ１７４をオン状態にバイアスし、ダイオードＤ２の陽極をハイに引き上げる。このことは、トランジスタ１６６をオンにし、ノード「cs」をローに引き下げるだろう。

図１３において、回路動作が見られ得る。上のプロットは、共振コンデンサ電圧、即ち、V_Cを示しており、下のプロットは、ノード「cs」における信号を示している。

ハーフブリッジがオフ状態にあるときには、「cs」信号はブランキングされる。共振コンデンサ電圧vCは、スイッチング動作が行われた後しばらくの間、上がり続けることも明らかである。更に、ブランキングは、共振コンデンサ電圧の傾きが十分に正になるまでは除去されない。

この方法においては、信号csは、実際の電圧vCが正しい側から閾値レベルに近づいているときにしか電圧vCを追跡しない。上側閾値の場合は、電圧vCは、閾値に向かって増加していく。下側閾値の場合は、電圧vCは、閾値に向かって減少していく。上側閾値の例しか示されていないが、いずれの手法も可能である。上側閾値はハイサイドスイッチをオフするためのものであることから、それは、ハイサイドスイッチがオンであるときにしか必要ない。

回路における遅延のために、（１７０及び１７４による）傾き検出回路は、（図13に見られ得るように）実際に望まれるよりほんの少し遅くにブランキングが行われることをもたらし得る。この理由から、「ゼロ」傾き検出のための閾値を新しい値(VP14V ± Vdio)/R1にシフトするために、抵抗器１７８（Ｒ１）が付加されてもよく、ここで、Vdioは、（トランジスタ１７４のベース・エミッタ接合の両端の電圧降下に等しいと仮定される）ダイオード１７２における順方向ダイオード降下であり、プラス又はマイナスの符号は、抵抗器１７６の両端の電圧におけるローからハイへの遷移及びハイからローへの遷移に対応する。抵抗器１７８は、抵抗器１７６の両端の電圧に、ローからハイへの遷移を少し早くし、ハイからローへの遷移を少し遅くするようにさせる。前者の遷移だけがこの回路にとって決定的に重要である。

従って、この手法は、電気フィードバックパラメータの傾きを検出するための検出回路１６８と、電気フィードバックパラメータの傾き及びゲート駆動信号GSのレベルに応じて電気フィードバックパラメータvCを無効にするための回路１６６とを使用する。

この「論理和」機能に相当するものを実施するために他のタイプの論理ゲートを用いることで、他の実施例が同様に得られ得る。

別の実施例は、図１４において示されているように傾き検出信号を導き出すためにバッファを用いる。

図１２におけるものと同じ構成要素には、図１２におけるものと同じ参照符号が与えられている。異なる傾き検出回路１６８'が示されている。

ノード「C」における電圧vCにおける傾きが正であれば、電流は、図１２の回路と同様に、コンデンサ１７０及びダイオード１７２を通って伝導する。このことは、インバータ１８０（Ａ１）の入力をハイに引き上げる。このことは、インバータ１８０の出力をローにし、次いで、ブランキングが、（「GS」を介して）ハーフブリッジのみの状態によって決定される。

傾きが負であれば、電流は、コンデンサ１７０及びダイオード１８２（Ｄ４）を通って伝導し、インバータ１８０の入力をローに引き下げ、出力をハイに引き上げる。このことは、トランジスタ１６６をオンにすることをもたらし、ノード「cs」はローに引き下げられる。この場合には、デフォルト条件として電流がない又はローである場合にインバータ入力をプルアップするために抵抗器１８４（Ｒ７）が用いられる。

Von-Voff及びVon-Ton制御方式に対応する同様の変形例、傾斜検出回路における変形例、トランジスタ１６６のゲートを駆動するための論理機能における変形例、NMOS又はPMOS MOSFETの使用における変形例、PNP又はNPNバイポーラトランジスタの使用における変形例などを考慮に入れることによって、他の実施例も可能である。

第４態様は、主電源入力電流を検出及びフィードバックすることなく、共振PFC LLC回路の力率を高くすることに関する。それは、前記回路の事前調整フロントエンドとしての使用にとって特に興味深いものであるが、それは、一段ドライバにおいても用いられ得る。

主電源入力電流の検出は、余分な回路の手間を伴い、従って、余分なコスト及びPCB面積が伴う。一般に、電流測定のためにはシャント抵抗器が用いられ、このことは電力損失をもたらす。

ブーストコンバータ（又は他のバック派生コンバータ（buck-derived converter））とは異なり、共振LLCコンバータは、多くの場合、主電源電流測定を用いずに許容可能な力率を達成するための一定オン時間モードのような動作を供給しない。

それ故、入力電流の測定を必要とせず、それでも、例えばEN 61000-3-2の主高調波規制を満足する力率を可能にするLLC力率プリレギュレータのための制御方式が望まれている。

この態様においては、フロントエンド電力段の必要とされる挙動が、即ち、（実質的に）抵抗性の入力インピーダンスにすることが、即ち、主電源入力電流が主電源入力電圧に比例することをもたらす動作方式が、実際の主電源入力電流（i_mains）の代わりにインバータスイッチング時点における共振コンデンサの電圧（vC_off及び／又はvC_on）を（整流）主電源入力電圧（vm）に比例するよう制御することによって、達成される。

LLC回路が、大きく変化する入力電圧、例えば、整流主電源電圧で動作するとき、コンバータは（それに応じて設計される場合には）、インバータスイッチング時点に共振コンデンサ電圧vC_off又はvC_onに本質的に比例する入力電流を示す。

従って、明示的に主電源電流を制御する（それ故、測定する）代わりに、電圧vC_off（又はvC_on）が制御（及び測定）される。利点は、電圧測定は、回路の手間がより少なく、実質的に損失がないことです。

入力電流波形の非理想成分は、広い入力電圧及び負荷範囲にわたって力率１に近づけるよう、更に補償され得る。

図１５は、整流主電源に接続され、高い力率を供給するように設計されたLLC電力コンバータを示している。上記の例とは異なり、主電源電流（im）は、もはや、測定及びフィードバックされない。

図１５は、図６に対応し、同じ参照番号が用いられている。図６と比較すると、異なる高周波内部制御ループ６２'及び異なる出力制御ループ６４'が存在する。

外部制御ループ６４'は、この場合も先と同様に、所望の出力電圧vo_refと測定された出力電圧voとの間の差を処理するが、入力電流の測定値を受け取らない。

外部制御ループ６４'においては、出力電圧（又は電流）のみが明示的に制御されるのに対して、内部制御においては、暗黙的に、即ち、外部制御ループ６４'によって生成され、整流主電源電圧（vm）及び制御誤差（Δvo）に比例する基準vC_refに従うよう、コンデンサスイッチング電圧vC_off（又はvC_on）を制御することによって、主電源電流（im）が制御される。

図１６は、既知の手法で、即ち、操作変数として周波数を使用し、主電源電流をフィードバックすることで、LLC変換器を用いる第１PFC制御の構造を示している。

基準主電源電流im_refを導き出すために、出力電圧誤差Δvoが、積分器１９０において積分され、乗算器１９２において優勢な（prevailing）整流主電源電圧vmを乗じられる。

力率１においては、瞬時主電源電流は、
im = vm*vm/Rac
となる。

上記の関係において、vmは、瞬時主電源電圧であり、Racは、負荷及び主電源二乗平均平方根値Vac（例えばVac = 240Vrms）に依存する等価主電源抵抗である。主電源抵抗は、
Rac = Vac*Vac/Pac
と書かれ得る。

上記の関係において、Pacは、コンバータによって取り込まれる電力の二乗平均平方根値である。従って、主電源電流は、
im = vm*Pac/(Vac*Vac)
によって表わされ得る。

積分された制御誤差は、Pac/(Vac*Vac)の項を表し、これは、外部制御ループによって生成される。その項のvmとの積は、主電源電流（im）のための瞬時基準値を表す。

例えばマイクロ制御ユニットを用いるデジタル実施においては、これらのパラメータはレジスタ値によって表されるのに対して、電圧はアナログPF制御において最も便利である。

基準主電源電流は、電圧制御発振器１９８の周波数制御を供給するために積分器１９６を用いて電流誤差を積分する周波数制御ユニット１９４に供給される。

図１７は、周波数制御も用いるが、共振コンデンサスイッチング（又は閾値）電圧を、主電源電圧（vm）に比例するよう制御するこの態様に関する手法を示している。この手法は、下で第５態様において説明するような平均閾値制御も実施する。

基準コンデンサ電圧vC_refを導き出すために、出力電圧誤差Δvoが、積分器２００において積分され、乗算器２０２において現在の主電源電圧vmを乗じられる。従って、フィードバックシステムは、フィードバックパラメータとしてコンデンサ電圧を用いる。

基準コンデンサ電圧は、電圧制御発振器２０８の周波数制御を供給するために積分器２０６を用いて誤差信号を積分する周波数制御ユニット２０４に供給される。誤差信号は、電流誤差を表すが、電流誤差の測定値ではない。フィードバックループは、スイッチング時点におけるコンデンサ電圧をサンプリングするためのサンプルホールドユニット２０９を有する。１サイクル当たり１つ又は２つのvCのサンプル値があり得る。

この手法は、主電源電流測定の必要はないが、依然として、周波数制御を用いる。

図１８は、制御実施例を示しており、前記制御実施例も主電源入力電流をフィードバックする。しかしながら、前記制御は、制御を決定するパラメータがコンデンサ電圧である、上記の自励発振スイッチング手法を利用する。

この制御手法は単一の閾値制御値を利用することが分かる。従って、前記制御は、図７を参照して説明したように実施されることができ、図８乃至１０を参照して説明したタイミング手法を使用することができる。

第１段１９０、１９２は、図１６と同様であり、この場合も先と同様に、差電流がユニット１９６において積分される。しかしながら、出力は、基準コンデンサ電圧vC_refであり、前記基準コンデンサ電圧vC_refは、比較器２１０によってコンデンサ電圧vCと比較される。これは、次いで、発振器を制御する代わりに、（上で図７を参照して説明したように）セット及びリセットフリップフロップを制御する。

図１９においては、入力電流測定をする代わりに、基準信号vC_refとしてのコンデンサ電圧の使用を組み合わせる手法が示されている。これは、更に簡単な回路を供給する。

図２０は、コンデンサ電圧vC、並びに閾値（又はスイッチング）電圧vC_on及びvC_off、即ち、インバータスイッチング時点における電圧vCを示している。

図２０において示されているように、コンデンサ電圧がサンプリングされる時間は、ノードＸの２つのスイッチング時点である。

高い力率のために、PFC回路は、主電源電圧振幅（Vm_pk）、及びコンバータの電力効率（η）で割られた負荷（Po）にしか依存しない一定のAC抵抗（Rac0）、即ち、
Rac0 = Vm_pk²/(2Po/η) = 定数
をエミュレートしなければならない。

上記のようにLLCを動作させるとき、実際のAC抵抗は、
Rac = 1/(fs Cs (2 vC_off/vm-1))
と表され得る。

これは、スイッチング周波数（fs）、共振コンデンサCs、スイッチング時点におけるその電圧（vC_off）及び瞬時整流主電源電圧（vm）の関数である。前記制御は、vC_offとvmとの比を一定に保つ。所与のコンバータ設計の場合は、この比は負荷にしか依存しない。しかしながら、主電源サイクルの過程で、周波数は変動し、このことは、主として、主電源電圧振幅及び負荷の点でコンバータの設計及びその動作に依存する不均一な力率をもたらす。

図２１乃至２３は、様々な入力電圧に対する、（vCの制御を備える）図１７又は１９の制御からもたらされる設計の主電源電流波形を左側に示している。図２１は、108V（AC）に対するものであり、図２２は、230V（AC）に対するものであり、図２３は、305V（AC）に対するものである。

左側の画像における実線は、本発明による制御からもたらされるような主電源電流である。破線は、力率１のための整流主電源電流（即ち、完璧な整流正弦）である。

各々の場合において、右側のグラフは、インバータスイッチのスイッチングがトリガされる共振コンデンサ電圧のための設定点（vC_ref、y軸）が主電源電圧（vm、x軸）に比例するよう適合されることを示している。

対応する全高調波ひずみ（THD）は、2.5％、10.5％及び19.3％である。

第５態様は、より高い力率の共振PFC LLCにするために、（主電源電流検出を用いない）上記の図１５乃至２０の手法をベースにしている。このことは、上記の手法から（即ち、主電源電流の代わりに（又は主電源電流を表すために）共振コンデンサスイッチング電圧を用いることで）もたらされる非力率１を克服するための力率の更なる改善を供給する。前記手法は、瞬時主電源電圧、ピーク主電源電圧及び負荷（Po）に依存する誤差を補償に基づいている。

図２４は、基準コンデンサ電圧vC_refが得られた後に、ブロック７０における比較ステップの前に、ブロック２７０によって示されているような補正が適用される、図１９の制御方式に対する修正例を示している。従って、前記補正はコンデンサ基準経路に挿入される。

図２５は、基準コンデンサ電圧vC_refが乗算器１９２によって得られる前に、ブロック２８０によって示されているような、測定された主電源電圧vmに対する補正が適用される、図１９の制御方式に対する修正例を示している。従って、前記補正は主電源電圧測定経路に挿入される。

図２６は、測定されたコンデンサ電圧vCが、補正されたコンデンサ電圧vC_corが比較器７０において基準vC_refと比較される前に、ブロック２９０における、測定された主電源電圧vmに依存する補正を受ける、図１９の制御方式に対する別の修正例を示している。従って、前記補正はコンデンサ電圧フィードバック経路に挿入される。

図２７及び２８は、上記の補正手法を用いて修正されているような図１７又は１９の制御からもたらされる設計の主電源電流波形を左側に示している。図２７は、230V（AC）に対するものであり、図２８は、305V（AC）に対するものである。

図２７及び２８における右側のグラフは、補正機能によって実施される変更を示している。

それらは、インバータスイッチのスイッチングがトリガされる共振コンデンサ電圧のための設定点（vC_ref、y軸）が、もはや、主電源電圧（vm、x軸）に比例しないことを示している。補正の効果は、利得（即ち、曲線の傾き）d(vC_ref)/d(vm)を、より低い及び中程度の主電源電圧において、主電源電圧振幅（vC_pk）と共に増加する振幅でわずかに増加させるものである。前記利得は、より高い主電源電圧の場合は、基準設定点が最大主電源電圧において同じになるように減少する。従って、比例線は、より高い基準電圧vC_refの方へ湾曲している。

主電源電流の結果として生じる高調波ひずみは、4％未満まで減らされ得る。全高調波ひずみ（THD）は、図２７の場合は2.5％であり、図２８の場合は3.5％である。

第６態様は、更に別のスイッチング制御手法を供給する。

DC/DCコンバータのようなLLCの（スイッチング周波数が操作値である）従来の周波数制御は、LLC-PFC回路の場合には、即ち、AC/DCコンバータとしては、非実用的であることが判明したという問題を克服するための、LLC-PFCのための自励発振スイッチング閾値制御が上に記載されている。上記の手法は、主電源電流を測定せずに制御するために、スイッチング閾値（例えば、共振コンデンサ電圧）を利用する。

共振DC/DCコンバータを対称及び非対称に動作させるために自励発振制御方式が適用され得ることは知られている（US8729830B2）。対称に動作する共振LLC又はLCCコンバータの周波数制御の、出力電流を平衡させるための改善（US6711034B2）、及び高負荷動作時の利得変動を補償するための改善（US2007/0171679A1）をするために、コンデンサ電圧がフィードバック信号として用いられ得ることも知られている。

この第６態様は、上記の自励発振閾値制御方式に代わるものを供給し、共振LLCコンバータでのAC/DC電力変換の制御に関する安定性の問題に対処する。

この態様は、AC/DCコンバータとして用いられるLLCコンバータを示している、上記の図６又は図１５において示されている一般的なアーキテクチャに関する。出力電圧（vo）又は出力電流は、外部制御ループにおいて制御される。入力電流は、力率補正を実施するよう制御される。

図２９は、実施例を概略的な形態で示している。前記実施例は、図１６の手法に対する修正例として示されており、図１６と同じ構成要素には同じ参照符号が与えられている。この例においては、（図６と同様に）制御変数として入力電流imが用いられ、前記入力電流imは、次いで、（図１８を参照して説明したようにして）vC_ref信号を導き出すために用いられる。（図２０において示されている）閾値電圧vC_offが明示的に制御されるが、これは、サイクルごとには実施されず、時間平均される。従って、ユニット３２０によって示されているような平均閾値制御が存在する。

平均閾値制御ユニット３２０は、基準閾値（vC_ref）及び測定された値vCを受け取り、ゲート駆動信号GSを生成する。

図３０は、入力電流測定を用いず、それ故、図１６の回路に適した実施例を示している。出力信号GSは、局部発振器１９８によって生成される。PFCのためのこの実施例は、（図１９の）簡略化された主電源電流制御を使用し、更に発振器を使用する。

前記システムは、標準的な力率コントローラＩＣを用いて実施され得る。

VCO出力信号（即ち、ゲートドライバ６０に供給される信号GS）の位相は、位相検出器３２２によって共振コンデンサ電圧vCと比較される。

図３１は、位相検出器３２２のあり得る構成をより詳細に示している。

PFC制御の外部制御ループの乗算器１９２は、積分された出力電圧誤差と、主電源電圧vmとに比例する基準信号vC_refを出力する。コンデンサ電圧vCは、フリップフロップ３３２のためのリセット信号を生成する比較器３３０によって（この例においてはvC_offである）基準vC_refと比較される。共振コンデンサ電圧vCが基準を超える場合には、フリップフロップ３３２はリセットされ、前記フリップフロップ３３２は、VCO出力GSの次の立ち上がりエッジにおいて再びセットされる。

結果として生じる位相誤差信号（DH又はDL）は、VCOを制御する誤差信号を作成するために積分器１９６によって積分される。

これらの例においては、制御回路は、出力電圧又は電流及び入力電圧に依存して閾値レベルを設定するための外部制御ループ１９０、１９２と、ゲート駆動信号を生成するための発振器１９８を含む内部制御ループとを有し、発振器周波数は、閾値レベルvC_ref及び電気フィードバックパラメータvCに依存して、内部制御ループによって制御される。これは、平均閾値制御方式を供給する。これは、直接又はサイクルごと閾値方式の安定性の問題を克服するが、周波数制御に関連する利得比の問題を緩和する点で、閾値制御の利点を維持する。

図３２は、VCOの（初期に）低すぎる周波数をもたらす過渡事象のケースにおける実施例のための位相検出器の信号を示している。

図３３は、VCOの（初期に）高すぎる周波数をもたらす過渡事象のケースにおける実施例のための位相検出器の信号を示している。

図３２においては、VCOの高すぎる周波数は、起動中又は荷重段階（load step）のような過渡事象の結果であり得る。閾値vC_refがフリップフロップ３３２のリセットを引き起こすのに対して、VCO出力信号GSによってフリップフロップ３３２がセットされる。この信号は常に一定のデューティサイクル（ここでは50％）を持つ。ここでは、前記ケースは、フリップフロップ３３２の出力（Q_FF）がローであり、且つGSが（依然として）ハイであるときに、検出される。この検出信号（DH）は、VCO入力電圧を形成するために用いられ、従って、周波数の増大をもたらし、このことは、図３２の第２事象において、既に位相誤差の減少をもたらしており、第３事象において、位相誤差の消滅をもたらしている。

図３３は、初期に高すぎる周波数という逆のケースを示しており、これは、VCO入力電圧を減少させる信号DLに関して対応する方式で検出される。

これらの波形は単に説明のためのものである。例えば、GSに対して反転されているローサイドゲートドライバの出力信号も、（例えば、信号GSがない場合に）用いられ得る。暗黙論理ゲート（implied logic gate）以外の、位相誤差を形成する手段も、所望のVCO制御電圧をもたらし得る。更に、マイクロコントローラユニットを用いた完全デジタル実施が可能である。

位相検出器３２２は、遅延に対処し、所望の制御性能を達成するために、例えば、誤差積分器に対するわずかなオフセットによって、実際の閾値交差の前、実際の閾値交差時、又は実際の閾値交差の後のハーフブリッジスイッチング動作をもたらすよう構成され得る。

VCOは、更に、非対称に、即ち、50％未満の又は50%を超えるデューティサイクルで動作させるために操作され得る。

図３４及び３５は、108V（AC）乃至305V（AV）を扱うよう設計されるコンバータの高電圧及び部分負荷動作（定格負荷の20％で305V（AC））を形成する波形を示している。図３４は、312kHzのスイッチング周波数をもたらすデューティサイクルの変更のない波形を示している。図３５は、50％ではなく10％のデューティサイクルでの同じ動作点に対応し、125kHzという低減されたスイッチング周波数をもたらしている。

第７態様は、安定性の問題に関する。

共振コンバータにおいて上記の閾値検出方式を用いる場合、関連する状態変数（主な例ではvC）が、所望の閾値に達し損なうことがあり、従って、コンバータが発振を停止することがある。これは、例えば、主電源の一時的低下（mains dip）、荷重段階又は軽負荷動作中に関連して、初期起動時又は動作中に起こり得る。

この態様は、インバータハーフブリッジにおける如何なるスイッチング動作もなしに十分に長い時間が経過する場合には、状態変数のための閾値が低い値にリセットされる方法に関する。

この目的のために、起動中、又は何らかの理由で状態変数が所望の閾値に達しない場合には、スイッチングが再び開始し得るように直ちに閾値をゼロへ低下させるタイムアウト条件がトリガされる。

図３６において、このようなタイムアウト回路の或る実施例が示されている。ハーフブリッジの状態は、ゲート駆動信号GSによって示される。上記の例と同様に、GSは、ハーフブリッジがハイである場合にはハイであり、それ他の場合にはローである。この制御は、例えば、図３６において「OUT」と示されている、コントローラが調整しようとしている出力電圧における誤差の積分に基づく。

上の例においては、この信号は出力電圧（又は電流）である。しかしながら、このタイムアウト態様はより幅広いものであり、従って、制御パラメータとして用いられる信号は、図３６においては広く「OUT」と呼ばれており、（例えば図６においてはvo_refである）基準は、図３６においては広く「Vref」と呼ばれている。

前記回路は、（入力抵抗器３９２（Ｒ３７）、積分コンデンサ３９４（Ｃ４）及び増幅器３９６で形成される）積分器３９０を有する。出力積分比較信号「COMP」、又は信号「COMP」の何らかの関数が、所望の閾値を規定する。

閾値は、信号COMPと瞬時整流主電源電圧（vm）との積によって生成される。COMPは、例えば図１６においてユニット１９０として示されているような積分器ブロックの出力における信号である。

信号GSにおける最後の正のエッジから多すぎる時間が経過した場合には、発振が再開される。再開のために、閾値のターゲット値が、その後の閾値交差を確実にし、斯くして、発振の再開を確実にするために、リセットされる（即ち、ゼロにセットされる）。この態様は、とりわけ、ゲート駆動信号のスイッチングが失敗した場合に閾値をオーバーライドし、それによって、ゲート駆動信号のスイッチングを再開するための再開信号を供給するためのタイムアウト回路を供給する。

この例においては、フィードバックコンデンサ３９４を短絡させることによって再開が実施される。これは、電流を妥当な値に制限し続けるために抵抗器４００を通してコンデンサを放電するMOSFET ３９８を介して達成される。実際には、他の構成要素が結果として生じる電流を処理することができる場合には、抵抗器４００は省かれ得る。

信号GSにおける立ち上がりエッジは、検出回路４０２（Ｃ２３、Ｄ１７及びＤ１８）を介して検出される。各立ち上がりエッジは、コンデンサ４０４（Ｃ２５）を少量だけ充電する働きをする。加えて、放電抵抗器４０６（Ｒ３２）を介した、及び通常動作中にはベース抵抗器（Ｒ３３）を通したトランジスタ４０８のベースを介したゆっくりとした放電がある。

通常動作においては、充電動作が放電動作を上回り、コンデンサ４０４の両端の電圧は、トランジスタ４０８をオン状態に維持するのに十分である。これは、トランジスタ３９８をオフ状態に保つ。信号GDにおける立ち上がりエッジ間で多すぎる時間が経過する場合、最終的には、コンデンサ４０４は、トランジスタ４０８が最終的にオフになる程度まで放電するだろう。このことは、プルアップ抵抗器４１０（Ｒ３４）を介してトランジスタ３９８のゲートをプルアップし、コンデンサ３９４は放電されるだろう。その場合、コンデンサ電圧のための電圧閾値は、ほぼゼロまで減少し、故に、コンバータは、もう一度動作を開始するだろう。

コンデンサ４１２（Ｃ２４）は、供給P14Vが上昇するたびにリセットを供給する。

他の実施例は、信号「GD」における負のエッジを検出することによって、「GD」における両方のエッジを検出することによって、又は増幅器３９６の反転入力と出力信号「COMP」との間のより複雑なフィードバックネットワークであるが、それでもなお、タイムアウト時には積分部が短絡されるフィードバックネットワークを用いることによって、実現され得る。

再開は、軽負荷又はスタンバイ動作の場合には反復的に行われるよう適合され得る。これらの場合には、発振が停止し、次いで、タイムアウトが一種のバーストモード動作に入る手段を供給するだろう期待時間があり、即ち、エネルギが、第１スイッチング期間中、再開後、最終的に閾値に届かなくなるまで、供給され、次いで、（バッファの十分な再充電のために）タイムアウトがトリガされるときだけ、発振が再び開始する。このモードでは、タイムアウトの時定数がバースト周波数を決定する。

当業者は、請求項に記載の発明を実施する際に、図面、明細及び添付の請求項の研究から、開示されている実施例に対する他の変形を、理解し、達成し得る。請求項において、「有する」という用語は、他の要素又はステップを除外せず、単数形表記は、複数の存在を除外しない。単に、特定の手段が、相互に異なる従属請求項において引用されているという事実は、これらの手段の組み合わせが有利になるように用いられることができないことを示すものではない。請求項における如何なる参照符号も、範囲を限定するものとして解釈されてはならない。

Claims (13)

1. 第１スイッチ及び第２スイッチを含むハーフブリッジインバータであって、前記スイッチ間のノードから第１出力が規定されるハーフブリッジインバータと、
   出力電圧及び出力電流を供給するための第２出力を含み、前記第１出力に結合されるLLC回路であって、前記LLC回路によって電気フィードバックパラメータが供給されるLLC回路と、
   前記電気フィードバックパラメータに依存して前記第１スイッチ及び前記第２スイッチのスイッチングを制御するためのゲート駆動信号を生成するための制御回路であって、ハイのゲート駆動信号が、一方のスイッチをオンにすると共に、他方のスイッチをオフにし、ローのゲート駆動信号が、一方のスイッチをオフにすると共に、他方のスイッチをオンにする制御回路とを有するコンバータであって、
   前記制御回路が、
   少なくとも前記コンバータの出力電圧又は電流に比例的に閾値レベルを設定するための外部制御ループと、
   前記ゲート駆動信号を生成するための発振器、及び前記閾値レベルと前記電気フィードバックパラメータとの間の比較の平均値に基づいて前記発振器の周波数を制御するための比較器を含む内部制御ループとを有するコンバータ。
2. 前記電気フィードバックパラメータが、前記LLC回路のコンデンサの両端の電圧に対応する請求項１に記載のコンバータ。
3. 前記閾値レベルが、入力電流閾値レベルであり、前記内部制御ループが、所望の入力電流における誤差を積分するよう構成される積分器を有し、前記発振器が、積分された前記誤差と、前記電気フィードバックパラメータとに依存して制御される請求項１又は２に記載のコンバータ。
4. 前記閾値レベルが、前記電気フィードバックパラメータのための閾値レベルであり、前記内部制御ループが、前記閾値レベルに依存するタイミングを持つ信号と、前記電気フィードバックパラメータとの間の位相差を検出するための位相検出器、及び位相差を積分するための積分器を有し、前記発振器が、積分された前記位相差に依存して制御される請求項１又は２に記載のコンバータ。
5. 前記発振器が、出力負荷に依存してデューティサイクルの変更を実施するための回路を有する請求項４に記載のコンバータ。
6. AC入力と、
   整流器と、
   請求項１乃至５のいずれか一項に記載のコンバータとを有するAC/DC PFCコンバータであって、前記外部制御ループが、整流された入力電圧及び入力電流を考慮に入れて前記閾値レベルを設定するためのものであるAC/DC PFCコンバータ。
7. 請求項１乃至５のいずれか一項に記載のコンバータと、自励発振の前記LLC回路の出力における絶縁変圧器とを有し、前記絶縁変圧器の二次側が、LED負荷を駆動するためのものであるLEDドライバ。
8. ゲート駆動信号を用いてハイサイドスイッチ及びローサイドスイッチを含むハーフブリッジインバータを動作させ、前記スイッチ間のノードから出力を供給するステップであって、ハイのゲート駆動信号が、一方のスイッチをオンにすると共に、他方のスイッチをオフにし、ローのゲート駆動信号が、一方のスイッチをオフにすると共に、他方のスイッチをオンにするステップと、
   前記出力に結合されるLLC回路から電気フィードバックパラメータを供給するステップと、
   前記電気フィードバックパラメータに依存して前記ハイサイドスイッチ及び前記ローサイドスイッチのスイッチングを制御するステップであって、
   外部制御ループにおいて、コンバータ出力電圧又は電流及び整流された入力電圧に比例的に閾値レベルを設定するステップ、及び
   前記ゲート駆動信号を生成するための発振器を含む内部制御ループにおいて、前記閾値レベルと前記電気フィードバックパラメータとの間の比較の平均値に基づいて発振器周波数を設定するステップによって、制御するステップとを有する変換方法。
9. 前記電気フィードバックパラメータが、前記LLC回路のコンデンサの両端の電圧を含む請求項８に記載の方法。
10. 前記閾値レベルが、入力電流閾値レベルであり、前記内部制御ループが、入力電流誤差を積分するための積分器を有し、前記方法が、積分された前記入力電流誤差と、前記電気フィードバックパラメータとに依存して前記発振器を制御するステップを有する請求項８又は９に記載の方法。
11. 前記閾値レベルが、前記電気フィードバックパラメータのための閾値レベルであり、前記方法が、前記内部制御ループにおいて、前記閾値レベルと前記電気フィードバックパラメータとの間の位相差を検出するステップを有する請求項８又は９に記載の方法。
12. 位相誤差を積分するステップと、積分された前記位相誤差に依存して前記発振器を制御するステップとを有する請求項１１に記載の方法。
13. 出力負荷に依存してデューティサイクルの変更を実施するステップを有する請求項１２に記載の方法。

Images