JPH05129945A - Ｐｌｌ回路 - Google Patents

Abstract

(57)【要約】 【目的】 ロックアップタイムが短かく、電力消費が少
ないＰＬＬ回路の提供を目的とする。 【構成】 スイッチングトランジスタＴｓのオン、オフ
により、電源供給を必要に応じて間歇的に行なえるよう
にすると共に、上記スイッチングトランジスタＴｓをオ
ンにして電源供給を開始した直後の一定時間において、
急速充電回路５によりコンデンサＣを急速充電し電圧制
御発振器３の制御電圧の立上りを急峻にし、上記間歇電
源供給に伴なう欠点を克服するようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＰＬＬ（フエーズ・ロッ
ド・ループ）回路に関する。

【０００２】

【従来の技術】従来、ＰＬＬ回路は、多方面で用いら
れ、例えばこれを用いた周波数シンセサイザは、図３に
示される回路構成になっており、コードレステレホン等
の種々の通信機の受信回路部や送信回路部の局部発振器
として使われている。同図において、位相比較器１は、
後述のプログラマブル分周器４からの信号と基準周波数
信号とを取込み、両者の位相差に比例した出力を送出
し、ローパスフィルタ２は位相比較器１からの出力を直
流化し、電圧制御発振器３に制御電圧としてを与える。
そして電圧制御発振器３は制御電圧に応じた周波数の方
形波を出力し、この出力はこの周波数シンセサイザの出
力として送出されると共にプログラマブル分周器４に与
えられ、プログラマブル分周器４は、上記方形波の周波
数を予め定められた分周比で分周して上記位相比較器１
に与える。以上の如くして、電圧制御発振器３からは、
上記基準周波数信号の周波数を上記プログラマブル分周
器４の分周比の逆数倍した周波数の信号が安定に送出さ
れる。

【０００３】

【発明が解決しようとする課題】しかし、上記構成の従
来のＰＬＬ回路は、電源供給後、発振周波数が設定周波
数で安定化するまでに要する時間、すなわちロックアッ
プタイムが充分短縮化されたものではなかった。このた
め、コードレステレホン等の移動体通信機器の受信回路
部に用いられているＰＬＬ回路のように、電源供給のオ
ン・オフが頻繁に繰り返えされるＰＬＬ回路においては
電力消費削減のため、ロックアップタイムの短縮化が望
まれていた。本発明は上述の如き事情に鑑みてなされた
ものであり、ロックアップタイムの短縮化を図ったＰＬ
Ｌ回路の提供を目的とする。

【０００４】

【課題を解決するための手段】本発明は、上記目的を達
成するために電源供給開始に際して、電圧制御発振器の
制御電圧の立上りを急峻にするための急速充電手段を設
けた。

【０００５】

【実施例】次に、本発明を図面に示す一実施例により具
体的に説明する。なお、本実施例は周波数シンセサイザ
に本発明を適用したものである。構成 図１は本実施例の回路構成を示すものであり、スイッチ
ングトランジスタＴｓは、図示しないＣＰＵからの信号
により、同図において点線で囲まれている周波数シンセ
サイザ回路部への電源供給をオン・オフするスイッチン
グ素子である。位相比較器１は、基準周波数信号とプロ
グラマブル分周器４からの信号を入力し、両者の位相差
に比例した出力を送出する回路である。ローパスフィル
タ２はコンデンサＣを含み（回路動作の説明の便宜上コ
ンデンサＣをローパスフィルタ２から取出して図示して
いる）、上記位相比較器１からの出力を直流化し、電圧
制御発振器３に与える回路であり、電圧制御発振器３は
与えられた電圧すなわち制御電圧に応じた周波数の方形
波出力を送出する回路であり、この方形波出力信号は当
該周波数シンセサイザの出力信号として送出されると共
に、プログラマブル分周器４にも送られる。またプログ
ラマブル分周器４は予め設定されている分周比で上記電
圧制御発振器３からの方形波出力信号を分周した上で、
位相比較器１に送出する回路である。

【０００６】急速充電回路５は、前述のスイッチングト
ランジスタＴｓがオン状態になった直後に、前記ＣＰＵ
からの起動信号を受けて一定時間、前述のコンデンサＣ
を急速充電する回路である。

【０００７】動作 次に、以上の如くに構成された本実施例の動作を説明す
る。例えば、いま、当該周波数シンセサイザがコードレ
ステレホンの受信回路部の局部発振器として用いられて
おり、かつこのコードレステレホンが受信待受けを行な
っているものとする。この場合、受信回路は間歇的に駆
動され、またスイッチングトランジスタＴｓもそれに周
期してオン・オフは制御される。

【０００８】しかして、この受信機待受け状態におい
て、受信タイミングとなると、前記ＣＰＵからの信号が
スイッチングトランジスタＴｓに送られてきて、当該ス
イッチングトランジスタＴｓはオン状態になり、この周
波数シンセサイザに電源が供給され、位相比較器１、ロ
ーパスフィルタ２等の各回路が起動し、コンデンサＣの
電圧もローパスフィルタ２からの出力により上昇を開始
する。またＣＰＵは、上記スイッチングトランジスタＴ
ｓへの信号送出と共に急速充電回路５にも起動信号を送
り、急速充電回路５は一定時間だけ動作し、その間に、
コンデンサＣを急速に充電する。すなわち電圧制御発振
器３への制御電圧すなわちコンデンサＣの電圧は、主と
して急速充電回路５からの出力により充電され、図２に
示すように急速に立上り、早期に定常値に至る。なお同
図には比較のために図３に示す従来例に電源供給を開始
した直後の上記制御電圧の立上りを一点鎖線で示してい
る。

【０００９】本実施例では、当該周波数シンセサイザへ
の電源供給に連動して急速充電回路５を起動し、電圧制
御発信回路３への制御電圧の立上りを急峻にするので、
電圧制御発振器３への制御電圧が迅速に定常値に達す
る。すなわち、ロックアックタイムが短縮される。これ
により周波数シンセサイザに電源を供給してする時間を
ロックアックタイムの短縮された時間分だけ短かくする
ことができるので、電源電池の長寿命化を図ることがで
きる。

【００１０】

【発明の効果】本発明は、以上詳述したように、電源供
給開始に際して、電圧制御発振器の制御電圧の立上りを
急峻にするための急速充電手段を設けたＰＬＬ回路に係
るものであるから、ロックアックタイムが短かく、電力
消費が少ないＰＬＬ回路の提供を可能とする。

【図面の簡単な説明】

【図１】本発明の一実施例の回路構成を示す図。

【図２】上記実施例の動作を説明するための図。

【図３】従来例の回路構成を示す図。

【符号の説明】

１ 位相比較器 ２ ローパスフィルタ ３ 電圧制御発振器 ４ プログラマブル分周器 ５ 急速充電回路 Ｔｓ スイッチングトランジスタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 電源供給を断続する電源供給制御手段
   と、 上記電源供給制御手段により、電源供給が開始されたと
   きに電圧制御発振器の制御電圧の立上りを急峻にする急
   速充電手段とを備えることを特徴とするＰＬＬ回路。