JP5088941B2 - 可変遅延装置 - Google Patents
可変遅延装置 Download PDFInfo
- Publication number
- JP5088941B2 JP5088941B2 JP2007163978A JP2007163978A JP5088941B2 JP 5088941 B2 JP5088941 B2 JP 5088941B2 JP 2007163978 A JP2007163978 A JP 2007163978A JP 2007163978 A JP2007163978 A JP 2007163978A JP 5088941 B2 JP5088941 B2 JP 5088941B2
- Authority
- JP
- Japan
- Prior art keywords
- variable delay
- delay
- output
- signal
- selection signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00058—Variable delay controlled by a digital setting
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Description
本発明の実施の形態1では、可変遅延ブロックを並列化して、どちらかの出力を遅延出力として採用する可変遅延装置について説明する。本実施の形態において、採用は基本的に交互に行なわれる。また、いずれの可変遅延ブロックの出力を採用するかの切り替え(複数の可変遅延ブロックの切り替え)は、遅延量設定を変更後、変更後の遅延量が反映される所定時間経過した後に行なわれる。
本発明の実施の形態2では、実施の形態1の可変遅延装置に、さらに遅延出力選択手段を備え、設定した遅延量と設定完了までの相関テーブルを参照しながら、複数の可変遅延ブロックの切り替えを行なう可変遅延装置について説明する。
る。
、t+Δtの3種類となり、出力信号にジッタが発生する。
本発明の実施の形態3では、並列化した可変遅延ブロックの一部を共通化して回路規模を削減した可変遅延装置について説明する。
102a〜n,104a〜n,107, 902a〜f,905,1004 セレクタ
105,106,301,908,1102 Nビット遅延選択信号
108,109,904a〜c 可変遅延ブロック
110 出力選択信号
111,907,1001,1101,1201 入力信号
112,910,1005,1109,1209 出力信号
302 選択信号制御部
903a〜f,1003 選択信号
906 選択信号制御部
909 ブロック選択信号
1002a〜n ゲート(遅延素子)
1104,1106,1108,1204,1206,1208 マルチプレクサ
1202 3ビット遅延選択信号
Claims (12)
- 入力信号を遅延選択信号に応じた遅延量だけ遅延させて出力する可変遅延装置であって、
前記入力信号を前記遅延選択信号によりそれぞれ設定される第1ないし第I(Iは自然数)の遅延量だけ遅延させて出力する第1ないし第Iの可変遅延ブロックと、
前記遅延選択信号の供給を受けて、第i(iは1からIまでのいずれかの自然数)の前記可変遅延ブロックへの第iの遅延選択信号の出力を行う選択信号制御部と、
前記第1ないし第Iの可変遅延ブロックの遅延量の設定状態に対応して前記選択信号制御部により生成される出力選択信号に応じて、前記第1ないし第Iの可変遅延ブロックの出力信号を切り替えて出力する第1の選択手段と、を備え、
前記選択信号制御部が、
前記出力選択信号を生成し、前記第1の選択手段へ前記出力選択信号を出力し、
前記第1の選択手段が、
前記第1の遅延量を変更した場合に、前記第1の可変遅延ブロックから設定値と異なる遅延量の信号が出力される場合は、前記第2ないし第Iの可変遅延ブロックのいずれかの出力信号を出力する、
可変遅延装置。 - 請求項1記載の可変遅延装置であって、
前記第1の選択手段が、
前記第2の可変遅延ブロックから前記設定値と異なる遅延量の信号が出力される所定の時間が経過した後に、前記第2ないし第Iの可変遅延ブロックのいずれかの出力信号を選択させる前記出力選択信号を生成するものである可変遅延装置。 - 請求項2記載の可変遅延装置であって、
前記第1の選択手段が、
前記第2ないし第Iの可変遅延ブロックにそれぞれ設定された遅延量に応じて設定される前記所定の時間が経過した後に、前記出力選択信号を生成するものである可変遅延装置。 - 請求項1記載の可変遅延装置であって、
前記第1ないし第Iの遅延量と前記出力選択信号との対応関係を格納するタイミング・テーブルを備える可変遅延装置。 - 請求項1記載の可変遅延装置であって、
前記選択信号制御部は、前記第1の遅延量を変更した場合に、前記第1の可変遅延ブロックから設定値と異なる遅延量の信号を出力しない場合は、前記第1の遅延量を変更するものである可変遅延装置。 - 請求項1または5記載の可変遅延装置であって、
前記第1の可変遅延ブロックからの出力と前記設定値とが異なることを検出する検出機能を有する可変遅延装置。 - 請求項6記載の可変遅延装置であって、
前記第1の可変遅延ブロックからの出力と前記設定値との比較により前記検出機能を実現する位相比較器を備える可変遅延装置。 - 請求項1記載の可変遅延装置であって、
前記選択信号制御部は、前記第1の遅延量を変更した場合に、前記第1の可変遅延ブロックから設定値と異なる遅延量の信号を出力する場合は、前記第2ないし第Iのいずれかの遅延量を変更するものである可変遅延装置。 - 請求項8記載の可変遅延装置であって、
前記選択信号制御部は、遅延量を変更した前記第2ないし第Iのいずれかの可変遅延ブロックから前記設定値と異なる遅延量の信号が出力される所定時間が経過した後に、前記第1の選択手段を切り替えるものである可変遅延装置。 - 請求項1記載の可変遅延装置であって、
前記第1の遅延量を変更した場合に、前記第1の可変遅延ブロックの設定値と出力値との差が所定の誤差範囲内であれば、当該第1の可変遅延ブロックの出力値が設定値と一致するよう制御する調整機能を有する可変遅延装置。 - 請求項10記載の可変遅延装置であって、
前記第1の可変遅延ブロックに供給する電源を変化させることにより前記調整機能を実現する電源制御部を備える可変遅延装置。 - 請求項1記載の可変遅延装置であって、
前記第1の選択手段が、
前記出力選択信号を、前記入力信号に同期させて生成するものである可変遅延装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007163978A JP5088941B2 (ja) | 2006-08-10 | 2007-06-21 | 可変遅延装置 |
PCT/JP2007/065442 WO2008018456A1 (en) | 2006-08-10 | 2007-08-07 | Variable delay apparatus |
US12/376,024 US7898312B2 (en) | 2006-08-10 | 2007-08-07 | Variable delay apparatus |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006217909 | 2006-08-10 | ||
JP2006217909 | 2006-08-10 | ||
JP2007163978A JP5088941B2 (ja) | 2006-08-10 | 2007-06-21 | 可変遅延装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2008067352A JP2008067352A (ja) | 2008-03-21 |
JP2008067352A5 JP2008067352A5 (ja) | 2010-05-06 |
JP5088941B2 true JP5088941B2 (ja) | 2012-12-05 |
Family
ID=39032986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007163978A Active JP5088941B2 (ja) | 2006-08-10 | 2007-06-21 | 可変遅延装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7898312B2 (ja) |
JP (1) | JP5088941B2 (ja) |
WO (1) | WO2008018456A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6395647B2 (ja) * | 2015-03-18 | 2018-09-26 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5389843A (en) * | 1992-08-28 | 1995-02-14 | Tektronix, Inc. | Simplified structure for programmable delays |
SE501190C2 (sv) * | 1993-04-28 | 1994-12-05 | Ellemtel Utvecklings Ab | Digitalt styrd kristalloscillator |
JP3378667B2 (ja) * | 1994-08-10 | 2003-02-17 | 株式会社アドバンテスト | 周期クロックの可変遅延回路 |
US5646564A (en) * | 1994-09-02 | 1997-07-08 | Xilinx, Inc. | Phase-locked delay loop for clock correction |
JP3355894B2 (ja) * | 1995-09-27 | 2002-12-09 | 安藤電気株式会社 | 可変遅延回路 |
JPH0993082A (ja) * | 1995-09-27 | 1997-04-04 | Ando Electric Co Ltd | 可変遅延回路 |
US6008680A (en) * | 1997-08-27 | 1999-12-28 | Lsi Logic Corporation | Continuously adjustable delay-locked loop |
JP2001075671A (ja) * | 1999-09-08 | 2001-03-23 | Nec Corp | 位相補償回路 |
-
2007
- 2007-06-21 JP JP2007163978A patent/JP5088941B2/ja active Active
- 2007-08-07 WO PCT/JP2007/065442 patent/WO2008018456A1/ja active Application Filing
- 2007-08-07 US US12/376,024 patent/US7898312B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20090315605A1 (en) | 2009-12-24 |
JP2008067352A (ja) | 2008-03-21 |
US7898312B2 (en) | 2011-03-01 |
WO2008018456A1 (en) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4209430B2 (ja) | ドライバ制御装置 | |
KR100855980B1 (ko) | 쉬프터와 가산기를 이용하여 지연 시간을 조절하는 지연고정 루프 및 클럭 지연 방법 | |
JP4474532B2 (ja) | 信号発生システム | |
JP2007115351A (ja) | 同期型半導体記憶装置 | |
US20100164568A1 (en) | Low power variable delay circuit | |
CN103427792A (zh) | 产生控制信号的电路和方法、显微镜和控制其的方法 | |
JP2003149305A (ja) | タイミング発生器、及び試験装置 | |
JP2008111831A (ja) | 半導体試験装置 | |
JP5088941B2 (ja) | 可変遅延装置 | |
JPH08146099A (ja) | 半導体ic試験装置のタイミングエッジ生成回路 | |
JP2001339282A (ja) | 可変遅延回路及び半導体回路試験装置 | |
JP2008259747A (ja) | 発射制御回路 | |
US7265590B2 (en) | Semiconductor apparatus for monitoring critical path delay characteristics of a target circuit | |
JP2007228145A (ja) | 半導体集積回路 | |
JP5154901B2 (ja) | 信号生成回路 | |
JPH0754347B2 (ja) | Lsi試験装置 | |
JP2006099244A (ja) | データ信号取得装置 | |
KR0182068B1 (ko) | 반도체 시험 장치 | |
KR20080079905A (ko) | 초기 지연 시간을 조절하는 지연 동기 루프 및 지연 동기방법 | |
JP2013072797A (ja) | 半導体テスト回路 | |
JP2016127602A (ja) | クロック生成装置 | |
JP2012052913A (ja) | 試験装置および信号発生装置 | |
JP2005251112A (ja) | クロック切替回路 | |
KR20030006602A (ko) | 서로 다른 버스 폭을 가지는 장치 사이의 데이터 정합방법 및 장치 | |
JP2005038187A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100324 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100324 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110906 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120712 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120814 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120910 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150921 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5088941 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |