JP2005535143A - ＧａＮベースの発光薄膜半導体素子 - Google Patents

Abstract

本発明はＧａＮベースの多層構造体（１２）を備えた発光薄膜半導体素子に関する。この多層構造体はビーム形成アクティブ領域（１４）を包含し、第１の主面（１６）およびこの第１の主面とは反対側にビーム形成アクティブ層（１４）において形成されたビームを出力結合するための第２の主面（１８）を有する。さらには前記多層構造体（１２）の第１の主面（１６）は反射層ないし境界面と結合されており、多層構造体の第２の主面（１８）と接する多層構造体の領域（２２）は１次元または２次元に凸状の隆起部（２６）を有するよう構造化されている。

Description

本発明は、請求項１の上位概念ないし請求項１８の上位概念によるＧａＮベースの発光薄膜半導体素子に関する。

従来の発光半導体素子は製造技術的な理由から頻繁に直角の幾何学を有する。半導体素子は一般的に、ビーム形成アクティブ層を備えた、支持基板上にエピタキシャルに析出された多層構造体からなる。支持基板は有利には垂直方向の電流の流れを実現するために導電性であり、さらには支持基板が多層構造体のアクティブ層において形成されたビームに対して透過性である場合には多くの事例において好適である。もっとも高透過性はしばしば支持基板用の材料の高導電性と相容れないものである。つまり例えば、ＧａＮベースの発光ダイオードに使用されるサファイアは青色光に対して透過性であるが導電性ではない。ＧａＮ発光ダイオードのための支持基板としての炭化珪素はこれに対して確かに導電性かつ透過性ではあるが、透過性は導電性が増すに連れ低減し、その結果半導体素子の特性はこの場合においても理想的ではない。

したがって吸収損失を低減するためまた外部効率を上昇させるための可能性は、適切なミラー層と接続されている支持基板の除去である（薄膜フィルムコンセプト）。もっとも半導体薄膜フィルムは実質的にオプティカルフラットであり、その出力結合効率は幾何学に起因して標準的なダイオードに比べ高められていない。殊に、半導体素子に対して僅かにしか吸収しない支持基板（例えばＳｉＣ上のＧａＮ）が既に使用されている場合には、支持基板の除去という技術的な手間が増すことを是認させるためには、薄膜半導体素子の外部効率の上昇はあまりに少なすぎる。

ビーム出力結合の問題を説明するために、図８はビーム出力結合の錐状部を有する半導体素子を概略的に示す。ビームは半導体素子に由来して、θ＝ｓｉｎ^−１（ｎ_ｅｘｔ／ｎ_ｉｎｔ）の開口角を有する錐状部からのみ出力結合される。ここでｎ_ｉｎｔは半導体材料の屈折率を表し、ｎ_ｅｘｔは周辺の屈折率を表す。ＧａＮベースの半導体（ｎ_ｉｎｔ＝２．５）に関して出力結合角θは空気（ｎ_ｅｘｔ＝１）に対して２３°であり、合成物質キャスト（ｎ_ｅｘｔ＝１．５）に対しては３７°である。錐の内部においては境界面に衝突しない半導体素子において形成されたビームは最終的に再吸収されて熱に変換される。出力結合錐はＧａＮ系に関してはＧａＡｓ系（ｎ_ｉｎｔ＝３．５）に比べ確かに大きいが、それでもやはり不所望に大きいビーム損失が生じる。

これらの特性は実質的に層の厚さを変更した場合でも変化しない。もっとも上側を介して出力結合されるビームに関しては薄膜フィルム幾何学が好適である。何故ならば、半導体内の行程が短いために吸収は僅かだからである。これに対して側方から出力結合されるビームに関しては効率は半導体内の多重反射に基づきそれどころかますます低くなる可能性がある。

したがって幾何学を変更することにより半導体素子の外部効率を高める種々のアプローチが存在する。ここでは殊に多層構造体全体のいわゆるマイクロ構造化を説明する。このマイクロ構造化は多層構造体の側面の全体の面積が比較的大きいということに基づき強められた側方ビーム出力結合を生じさせる。付加的に、そのようにして形成される個々の多層構造体の側面を斜めにすることができる。このような半導体素子の例はＤＥ−Ａ−１９８ ０７ ７５８、ＥＰ−Ａ−０ ９０５ ７９７またはＪＰ−Ａ−０８−２８８５４３に開示されている。

ビーム出力結合を増大させるための別の可能性はＤＥ−Ａ−１９９ １１ ７１７の図３および図５に示されている。それらの図ではビーム形成アクティブ層を備えた多層構造体には、球欠または切頭円錐の形状の個々のビーム出力結合素子が配属されており、このビーム出力結合素子は例えば成長された層を相応にエッチングすることにより形成される。

しかしながら前述の従来技術についての刊行物はいずれもＧａＮベースの薄膜半導体素子については言及していない。ＧａＮベースの半導体素子は主として青緑スペクトル領域にあるビームの形成に使用され、またＧａＮベースの材料からなる多数の層を有する。ＧａＮベースの材料とは本発明の範囲では、ＧａＮ自体以外にもＧａＮに由来する材料またはＧａＮに関連する材料ならびにＧａＮと合成された３元または４元の混晶と解される。殊にこれらには以下の材料が含まれる、すなわちＧａＮ、ＡｌＭ、ＩｎＮ、Ａｌ_１−ｘＧａ_ｘＮ、Ｉｎ_１−ｘＧａ_ｘＮ、Ｉｎ_１−ｘＡｌ_ｘＮおよびＡｌ_{１−ｘ−ｙ}Ｉｎ_ｘＧａ_ｙＮ、ここで０＜ｘ＜１，０＜ｙ＜１およびｘ＋ｙ≦１、が含まれる。

本発明の課題は、ビーム出力結合の改善された外部効率を有する、ＧａＮベースの発光薄膜半導体素子を提供することである。

本発明の第１の観点によればこの課題は、請求項１の特徴を有する半導体素子によって解決される。この半導体素子の有利な構成および発展形態は従属請求項２から１７に記載されている。

本発明による発光薄膜半導体素子はＧａＮベースの多層構造体を有し、この多層構造体はビーム形成アクティブ層を包含し、第１の主面およびこの第１の主面の反対側にビーム形成アクティブ層において形成されたビームを出力結合するための第２の主面を有する。さらに多層構造体の第１の主面は反射層ないし境界面と結合されており、多層構造体の第２の主面と接する多層構造体の領域は１次元または２次元に構造化されている。

ビーム出力結合の外部効率の増大は半導体薄膜フィルム自体の構造化による薄膜半導体素子の直角の幾何学の屈折に起因する。効率の上昇は以下の詳細な説明の範囲ではシミュレーションによって証明される。

有利には、多層構造体の第２の主面に接するこの多層構造体の領域は、切頭角錐、切頭円錐、円錐または球欠の形状（二次元の構造化）ないし台形、三角形または円の切片形の断面形状（一次元に構造化されている）を有する凸状の隆起部を有する。

有利な実施形態では、隆起部の開口角が約３０°〜約７０°、殊に有利には約４０°〜５０°である。さらには隆起部の高さは少なくとも、ビーム形成アクティブ層と隆起部との間の多層構造体の平坦領域の高さと同じであり、有利にはこの平坦領域の高さの２倍である。隆起部のパターン寸法は隆起部の高さの最高で約５倍、有利には最高で約３倍に選定される。

多層構造体の第１の主面と結合されている層ないし境界面は有利には、少なくとも７０％、有利には少なくとも８５％の反射率を有する。

多層構造体を第１の主面を用いて支持基板に直接被着させることができるか、反射層を介して被着させることができ、この際反射層ないし支持基板は同時に半導体素子のコンタクト面として使用される。

薄膜半導体層の制限的な横方向導電性の補償調整として、多層構造体の第２の主面上に導電性の透明な層を被着させることができる。

外部の影響に対する保護のために多層構造体の第２の主面上に透明な保護層ないしコーティング層を被着させることができる。

本発明の第２の観点によれば、課題は請求項１８の特徴を有する半導体素子によって解決される。この半導体素子の有利な構成および発展形態は従属請求項１９から３２に規定されている。

本発明によるこの発光薄膜半導体素子は同様にＧａＮベースの多層構造体を有し、この多層構造体はビーム形成アクティブ層を包含し、第１の主面およびこの第１の主面の反対側にビーム形成アクティブ領域において形成されたビームを出力結合するための第２の主面を有する。多層構造体の第１の主面はここでもまた反射層ないし境界面と結合されている。上記の半導体素子とは異なり、この半導体素子は多層構造体の第１の主面と反射層ないし境界面との間に、１次元または２次元に構造化されている透明な層が設けられている。

多層構造体と反射層ないし境界面との間のこの透明な層の構造化は、多層構造体自体の構造化と同じ作用を有し、また同じやり方でビーム出力結合の外部効率を増大する。

有利には透明な層は導電性であり、薄膜多層構造体の制限的な横方向導電性が補償調整される。

多層構造体の第１の主面と反射層ないし境界面との間の透明な層は、有利には切頭角錐または切頭円錐の形状（２次元の構造化）ないし台形の断面形状（１次元の構造化）を有する凸状の隆起部を有する。

有利な実施形態においてはこの隆起部は約３０°〜約７０°、有利には約４０°〜約５０°の開口角を有する。この際隆起部の高さは少なくとも、ビーム形成アクティブ層と隆起部との間の多層構造体の平坦領域の高さと同じ、有利にはこの平坦領域の高さの２倍であるよう選定されており、また隆起部のパターン寸法は隆起部の高さの最高で５倍、有利には最高で３倍である。

多層構造体の第１の主面と結合されている層ないし境界面は有利には、少なくとも７０％、殊に有利には少なくとも８５％の反射率を有する。

反射層は支持基板上に被着することができるか、反射境界面は支持基板によって形成されている。この際反射層ないし支持基板は同時に半導体素子のコンタクト面として使用される。

本発明の上述の特徴および利点ならびにさらなる特徴および利点を、添付の図面と関連させた種々の有利な実施例の以下の詳細な説明に基づき詳述する。ここで、
図１は本発明による半導体素子の第１の実施例の断面図の概略図であり、
図２ａ〜２ｃは図１の半導体素子における隆起部の最適な開口角を説明するための図であり、
図３ａ〜３ｅは図１の半導体素子における隆起部の種々の最適なパラメータを説明するための種々のシミュレーション結果であり、
図４は図１の第１の実施例の変形の概略図であり、
図５は本発明による半導体素子の第２の実施例の断面図の概略図であり、
図６は図１の第１の実施例の別の変形の概略図であり、
図７は図１の第１の実施例のさらに別の変形の概略図であり、
図８は従来の半導体素子のビーム出力結合に関する非常に概略的な図である。

図１には本発明による薄膜半導体素子の第１の有利な実施形態が示されている。半導体素子１０の主構成素子はＧａＮベースの多層構造体１２であり、この多層構造体１２はビーム形成アクティブ層１４を包含する。多層構造体１２は通常の場合エピタキシャルに成長されており、公知のようにＧａＮベースの多数の層を有する。

多層構造体１２は第１の主面１６およびこの第１の主面１６とは反対側に第２の主面１８を有し、ビーム形成アクティブ層１４において形成されたビームは最終的に第２の主面１８を通過して半導体素子１０から出力結合される。図示した実施例においては、アクティブ層１４が多層構造体１２の第２の主面１８よりも第１の主面１６の近くに位置決めされている。しかしながら本発明は決してこれに制限されるものではなく、むしろアクティブ層１４を多層構造体１２の中央または第２の主面の近傍に形成することができる。もっとも図１において選択されている位置は、以下説明する多層構造体の本発明による構造化にとって有利なものである。何故ならばこの構造化のために多層構造体１２の大部分が使用されるからである。

多層構造体１２は、有利には導電性の材料からなる反射層２８を介して、例えばサファイア、ＳｉまたはＳｉＣからなる支持基板３０上に被着されている。反射層２８を例えばＡｇ、ＡｌまたはＡｇ合金またはＡｌ合金からなる金属製のコンタクト面として、または択一的に多数の誘電層からなる誘電性ミラーコーティング部として構成することができる。択一的な実施形態においては多層構造体１２を直接支持基板３０上に被着することができ、この場合には支持基板３０の材料は、多層構造体１２と支持基板３０との間の境界面が反射性であるように選択されている。

図１からはっきり見て取れるようにアクティブ層１２の上側の多層構造体１２の領域は実質的に、アクティブ層１４と接している平坦領域２０と第２の主面１８と接している構造化領域２２とに分割することができる。多層構造体１２の構造化は例えば、エピタキシャル成長された半導体層において通常のリソグラフィおよび／またはエッチング方法を用いて行われ、これらの方法により溝状の切り欠き部ないし凹状部２４が形成され、これらの切り欠き部ないし凹状部２４の間には相応の隆起部２６が残される。

多層構造体１２の構造化を一次元、すなわち第２の主面１８の平面の単に１つの座標方向における凹状部２４、または二次元、すなわち第２の主面１８の平面の有利には相互に垂直に延在する２つの座標方向における凹状部２４でもって構成することができる。凹状部２４の間に生じる隆起部２６は通常の場合凸状に形成されている。１次元の構造化部は例えば台形（図１を参照されたい）、三角形、円の切片形または半球形の断面形状を有し、２次元の構造化部は相応に切頭角錐、切頭円錐、円錐、球欠または半球の形状に構成されている。

図１に示されている切頭角錐の形状の隆起部２６は開口角αを有し、この開口角の定義は相応に隆起部の前述の他の形状にも転用することができる。隆起部２６が凸状に成形されているので、アクティブ層１４において形成されたビームは必要に応じて、材料および周囲の屈折率に依存するビーム出力結合錐状部においてビームが最終的に第２の主面１８または凹状部２４の底部に衝突し、したがって出力結合されるまで、多層構造体１２の境界面において何度も反射される。

図２ａ）〜ｃ）に示されているように、ビーム出力結合の効率は隆起部２６の開口角αに依存する。図２ａ）のような非常に急な側面は素子の表面を拡大し、したがってビーム出力結合にとっては好適であるが、全反射に基づき出力結合できないモードの数の低減はこの場合達成されない。また図２ｃ）に示されているように、隆起部２６のエッジは過度に緩やかに選択されるべきではない。つまりこの場合オプティカルフラットの偏差が非常に僅かであり、出力結合するまで非常に多くの多重反射が行われなければならず、このことは不可避な減衰に基づき不利だからである。

図２ｂ）に示されている隆起部２６の開口角αの中間的な角度範囲が最も好適である。開口角αをこのように選定した場合には、隆起部２６の切子面から全反射されるビームはビーム出力結合錐状部内の隆起部２６の最も近い切子面への衝突時に出力結合することができ、これによって多層構造体における重複反射の数も少なく保たれる。

この評価は図３ａ）においてその結果が示されているシミュレーションによっても確認される。ｘ軸には切頭円錐状の隆起部２６の開口角αがプロットされており、ｙ軸には出力結合の外部効率がプロットされている。最大効率が約３０°〜約７０°、正確には４０°〜５０°の間の開口角αの範囲において達成されていることがはっきり見て取れる。７０°以上３０°以下の開口角αの値に関してビーム出力結合の効率は明らかに低減する。したがって約４５°の範囲の開口角αが取られるべきである。

ビーム出力結合の外部効率に影響を及ぼす別のパラメータは隆起部２６の高さｈ１である。高い効率を達成するために隆起部２６の高さｈ１は少なくとも、アクティブ層１４に接する平坦領域２０の高さｈ２と同じに選定されるべきである。有利には隆起部２６は平坦領域２０の２倍の高さであるよう構成される。隆起部２６をさらに高くしてもビーム出力結合はもはや向上しない。

このことは図３ｂ）に示されているシミュレーションによって確認される。シミュレーション結果は、約２μｍの高さｈ２を有する平坦領域２０に対する隆起部２６の高さｈ１に関するビーム出力結合の外部効率を示す。隆起部２６の高さｈ１が２μｍより低い、すなわち平坦領域２０の高さｈ２よりも低い場合には、好適でないビーム出力結合しか行われず、これに対し隆起部２６の高さｈ１が４μｍよりも大きい場合には効率の実質的な増大はもはや識別することができない。

さらには、側方の寸法が比較的小さい隆起部２６も有利である。図３ｃ）のシミュレーション結果が示しているように、隆起部２６の高さｈ１の最高で約４〜５倍、有利には隆起部の高さｈ１の単に約１〜３倍の隆起部パターン寸法ｄが良好な効率にとって有利である。

薄膜半導体素子のコンセプトは殊に多重反射にも基づくものであるので、素子の裏側すなわち反射層２８または反射境界面の反射特性は半導体素子の外部効率に同様に作用する。図３ｄ）のグラフから、従来の平坦薄膜フィルムではビーム出力結合の効率が裏側のコンタクト面の反射特性に僅かにしか依存しないことが見て取れる（図３ｄ）の下の曲線）。しかしながら図１に示されているような構造化された多層構造体１２に関しては、効率は反射層２８ないし境界面の反射特性に強く依存し（図３ｄ）の上の曲線）、可能な限り７０％以上、有利には８５％以上に選択されるべきである。

図４には、図１の半導体素子の変形が示されている。２つの実施形態の相違は、多層構造体１２の構造化された第２の主面１８上に保護層ないしコーティング層３２が設けられている点にある。この保護層３２は一方では半導体を外部の影響から保護すべきものであり、他方ではこの保護層３２を屈折率および厚さが適切に選定されている場合には反射防止層として作用することができる。

半導体素子の第１の実施形態の別の変形として、多層構造体１２の構造化された第２の主面１８上に、半導体に対して可能な限り小さい接触抵抗を有する透明な導電性の層を設けることができる。そのような透明な導電性の層によって、ビーム出力結合の効率を増大させるための多層構造体の構造化がそれと同時に多層構造体の横方向導電性を低減させることになるという欠点を補償調整することができる。多層構造体上の金属コンタクトによって多層構造体のビーム出力結合が損ねられることなく、半導体素子の全ての領域に対して最適な電流供給が達成される。

透明な導電性の層は例えばＺｎＯ、ＳｎＯ、ＩｎＯ、ＣｄＯ、ＧａＯまたはこれらの組み合わせから構成される。これらの材料はｎ導電性またはｐ導電性を示し、スパッタリング法、ＣＶＤ法または蒸着によってデポジットすることができる。

本発明による発光半導体素子の第２の実施例が図５に示されている。

薄膜半導体素子１０は、ビーム形成アクティブ層１４を備えたＧａＮベースの多層構造体１２を有する。しかしながら上述の第１の実施例とは異なり、アクティブ層１４において形成されたビームを最終的に出力結合する多層構造体１２の第２の主面１８は構造化されておらず、第１の主面１６と支持基板３０上の反射層または境界面との間に透明な層３４が設けられており、この層３４がビーム出力結合を増大するために構造化されている。この構造は、半導体１２と良好に接触する金属の反射率が特に高くなく、したがってマイグレーションが大きいために半導体を汚染する可能性があるＡｇのような比較的高い反射性の金属が使用されるべき場合には殊に有利である。

薄膜半導体の比較的僅かな横方向導電性を補償調整するために、透明の層３４を導電性の材料から構成することは有利である。

構造化は実質的に上述の第１の実施例に基づき説明した構造化に相応する。もっともここでは凸状の隆起部２６′として、先ず第一に切頭角錐または切頭円錐状の隆起部ないし台形の断面形状を有する隆起部が考慮される。上記において図３に基づき説明した構造化のパラメータはこの第２の実施例の隆起部２６′にも転用することができる。ここでは多層構造体１２のアクティブ層１４と透明な層３４との間の平坦な層３４を基準量として使用することができる。

図１の半導体素子の別の択一的な実施形態が図６に示されている。この半導体素子１０では多層構造体１２自体は構造化されておらず、多層構造体１２の第２の主面１８上に被着されているコーティング層３２に凸状の相応の隆起部３６が設けられている。

例えばＳｉＯ_２またはＳｉＮ_ｘからなるコーティング層３２は２以下の屈折率を有するので、ビームは半導体１２とコーティング層３２との間の境界面において部分的に全反射される。図３ｅ）のグラフに示されているように、構造化されたコーティング層３２の効率は半導体の２．５の屈折率から偏差するにつれ低減する。しかしながら屈折率が低い構造化されたコーティング層はそれにもかかわらず、全反射された波は約半分の波長の深さまで比較的小さい屈折率を有する材料に侵入するので有利である。もっともこの場合、全反射された波は指数的に次第に弱くなる。したがって構造化されたコーティング層の高さは数１００ｎｍよりも低くあるべきであり、横方向の寸法はμｍの範囲にある。

コーティング層３２の構造化部３６の横方向の寸法が出力結合されるべきビームの波長の範囲において低減される場合には、生じる波長はそのようなマイクロ構造化部３６において散乱され、これによってビームが比較的大きな角領域に広げられる。

最後に図７には図１の半導体素子の別の変形が示されている。この場合構造化されていない多層構造体１２上には、例えばＺｎＯ、ＳｎＯ、ＩｎＯ、ＣｄＯ、ＧａＯまたはこれらの組み合わせからなる透明な導電性の層３８が被着されている。この透明な導電性の層３８は図１の第１の実施例と同様に構造化されている。図７には台形の断面形状を有する隆起部を備えた１次元の構造化部が示されている。

透明な導電性の層３８と半導体１２との間の接触抵抗は可能な限り小さいことが望ましい。さもなければ層３８と多層構造体１２との間には、有利には非常に薄くしたがって半透明または遮断的に構成されている（図示していない）金属層が必要とされることになる。

本発明による半導体素子の第１の実施例の断面図の概略図。 図１の半導体素子における隆起部の最適な開口角を説明する図。 図１の半導体素子における隆起部の最適な開口角を説明する図。 図１の半導体素子における隆起部の最適な開口角を説明する図。 図１の半導体素子における隆起部の最適なパラメータを説明するためのシミュレーション結果。 図１の半導体素子における隆起部の最適なパラメータを説明するためのシミュレーション結果。 図１の半導体素子における隆起部の最適なパラメータを説明するためのシミュレーション結果。 図１の半導体素子における隆起部の最適なパラメータを説明するためのシミュレーション結果。 図１の半導体素子における隆起部の最適なパラメータを説明するためのシミュレーション結果。 図１の第１の実施例の変形の概略図。 本発明による半導体素子の第２の実施例の断面図の概略図。 図１の第１の実施例の別の変形の概略図。 図１の第１の実施例のさらに別の変形の概略図。 従来の半導体素子のビーム出力結合に関する非常に概略的な図。

Claims (32)

1. ＧａＮベースの多層構造体（１２）を備えた発光薄膜半導体素子であって、
   前記多層構造体（１２）はビーム形成アクティブ層（１４）を包含し、第１の主面（１６）および該第１の主面（１６）とは反対の側に前記ビーム形成アクティブ層において形成されたビームを出力結合する第２の主面（１８）を有する、半導体素子において、
   前記多層構造体（１２）の前記第１の主面（１６）は反射層ないし境界面と結合されており、前記多層構造体（１２）の前記第２の主面（１８）は１次元または２次元に構造化されていることを特徴とする、半導体素子。
2. 前記多層構造体（１２）の前記第２の主面（１８）に接する前記多層構造体の領域（２２）は凸状の隆起部（２６）を有する、請求項１記載の半導体素子。
3. 前記隆起部（２６）は切頭角錐または切頭円錐の形状ないし台形の断面形状を有する、請求項２記載の半導体素子。
4. 前記隆起部（２６）は円錐の形状ないし三角形の断面形状を有する、請求項２記載の半導体素子。
5. 前記隆起部（２６）は球欠の形状ないし円の切片形の断面形状を有する、請求項２記載の半導体素子。
6. 前記隆起部（２６）は約３０°から約７０°の開口角（α）を有する、請求項２から５までのいずれか１項記載の半導体素子。
7. 前記隆起部は約４０°から約５０°の開口角（α）を有する、請求項６記載の半導体素子。
8. 前記隆起部（２６）の高さ（ｈ１）は少なくとも、前記ビーム形成アクティブ領域（１４）と前記隆起部との間の前記多層構造体（１２）の平坦領域（２０）の高さ（ｈ２）と同じである、請求項２から７までのいずれか１項記載の半導体素子。
9. 前記隆起部（２６）の高さ（ｈ１）は、前記ビーム形成アクティブ層と前記隆起部との間の前記多層構造体の平坦領域（２０）の高さの約２倍である、請求項８記載の半導体素子。
10. 前記隆起部（２６）のパターン寸法（ｄ）は該隆起部の高さ（ｈ１）の最高で約５倍である、請求項２から９までのいずれか１項記載の半導体素子。
11. 前記隆起部のパターン寸法（ｄ）は該隆起部の高さ（ｈ１）の最高で約３倍である、請求項１０記載の半導体素子。
12. 前記多層構造体（１２）の前記第１の主面（１６）と結合されている層（２８）ないし境界面は少なくとも７０％の反射率を有する、請求項１から１１までのいずれか１項記載の半導体素子。
13. 前記多層構造体（１２）の前記第１の主面（１６）と結合されている層（２８）ないし境界面は少なくとも８５％の反射率を有する、請求項１から１１までのいずれか１項記載の半導体素子。
14. 前記多層構造体（１２）は前記第１の主面（１６）に直接被着されているか、反射層（２８）を介して支持基板（３０）上に被着されている、請求項１から１３までのいずれか１項記載の半導体素子。
15. 前記反射層ないし支持基板は同時に前記半導体素子のコンタクト面として使用される、請求項１４記載の半導体素子。
16. 前記多層構造体（１２）の前記第２の主面（１８）上には導電性の透明な層が被着されている、請求項１から１５までのいずれか１項記載の半導体素子。
17. 前記多層構造体（１２）の前記第２の主面（１８）上には透明な保護層（３２）が被着されている、請求項１から１６までのいずれか１項記載の半導体素子。
18. ＧａＮベースの多層構造体（１２）を備えた発光薄膜半導体素子であって、
    前記多層構造体（１２）はビーム形成アクティブ層（１４）を包含し、第１の主面（１６）および該第１の主面（１６）とは反対の側に前記ビーム形成アクティブ層において形成されたビームを出力結合する第２の主面（１８）を有する、半導体素子において、
    前記多層構造体（１２）の前記第１の主面（１６）は反射層（２８）ないし境界面と結合されており、前記多層構造体（１２）の前記第１の主面（１６）と前記反射層ないし境界面との間に、１次元または２次元に構造化されている透明な層（３４）が設けられていることを特徴とする、半導体素子。
19. 前記透明な層（３４）は導電性である、請求項１８記載の半導体素子。
20. 前記透明な層（３４）は前記多層構造体（１２）の前記第１の主面（１６）と前記反射層（２８）ないし境界面との間に凸状の隆起部（２６′）を有する、請求項１８または１９記載の半導体素子。
21. 前記隆起部（２６′）は切頭角錐または切頭円錐の形状ないし台形の断面形状を有する、請求項２０記載の半導体素子。
22. 前記隆起部（２６′）は約３０°から約７０°の開口角（α）を有する、請求項２０または２１記載の半導体素子。
23. 前記隆起部（２６′）は約４０°から約５０°の開口角（α）を有する、請求項２０または２１記載の半導体素子。
24. 前記隆起部（２６′）の高さ（ｈ１）は少なくとも、前記ビーム形成アクティブ領域（１４）と前記隆起部との間の前記多層構造体（１２）の平坦領域（３５）の高さ（ｈ２）と同じである、請求項２０から２３までのいずれか１項記載の半導体素子。
25. 前記隆起部（２６′）の高さは、前記ビーム形成アクティブ層と前記隆起部との間の前記多層構造体の平坦領域（３５）の高さの約２倍である、請求項２４記載の半導体素子。
26. 前記隆起部（２６′）のパターン寸法（ｄ）は該隆起部の高さ（ｈ１）の最高で約５倍である、請求項２０から２５までのいずれか１項記載の半導体素子。
27. 前記隆起部のパターン寸法（ｄ）は該隆起部の高さ（ｈ１）の最高で約３倍である、請求項２６記載の半導体素子。
28. 前記多層構造体（１２）の前記第１の主面（１６）と結合されている層ないし境界面は少なくとも７０％の反射率を有する、請求項１８から２７までのいずれか１項記載の半導体素子。
29. 前記多層構造体（１２）の前記第１の主面（１６）と結合されている層ないし境界面は少なくとも８５％の反射率を有する、請求項２８記載の半導体素子。
30. 前記反射層（２８）は支持基板（３０）上に被着されており、ないし反射境界面は支持基板（３０）によって形成されている、請求項１８から２９までのいずれか１項記載の半導体素子。
31. 前記反射層ないし支持基板は同時に前記半導体素子のコンタクト面として使用される、請求項３０記載の半導体素子。
32. 前記多層構造体（１２）の前記第２の主面（１８）上には透明な層が被着されている、請求項１８から３１までのいずれか１項記載の半導体素子。

Images