JP2005530217A - 光センサを備えた表示回路 - Google Patents

Abstract

マトリクス表示装置として作動する表示モードと、光入力を受け取る検知モードとを備えた組合せ入出力装置であって、マトリクス表示装置として配設された複数の画素回路と、センサマトリクスとして配設された複数の光センサとを備えた組合せ入出力装置。光センサと画素回路とが同じ基板上に集積され、画素回路の制御に使用する制御ラインを光センサの制御用として好適に再利用する。複数の光センサが作動可能にされ、それによって身振りによる入力の識別が可能となる。

Description

相互参照される関連出願情報

利用不可。

ヒューマン・マシーンインタフェース（ＨＭＩ）での使用に適した複数の異なる入出力装置が存在する。ポピュラーな出力装置としてアクティブマトリクスフラットパネル表示装置がある。

図１は、表示マトリクス２、および、上記表示マトリクスを制御する制御回路４を備えた平面パネル表示装置を示す図である。本例の表示マトリクス２は単色であり、Ｎ行×Ｍ列のアレイから成る絵素（画素）回路１５_ｎｍを含み、該回路の各々には１つの画素が含まれる。カラー表示は、個々の画素をサブピクセルに分画することにより達成されるが、このサブピクセルの数は三原色（通常、赤、緑、青のＲＧＢの３色）の数と同じである。ｎ＝１，２，３およびｍ＝１，２，３に対応する表示マトリクス２の部分が示されている。画素回路１５_１ｍ、１５_２ｍ、１５_３ｍ...５_ｎｍ（ｍ＝１，２，３...Ｍ）からなるＮ行の個々の行は、関連する行選択ライン２１_ｎを有する。行選択ライン２１_ｎは、その関連する行内の画素回路１５_ｎ１、１５_ｎ２、１５_ｎ３...１５_ｎｍの各々と接続される。行選択ラインがオンにセットされた場合、関連する行内の画素回路のスイッチがオンになる。行選択ラインがオンにセットされない場合、関連する行内の画素回路のスイッチはオンにならない。画素回路１５_ｎ１、１５_ｎ２、１５_ｎ３...１５_ｎｍのＭ列（ｎ＝１，２，３...Ｍ）の各列には、関連するデータライン２０_ｍが含まれる。データライン２０_ｍは、その関連する列内の画素回路１５_１ｍ、１５_２ｍ、１５_３ｍ...１５_ｎｍの各々と接続される。行選択ライン２１_ｎをオンにセットすることにより、画素回路１５_ｎｍのスイッチがオンになり、スイッチをオンにする画素回路１５_ｎｍの画素（ｎ，ｍ）のグレースケールは、データライン２０_ｍを介して供給される電圧、電流または電荷のいずれかにより決定される。

制御回路４はタイミング制御回路６、列駆動回路８および行選択回路１０を備える。タイミング制御回路６は、１つの表示フレーム用の表示マトリクス２の個々の画素のグレースケール値を指示するコンピュータ（図示せず）からの入力を受け取り、列駆動回路８と行選択回路１０とに出力を供給する。

表示マトリクスに画像を描くためには行選択ラインとデータラインとが連続的に走査される。行選択回路１０は、選択ライン２１_１をオンにセットし、その他のいずれの行選択ラインもオンにセットしない。これによって表示マトリクス２の第１の行内のＭ個の画素回路１５_１ｍ（ｍ＝１，２，３...）がオンにセットされる。列駆動回路は、コンピュータから出力された行ｎ内のＭ個の画素に対するグレースケール値の各々を電圧値に変換し、次いでこの電圧をＭ個のデータライン２０_ｍ（ｍ＝１，２，３...）の各々に印加する。データラインの電圧によって、データラインと関連するオンにされた画素のグレースケールが決定される。選択回路によって、次の行のための選択ライン２１_２がオンにセットされ、上記処理が繰り返される。このようにして１行分の画素は一度に描かれ、フレームが完成するまで個々の行が順に描かれていく。次いで、コンピュータが表示マトリクス２の個々の画素のグレースケール値を次のフレームに出力し、個々の画素が１行ずつ一度に描かれていく。

表示装置はアクティブマトリクス（ＡＭ）表示装置またはパッシブマトリクス（ＰＭ）表示装置であってもよい。ＰＭモードでは、画素の関連する行選択ラインがオンにセットされている間、画素のグレースケールは単に保持されるだけである。例えば、ＰＭが２４０行を有する場合、個々の行はフレーム周期の１／２４０の間だけスイッチがオンになる。高い画素カウントを持つ、したがって多数の行を持つ表示装置の場合、画素のスイッチオン時間はより短くなり、したがってコントラストと輝度は低下する。この問題を解決するためにＡＭが導入される。今度は個々の画素はその走査後（すなわち、その関連する行選択ラインがスイッチオンを解除（de-assert）したとき）そのグレースケールを保持する手段を有することになる。

反射型表示装置は表示装置に入射する光を変調し、透過型表示装置は表示装置をバックライトから貫通する光を変調する。透過反射（transflective）型表示装置は反射型表示と透過型表示との組み合わせであり、暗闇の中のみならず明るい日光の中でも表示画面を見ることができるようにするものである。液晶表示装置（ＬＣＤ）は上記タイプの表示装置で広く用いられている。ＬＣＤは、電場を用いて再配向液晶（ＬＣ）分子による画像形成を行うものである。この再配向により偏光-回転特性の変化が生じ、この変化と偏光子との組み合わせを利用して画素のオンとオフの切り替えを行うことが可能となる。ＬＣＤ画素のマトリクスは、データライン２０を介して行と列の選択された組み合わせに電圧を印加することにより制御される。

図２はアクティブマトリクスＬＣＤ（ＡＭＬＣＤ）の一部を示す図である。図１に関して説明した画素回路１５_ｎｍは図２では参照番号２５_ｎｍにより指定され、これらの画素回路がＡＭＬＣＤ画素回路であることを示している。図２は、第１のデータライン２０_１および第１の行走査線２１_１と接続された第１の画素回路２５_１１、並びに、データライン２０_１および第２の行走査線２１_２と接続された第２の画素回路２５_２１を示す。第１と第２の画素回路は同一の画素回路である。第１の画素回路２５_１１は、第１のスイッチング電界効果トランジスタ２２_１と、固有の静電容量を持つ第１の液晶画像素子２３_１と、第１の記憶キャパシタ２４_１とを備える。第１のスイッチングトランジスタ２２_１のゲートは、第１の行走査線２１_１と接続され、上記トランジスタの複数のソースは第１のデータライン２０_１と接続され、上記トランジスタのドレインは第１の液晶画像素子２３_１の端子および第１の記憶キャパシタ２４_１のプレートと接続される。第１の記憶キャパシタ２４_１の他方のプレートは第２の行走査線２１_２と接続される。第１のスイッチングトランジスタ２２_１はスイッチとして作動する。第１の行走査線２１_１がオンにセットされているとき、トランジスタは導通し、オンにセットされていないときは導通しない。したがって、第１の行走査線２１_１がオンにセットされているとき、第１の記憶キャパシタ２４_１は第１のデータライン２０_１を介して印加電圧により荷電されて、第１の液晶画像素子２３_１のグレースケールが設定されることになる。第１の行走査線２１_１がオンにセットされなくなると、荷電された第１の記憶キャパシタ２４_１は第１の液晶画像素子２３_１の両端にわたって正しい電圧を保持し、正しいグレースケールを保持する。このようにして、高解像度表示装置に対してもコントラストや輝度の低下は生じなくなる。

電界効果スイッチングトランジスタは、通常、半導体（ほとんどの場合水素添加アモルファスシリコン（ａ−Ｓｉ：Ｈ）または低温多結晶シリコン（ｐ−Ｓｉ））から形成される薄膜トランジスタ（ＴＦＴ）である。表示マトリクスを形成するデータライン、走査線、スイッチングトランジスタおよび記憶キャパシタを集積回路として単一基板上に集積することができる。基板は通常ガラスからつくられるが、次第にプラスチックからもつくられるようになってきている。

放射型表示装置はそれ自身の光を発光する。これらのタイプの表示装置には、電界放出表示装置（ＦＥＤ）と；有機発光ダイオード（ＯＬＥＤ）表示装置と、薄膜電界発光表示装置（ＴＦＥＬ）とが含まれる。ＦＥＤ、ＯＬＥＤおよびＴＦＥＬはすべて受動的に駆動することが可能であるが、ＬＣＤの場合と同じ理由でＡＭ駆動タイプの表示装置が望ましい。これら装置の相違点として、前者の表示装置が定電流で駆動されるのに対して、ＬＣＤは定電圧に依拠するという点が挙げられる。放出光の強さは電流によって制御され、この電流は、ＡＭ駆動を介して１つのフレームの間中一定に保たれる。この放出光の強さは、パルス幅変調と定電流とを介する電荷量により制御することも可能である。

図３はＯＬＥＤアクティブマトリクス表示装置の一部を示す。図１に関して説明した画素回路１５_ｎｍは図３では参照番号３５_ｎｍにより指定されて、これらの回路がＯＬＥＤ画素回路であることを示している。図３はデータライン２０_１と接続された例示の放射型画素回路３５_１１と、行走査線２１_１と、列陽極３６と、普通の陰極３７とを示す。放射型画素回路３５_１１は、スイッチング電界効果トランジスタ３２と、発光ダイオード３３と、記憶キャパシタ３４と、駆動トランジスタ３６とを備える。スイッチングトランジスタ３２のゲートは行走査線２１_１と接続され、スイッチングトランジスタ３２のソースはデータライン２０_１と接続され、スイッチングトランジスタ３２のドレインは記憶キャパシタ３４のプレートおよび駆動トランジスタ３６のゲートと接続される。記憶キャパシタ３４の他方のプレートは列陽極３６と接続される。駆動トランジスタのドレインは列陽極３６と接続され、発光ダイオード３３は駆動トランジスタ３６のソースと普通の陰極３７との間で接続される。

スイッチングトランジスタ３２はスイッチとして作動する。第１の行走査線２１_１がオンにセットされると、スイッチングトランジスタ３２は導通し、オンにセットされていないとき、スイッチングトランジスタ３２は導通しない。したがって、第１の行走査線２１_１がオンにセットされると、第１のデータライン２０_１を介する印加電圧が、駆動トランジスタ３６の中を流れる電流（したがってＬＥＤ３３の強度）を制御し、記憶キャパシタ３４を荷電する。第１の行走査線２１_１がオンにセットされなくなると、荷電された記憶キャパシタ３４は駆動トランジスタ３６のゲートで正しい電圧を保持し、それによってＬＥＤ３３を介して正しい電流を保持し、その結果正しいグレースケールが保持される。

電界効果スイッチングトランジスタと第１の駆動トランジスタ３６とは通常薄膜トランジスタ（ＴＦＴ）であり、この薄膜トランジスタは水素添加アモルファスシリコン（ａ−Ｓｉ：Ｈ）または低温ポリシリコン（ｐ−Ｓｉ）などの半導体から形成される。表示マトリクスを形成するデータライン、走査線、スイッチングトランジスタおよび記憶キャパシタを集積回路として単一基板上に集積することができる。

フラットパネル表示装置により設けられている表示領域が出力用として使用されている間、この表示領域を光入力用として利用することが望ましい。従来、このような利用は、平面表示装置と組み合わされた、物理的に別個のタッチスクリーン装置を用いることにより通常行われている。抵抗タッチスクリーンは最も一般的なタッチスクリーンであり、ガラスまたはプラスチック基板、並びに、スペーサと可撓性フィルムを持つエアギャップとを備える。基板とフィルムとからなる対向面は透明電極（通常ＩＴＯ）で被膜されている。この対向面に触れると、上面と下面とが接触してｘｙ方向の抵抗値が測定される。上記タイプのタッチスクリーンは、基底を成すスクリーンからの光の透過を減らし、表示画像の中へ色ずれを生じさせ、比較的小型の寸法しか持たない場合がある。スペーサ粒子とガラス面とに対する光の散乱に起因して、基底を成す表示の画質低下が生じる。これらの問題点のいくつかは非常に手の込んだ、複雑な、コストのかかるタッチスクリーン技術の利用により処理することができる。例えば、表示面に対して平行に光を発生させ、表示面に触れる特別の指示用物体によって、検出される影を形成する光学タッチスクリーンを使用してもよい。しかし、上記技法は、レンズ、ミラー並びに送信機などの高価な光学部品を必要とし、さらに、その解像度は限定されている。別の技法によって、厚いフロントグラス上の表面弾性波の移動が検出されるが、この技法の解像度は限定されたものである。

したがって、表示用出力に関して、光入力を合成する満足のゆく回路は存在しない。現行の解決方法は、サイズ、重さおよびコストが追加される特別の部品を必要とする場合がある。現行の解決方法には不十分な解像度という欠点もあり、タッチスクリーンが表示装置の正面に配置された場合、視差が生じることになる。というのは、入力および出力平面が同一平面上に存在しないため、画質の低下が生じることになるからである。

サイズおよび／または重さおよび／またはコストの著しい増加を伴うことなく、平面パネル表示装置と組み合わされた光入力を提供することが本発明の実施形態の目的である。

表示装置と組み合わされた、より高い解像度の光入力を提供することが本発明の実施形態の目的である。

表示装置での画像品質の著しい低下を伴うことなく、表示装置と組み合わされた光入力を提供することが本発明の実施形態の目的である。

本発明の実施形態は、光センサと画素回路とが同じ基板上に集積された回路を提供するものである。この回路によって、画素回路に対する非常に良好な透過性が与えられ、光学的減損が大幅に減少し、視差が最小限にとどめられることになる。また、この回路によって装置のサイズ、コストおよび重さが減少する。フォトトランジスタなどの集積された光センサの利用によって、高い解像度が提供される。

本発明の実施形態は、光センサと画素回路とが同じ基板上に集積される回路を提供して、画素回路の制御に使用される制御ラインを光センサ用として好適に再使用するものである。これによって、回路の複雑さが減り、回路の駆動に用いる既存の駆動用ハードウェアが小さな変更だけで利用可能となる。

本発明の実施形態は複数の光センサのスイッチを一度にオンにし、それによって、身振りによる入力の識別を可能にする回路を提供するものである。

本発明をよりよく理解するために、また、同発明を実行できる方法を理解するために、以下の図面を単に例示として参照する。

発明の実施の形態

図４は、入出力マトリクス１０２と、上記入出力マトリクスを制御する制御回路とを備えた組合せ入出力装置１００を示す。上記入出力表示マトリクスは、マトリクスの形で配設された光センサが組み込まれた平面パネル表示マトリクスを備える。

入出力マトリクス１０２は絵素（画素）回路からなる表示マトリクスを備え、個々の回路は基板１０３上に集積された画素を有する。本例の表示マトリクスは単色であり、Ｎ行×Ｍ列のアレイから成る絵素（画素）回路１５_ｎｍを含み、該回路の各々には１つの画素が含まれる。ｎ＝１，２，３およびｍ＝１，２，３に対応する表示マトリクス１０２の部分が示されている。画素回路１５_１ｍ、１５_２ｍ、１５_３ｍ...１５_ｎｍ（ｍ＝１，２，３...Ｍ）からなるＮ行の個々の行は、基板１０３上に集積された、当該行自身の関連する行選択ライン２１_ｎを有する。行選択ライン２１_ｎは、この行選択ラインの関連する行内の画素回路１５_ｎ１、１５_ｎ２、１５_ｎ３...１５_ｎｍの各々と接続される。行選択ラインがオンにセットされると、関連する行内の画素回路のスイッチがオンにされる。行選択ラインがオンにセットされないと、関連する行内の画素回路のスイッチはオンにされない。画素回路１５_ｎ１、１５_ｎ２、１５_ｎ３...１５_ｎｍのＭ列（ｎ＝１，２，３...Ｍ）の各列には、基板１０３上に集積された関連するデータライン２０_ｍが含まれる。データライン２０_ｍは、このデータラインの関連する列内の画素回路１５_１ｍ、１５_２ｍ、１５_３ｍ...１５_ｎｍの各々と接続される。行選択ライン２１_ｎをオンにセットすることにより、画素回路１５_ｎｍのスイッチがオンにされ、スイッチがオンにされた画素回路１５_ｎｍの画素（ｎ，ｍ）のグレースケールは、データライン２０_ｍを介して供給される電圧、電流または電荷のいずれかにより決定される。

入出力マトリクスは、基板１０３に集積されたＮ行とＭ列の形で配設された光センサ１１５_ｎｍのセンサマトリクスをさらに備える。ｎ＝１，２，３とｍ＝１，２，３とに対応する光センサ１１５_ｎｍのマトリクス部分が図４に示されている。

光センサ１１５のＮ行の各々は異なる行選択ラインと関連づけられる。行選択ラインはその関連する行内の光センサの各々と接続される。光センサのＭ列の各々は、基板１０３上に集積された関連する列選択ライン１２０_ｍ（ｍ＝１，２...Ｍ）を備える。列選択ライン１２０_ｍは、その関連する列内のＮ個の光センサ１１５_１ｍ、１１５_２ｍ、１１５_３ｍ...１１５_ｎｍの各々と接続される。光センサのＭ列の各々は関連するデータラインを備える。データラインは、このデータラインの関連する列内の光センサの各々と接続される。この光センサの関連する行選択ラインをオンにセットすることにより、並びに、この光センサの関連する列選択ライン１２０_ｍをオンにセットすることにより、Ｎ×Ｍ個の光センサ１１５_ｎｍのうちの特定の１つの光センサを処理することが可能となり、検知された光学値がその光センサの関連するデータラインにより提供される。

例えば、図４に例示のように、光センサのセンサマトリクスが、画素の表示マトリクスの構成要素のいくつかを共有することが望ましい。

図４では、光センサ１１５_１ｍ、１１５_２ｍ、１１５_３ｍ...１１５_ｎｍ（ｍ＝１，２，３...Ｍ）のＮ行の各々が、基板１０３上に集積された、光センサ自身の関連する行選択ライン２１_ｎを有する。行選択ライン２１_ｎは、光センサ１１５_ｎ１、１１５_ｎ２、１１５_ｎ３...１１５_ｎｍと、画素回路１５_ｎ１、１５_ｎ２、１５_ｎ３...１５_ｎｍとによって共有される。

図４では、光センサ１１５_ｎ１、１１５_ｎ２、１１５_ｎ３、...１１５_ｎｍ（ｎ＝１，２，３...Ｎ）のＭ列の各々は基板１０３上に集積された、光センサ自身の関連するデータライン２０_ｍを有する。データライン２０_ｍは、光センサ１１５_１ｍ、１１５_２ｍ、１１５_３ｍ...１１５_ｎｍと、画素回路１５_１ｍ、１５_２ｍ、１５_３ｍ...１５_ｎｍとにより共有される。光センサと画素回路とは共有されたデータライン２０_ｍの１つの側部に沿って交番に配置される。したがって、光センサ１１５_ｎは画素回路１５_ｎ１に隣接することになる。

光センサの関連する行選択ライン２１_ｎと、光センサの関連する列選択ライン１２０_ｍとを介して、Ｎ×Ｍ個の光センサ１１５_ｎｍのうちの特定の１つの光センサの処理を行うことが可能となり、光センサの関連するデータライン２０_ｍによって検知された光学値が出力される。

データライン２０_ｍが好ましい実施形態で共有されているため、光センサの画素回路とセンサマトリクスの表示マトリクスとは同時に作動しないことが望ましい。したがって、画素回路１５_ｎｍが作動しているとき、光センサ１１５_ｎｍは作動しなくなる。

（ａ，ｂ）における画素は、行選択ライン２１_ａ上のＶ１ボルトと、データライン２０_ｂ上のグレースケール電圧値とを用いて処理される。行ａ内の画素素子１５のスイッチが行選択ライン２１_ａ上のＶ１により作動可能にされるのに対して、行ａ内の光センサ１１５は行選択ライン２１_ａ上のＶ１により使用禁止にされる。行選択ライン２１_ｎ（ｎ＝１，２...Ｎ（但しａを含まず））に印加される電圧Ｖ４は、当該行の画素素子と光センサの双方が使用禁止となるようにセットされる。

（ａ，ｂ）における光センサは、行選択ライン２１_ａでＶ２ボルトを用いて、かつ、列選択ライン１２０_ｂでＶ３ボルトをオンにセットして処理される。光センサの出力はデータライン２０_ｂで供給される。行選択ライン２１_ａの電圧Ｖ２は、行ａ内の光センサのアドレス指定を可能にするが、行選択ライン２１_ａの画素回路を使用禁止にする。行選択ライン２１_ｎ（ｎ＝１，２...Ｎ（但しａを含まない））に印加される電圧Ｖ５は、当該行の画素素子と光センサの双方が使用禁止となるようにセットされる。

電圧Ｖ５は電圧Ｖ４と同じであることが望ましい。したがって、好ましい実施形態では、行選択ライン２１_ｎの個々の行選択ラインは、３つの可能な状態Ｖ１、Ｖ４／Ｖ５、Ｖ２を持つ３状態ラインとなる。表示モードでは、一対の組み合わせ（Ｖ１，Ｖ４）を用いて、画素素子の１行をそれぞれ作動可能と作動不能とにする。検知モードでは上記一対の組み合わせを用いて、光学素子の１行をそれぞれ作動可能と作動不能とにする。

図４を参照すると、制御回路は、タイミング制御回路１０６と、列制御回路１０８と、行選択回路１１０とを備え、検知回路１１２をさらに備える。表示モードのとき、制御回路は、図１に関して示した制御回路４の説明に従って作動する。行選択回路１１０と列制御回路１０８とは第１の行を描く。行選択回路１１０は行選択ライン２１_１で電圧Ｖ１を出力し、次いで、その他の行選択ラインの個々の行選択ラインで電圧Ｖ４を出力する。それによってＭ個の画素回路１５１_ｍ（ｍ＝１，２，３...Ｍ）の第１行が作動可能にされる。列制御回路１０８は、コンピュータから得られる行ｎ内のＭ個の画素に対するグレースケール値の個々の値を電圧値に変換し、Ｍ本のデータライン２０_ｍ（ｍ＝１，２，３...Ｍ）の個々のデータラインにこの電圧を印加する。データラインの電圧は、作動可能にされた、該データラインと接続された画素のグレースケールを決定する。次いで、行選択回路１１０と列制御回路１０８とは第２の行を描く。行選択回路１１０は、次の行および列制御回路用の選択ライン２１_２をオンにセットして当該行内の画素のグレースケールを制御する。したがって、画素の１行は一度に塗り潰され、個々の行は表示フレームが完成するまで順に塗り潰される。次いで、コンピュータは、次の表示フレームに対して表示マトリクスの個々の画素のグレースケール値を出力し、１行が一度に塗り潰される。

検知モードでは、行選択ライン２１_ｎと列選択ライン１２０_ｎとが連続して走査され、出力がデータライン２０_ｎから受け取られる。行選択回路１１０と列制御回路とは光センサの第１の行を選択する。行選択回路１１０は行選択ライン２１_１で電圧Ｖ２を出力し、次いで、その他の選択ラインの個々の選択ラインで電圧Ｖ５を出力する。列制御回路１０８は列選択ライン１２０_ｎの個々の列選択ラインに対して電圧Ｖ３を出力する。第１の行内のＭ個の光センサ１１５_１ｍ（ｍ＝１，２，３...Ｍ）が作動可能にされ、それぞれデータライン２０_ｍで出力を供給する。検知回路１１２はデータライン２０_ｍでＭ個の出力の個々の出力をＭ個のデジタル値Ｄ_１ｍ（ｍ＝１，２，３...Ｍ）に変換する。このＭ個のデジタル値Ｄ_１ｍの個々の値はＭ個の光センサ１１５_１ｍの個々の光センサに対する入射光の強さを表す。検知回路１１２はタイミングコントローラ１０５を介してデジタル値をコンピュータへ出力する。行選択回路１１０は、選択ライン２１２で電圧Ｖ２を、そして、その他の行選択ラインで電圧Ｖ５を出力することにより光センサの第２の行を選択する。したがって、光センサの１行は一度に検知され、個々の行はフレームが完成するまで順に検知される。

表示処理と検知処理とを組み合わせるために、表示モードと検知モードとがオーバーラップしないようにすることが望ましい。表示モードが表示フレーム周波数ｆｄで行われるのに対して、検知モードは検知フレーム周波数ｆｓで行われる。ｆｄ＝ｆｓになったとき、１つの表示フレームが終了し、次いで、検知フレームが終了し、次いで、表示フレームが終了する、など。しかし、所望のサンプリング周波数と表示フレームレートとに応じて、表示フレーム周波数と検知フレーム周波数間の比を１：１から調整することも可能である。

個々の光学フレーム走査から得られるＮ×Ｍ個のデジタル値はＮ×Ｍ個のマトリクスの光センサに対する光入射の輝度を表す。上記の説明では単色画素と光センサのみについて説明した。しかし、当該三原色（例えば赤（Ｒ）、緑（Ｇ）、青（Ｂ））画素クラスタを用いてカラー画像の形成が可能であることを理解されたい。同様に、三原色光を検出する別個の光センサをまとめてクラスタ化することが可能である。したがって、個々の光学フレーム走査から得られる３ＮＭ個の光センサと画素および３ＮＭ個のデジタル値、三原色の各々に対するＮＭ個の値が生じるという点を除いて、この配置構成は上記で説明した配置構成と同等のものである。三原色の数は任意であるが通常３（ＲＧＢ）である。

“タッチ入力”
光センサ１１５_ｎｍの出力にそれぞれ対応し、光学フレーム走査から得られるデジタル値Ｄ_ｎｍは、プログラムされたコンピュータにより（あるいは専用プログラムが施されたマイクロプロセッサすなわちＡＳＩＣ）により処理されて、ユーザが入出力マトリクス１０２の近くに指をもっていくことにより入力が行われたかどうかの判定が行われる。デジタル値Ｄ_ｎｍが処理され、平均値Ｄが算出される。

明るい環境では、入出力マトリクス１０２に近づく指が影を落すのに対して、暗い環境では、入出力マトリクス１０２に近づく指は出力表示マトリクスからの光を入力センサマトリクスの上へ反射する。上記明るい環境はＤを所定のしきい値と比較することにより検出される。Ｄがしきい値Ｘ１より大きい（すなわち明るい環境）場合、所定のしきい値分だけＤよりも小さい値Ｄ_ｘｙが入力値として特定される。Ｄがしきい値Ｘ２よりも小さい（すなわち暗い環境）場合、所定のしきい値分だけＤよりも大きい値Ｄ_ｘｙがユーザ入力値として特定される。

オプションとして、代替または追加のいずれかとして、前回の光学フレーム走査の値Ｄ_ｎｍ（前回値）が現在の光学フレーム走査の値Ｄ_ｎｍ（現在値）と比較される。Ｄがしきい値Ｘ１より大きい（すなわち明るい環境）場合、Ｄ_ｘｙ（前回値）−Ｄ_ｘｙ（現在値）の方がしきい値よりも大きくなる対応する値Ｄ_ｘｙが可能なユーザ入力値として特定される。Ｄがしきい値Ｘ２よりも小さい（すなわち暗い環境）場合、Ｄ_ｘｙ（現在値）−Ｄ_ｘｙ（前回値）の方がしきい値よりも大きくなる対応する値Ｄ_ｘｙが可能なユーザ入力値として特定される。

Ｘ２＜Ｄ＜Ｘ１の場合、すなわち指から反射される光の強度が環境光と比較可能なとき、強度だけによって環境光の強度を比較することはできない。バックライトの光源のスペクトルはバックライト（一般に発光ダイオード（ＬＥＤ）すなわち冷陰極蛍光管（ＣＣＦＬ））の仕様から既知であり、指から光センサ内へ反射されるバックライトに対する相対ＲＧＢ値は光センサの出力側から決定することができる。これらのＲＧＢ値は環境光に対して異なる比率を有するため、強度の代わりに、平均の相対ＲＧＢ値を比較することにより指の位置を決定することが可能である。

“身振り入力”
光センサ１１５_ｎｍの出力にそれぞれ対応し、光学フレーム走査から得られるデジタル値Ｄ_ｎｍは、プログラムされたコンピュータ（または専用プログラムが施されたマイクロプロセッサすなわちＡＳＩＣ）により処理されて、ユーザは入出力マトリクス１０２の正面で身振りを行うことにより入力が行われたかどうかの判定が行われる。入出力マトリクス１０２の正面での身振りによって、明るい環境ではセンサマトリクス上にシャドウパターンが作成され、あるいは暗い環境では、表示マトリクスにより照射された手から生じる反射光の空間分布が作成される。このシャドウパターンは“タッチ入力”に対して上述のように検出される。上記シャドウパターン内の時間分散値は入力された身振りとして画像認識エンジンにより特定される。

輝度補正
光センサ１１５_ｎｍの出力にそれぞれ対応し、光学フレーム走査から得られるデジタル値Ｄ_ｎｍが処理されて、平均値Ｄが算出される。照明が強いとき、照射された透過型表示または放射型表示が低コントラストで現れることはよく知られていることである。一般に、この低コントラストは、補正の必要がない表示領域内でも表示輝度全体のブーストを行うことにより補正される。この結果、消費電力が不必要に高くなり、耐用期間が不必要に短くなる。この実施形態によれば、Ｄ_ｎｍ＞Ｄの場合、画素回路１５_ａｂ内の画素の輝度は上昇する。

図４に戻って参照すると、光センサ１１５_ｎｍは、光センサの光源が列選択ライン１２０_ｍと接続され、光センサのドレインがデータライン２０_ｍと接続され、光センサのゲートが行選択ライン２１_ｎと接続されたｎチャネルフォトトランジスタ１１４_ｎｍであることが望ましい（但しこれらに限定されるものではない）。図５は概略的に入出力マトリクス１０２を形成する集積回路の一部を例示する図である。集積回路のこの例示部分は、光センサ１１５_１１、１１５_１２、１１５_２１、１１５_２２と、画素回路１５_１１、１５_１２、１５_２１、１５_２２と、データライン２０_１および２０_２と、行選択ライン２１_１および２１_２と、列選択ライン１２０_１および１２０_２とを備える。上記画素回路はアクティブマトリクス表示装置（反射型、透過型または放射型）用回路であることが望ましく、本例では、図２と関連して説明したようにＡＭＬＣＤ用回路である。

フォトトランジスタ１１４はａ−Ｓｉまたはｐ−Ｓｉを用いて好適に形成されたｎチャネルＴＦＴである。画素回路内のスイッチングトランジスタ３２は、ａ−Ｓｉを用いて好適に形成されたｎチャネルＴＦＴである。したがって、同じ基板１０３上の同じ平面でフォトトランジスタと画素回路とを形成することが可能となる。特に、スイッチングトランジスタ３２のソース／ドレインおよびチャネル成分は、フォトトランジスタ１１４のそれぞれのソース／ドレインおよびチャネル成分と同じ半導体層から形成することが可能である。スイッチングＴＦＴとフォトトランジスタとのゲート電極は単一の導電層をエッチングした後に形成される。

全く同じトランジスタ設計を利用することにより、しかも、スイッチングトランジスタ３２ _ｎｍ 上にわたって存在する追加の光阻止層を用いて、スイッチングＴＦＴ３２ _ｎｍのゲート電圧に対するドレイン電流の依存をフォトトランジスタ１１４_ｎｍの暗い特性と類似のものにする。文献“ａ−Ｓｉ：Ｈ ＴＦＴアレイを利用する指紋スキャナ”（Jeong Kyun Kim, Jae Kyun Lee, Gyoung Chang, Beom Jin Moon著、論文２４.１、技術論文、ｐ.３５３〜３５５（２０００年）のＳＩＤ国際シンポジウムダイジェスト）に指紋スキャナについての記載があり、この指紋スキャナでは追加の光阻止層を持つセンサ薄膜トランジスタおよび同一のスイッチ薄膜トランジスタがａ−Ｓｉ：Ｈから形成される。

電圧Ｖ１が正であるのに対して、Ｖ２とＶ３とは負である。これらの値はＴＦＴに依存し、ＴＦＴの作動範囲は最大の線形性に対して選択される。したがって、フォトトランジスタは、逆バイアスがかけられ、そのゲートで負電圧を持つときに作動することになる。スイッチングＴＦＴ３２_ｎｍのゲート電圧に対するドレイン電流依存がフォトトランジスタ１１４_ｎｍの暗い特性に類似しているので、負のゲート電圧Ｖ２はスイッチングトランジスタ３２_ｎｍで切り替わらず、そのため該電圧Ｖ２が表示アドレス指定に影響を与えることはない。

ｎチャネル電界効果フォトトランジスタについて説明したが、別の光検出器やフォトトランジスタの利用も可能である。利用可能なフォトトランジスタの一般的な特性として、負のバイアスにおける暗電流が小さく、フォト電流と暗電流間の比率が大きいという点が挙げられる。

図６は、図４に示す検知回路１１２内に存在する光センサからの出力を検知する回路を示す。光センサ１１４_ｎｍがフォトトランジスタである場合、列選択ライン１２０_ｍが−Ｖ３ボルトであり、行選択ライン２１_ｎが−Ｖ２ボルトであるとき、データライン２０_ｍ上の電流がフォトトランジスタ１１４_ｎｍのコンダクタンスにより決定される。フォトトランジスタ１１４_ｎｍに逆バイアスがかけられ、該フォトトランジスタの導電率はこのフォトトランジスタに対して入射する光の強さに大きく依存する。データライン２０_ｍにおける電流の変動が、電流−電圧変換器によって個々の行に対して検出される。次いで、この電圧はデジタル化されて値Ｄ_ｎｍが生成される。電流駆動表示装置用として、電圧変化が代わりに検知される。

上記回路は抵抗器、差動増幅器およびアナログ／デジタル変換器を備える。抵抗器はデータライン２０_ｍと直列に接続される。抵抗器の両端にわたる電圧は差動増幅器により測定され、次いで、アナログ／デジタル変換器によりデジタル値へ変換される。

種々の例を参照しながら、上記パラグラフで本発明について説明したが、本発明の精神と範囲から逸脱することなく、上記に示した例に対する修正と変更を行うことが可能であると理解すべきである。

従来技術による平面表示装置を示す。 ＴＦＴＬＣＤ用の従来技術による画素回路を示す。 電流駆動アクティブマトリクス表示装置用の従来技術による画素回路を示す。 入出力マトリクスを備えた組合せ入出力装置を示す。 入出力マトリクスを形成する集積回路の一部を概略的に示す。 光センサからの出力を検知する回路を示す。

Claims (29)

1. 基板と、
   アクティブマトリクス表示装置用として、前記基板上に集積された画素回路であって、第１のゲート電極を有するスイッチングトランジスタを備えた画素回路と、
   前記基板上に集積されたフォトトランジスタであって、前記第１のゲート電極と電気的に接続された第２のゲート電極を有するフォトトランジスタと
   を備える集積回路。
2. 基板と、
   第１の複数の行と第２の複数の列とを有するマトリクス表示装置を構成するように前記基板上に集積された、複数の画素回路からなる第１の画素回路複合体と、
   前記基板上に集積された複数の第１導電線からなる第１の第１導電線複合体であって、前記第１の第１導電線複合体に属する個々の導電線が、それぞれ前記マトリクス表示装置の異なる行に関連付けられると共に該関連付けられた行の全ての前記画素回路と接続するように配設された前記第１の第１導電線複合体と、
   前記基板上に集積された複数の第２導電線からなる第２の第２導電線複合体であって、前記第２の第２導電線複合体に属する個々の導電線が、それぞれ前記マトリクス表示装置の異なる列に関連付けられると共に該関連付けられた列の全ての前記画素回路と接続するように配設された前記第１の第１導電線複合体と、
   第３の複数の行と第４の複数の列とを有するセンサマトリクスを構成するように前記基板上に集積された、複数のセンサからなる第２のセンサ複合体と、
   前記基板上に集積された複数の導電線からなる第３の導電線複合体であって、前記第３の導電線複合体に属する個々の導電線が、それぞれ前記センサマトリクスの異なる行に関連付けられると共に該関連付けられた行の全ての前記センサと接続するように配設された前記第３の導電線複合体と、
   前記基板上に集積された複数の導電線からなる第４の導電線複合体であって、前記第４の導電線複合体に属する個々の導電線が、それぞれ前記センサマトリクスの異なる列に関連付けられると共に該関連付けられた列の全ての前記センサと接続するように配設された前記第４の導電線複合体と、
   を備える集積回路。
3. 前記第３の導電線複合体が、前記第１導電線からなる第３の第１導電線複合体である請求項２に記載の集積回路。
4. 前記第４の導電線複合体が、前記第２導電線からなる第３の第２導電線複合体である請求項２または３に記載の集積回路。
5. 前記基板上に集積された複数の第３電導線からなる第５の第３電導線複合体であって、前記第５の第３電導線複合体に属する個々の電導線が、それぞれ前記センサマトリクスの異なる列に関連付けられると共に、該関連付けられた列の全ての前記センサと接続するように配設された前記第５の第３電導線複合体をさらに備えた請求項２、３または４に記載の集積回路。
6. 前記マトリクス表示装置がアクティブマトリクス表示装置であり、個々の画素回路がスイッチングトランジスタを備えた請求項２乃至５のいずれか１項に記載の集積回路。
7. 前記スイッチングトランジスタの各々が薄膜トランジスタである請求項６に記載の集積回路。
8. 前記薄膜トランジスタの各々が水素添加アモルファスシリコンを含む請求項７に記載の集積回路。
9. 個々のセンサがフォトトランジスタを備えた請求項２乃至８のいずれか１項に記載の集積回路。
10. 個々のフォトトランジスタが薄膜トランジスタである請求項９に記載の集積回路。
11. 前記薄膜トランジスタの各々が水素添加アモルファスシリコンを含む請求項７乃至１０のいずれか１つの請求項に記載の集積回路。
12. 前記マトリクス表示装置がアクティブマトリクス表示装置であり、個々の画素回路がスイッチングトランジスタを備え、さらに、個々のセンサがフォトトランジスタを備え、さらに、前記スイッチングトランジスタとフォトトランジスタとは、前記スイッチングトランジスタの各々が光ブロッキング層をさらに有するという点を除いて、実質的に同一の設計である請求項２乃至１１のいずれか１項に記載の集積回路。
13. 前記スイッチングトランジスタとフォトトランジスタとが薄膜トランジスタである請求項１２に記載の集積回路。
14. 前記スイッチングトランジスタとフォトトランジスタとが水素添加アモルファスシリコンを含む請求項１３に記載の集積回路。
15. 前記マトリクス表示装置がアクティブマトリクス表示装置であり、個々の画素回路がスイッチングトランジスタを備え、個々のセンサがフォトトランジスタを備え、さらに、前記スイッチングトランジスタと前記フォトトランジスタとがゲート電極を有すると共に対を成して配設され、個々の対を成す前記スイッチングトランジスタとフォトトランジスタとの前記ゲート電極用として共通の電極が用いられる請求項２乃至１４のいずれか１項に記載の集積回路。
16. 前記センサと前記画素回路とが対を成し、個々の対がセンサと、隣接する画素とを含む請求項２乃至１５のいずれか１項に記載の集積回路。
17. 前記第２のセンサ複合体の方が前記第１の画素回路複合体よりも数が少ない請求項２乃至１６のいずれか１項に記載の集積回路。
18. マトリクス表示装置として作動する表示モードと、光入力を受け取る検知モードとを備えた組合せ入出力装置であって、
    第１の複数の行と第２の複数の列とを有するマトリクス表示装置として配設された第１の画素回路複合体と、
    第３の複数の行と第４の複数の列とを持つセンサマトリクスとして配設された第２の光センサ複合体と、
    第１の第１導電線複合体であって、前記マトリクス表示装置の個々の行について、前記マトリクス表示装置の或る行に関する第２の画素回路複合体の各々が前記第１の第１導電線複合体のいずれか１つの電導線と接続すると共に、前記センサマトリクスの個々の行について、前記センサマトリクスの或る行に関する第４の光センサ複合体の各々が前記第１の第１導電線複合体のいずれか１つの電導線と接続する、前記第１の第１導電線複合体と、
    前記第１の第１導電線複合体に対して少なくとも３つの異なる制御信号のうちのいずれかの制御信号を印加する制御回路と、を備えた入出力装置。
19. 表示モード中、前記制御回路が前記第１の第１導電線複合体に属する１本の導電線に対して第１の制御信号を印加すると共に前記第１の第１導電線複合体のその他の導電線に対しては第２の制御信号を印加する請求項１８に記載の組合せ入出力装置。
20. 検知モード中、前記制御回路が前記第１の第１導電線複合体に属する１本の導電線に対して第３の制御信号を印加すると共に前記第１の第１導電線複合体のその他の導電線に対しては第４の制御信号を印加する請求項１８または１９に記載の組合せ入出力装置。
21. 第２の信号と第４の信号とが同じ信号である請求項１８、１９または２０に記載の組合せ入出力装置。
22. 前記検知モードと前記表示モードとが時間的にオーバーラップしない請求項１８乃至２１のいずれか１項に記載の組合せ入出力装置。
23. 第２の第２導電線複合体であって、前記マトリクス表示装置の個々の列について、前記マトリクス表示装置の或る列に関する前記第１の画素回路複合体の各々が前記第２の第２導電線複合体のいずれか１つの電導線と接続すると共に、前記センサマトリクスの個々の列について、前記センサマトリクスの或る列に関する第３の光センサ複合体の各々が前記第２の第２導電線複合体のいずれか１つの電導線と接続する、前記第２の第２導電線複合体をさらに備えた請求項１８乃至２２のいずれか１項に記載の組合せ入出力装置。
24. 前記制御回路が、前記表示モード中に前記第２の導電線複合体から入力信号を出力し、前記検知モード中に出力信号を受け取るように配設された請求項２４に記載の組合せ入出力装置。
25. 第３の第３電導線複合体であって、前記センサマトリクスの個々の列について、前記センサマトリクスの或る列に関する第３の光センサ複合体の各々が前記第３の第３導電線複合体のいずれか１つの電導線と接続する、前記第３の第３電導線複合体をさらに備えた請求項１８乃至２４のいずれか１項に記載の組合せ入出力装置。
26. 前記検知モード中、前記制御回路が前記第３の第３電導線複合体に属する個々の導電線から入力信号を供給するように配設された請求項２５に記載の組合せ入出力装置。
27. 前記検知モード中は前記第２の光センサ複合体の各々によって出力信号が供給され、前記表示モード中は前記第１の画素回路複合体の各々によって入力信号が供給され、さらに前記表示モード用に前記入力信号を調節するために前記検知モードの前記出力信号に応動する調整手段をさらに備えた請求項１８乃至２６のいずれか１項に記載の組合せ入出力装置。
28. 請求項１乃至１７のいずれか１項に記載の集積回路又は請求項１８乃至２７のいずれか１項に記載の組合せ入出力装置を備えたタッチスクリーン装置。
29. 様々な入力としてユーザにより行われる様々な身振りを識別するためのヒューマン・マシーンインタフェース装置であって、請求項１乃至１７のいずれか１項に記載の集積回路又は請求項１８乃至２７のいずれか１項に記載の組合せ入出力装置を備えたヒューマン・マシーンインタフェース装置。