KR20200072572A - Cmos 센서용 게이트-제어 전하 변조 디바이스 - Google Patents
Cmos 센서용 게이트-제어 전하 변조 디바이스 Download PDFInfo
- Publication number
- KR20200072572A KR20200072572A KR1020207017135A KR20207017135A KR20200072572A KR 20200072572 A KR20200072572 A KR 20200072572A KR 1020207017135 A KR1020207017135 A KR 1020207017135A KR 20207017135 A KR20207017135 A KR 20207017135A KR 20200072572 A KR20200072572 A KR 20200072572A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor region
- photo
- drain
- sensing element
- source
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 336
- 239000002019 doping agent Substances 0.000 claims abstract description 42
- 238000000034 method Methods 0.000 claims description 53
- 229910052732 germanium Inorganic materials 0.000 claims description 19
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 19
- 239000000969 carrier Substances 0.000 claims description 15
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims 13
- 239000000758 substrate Substances 0.000 description 33
- 230000003287 optical effect Effects 0.000 description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 238000010586 diagram Methods 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 238000005468 ion implantation Methods 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 9
- 238000002161 passivation Methods 0.000 description 6
- 239000012071 phase Substances 0.000 description 6
- 238000011065 in-situ storage Methods 0.000 description 4
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000012808 vapor phase Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004129 HfSiO Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
- H01L27/14649—Infrared imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by at least one potential-jump barrier or surface barrier, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/112—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor
- H01L31/113—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor
- H01L31/1136—Devices sensitive to infrared, visible or ultraviolet radiation characterised by field-effect operation, e.g. junction field-effect phototransistor being of the conductor-insulator-semiconductor type, e.g. metal-insulator-semiconductor field-effect transistor the device being a metal-insulator-semiconductor field-effect transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic System
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
Abstract
광을 감지하는 디바이스는 제 1 타입의 도펀트로 도핑된 제 1 반도체 영역 및 제 2 타입의 도펀트로 도핑된 제 2 반도체 영역을 포함한다. 제 2 반도체 영역은 제 1 반도체 영역 위에 배치된다. 디바이스는 게이트 절연 층; 게이트, 소스, 및 드레인을 포함한다. 제 2 반도체 영역은 게이트 절연 층 쪽에 배치되는 최상부 표면 및 제 2 반도체 영역의 최상부 표면에 대향하게 배치되는 최하부 표면을 가진다. 제 2 반도체 영역은 제 2 반도체 영역의 최상부 표면을 포함하는 상부 부분 및 제 2 반도체 영역의 최하부 표면을 포함하며 상부 부분과 상호 배타적인 하부 부분을 가진다. 제 1 반도체 영역은 제 2 반도체 영역의 상부 부분과 하부 부분 모두와 접촉하고 있다.
Description
본 출원은 일반적으로 반도체 디바이스들 및 회로들에 관한 것이다. 특히, 개시된 실시예들은 단파 적외선 광을 감지하는 반도체 디바이스들 및 회로들에 관한 것이다.
디지털 이미지 센서들은 최근에 상당한 인기를 얻고 있다. 예컨대, 많은 디지털 카메라들, 모바일 컴퓨터들, 및 모바일 폰들은 이미지를 캡처하기 위한 디지털 이미지 센서들을 포함한다.
그러나, CMOS(complementary metal-oxide-semiconductor) 센서들과 같은 통상적인 디지털 이미지 센서들은 포토다이오드들을 활용하여 포토 다이오드들과 연관된 암전류(dark current)를 겪는다. 암전류는 산탄 잡음(shot noise)을 증가시키는데 기여하는데, 이는 바람직하지 않다.
비록 전하 변조 디바이스(CMD: charge modulation device)가 암전류 문제에 대한 솔루션으로서 제안되었을지라도, 전하 변조 디바이스들은 온/오프(on/off) 신호에서 미세한 변화를 겪는다. 게다가, 전하 변조 디바이스들은 양자 효율과 약한 채널 변조(weak channel modulation)의 트레이드-오프(trade-off)로 인해 한계가 있다.
따라서, 낮은 암전류, 높은 양자 효율 및 강한 채널 변조를 가진 광 센서에 대한 필요성이 존재한다.
앞서 설명된 한계들 및 단점들을 극복한 (예컨대, 서버 시스템들, 클라이언트 시스템들 또는 디바이스들과 이러한 시스템들 또는 디바이스들을 동작시키는 방법의) 다수의 실시예들이 이하에서 더 상세히 제시된다. 이들 실시예들은 적외선 광을 감지하는 디바이스들, 회로들과 디바이스들을 제조하고 사용하는 방법들을 제공한다.
이하에서 더 상세히 설명되는 바와 같이, 일부 실시예들은 광을 감지하는 디바이스를 수반한다. 디바이스는 제 1 타입의 도펀트로 도핑된 제 1 반도체 영역 및 제 2 타입의 도펀트로 도핑된 제 2 반도체 영역을 포함한다. 제 2 반도체 영역은 제 1 반도체 영역 위에 배치되며, 제 1 타입은 제 2 타입과 다르다. 디바이스는 제 2 반도체 영역 위에 배치된 게이트 절연 층; 게이트 절연 층 위에 배치된 게이트; 제 2 반도체 영역과 전기적으로 커플링된 소스; 및 제 2 반도체 영역과 전기적으로 커플링된 드레인을 포함한다. 제 2 반도체 영역은 게이트 절연 층 쪽에 배치되는 최상부 표면을 가지며, 제 2 반도체 영역은 제 2 반도체 영역의 최상부 표면에 대향하게 배치되는 최하부 표면을 가진다. 제 2 반도체 영역은 제 2 반도체 영역의 최상부 표면을 포함하는 상부 부분을 가진다. 제 2 반도체 영역은 또한 제 2 반도체 영역의 최하부 표면을 포함하며 상부 부분과 상호 배타적인 하부 부분을 가진다. 제 1 반도체 영역은 제 2 반도체 영역의 상부 부분과 하부 부분 모두와 접촉하고 있다. 제 1 반도체 영역은, 적어도 게이트 아래에 배치된 위치에서, 제 2 반도체 영역의 상부 부분과 접촉하고 있다.
일부 실시예들에서, 제 1 타입은 n-타입이며, 제 2 타입은 p-타입이다.
일부 실시예들에서, 제 1 타입은 p-타입이며, 제 2 타입은 n-타입이다.
일부 실시예들에서, 제 2 반도체 영역은 소스로부터 드레인까지 연장되며 최상부 표면 및 최하부 표면과 다른 제 1 측면 표면을 가진다. 제 2 반도체 영역은 소스로부터 드레인까지 연장되며 최상부 표면 및 최하부 표면과 다른 제 2 측면 표면을 가진다. 제 1 반도체 영역은 제 1 측면 표면의 일부분을 통해 제 2 반도체 영역의 상부 부분과 접촉하고 있다. 제 1 반도체 영역은 제 2 측면 표면의 일부분을 통해 제 2 반도체 영역의 상부 부분과 접촉하고 있다.
일부 실시예들에서, 제 1 반도체 영역은 게르마늄을 포함한다.
일부 실시예들에서, 제 2 반도체 영역은 게르마늄을 포함한다.
일부 실시예들에서, 게이트 절연 층은 산화물층을 포함한다.
일부 실시예들에서, 디바이스는 제 1 반도체 영역 아래에 배치된 기판 절연층을 포함한다. 기판 절연층은 SiO2, GeOx, ZrOx, HfOx, SixNy, SixOyNz, TaxOy, SrxOy 및 AlxOy 중 하나 이상을 포함한다.
일부 실시예들에서, 디바이스는 제 2 타입의 도펀트로 도핑된 게르마늄을 포함하는 제 3 반도체 영역을 포함한다. 제 3 반도체 영역은 제 1 반도체 영역 아래에 배치된다.
일부 실시예들에서, 제 2 반도체 영역에서 제 2 타입의 도펀트의 도핑 농도는 제 3 반도체 영역에서 제 2 타입의 도펀트의 도핑 농도보다 더 높다.
일부 실시예들에서, 디바이스는 실리콘 기판을 포함한다.
일부 실시예들에서, 게이트는 폴리게르마늄, 비정질 게르마늄, 폴리실리콘, 비정질 실리콘, 실리콘 카바이드 및 금속 중 하나 이상을 포함한다.
일부 실시예들에서, 제 2 반도체 영역은 소스로부터 드레인까지 연장된다.
일부 실시예들에서, 제 1 반도체 영역은 소스로부터 드레인까지 연장된다.
일부 실시예들에서, 게이트 절연층은 소스로부터 드레인까지 연장된다.
일부 실시예들에서, 제 2 반도체 영역은 소스와 드레인 사이의 다수의 채널들을 정의한다.
일부 실시예들에서, 제 2 반도체 영역은 100nm 미만의 두께를 가진다.
일부 실시예들에서, 제 1 반도체 영역은 1000nm 미만의 두께를 가진다.
일부 실시예들에 따라, 센서 어레이는 공통 실리콘 기판상에 형성된 복수의 디바이스들을 포함하며, 복수의 디바이스들의 각각의 디바이스는 앞서 설명된 디바이스들 중 임의의 디바이스에 대응한다.
일부 실시예들에서, 복수의 디바이스들은 공통 평면상의 제 1 반도체 영역을 가진다.
일부 실시예들에서, 복수의 디바이스들은 공통 평면상의 제 2 반도체 영역을 가진다.
일부 실시예들에서, 복수의 디바이스들은 공통 평면상의 제 3 반도체 영역을 가진다.
일부 실시예들에서, 복수의 디바이스들은 하나 이상의 트렌치들에 의해 분리된다.
일부 실시예들에서, 복수의 디바이스들은 공통 실리콘 기판상에 형성된 개별 게르마늄 섬(island)들상에 배치된다.
일부 실시예들에서, 센서 어레이는 복수의 디바이스들 위의 패시베이션(passivation)층을 포함한다.
일부 실시예들에서, 센서 어레이는 복수의 디바이스들 사이의 패시베이션층을 포함한다.
일부 실시예들에 따라, 광을 감지하는 디바이스를 형성하는 방법은 실리콘 기판 위에, 제 1 타입의 도펀트로 도핑된 제 1 반도체 영역을 형성하는 단계 및 실리콘 기판위에, 제 2 타입의 도펀트로 도핑된 제 2 반도체 영역을 형성하는 단계를 포함한다. 제 2 반도체 영역은 제 1 반도체 영역 위에 배치된다. 제 1 타입은 제 2 타입과 다르다. 방법은 또한 제 2 반도체 영역 위에 게이트 절연 층을 형성하는 단계를 포함한다. 제 2 반도체 영역의 하나 이상의 부분들은 소스 및 드레인을 정의하기 위하여 게이트 절연층으로부터 노출된다. 제 2 반도체 영역은 게이트 절연층을 향하는 최상부 표면을 가진다. 제 2 반도체 영역은 제 2 반도체 영역의 최상부 표면에 대향하는 최하부 표면을 가진다. 제 2 반도체 영역은 제 2 반도체 영역의 최상부 표면을 포함하는 상부 부분을 가진다. 제 2 반도체 영역은 제 2 반도체 영역의 최하부 표면을 포함하며 상부 부분과 상호 배타적인 하부 부분을 가진다. 제 1 반도체 영역은 제 2 반도체 영역의 상부 부분과 하부 부분 모두와 접촉하고 있다. 제 1 반도체 영역은, 적어도 게이트 아래에 배치된 위치에서, 제 2 반도체 영역의 상부 부분과 접촉하고 있다. 방법은 게이트 절연층 위에 배치된 게이트를 형성하는 단계를 더 포함한다.
일부 실시예들에서, 제 1 반도체 영역은 제 1 반도체 영역을 에피택셜 성장(epitaxially growing)시킴으로써 형성된다.
일부 실시예들에서, 제 1 반도체 영역은 제 1 반도체 영역이 성장되는 동안 제 1 타입의 도펀트로 인-시튜(in-situ) 도핑된다.
일부 실시예들에서, 제 1 반도체 영역은 이온 주입 프로세스 또는 기상 확산 프로세스를 사용하여 제 1 타입의 도펀트로 도핑된다.
일부 실시예들에서, 제 2 반도체 영역은 제 2 반도체 영역을 에피택셜 성장시킴으로써 형성된다.
일부 실시예들에서, 제 2 반도체 영역은 제 2 반도체 영역이 성장되는 동안 제 2 타입의 도펀트로 인-시튜 도핑된다.
일부 실시예들에서, 제 2 반도체 영역은 이온 주입 프로세스 또는 기상 확산 프로세스를 사용하여 제 2 타입의 도펀트로 도핑된다.
일부 실시예들에서, 제 2 반도체 영역은 제 1 반도체 영역이 이온 주입 프로세스 또는 기상 확산 프로세스를 사용하여 제 1 타입의 도펀트로 도핑된 이후에 이온 주입 프로세스를 사용하여 제 2 타입의 도펀트로 도핑된다.
일부 실시예들에 따라, 센서 어레이를 형성하는 방법은 앞서 설명된 방법들 중 임의의 방법을 사용하여 공통 실리콘 기판상에 복수의 디바이스들을 동시에 형성하는 단계를 포함한다.
일부 실시예들에 따라, 센서 회로는 소스 단자, 게이트 단자, 드레인 단자 및 몸체 단자를 가진 포토-감지 엘리먼트를 포함한다. 센서 회로는 또한 소스 단자, 게이트 단자 및 드레인 단자를 가진 선택 트랜지스터를 포함한다. 선택 트랜지스터의 드레인 단자는 포토-감지 엘리먼트의 소스 단자와 전기적으로 커플링되거나 또는 선택 트랜지스터의 소스 단자는 포토-감지 엘리먼트의 드레인 단자와 전기적으로 커플링된다.
일부 실시예들에서, 포토-감지 엘리먼트는 앞서 설명된 디바이스들 중 임의의 디바이스이다.
일부 실시예들에서, 선택 트랜지스터의 소스 단자 또는 드레인 단자와 전기적으로 커플링되지 않는, 포토-감지 엘리먼트의 소스 단자 또는 드레인 단자는 접지에 연결된다.
일부 실시예들에서, 선택 트랜지스터의 소스 단자 또는 드레인 단자와 전기적으로 커플링되는, 포토-감지 엘리먼트의 소스 단자 또는 드레인 단자는 접지에 연결되지 않는다.
일부 실시예들에서, 선택 트랜지스터의 소스 단자 또는 드레인 단자와 전기적으로 커플링되는, 포토-감지 엘리먼트의 소스 단자 또는 드레인 단자는 전압원과 전기적으로 커플링된다.
일부 실시예들에서, 전압원은 고정 전압을 제공한다.
일부 실시예들에서, 센서 회로는 2개 만큼 적은 트랜지스터들을 포함하며, 2개의 트랜지스터들은 선택 트랜지스터를 포함한다.
일부 실시예들에서, 센서 회로는 1개 만큼 적은 트랜지스터를 포함하며, 하나의 트랜지스터는 선택 트랜지스터이다.
일부 실시예들에 따라, 변환기 회로는 포토-감지 엘리먼트의 소스 단자 또는 드레인 단자와 전기적으로 커플링되지 않는, 앞서 설명된 센서 회로들 중 임의의 센서 회로에 대응하는 제 1 센서 회로의 선택 트랜지스터의 소스 단자 또는 드레인 단자와 전기적으로 커플링된 입력 단자를 가진 제 1 트랜스임피던스 증폭기를 포함한다. 제 1 트랜스임피던스 증폭기는 포토-감지 엘리먼트로부터의 전류 입력을 전압 출력으로 변환하도록 구성된다. 변환기 회로는 또한 2개의 입력 단자들을 가진 차동 증폭기를 포함하며, 2개의 입력 단자들 중 제 1 입력 단자는 제 1 트랜스임피던스 증폭기의 전압 출력과 전기적으로 커플링되며, 2개의 입력 단자들 중 제 2 입력 단자는 포토-감지 엘리먼트에 의해 제공된 베이스 전류(base current)에 대응하는 전압을 제공하도록 구성되는 전압원과 전기적으로 커플링된다. 차동 증폭기는 전압원에 의해 제공된 전압과 전압 출력 사이의 전압차에 기초하여 전압을 출력하도록 구성된다.
일부 실시예들에서, 제 1 트랜스임피던스 증폭기는 연산 증폭기를 포함한다.
일부 실시예들에서, 베이스 전류는 포토-감지 엘리먼트가 실질적으로 광을 수신하지 않는 동안 포토-감지 엘리먼트에 의해 제공된 전류에 대응한다.
일부 실시예들에서, 전압원은 앞서 설명된 센서 회로들 중 임의의 센서 회로에 대응하며 제 1 센서 회로와 다른 제 2 센서 회로와 전기적으로 커플링되는 입력 단자를 가진 제 2 트랜스임피던스 증폭기이다.
일부 실시예들에서, 제 2 트랜스임피던스 증폭기의 입력 단자는 제 2 센서 회로의 선택 트랜지스터의 소스 단자 또는 드레인 단자와 전기적으로 커플링된다.
일부 실시예들에서, 제 2 트랜스임피던스 증폭기는 연산 증폭기를 포함한다.
일부 실시예들에서, 제 2 센서 회로의 포토-감지 엘리먼트는 제 2 센서 회로의 포토-감지 엘리먼트가 광을 수신하는 것이 방지되도록 광학적으로 커버링된다(covered).
일부 실시예들에서, 전압원은 디지털-대-아날로그 변환기이다.
일부 실시예들에서, 변환기 회로는 차동 증폭기의 출력에 전기적으로 커플링되는 아날로그-대-디지털 변환기를 포함하며, 아날로그-대-디지털 변환기는 차동 증폭기의 출력을 디지털 신호로 변환하도록 구성된다.
일부 실시예들에서, 제 1 트랜스임피던스 증폭기는 멀티플렉서를 통해 복수의 센서 회로들의 개별 센서 회로와 전기적으로 커플링되도록 구성된다.
일부 실시예들에 따라, 이미지 센서 디바이스는 센서들의 어레이를 포함한다. 센서들의 어레이의 개별 센서는 앞서 설명된 센서 회로들 중 임의의 센서 회로를 포함한다.
일부 실시예들에서, 이미지 센서 디바이스는 앞서 설명된 변환기 회로들 중 임의의 변환기 회로를 포함한다.
일부 실시예들에서, 센서들의 어레이는 센서들의 다수의 행들을 포함하며; 그리고 개별 행의 센서들에 대하여, 센서 트랜지스터들의 게이트 단자들은 공통 선택 라인과 전기적으로 커플링된다.
일부 실시예들에서, 센서들의 어레이는 센서들의 다수의 열들을 포함하며; 그리고 개별 열의 센서들에 대하여, 선택 트랜지스터들의 소스 단자들 또는 드레인 단자들 중 하나는 공통 열 라인에 전기적으로 커플링된다.
일부 실시예들에 따라, 방법은 앞서 설명된 센서 회로들 중 임의의 센서 회로의 포토-감지 엘리먼트를 노출시키는 단계를 포함한다. 방법은 또한 포토-감지 엘리먼트의 소스 단자에 고정 전압을 제공하는 단계 및 포토-감지 엘리먼트의 드레인 전류를 측정하는 단계를 포함한다.
일부 실시예들에서, 방법은 포토-감지 엘리먼트의 드레인 전류에 기초하여 광의 강도를 결정하는 단계를 포함한다.
일부 실시예들에서, 드레인 전류를 측정하는 단계는 드레인 전류를 전압 신호로 변환하는 단계를 포함한다.
일부 실시예들에서, 드레인 전류를 전압 신호로 변환하는 단계는 드레인 전류를 전압 신호로 변환시키기 위하여 트랜스임피던스 증폭기를 사용하는 단계를 포함한다.
일부 실시예들에서, 드레인 전류를 측정하는 단계는 앞서 설명된 변환기 회로들 중 임의의 변환기 회로를 사용하는 단계를 포함한다.
일부 실시예들에서, 방법은 센서 회로의 선택 트랜지스터를 활성화하는 단계를 포함한다.
일부 실시예들에서, 고정 전압은 포토-감지 엘리먼트를 광에 노출시키기 전에 포토-감지 엘리먼트의 소스 단자에 제공된다.
일부 실시예들에서, 고정 전압은 포토-감지 엘리먼트를 광에 노출시킨 이후에 포토-감지 엘리먼트의 소스 단자에 제공된다.
일부 실시예들에 따라, 방법은 앞서 설명된 이미지 센서 디바이스들 중 임의의 이미지 센서 디바이스의 센서들의 어레이를 광의 패턴에 노출시키는 단계를 포함한다. 방법은 또한 센서들의 어레이의 개별 센서의 포토-감지 엘리먼트에 대하여, 개별 센서의 포토-감지 엘리먼트의 소스 단자에 개별 전압을 제공하는 단계; 및 포토-감지 엘리먼트의 드레인 전류를 측정하는 단계를 포함한다.
일부 실시예들에서, 센서들의 어레이에서 포토-감지 엘리먼트들의 소스 단자들은 개별 전압들을 동시에 수신한다.
일부 실시예들에서, 센서들의 어레이에서 포토-감지 엘리먼트들의 소스 단자들은 개별 전압들을 순차적으로 수신한다.
일부 실시예들에서, 센서들의 어레이에서 포토-감지 엘리먼트들의 소스 단자들은 동일한 전압을 수신한다.
일부 실시예들에서, 센서들의 어레이에서 포토-감지 엘리먼트들의 드레인 전류들은 일괄적으로(in batch) 측정된다.
일부 실시예들에서, 센서들의 어레이에서 포토-감지 엘리먼트들의 드레인 전류들은 동시에 측정된다.
일부 실시예들에서, 센서들의 어레이에서 포토-감지 엘리먼트들의 드레인 전류들은 순차적으로 측정된다.
본 개시에 따르면, 낮은 암전류, 높은 양자 효율 및 강한 채널 변조를 가진 광 센서를 포함하는 디바이스가 제공될 수 있다.
전술한 양상들 뿐만아니라 추가 양상들 및 이의 실시예들을 더 잘 이해하기 위해서는 하기의 도면들과 함께 이하의 실시예들의 설명이 참조되어야 한다.
도 1a는 일부 실시예들에 따른 반도체 광 센서 디바이스의 부분 단면도이다.
도 1b는 일부 실시예들에 따라 도 1a에 예시된 반도체 광 센서 디바이스의 부분 단면도이다.
도 2a는 일부 실시예들에 따른 반도체 광 센서 디바이스의 동작을 도시하는 개략도이다.
도 2b는 일부 실시예들에 따라 도 2a에 예시된 반도체 광 센서 디바이스의 동작을 도시하는 개략도이다.
도 3은 일부 실시예들에 따른 예시적인 밴드 다이어그램들을 예시한다.
도 4a는 일부 실시예들에 따른, 반도체 광 센서 디바이스의 단일 채널 구성을 도시하는 개략도이다.
도 4b는 일부 실시예들에 따른, 반도체 광 센서 디바이스의 멀티-채널 구성을 도시하는 개략도이다.
도 5는 일부 실시예들에 따른 반도체 광 센서 디바이스들의 부분 단면도이다.
도 6은 일부 실시예들에 따른 예시적인 센서 회로를 도시한다.
도 7a는 일부 실시예들에 따른 예시적인 3T-APS 회로를 도시한다.
도 7b는 일부 실시예들에 따른 예시적인 1T-MAPS 회로를 도시한다.
도 8a-도 8h는 일부 실시예들에 따른 예시적인 센서 회로들을 도시한다.
도 9a-도 9c는 일부 실시예들에 따른 예시적인 변환기 회로들을 예시한다.
도 10은 일부 실시예들에 따른 예시적인 이미지 센서 디바이스를 예시한다.
도 11a-도 11e는 일부 실시예들에 따라 반도체 광 센서 디바이스를 제조하기 위한 예시적인 방법을 도시한다.
도면들 전반에 걸쳐 유사한 참조부호들은 대응하는 부분들을 지칭한다.
달리 언급하지 않는 한, 도면들은 실척대로 도시되지 않는다.
도 1a는 일부 실시예들에 따른 반도체 광 센서 디바이스의 부분 단면도이다.
도 1b는 일부 실시예들에 따라 도 1a에 예시된 반도체 광 센서 디바이스의 부분 단면도이다.
도 2a는 일부 실시예들에 따른 반도체 광 센서 디바이스의 동작을 도시하는 개략도이다.
도 2b는 일부 실시예들에 따라 도 2a에 예시된 반도체 광 센서 디바이스의 동작을 도시하는 개략도이다.
도 3은 일부 실시예들에 따른 예시적인 밴드 다이어그램들을 예시한다.
도 4a는 일부 실시예들에 따른, 반도체 광 센서 디바이스의 단일 채널 구성을 도시하는 개략도이다.
도 4b는 일부 실시예들에 따른, 반도체 광 센서 디바이스의 멀티-채널 구성을 도시하는 개략도이다.
도 5는 일부 실시예들에 따른 반도체 광 센서 디바이스들의 부분 단면도이다.
도 6은 일부 실시예들에 따른 예시적인 센서 회로를 도시한다.
도 7a는 일부 실시예들에 따른 예시적인 3T-APS 회로를 도시한다.
도 7b는 일부 실시예들에 따른 예시적인 1T-MAPS 회로를 도시한다.
도 8a-도 8h는 일부 실시예들에 따른 예시적인 센서 회로들을 도시한다.
도 9a-도 9c는 일부 실시예들에 따른 예시적인 변환기 회로들을 예시한다.
도 10은 일부 실시예들에 따른 예시적인 이미지 센서 디바이스를 예시한다.
도 11a-도 11e는 일부 실시예들에 따라 반도체 광 센서 디바이스를 제조하기 위한 예시적인 방법을 도시한다.
도면들 전반에 걸쳐 유사한 참조부호들은 대응하는 부분들을 지칭한다.
달리 언급하지 않는 한, 도면들은 실척대로 도시되지 않는다.
앞서 설명된 바와 같이, 통상적인 광 센서들, 예컨대 CMOS 센서들 및 전하 변조 디바이스들은 암 전류 및 양자 효율과 약한 채널 변조 사이의 트레이드-오프를 겪는다.
게다가, 단파 적외선 광이 검출될 때 문제들이 악화된다. 실리콘으로 만들어진 통상적인 센서들은 단파 적외선 광 (예컨대, 1400 nm 내지 3000 mm의 파장 범위내의 광)을 감지하여 이미징하기에 충분치 않는데, 왜냐하면 실리콘은 1100 nm(이는 실리콘의 밴드 갭에 대응함)보다 더 긴 파장을 가진 광에 투명한 것으로 여겨지기 때문이다.
인듐 갈륨 비소(InGaAs) 및 게르마늄(Ge)으로 만들어진 적외선 센서들은 높은 암 전류를 겪는다. 많은 InGaAs 및 센서들은 낮은 온도(예컨대, -70℃)로 동작하도록 냉각된다. 그러나, 냉각은 많은 이유들 때문에, 예컨대 냉각 유닛의 비용, 냉각 유닛으로 인하여 증가된 디바이스의 크기, 디바이스를 냉각시키기 위하여 연장된 동작 시간 및 디바이스를 냉각시키기 위하여 증가된 전력 소비 때문에 불리하다.
앞의 문제들을 처리하는 디바이스들, 회로들 및 방법들이 본원에서 설명된다. 게이트 절연층쪽으로 포토-발생 캐리어(photo-generated carrier)들의 이동을 허용하는 구조를 제공함으로써, 높은 양자 효율을 유지하면서 종래의 전하 변조 디바이스들과 비교하여 전하 변조 효과가 현저하게 강화된다. 실리콘보다 단파 적외선 광을 검출하기에 더 적절한 재료(예컨대, 게르마늄)를 사용하여 구현될 때 본원에서 설명된 구조물들은 단파 적외선 광을 검출하는데 있어서 개선된 성능(예컨대, 저잡음, 보다 높은 양자 효율 및 보다 높은 온/오프 신호 비)을 제공할 수 있다.
이들 이유들 때문에, 본원에서 설명된 구조물들은 단파 적외선 광을 검출하는데 특히 유용하다. 그러나, 이러한 구조물들은 가시광을 검출하기 위하여 사용될 수 있다.
특정 실시예들이 참조될 것이며, 이들의 예들은 첨부 도면들에 예시된다. 근본적인 원리들이 실시예들과 함께 설명될지라도, 청구범위를 이들 특정 실시예들만으로 제한하는 것으로 의도되지 않는다는 것이 이해될 것이다. 이에 반하여, 청구범위는 청구범위내에 있는 대안들, 수정들 및 균등물들을 커버하는 것으로 의도된다.
더욱이, 하기의 설명에서, 본 발명의 철저한 이해를 제공하기 위하여 다수의 특정 세부사항들이 제시된다. 그러나, 이들 특정 세부사항들 없이도 본 발명이 실시될 수 있다는 것이 당업자에게 명백할 것이다. 다른 경우들에서, 당업자에게 잘 알려진 방법들, 절차들, 컴포넌트들 및 네트워크들은 근본적인 원리들의 양상들을 불명료하게 하는 것을 방지하기 위하여 상세히 설명되지 않는다.
비록 용어들, 제 1, 제 2 등이 다양한 엘리먼트들을 설명하기 위하여 본원에서 사용될 수 있을지라도 이들 엘리먼트들이 이들 용어들에 의해 제한되지 않아야 한다는 것이 또한 이해될 것이다. 이들 용어들은 단지 하나의 엘리먼트를 다른 엘리먼트로부터 구별하기 위하여 사용된다. 예컨대, 청구범위로부터 벗어나지 않고, 제 1 반도체 영역은 제 2 반도체 영역으로 지칭될 수 있고, 유사하게 제 2 반도체 영역은 제 1 반도체 영역으로 지칭될 수 있다. 제 1 반도체 및 제 2 반도체 영역은 둘다 반도체 영역들이나, 이들은 동일한 반도체 영역들이 아니다.
본원의 실시예들의 설명에서 사용되는 용어는 단순히 특정 실시예들만을 설명하기 위한 것이며, 청구범위를 제한하는 것으로 의도되지 않는다. 상세한 설명 및 첨부된 청구항들에서 사용되는 바와 같이, 단수 형태들은 문맥이 달리 명확하게 표시하지 않는 한 복수의 형태들을 또한 포함하는 것으로 의도된다. 본원에서 사용되는 용어 "및/또는"는 연관되어 리스트된 항목들 중 하나 이상의 항목의 어떤 및 모든 가능한 조합들을 지칭하고 이들을 포함한다는 것이 또한 이해될 것이다. 용어들 "포함한다" 및/또는 "포함하는"은 본 명세서에서 사용될 때 언급된 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 및/또는 컴포넌트들의 존재를 특정하나 하나 이상의 다른 특징들, 정수들, 단계들, 동작들, 엘리먼트들, 컴포넌트들 및/또는 이들의 그룹들의 존재 또는 추가를 배제하지 않는다는 것이 추가로 이해될 것이다.
도 1a는 일부 실시예들에 따른 반도체 광 센서 디바이스(100)의 부분 단면도이다.
일부 실시예들에서, 디바이스(100)는 게이트-제어 전하 변조 디바이스(GCMD: gate-controlled charge modulated device)로 불린다.
디바이스(100)는 제 1 타입의 도펀트(예컨대, 인 또는 비소와 같은 n-타입 반도체)로 도핑된 제 1 반도체 영역(104) 및 제 2 타입의 도펀트(예컨대, 붕소와 같은 고농도의 p-타입 반도체, 이는 종종 p+ 심볼을 사용하여 표시됨)로 도핑된 제 2 반도체 영역(106)을 포함한다. 제 2 반도체 영역(106)은 제 1 반도체 영역(104) 위에 배치된다. 제 1 타입(예컨대, n-타입)은 제 2 타입(예컨대, p-타입)과 다르다. 일부 실시예들에서, 제 2 반도체 영역(106)은 제 1 반도체 영역(104) 위에 배치된다.
디바이스는 제 2 반도체 영역(106) 위에 배치된 게이트 절연층(110) 및 게이트 절연층(110) 위에 배치된 게이트(112)를 포함한다. 일부 실시예들에서, 게이트 절연층(110)은 제 2 반도체 영역(106) 상부(over)에 배치된다. 일부 실시예들에서, 게이트 절연층(110)은 제 2 반도체 영역(106)과 접촉하고 있다. 일부 실시예들에서, 게이트(112)는 게이트 절연층(110) 상부에 배치된다. 일부 실시예들에서, 게이트(112)는 게이트 절연층(110)과 접촉하고 있다.
디바이스는 또한 제 2 반도체 영역(106)과 전기적으로 커플링된 소스(114) 및 제 2 반도체 영역(106)과 전기적으로 커플링된 드레인(116)을 포함한다.
제 2 반도체 영역(106)은 게이트 절연층(110) 쪽에 배치되는 최상부 표면(120)을 가진다. 제 2 반도체 영역(106)은 또한 제 2 반도체 영역(106)의 최상부 표면(120)에 대향하게 배치되는 최하부 표면(122)을 가진다. 제 2 반도체 영역(106)은 제 2 반도체 영역(106)의 최상부 표면(120)을 포함하는 상부 부분(124)을 가진다. 제 2 반도체 영역(106)은 또한 제 2 반도체 영역(106)의 최하부 표면(122)을 포함하는 하부 부분(126)을 가진다. 하부 부분(126)은 상부 부분(124)과 상호 배타적이다. 본원에서 사용되는 바와 같이, 상부 부분(124) 및 하부 부분(126)은 제 2 반도체 영역(106)의 상이한 부분들을 지칭한다. 따라서, 일부 실시예들에서, 상부 부분(124) 및 하부 부분(126)은 물리적으로 분리되지 않는다. 일부 실시예들에서, 하부 부분(126)은 상부 부분(124)이 아닌, 제 2 반도체 영역(106)의 부분을 지칭한다. 일부 실시예들에서, 상부 부분(124)은 1 nm, 2 nm, 3 nm, 4 nm, 5 nm, 6 nm, 7 nm, 8 nm, 9 nm, 또는 10 nm 미만의 두께를 가진다. 일부 실시예들에서, 상부 부분(124)은 소스(114)로부터 드레인(116)까지 균일한 두께를 가진다. 일부 실시예들에서, 상부 부분(124) 및 하부 부분(126)은 게이트(112) 바로 아래에 있는 수평 위치에서 동일한 두께를 가진다.
일부 실시예들에서, 제 1 타입은 n-타입이며, 제 2 타입은 p-타입이다. 예컨대, 제 1 반도체 영역은 n-타입 반도체로 도핑되며, 소스(114), 드레인(116), 및 소스(114)와 드레인(116) 사이의 채널은 p-타입 반도체로 도핑되는데, 이는 PMOS 구조로 불린다.
일부 실시예들에서, 제 1 타입은 p-타입이며, 제 2 타입은 n-타입이다. 예컨대, 제 1 반도체 영역은 p-타입 반도체로 도핑되며, 소스(114), 드레인(116), 및 소스(114)와 드레인(116) 사이의 채널은 n-타입 반도체로 도핑되는데, 이는 NMOS 구조로 불린다.
일부 실시예들에서, 제 1 반도체 영역(104)은 게르마늄을 포함한다. 일부 실시예들에서, 제 2 반도체 영역(106)은 게르마늄을 포함한다. 게르마늄의 직접 밴드 갭 에너지(direct band gap energy)는 실온에서 대략 0.8 eV이며, 이는 1550 nm의 파장에 대응한다. 따라서, (예컨대, 제 1 반도체 영역 및 제 2 반도체 영역에서) 게르마늄을 포함하는 반도체 광 센서 디바이스는 (예컨대, 게르마늄 없이) 단지 실리콘만을 포함하는 반도체 광 센서 디바이스 보다 단파 적외선 광에 더 민감하다.
일부 실시예들에서, 게이트 절연층(110)은 산화물 층(예컨대, SiO2, GeOx, ZrOx, HfOx, SixNy, SixOyNz, TaxOy, SrxOy 또는 AlxOy)을 포함한다. 일부 실시예들에서, 게이트 절연층(110)은 옥시나이트라이드 층(oxynitride layer)(예컨대, SiON)을 포함한다. 일부 실시예들에서, 게이트 절연층(110)은 고-κ 유전체 재료, 예컨대, HfO2, HfSiO, 또는 Al2O3을 포함한다.
일부 실시예들에서, 디바이스는 제 1 반도체 영역(104) 아래에 배치된 기판 절연층(108)을 포함한다. 기판 절연층은 SiO2, GeOx, ZrOx, HfOx, SixNy, SixOyNz, TaxOy, SrxOy 또는 AlxOy 중 하나 이상을 포함한다. 일부 실시예들에서, 기판 절연층(108)은 고-κ 유전체 재료를 포함한다. 일부 실시예들에서, 제 1 반도체 영역(104)은 기판 절연층(108) 상부에 배치된다. 일부 실시예들에서, 제 1 반도체 영역(104)은 기판 절연층(108)과 접촉하고 있다. 일부 실시예들에서, 기판 절연층(108)은 기판(102)(예컨대, 실리콘 기판) 상부에 배치된다. 일부 실시예들에서, 기판 절연층(108)은 기판(102)과 접촉하고 있다.
일부 실시예들에서, 디바이스는 제 2 타입(예컨대, p-타입)의 도펀트로 도핑된 게르마늄을 포함하는 제 3 반도체 영역(108)을 포함한다. 제 3 반도체 영역(108)은 제 1 반도체 영역(104) 아래에 배치된다.
일부 실시예들에서, 제 2 반도체 영역(106)에서 제 2 타입의 도펀트의 도핑 농도는 제 3 반도체 영역(108)에서 제 2 타입의 도펀트의 도핑 농도보다 더 높다. 예컨대, 제 2 반도체 영역(106)은 (예컨대, 10,000개 이상의 원자들 마다 하나의 도펀트 원자의 농도의) p+ 도핑을 가지며, 제 3 반도체 영역(108)은 (예컨대, 100,000,000개의 원자들 마다 하나의 도펀트의 농도의) p 도핑을 가진다.
일부 실시예들에서, 디바이스는 실리콘 기판(102)을 포함한다. 예컨대, 제 3 반도체 영역(108), 제 1 반도체 영역(104) 및 제 2 반도체 영역(106)은 실리콘 기판(102)위에 형성된다.
일부 실시예들에서, 게이트(112)는 폴리실리콘, 비정질 실리콘, 실리콘 카바이드 및 금속 중 하나 이상을 포함한다. 일부 실시예들에서, 게이트(112)는 폴리게르마늄, 비정질 게르마늄, 폴리실리콘, 비정질 실리콘, 실리콘 카바이드 및 금속 중 하나 이상으로 구성된다.
일부 실시예들에서, 제 2 반도체 영역(106)은 소스(114)로부터 드레인(116)까지 연장된다.
일부 실시예들에서, 제 1 반도체 영역(104)은 소스(114)로부터 드레인(116)까지 연장된다.
일부 실시예들에서, 게이트 절연층(110)은 소스(114)로부터 드레인(116)까지 연장된다.
일부 실시예들에서, 제 2 반도체 영역(106)은 100 nm 미만의 두께를 가진다. 일부 실시예들에서, 제 2 반도체 영역(106)은 1 nm 내지 100 nm의 두께를 가진다. 일부 실시예들에서, 제 2 반도체 영역(106)은 5 nm 내지 50 nm의 두께를 가진다. 일부 실시예들에서, 제 2 반도체 영역(106)은 50 nm 내지 100 nm의 두께를 가진다. 일부 실시예들에서, 제 2 반도체 영역(106)은 10 nm 내지 40 nm의 두께를 가진다. 일부 실시예들에서, 제 2 반도체 영역(106)은 10 nm 내지 30 nm의 두께를 가진다. 일부 실시예들에서, 제 2 반도체 영역(106)은 10 nm 내지 20 nm의 두께를 가진다. 일부 실시예들에서, 제 2 반도체 영역(106)은 20 nm 내지 30 nm의 두께를 가진다. 일부 실시예들에서, 제 2 반도체 영역(106)은 30 nm 내지 40 nm의 두께를 가진다. 일부 실시예들에서, 제 2 반도체 영역(106)은 40 nm 내지 50 nm의 두께를 가진다.
일부 실시예들에서, 제 1 반도체 영역(104)은 1000 nm 미만의 두께를 가진다. 일부 실시예들에서, 제 1 반도체 영역(104)은 1 nm 내지 1000 nm 의 두께를 가진다. 일부 실시예들에서, 제 1 반도체 영역(104)은 5 nm 내지 500 nm 의 두께를 가진다. 일부 실시예들에서, 제 1 반도체 영역(104)은 500 nm 내지 1000 nm 의 두께를 가진다. 일부 실시예들에서, 제 1 반도체 영역(104)은 10 nm 내지 500 nm 의 두께를 가진다. 일부 실시예들에서, 제 1 반도체 영역(104)은 10 nm 내지 400 nm 의 두께를 가진다. 일부 실시예들에서, 제 1 반도체 영역(104)은 10 nm 내지 300 nm 의 두께를 가진다. 일부 실시예들에서, 제 1 반도체 영역(104)은 10 nm 내지 200 nm 의 두께를 가진다. 일부 실시예들에서, 제 1 반도체 영역(104)은 20 nm 내지 400 nm 의 두께를 가진다. 일부 실시예들에서, 제 1 반도체 영역(104)은 20 nm 내지 300 nm 의 두께를 가진다. 일부 실시예들에서, 제 1 반도체 영역(104)은 20 nm 내지 200 nm 의 두께를 가진다. 일부 실시예들에서, 제 1 반도체 영역(104)은 20 nm 내지 400 nm의 두께를 가진다. 일부 실시예들에서, 제 1 반도체 영역(104)은 20 nm 내지 300 nm 의 두께를 가진다. 일부 실시예들에서, 제 1 반도체 영역(104)은 20 nm 내지 200 nm 의 두께를 가진다. 일부 실시예들에서, 제 1 반도체 영역(104)은 20 nm 내지 100 nm 의 두께를 가진다.
도 1a는 또한 도 1b에 예시된 도면이 취하는 평면 AA를 표시한다.
도 1b는 일부 실시예들에 따라 도 1a에 예시된 반도체 광 센서 디바이스의 부분 단면도이다.
도 1b에서, 제 1 반도체 영역(104), 제 2 반도체 영역(106), 게이트 절연층(110), 게이트(112), 기판 절연층 또는 제 3 반도체 영역(108) 및 기판(102)이 예시된다. 간략화를 위하여, 이들 엘리먼트들의 설명은 여기에서 반복하지 않는다.
도 1b에 도시된 바와 같이, 제 1 반도체 영역(104)은 제 2 반도체 영역(106)의 상부 부분(124) 및 하부 부분(126) 모두와 접촉하고 있다. 제 1 반도체 영역(104)은 적어도 게이트(112) 아래에 배치된 위치에서 제 2 반도체 영역(106)의 상부 부분(124)과 접촉하고 있다. 일부 실시예들에서, 제 1 반도체 영역(104)은 적어도 게이트(112) 바로 아래에 배치된 위치에서 제 2 반도체 영역(106)의 상부 부분(124)과 접촉하고 있다. 일부 실시예들에서, 제 1 반도체 영역(104)은 적어도 제 2 반도체 영역(106)의 최상부 표면(120)의 에지 상에서 제 2 반도체 영역(106)의 최상부 표면(120)과 접촉하고 있다. 일부 실시예들에서, 제 1 반도체 영역(104)은, 적어도 게이트(112) 바로 아래의 위치에 있는 제 2 반도체 영역(106)의 최상부 표면(120)의 에지에서, 제 2 반도체 영역(106)의 최상부 표면(120)과 접촉하고 있다.
일부 실시예들에서, 제 2 반도체 영역(106)은 소스(114)(도 1a)로부터 드레인(116)(도 1a)까지 연장되고 최상부 표면(120) 및 최하부 표면(122)과 다른 제 1 측면 표면(예컨대, 상부 부분(124)의 측면 표면(128) 및 하부 부분(126)의 측면 표면(130)의 조합)을 가진다. 제 2 반도체 영역(106)은 소스(114)(도 1a)로부터 드레인(116)(도 1a)까지 연장되며 최상부 표면(120) 및 최하부 표면(122)과 다른 제 2 측면 표면(예컨대, 상부 부분(124)의 측면 표면(132) 및 하부 부분(126)의 측면 표면(134)의 조합)을 가진다. 제 1 측면 표면 및 제 2 측면 표면은 제 2 반도체 영역(106)의 양측에 위치한다. 일부 실시예들에서, 제 1 반도체 영역(104)은 제 1 측면 표면의 부분(128)을 통해 제 2 반도체 영역(106)의 상부 부분(124)과 접촉하고 있다. 일부 실시예들에서, 제 1 반도체 영역(104)은 제 2 측면 표면의 부분(132)을 통해 제 2 반도체 영역(106)의 상부 부분(124)과 접촉하고 있다. 일부 실시예들에서, 제 1 반도체 영역(104)은 게이트(112) 바로 아래에 있는 위치에서 제 1 측면 표면의 부분(128)을 통해 제 2 반도체 영역(106)의 상부 부분(124)과 접촉하고 있으며, 제 1 반도체 영역(104)은 또한 게이트(112) 바로 아래에 있는 위치에서 제 2 측면 표면의 부분(132)을 통해 제 2 반도체 영역(106)의 상부 부분(124)과 접촉하고 있다.
일부 실시예들에서, 상부 부분(124)의 측면 표면(128)은 1 nm, 2 nm, 3 nm, 4 nm, 5 nm, 6 nm, 7 nm, 8 nm, 9 nm, 또는 10 nm 미만의 두께를 가진다. 일부 실시예들에서, 상부 부분(124)의 측면 표면(132)은 1 nm, 2 nm, 3 nm, 4 nm, 5 nm, 6 nm, 7 nm, 8 nm, 9 nm, 또는 10 nm 미만의 두께를 가진다. 일부 실시예들에서, 상부 부분(124)의 측면 표면(128)은 하부 부분(126)의 측면 표면(130)의 두께 미만의 두께를 가진다. 일부 실시예들에서, 상부 부분(124)의 측면 표면(132)은 하부 부분(126)의 측면 표면(134)의 두께 미만의 두께를 가진다.
도 2a-도 2b는 일부 실시예들에 따른 반도체 광 센서 디바이스의 동작 원리들을 예시하기 위하여 이하에서 사용된다. 그러나, 도 2a-도 2b 및 설명된 원리들은 청구범위를 제한하는 것으로 의도되지 않는다.
도 2a는 일부 실시예들에 따른 반도체 광 센서 디바이스의 동작을 예시하는 개략도이다.
도 2a에 도시된 디바이스는 도 1a에 도시된 디바이스와 유사하다. 간략화를 위하여, 도 1a와 관련하여 앞서 설명된 엘리먼트들의 설명은 여기에서 반복하지 않는다.
도 2a에서, 제 1 반도체 영역(104)은 n-타입 반도체로 도핑된다. 제 2 반도체 영역(106)은 p-타입 반도체로 고농도로 도핑된다. 제 3 반도체 영역(108)은 p-타입 반도체로 도핑된다. 일부 실시예들에서, 제 3 반도체 영역(108)은 p-타입 반도체로 저농도로 도핑된다.
전압 VG가 게이트(112)에 인가되는 동안, 포텐셜 우물(potential well)(202)은 제 2 반도체 영역(106)과 게이트 절연층(110) 사이에 형성된다. 디바이스(특히, 제 1 반도체 영역(104))가 광에 노출되는 동안, 포토-발생 캐리어들이 생성된다. 전압 VG가 게이트(112)에 인가되는 동안, 포토-발생 캐리어들은 포텐셜 우물(202)로 이동한다.
도 2b는 일부 실시예들에 따라, 도 2a에 예시된 반도체 광 센서 디바이스의 동작을 도시하는 개략도이다.
도 2b는 도 2a와 유사하다. 간략화를 위하여, 도 1b와 관련하여 앞서 설명된 동일한 엘리먼트들의 설명은 여기에서 반복하지 않는다.
도 2b에서, 제 2 반도체 영역(106)과 게이트 절연층(110)사이에 위치한 포텐셜 우물(202)까지의 포토-발생 캐리어들의 이동 경로가 표시된다. 포토-발생 캐리어들은 제 2 반도체 영역(106)의 측면 표면들을 통해 포텐셜 우물(202)내에 도착한다. 일부 실시예들에서, 포토-발생 캐리어들 중 적어도 일부분은 제 2 반도체 영역(106)의 최하부 표면을 직접 통과하여 포텐셜 우물(202)에 도달한다. 이는 제 2 반도체 영역(106)이 얇고 제 2 반도체 영역(106)과 포텐셜 우물(202) 사이의 배리어가 낮기 (예컨대, Ge의 밴드 갭보다 낮기) 때문에 가능하다. 포토-발생 캐리어들이 제 2 반도체 영역(106)의 최하부 표면을 통해 이동할 때, 제 2 반도체 영역(106)에서 캐리어 재결합이 발생할 수 있다.
제 1 반도체 영역(104)과 포텐셜 우물(202) 사이의 이러한 직접 접촉은 제 1 반도체 영역(104)으로부터 포텐셜 우물(202)로의 포토-발생 캐리어들의 이동을 상당히 증가시킨다. 따라서, 온/오프 신호 변조를 증가시키기 위하여 포토-발생 캐리어들이 포텐셜 우물(202)에 효율적으로 전달되면서도, 양자 효율을 증가시키기 위하여 두꺼운 제 1 반도체 영역(104)이 사용될 수 있다.
광에 노출되지 않을 때, 디바이스는 특정 드레인 전류(본원에서는 Ioff로 불림)를 가질 것이다. 그러나, 디바이스가 광에 노출될 때, 포토-발생 캐리어들은 드레인 전류를 변조시킨다(예컨대, 드레인 전류는 Ion까지 증가한다).
도 3은 일부 실시예들에 따른 예시적인 밴드 다이어그램들을 도시한다. 비록 도 3이 반도체 광 센서 디바이스의 동작 원리들을 도시하기 위하여 사용될지라도, 도 3 및 설명된 원리들은 청구범위를 제한하는 것으로 의도되지 않는다.
도 3의 밴드 다이어그램들은 반도체 광 센서 디바이스의 게이트로부터 반도체 광 센서 디바이스의 기판까지의 전자 에너지 레벨들을 표현한다.
GCMD는 채널 주위에 연결된 큰 커패시턴스 및 작은 커패시턴스를 갖는 것으로 표현될 수 있다.
밴드 다이어그램 (a)는 디바이스가 오프 상태에 있음을 표현한다.
밴드 다이어그램 (b)는 입사광이 기판 영역내에서 흡수되고 캐리어들이 작은 커패시턴스에서 광에 의해 발생된다는 것을 표현한다. 매립된 홀 채널 및 기판에서 의사-페르미 준위가 분할된다.
밴드 다이어그램 (c)은 낮은 커패시턴스 영역으로부터의 포토-발생 캐리어들이 적절한 게이트 바이어스에 의해 자동적으로 큰 커패시턴스 영역(산화물-표면 인터페이스)으로 전달됨을 표현한다. 산화물-표면 인터페이스내에 전달된 포토-발생 캐리어들은 소스/드레인과 매립된 홀 채널 사이의 밴드 벤딩(band bending)을 감소시키며, 결국 드레인 전류를 증가시킨다.
입사 광을 가진 채널의 밴드는 낮은 게이트 전압을 가진 밴드와 유사하며, 이는 밴드 다이어그램(d)에서 표현된다.
도 4a 및 도 4b는 반도체 광 센서 디바이스의 단일 채널 구성 및 멀티-채널 구성을 예시하는 개략도들이다. 도 4a 및 도 4b의 개략도들은 반도체 광 센서 디바이스의 탑-다운 뷰(top-down view)들에 기초한다. 그러나, 도 4a 및 도 4b의 개략도들이 다양한 엘리먼트들의 상대적인 크기들 및 위치들을 표현하기 위하여 사용되며, 도 4a 및 도 4b의 개략도들이 단면도들이 아니라는 것에 주목해야 한다.
도 4a는 일부 실시예들에 따른 반도체 광 센서 디바이스의 단일 채널 구성을 예시하는 개략도이다.
도 4a는 디바이스가 게이트(406), 소스(402) 및 드레인(404)을 가짐을 도시한다. 디바이스는 또한 소스(402)로부터 드레인(404)까지 연장되는 채널(412)을 포함한다. 채널(412)은 통상적으로 제 2 반도체 영역에 의해 정의된다. 예컨대, 채널(412)의 형상은 제 2 반도체 영역을 형성할 때 이온 주입의 패턴에 의해 결정된다. 소스(402)는 채널(412)과의 다수의 콘택들(408)을 가지며, 드레인(404)은 채널(412)과의 다수의 콘택들(410)을 가진다.
도 4b는 일부 실시예들에 따른 반도체 광 센서 디바이스의 멀티-채널 구성을 예시하는 개략도이다.
도 4b는 디바이스가 소스(402)와 드레인(404)사이의 다수의 채널들(414)을 가지는 것을 제외하고 도 4a와 유사하다. 일부 실시예들에서, 제 2 반도체 영역은 소스(402)와 드레인(404) 사이의 다수의 채널들(414)을 정의한다. 도 4b의 각각의 채널(414)은 소스(402)의 단일 콘택(408)과 드레인(404)의 단일 콘택(410)을 연결한다. 따라서, 도 4b의 채널(414)의 폭은 도 4a의 채널(412)의 폭보다 작다. 채널의 감소된 폭은 디바이스의 큰 커패시턴스 영역(예컨대, 제 2 반도체 영역과 게이트 절연층 사이의 인터페이스)으로 포토-발생 캐리어를 용이하게 전달하는 것으로 여겨진다.
도 5는 일부 실시예들에 따른 반도체 광 센서 디바이스들의 부분 단면도이다.
도 5는 복수의 반도체 광 센서 디바이스들(예컨대, 디바이스들(502-1 및 502-2))가 공통 기판상에 형성되는 것을 도시한다. 다수의 디바이스들은 센서 어레이를 형성한다. 비록 도 5가 2개의 반도체 광 센서 디바이스들을 도시할지라도, 센서 어레이는 2개보다 많은 반도체 광 센서 디바이스들을 포함할 수 있다. 일부 실시예들에서, 센서 어레이는 반도체 광 센서 디바이스들의 2-차원 어레이를 포함한다.
도 5는 또한 디바이스들(502-1 및 502-2)의 게이트(112), 소스 및 드레인을 연결하기 위하여 비아들(506)이 형성되는 것을 도시한다.
일부 실시예들에서, 복수의 디바이스들(예컨대, 디바이스들(502-1 및 502-2))은 공통 평면상에서 제 1 반도체 영역(104)을 가진다. 일부 실시예들에서, 복수의 디바이스들의 제 1 반도체 영역(104)은 (예컨대, 제 1 반도체 영역(104)의 에피택셜 성장을 사용하여) 동시에 형성된다.
일부 실시예들에서, 복수의 디바이스들(예컨대, 디바이스들(502-1 및 502-2))은 공통 평면상에서 제 2 반도체 영역(106)을 가진다. 일부 실시예들에서, 복수의 디바이스들의 제 2 반도체 영역(106)은 (예컨대, 이온 주입을 사용하여) 동시에 형성된다.
일부 실시예들에서, 복수의 디바이스들(예컨대, 디바이스들(502-1 및 502-2))은 공통 평면에서 제 3 반도체 영역(108)을 가진다. 일부 실시예들에서, 복수의 디바이스들의 제 3 반도체 영역(108)은 (예컨대, 게르마늄 섬들의 에피택셜 성장을 사용하여) 동시에 형성된다.
일부 실시예들에서, 복수의 디바이스들은 하나 이상의 트렌치들에 의해 분리된다. 예컨대, 디바이스(502-1) 및 디바이스(502-2)는 트렌치에 의해 분리된다. 일부 실시예들에서, 하나 이상의 트렌치들은 절연체로 충전된다. 일부 실시예들에서, 트렌치는 얕은 트렌치 절연체이다.
일부 실시예들에서, 복수의 디바이스들은 공통 실리콘 기판(102)상에 형성된 개별 게르마늄 섬들상에 배치된다. 예컨대, 일부 실시예들에서, 제 3 반도체 영역들(108)(예컨대, 게르마늄 섬들)은 기판(102)상에 형성되며, 디바이스들(502-1 및 502-2)의 나머지는 제 3 반도체 영역들(108) 위에 형성된다.
일부 실시예들에서, 센서 어레이는 복수의 디바이스들 위의 패시베이션층을 포함한다. 예컨대, 도 5에서, 패시베이션층(504)은 디바이스들(502-1 및 502-2) 위에 배치된다.
일부 실시예들에서, 센서 어레이는 복수의 디바이스들 사이의 패시베이션층(504)을 포함한다. 예컨대, 도 5에서, 패시베이션층(504)은 디바이스들(502-1 및 502-2)사이에 배치된다.
도 6은 일부 실시예들에 따른 예시적인 센서 회로를 도시한다.
센서 회로는 포토-감지 엘리먼트(602)를 포함한다. 포토-감지 엘리먼트(602)는 소스 단자, 게이트 단자, 드레인 단자 및 몸체 단자(body terminal)를 가진다. 센서 회로는 또한 소스 단자, 게이트 단자 및 드레인 단자를 가진 선택 트랜지스터(604)를 포함한다. 일부 실시예들에서, 선택 트랜지스터(604)의 드레인 단자는 포토-감지 엘리먼트(602)의 소스 단자와 (예컨대, 지점(606)에서) 전기적으로 커플링된다. 일부 실시예들에서, 선택 트랜지스터(604)의 소스 단자는 포토-감지 엘리먼트(602)의 드레인 단자와 (예컨대, 지점(606))에서 전기적으로 커플링된다.
일부 실시예들에서, 포토-감지 엘리먼트는 GCMD (예컨대, 디바이스(100), 도 1a)이다.
일부 실시예들에서, 선택 트랜지스터(604)의 소스 단자 또는 드레인 단자와 전기적으로 커플링되지 않는, 포토-감지 엘리먼트(602)의 소스 단자 또는 드레인 단자가 접지에 연결된다. 예컨대, V2는 접지에 연결된다.
일부 실시예들에서, 선택 트랜지스터(604)의 소스 단자 또는 드레인 단자와 전기적으로 커플링되는, 포토-감지 엘리먼트(602)의 소스 단자 또는 드레인 단자는 접지에 연결되지 않는다. 예컨대, 지점(606)은 접지에 연결되지 않는다.
일부 실시예들에서, 선택 트랜지스터(604)의 소스 단자 또는 드레인 단자와 전기적으로 커플링되는, 포토-감지 엘리먼트(602)의 소스 단자 또는 드레인 단자는 제 1 전압원과 전기적으로 커플링되지 않는다. 예컨대, V2는 제 1 전압원에 연결된다.
일부 실시예들에서, 제 1 전압원은 제 1 고정 전압, 예컨대 접지와 다른 전압을 제공한다.
일부 실시예들에서, 포토-감지 엘리먼트(620)의 소스 단자 또는 드레인 단자와 전기적으로 커플링되지 않은 선택 트랜지스터(604)의 소스 단자 또는 드레인 단자는 제 2 전압원과 전기적으로 커플링된다. 예컨대, V1은 제 2 전압원에 연결된다. 일부 실시예들에서, 제 2 전압원은 제 2 고정 전압을 제공한다.
일부 실시예들에서, 센서 회로는 2개를 초과하지 않는 트랜지스터들을 포함하며, 2개의 트랜지스터들은 선택 트랜지스터(604)를 포함한다. 일부 실시예들에서, 센서 회로는 또한 포토-감지 엘리먼트의 게이트에 전기적으로 커플링되는 게이트 제어 트랜지스터를 포함한다.
일부 실시예들에서, 센서 회로는 1개를 초과하지 않는 트랜지스터를 포함하며, 하나의 트랜지스터는 선택 트랜지스터(604)이다.
도 6의 센서 회로는 그 센서 회로가 단일 트랜지스터 및 수정된 활성-화소 센서(modified active-pixel sensor)를 포함하기 때문에 본원에서는 1T-MAPS(one-transistor modified active-pixel sensor)로 불린다. 1T-MAPS와 종래의 센서 회로(이는 3T-APS(three-transistor active-pixel sensor)로 불림)사이의 차이는 도 7a-도 7b와 관련하여 아래에서 설명된다.
도 7a는 일부 실시예들에 따른 예시적인 3T-APS 회로를 도시한다.
3T-APS 회로는 포토-감지 엘리먼트(예컨대, 포토다이오드) 및 3개의 트랜지스터들, 즉 리셋 트랜지스터(Mrst), 소스-폴로어 트랜지스터(Msf) 및 선택 트랜지스터(Msel)를 포함한다.
리셋 트랜지스터(Mrst)는 리셋 스위치로서 작용한다. 예컨대, Mrst는 게이트 신호(RST)를 수신하며, 이 게이트 신호(RST)는 포토-감지 엘리먼트를 리셋시키기 위하여 리셋 전압(Vrst)이 포토-감지 엘리먼트에 제공되도록 한다.
소스-폴로어 트랜지스터(Msf)는 버퍼로서의 역할을 한다. 예컨대, Msf는 포토-감지 엘리먼트로부터 입력(예컨대, 전압 입력)을 수신하며, 이는 고전압 Vdd이 선택 트랜지스터(Msel)의 소스에 출력되도록 한다.
선택 트랜지스터(Msel)는 판독 스위치로서 작용한다. 예컨대, Msel는 행 선택 신호(ROW)를 수신하며, 이 행 선택 신호(ROW)는 소스-폴로어 트랜지스터(Msf)로부터의 출력이 열 라인에 제공되도록 한다.
도 7b는 일부 실시예들에 따른 예시적인 1T-MAPS 회로를 예시한다.
도 6과 관련하여 앞서 설명된 바와 같이, 1T-MAPS 회로는 하나의 포토-감지 엘리먼트(예컨대, GCMD) 및 하나의 트랜지스터, 즉 선택 트랜지스터(Msel)를 포함한다.
선택 트랜지스터(Msel)는 행 선택 신호(ROW)를 수신하며, 이 행 선택 신호(ROW)는 열 라인으로부터의 전류가 포토-감지 엘리먼트의 입력으로 흐르도록 한다. 대안적으로, 선택 트랜지스터(Msel)에 제공된 행 선택 신호(ROW)는 포토-감지 엘리먼트로부터의 전류가 열 라인으로 흐르도록 한다. 일부 실시예들에서, 열 라인은 고정 전압으로 세팅된다.
일부 실시예들에서, 1T-MAPS 회로는 리셋 스위치를 요구하지 않는데, 왜냐하면 GCMD에 저장된 포토-발생 캐리어들이 짧은 시간 기간(예컨대, 0.1초)에 소멸하기 때문이다.
도 7a에 예시된 3T-APS 회로 및 도 7b에 예시된 1T-MAPS 회로의 비교는 1T-MAPS 회로가 3T-APS 회로보다 훨씬 더 작은 크기를 가진다는 것을 도시한다. 따라서, 1T-MAPS 회로는 동일한 재료로 만들어진 3T-APS 회로보다 비용면에서 더 유리하다. 게다가, 보다 작은 크기로 인해, 3T-APS 회로들과 동일한 다이 영역상에 더 많은 1T-MAPS 회로들이 배치되어 다이상에 화소들의 수가 증가될 수 있다.
도 8a-도 8h는 일부 실시예들에 따른 예시적인 센서 회로들을 도시한다. 도 8a-도 8h에서, 스위치 심볼은 선택 트랜지스터를 표현한다.
도 8a-도 8d는 PMOS-타입 GCMD를 포함하는 예시적인 센서 회로들을 예시한다.
도 8a에서, GCMD의 게이트는 접지(VG)에 연결되며, GCMD의 드레인은 저전압원(V1)(예컨대, 접지)에 연결된다. GCMD의 소스는 스위치(또는 선택 트랜지스터)에 연결되며, 이 스위치는 고정 전압, 즉 Vconstant2에 연결된다. 일부 실시예들에서, 몸체는 고전압원(VDD)에 연결된다.
도 8b에서, GCMD의 게이트는 고정 전압(Vconstant1)에 연결되며, GCMD의 드레인은 저전압원(V1)(예컨대, 접지)에 연결된다. GCMD의 소스는 스위치(또는 선택 트랜지스터)에 연결되며, 이 스위치는 고정 전압, 즉 Vconstant2에 연결된다. 일부 실시예들에서, 몸체는 고전압원(VDD)에 연결된다.
도 8c에서, GCMD의 게이트는 고정 전압(Vconstant1)에 연결되며, GCMD의 소스는 고전압원(VDD)에 연결된다. GCMD의 드레인은 스위치(또는 선택 트랜지스터)에 연결되며, 이 스위치는 고정 전압, 즉 Vconstant2에 연결된다. 일부 실시예들에서, 몸체는 고전압원(VDD2)에 연결된다.
도 8d에서, GCMD의 게이트는 고정 전압(Vconstant1)에 연결되며, GCMD의 소스는 고전압원(VDD)에 연결된다. GCMD의 드레인은 스위치(또는 선택 트랜지스터)에 연결되며, 이 스위치는 가변 전압, 즉 Vvariable에 연결된다. 일부 실시예들에서, 몸체는 고전압원(VDD2)에 연결된다.
도 8e-도 8h는 NMOS 타입 GCMD을 포함하는 예시적인 센서 회로들을 도시한다.
도 8e에서, GCMD의 게이트 및 드레인은 고전압원(VDD)에 연결된다. GCMD의 소스는 스위치(또는 선택 트랜지스터)에 연결되며, 이 스위치는 고정 전압, 즉 Vconstant2에 연결된다. 일부 실시예들에서, 몸체는 접지에 연결된다.
도 8f에서, GCMD의 게이트는 고정 전압(Vconstant1)에 연결되며, GCMD의 드레인은 고전압원(VDD)에 연결된다. GCMD의 소스는 스위치(또는 선택 트랜지스터)에 연결되며, 이 스위치는 고정 전압, 즉 Vconstant2에 연결된다. 일부 실시예들에서, 몸체는 접지에 연결된다.
도 8g에서, GCMD의 게이트는 고정 전압(Vconstant1)에 연결되며, GCMD의 소스는 접지에 연결된다. GCMD의 드레인은 스위치(또는 선택 트랜지스터)에 연결되며, 이 스위치는 고정 전압, 즉 Vconstant2에 연결된다. 일부 실시예들에서, 몸체는 접지에 연결된다.
도 8h에서, GCMD의 게이트는 고정 전압(Vconstant1)에 연결되며, GCMD의 소스는 접지에 연결된다. GCMD의 드레인은 스위치(또는 선택 트랜지스터)에 연결되며, 이 스위치는 가변 전압, Vvariable에 연결된다. 일부 실시예들에서, 몸체는 접지에 연결된다.
도 8a-도 8h에서, GCMD의 드레인 전류는 GCMD가 광에 노출되는지의 여부에 따라 변화한다. 따라서, 일부 실시예들에서, GCMD는 GCMD가 광에 노출될 때 Ion를 제공하며 GCMD가 광에 노출되지 않을 때 Ioff를 제공하는 전류원으로서 모델링된다.
도 9a-도 9c는 일부 실시예들에 따른 예시적인 변환기 회로들을 도시한다.
도 9a는 일부 실시예들에 따른 예시적인 변환기 회로(902)를 도시한다.
변환기 회로(902)는 포토-감지 엘리먼트의 소스 단자 또는 드레인 단자와 전기적으로 커플링되지 않는, 제 1 센서 회로(예컨대, 도 6의 센서 회로)의 선택 트랜지스터의 소스 단자 또는 드레인 단자(예컨대, 도 6에서 전압 V1를 가진 단자)와 전기적으로 커플링된 입력 단자(예컨대, GCMD와 같은 포토-감지 엘리먼트로부터 IGCMD를 수신하는 입력 단자)를 가지는 제 1 트랜스임피던스 증폭기(904)(예컨대, 연산 증폭기)를 포함한다. 제 1 트랜스임피던스 증폭기(904)는 포토-감지 엘리먼트로부터의 전류 입력(예컨대, IGCMD)을 전압 출력(예컨대, Vtamp)으로 변환시키도록 구성된다.
변환기 회로(902)는 또한 2개의 입력 단자들을 가진 차동 증폭기(906)를 포함한다. 2개의 입력 단자들 중 제 1 입력 단자는 제 1 트랜스임피던스 증폭기(904)의 전압 출력(예컨대, Vtamp)와 전기적으로 커플링되며, 2개의 입력 단자들 중 제 2 입력 단자는 포토-감지 엘리먼트에 의해 제공된 베이스 전류에 대응하는 전압(예컨대, VBASE)을 제공하도록 구성되는 전압원과 전기적으로 커플링된다. 차동 증폭기는 전압 출력(예컨대, Vtamp)과 전압원에 의해 제공된 전압(예컨대, VBASE) 사이의 전압차에 기초하여 전압(예컨대, Vdamp)을 출력하도록 구성된다. 일부 실시예들에서, 차동 증폭기(906)는 연산 증폭기를 포함한다. 일부 실시예들에서, 차동 증폭기(906)는 트랜지스터 롱 테일 페어(transistor long tailed pair)를 포함한다.
일부 실시예들에서, 변환기 회로(922)는 차동 증폭기(906)의 출력(예컨대, Vtamp)에 전기적으로 커플링된 아날로그-대-디지털 변환기(908), 즉 차동 증폭기(906)의 출력(예컨대, 전압 출력)(예컨대, Vtamp)을 디지털 신호로 변환하도록 구성된 아날로그-대-디지털 변환기를 포함한다.
도 9b는 일부 실시예들에 따른 예시적인 변환기 회로(912)를 예시한다. 변환기 회로(912)는 도 9a에 예시된 변환기 회로(902)와 유사하다. 도 9a와 관련하여 설명된 특징들 중 일부는 변환기 회로(912)에 적용가능하다. 간략화를 위하여, 이러한 특징들의 설명은 여기에서 반복하지 않는다.
도 9b는 일부 실시예들에서 변환기 회로(912)의 제 1 트랜스임피던스 증폭기(904)가 연산 증폭기(910)를 포함한다는 것을 예시한다. 연산 증폭기(910)는 제 1 센서 회로의 선택 트랜지스터의 소스 단자 또는 드레인 단자(예컨대, 도 6에서 전압 V1을 가진 단자)와 전기적으로 커플링되는 비-반전 입력 단자를 가진다. 연산 증폭기(910)는 또한 기준 전압 VREF를 제공하는 기준 전압원과 전기적으로 커플링되는 반전 입력 단자를 가진다. 연산 증폭기(910)는 출력 단자를 가지며, 저항값 R을 가진 저항기는 그 저항기의 제 1 단부가 비-반전 입력 단자에 그리고 제 1 단부에 대향하는 저항기의 제 2 단부가 출력 단자에 전기적으로 커플링된다.
동작시에, 전압 출력 Vtamp는 다음과 같이 결정된다:
더욱이, GCMD로부터의 전류는 다음과 같이 모델링될 수 있다:
일부 실시예들에서, 베이스 전류는 포토-감지 엘리먼트가 실질적으로 광을 수신하지 않는 동안 포토-감지 엘리먼트에 의해 제공되는 전류(Ioff)에 대응한다. Ioff가 제 1 트랜스임피던스 증폭기(904)에 의해 변환될 때, 대응하는 전압 VBASE는 다음과 같이 결정된다:
이후, Vtamp와 VBASE 사이의 전압차는 다음과 같다:
차동 증폭기(906)의 전압 출력 Vdamp는 다음과 같다:
여기서, A는 차동 증폭기(906)의 차동 이득이다. 일부 실시예들에서, 차동 이득은 1, 2, 3, 5, 10, 20, 50 및 100 중 하나이다.
도 9b는 또한 일부 실시예들에서, 전압원이 디지털-대-아날로그 변환기(DAC)(916)이라는 것을 예시한다. 예컨대, DAC(916)는 VBASE를 제공하도록 구성된다.
도 9c는 일부 실시예들에 따른 예시적인 변환기 회로(922)를 예시한다. 변환기 회로(922)는 도 9a에 예시된 변환기 회로(902) 및 도 9b에 예시된 변환기 회로(912)와 유사하다. 도 9a 및 도 9b와 관련하여 설명된 특징들 중 일부는 변환기 회로(922)에 적용가능하다. 예컨대, 일부 실시예들에서, 변환기 회로(922)는 디지털-대-아날로그 변환기(916)를 포함한다. 일부 실시예들에서, 제 1 트랜스임피던스 증폭기(904)는 연산 증폭기(910)를 포함한다. 간략화를 위하여, 이러한 특징들의 설명은 여기에서 반복하지 않는다.
도 9c는 (VBASE를 제공하는) 전압원이 제 1 센서 회로와 다른 제 2 센서 회로와 전기적으로 커플링된 입력 단자를 가진 제 2 트랜스임피던스 증폭기(914)라는 것을 예시한다. 일부 실시예들에서, 제 2 트랜스임피던스 증폭기(914)의 입력 단자는 제 2 센서 회로의 선택 트랜지스터의 소스 단자 또는 드레인 단자와 전기적으로 커플링된다. 일부 실시예들에서, 제 2 센서 회로의 포토-감지 엘리먼트는 제 2 센서 회로의 포토-감지 엘리먼트가 광을 수신하는 것이 방지되도록 광학적으로 커버링된다. 따라서, 제 2 센서 회로는 Ioff를 제 2 트랜스임피던스 증폭기(914)에 제공한다. 제 2 트랜스임피던스 증폭기(914)는 Ioff를 VBASE로 변환시킨다. 일부 실시예들에서, 제 2 트랜스임피던스 증폭기(914)는 연산 증폭기를 포함한다.
일부 실시예들에서, 제 1 트랜스임피던스 증폭기(904)는 멀티플렉서를 통해 복수의 센서 회로들의 개별 센서 회로와 전기적으로 커플링하도록 구성된다. 예컨대, 변환기 회로(922)는 멀티플렉서(916)에 커플링된다. 멀티플렉서는 복수의 열 라인들 중 하나의 열 라인을 선택할 열 어드레스를 수신한다. 각각의 열 라인은 다수의 센서 회로들에 연결되며, 각각의 센서 회로는 ROW 신호를 수신하는 선택 트랜지스터를 가진다. 따라서, 열 어드레스 및 ROW 신호에 기초하여, 센서 회로들의 2-차원 어레이에서 하나의 센서 회로가 선택되며, 선택된 센서 회로로부터 출력된 전류는 멀티플렉서(916)를 통해 제 1 트랜스임피던스 증폭기(904)에 제공된다.
비록 도 9a-도 9c가 선택된 실시예들을 예시할지라도, 변환기 회로가 도 9a-도 9c에 설명된 특징들의 서브세트를 포함할 수 있다는 것에 주목해야 한다(예컨대, 변환기 회로(922)는 제 2 트랜스임피던스 증폭기(914)를 가지지 않고 멀티플렉서(916)와 커플링될 수 있다). 일부 실시예들에서, 변환기 회로는 도 9a-도 9c와 관련하여 설명되지 않은 추가 특징들을 포함한다.
도 10은 일부 실시예들에 따른 예시적인 이미지 센서 디바이스를 예시한다.
일부 실시예들에 따라, 이미지 센서 디바이스는 센서들의 어레이를 포함한다. 센서들의 어레이의 개별 센서는 센서 회로(예컨대, 도 8a-도 8h)를 포함한다.
일부 실시예들에서, 이미지 센서 디바이스는 변환기 회로(예컨대, 도 9a-도 9c)를 포함한다.
일부 실시예들에서, 센서들의 어레이는 센서들의 다수의 행들을 포함한다(예컨대, 센서들의 적어도 2개의 행들이 도 10에 예시된다). 개별 행의 센서들의 경우에, 선택 트랜지스터들의 게이트 단자들은 공통 선택 라인에 전기적으로 커플링된다. 예컨대, 도 10에 도시된 바와 같이, 최상부 행에서의 센서 회로들의 게이트 단자들은 동일한 신호 라인에 전기적으로 커플링된다.
일부 실시예들에서, 센서들의 어레이는 센서들의 다수의 열들을 포함한다(예컨대, 센서들의 적어도 3개의 열들이 도 10에 예시된다). 개별 열의 센서들의 경우에, 선택 트랜지스터들의 소스 단자들 또는 드레인 단자들 중 하나(즉, 선택 트랜지스터들의 소스 단자들 또는 선택 트랜지스터들의 드레인 단자들 중 하나)는 공통 열 라인에 전기적으로 커플링된다. 예컨대, 도 10에 도시된 바와 같이, 센서들의 좌측 열에 있는 선택 트랜지스터들의 드레인 단자들은 동일한 열 라인에 전기적으로 커플링된다.
도 11a-도 11e는 일부 실시예들에 따른 반도체 광 센서 디바이스를 제조하기 위한 예시적인 방법을 도시한다.
도 11a는 반도체 광 센서 디바이스를 형성하는 것이 실리콘 기판(102)상에 제 3 반도체 영역(108)을 형성하는 것을 포함한다는 것을 도시한다. 일부 실시예들에서, 제 3 반도체 영역(108)은 기판(102)상에서 에피택셜 성장된다.
도 11b는 실리콘 기판(102)위에, 제 1 타입의 도펀트로 도핑된 제 1 반도체 영역(104)을 형성하는 것을 도시한다.
일부 실시예들에서, 제 1 반도체 영역(104)은 제 1 반도체 영역(104)을 에피택셜 성장시킴으로써 형성된다.
일부 실시예들에서, 제 1 반도체 영역(104)은 제 1 반도체 영역(104)이 성장되는 동안 제 1 타입(예컨대, n-타입)의 도펀트로 인-시튜(in-situ) 도핑된다.
일부 실시예들에서, 제 1 반도체 영역(104)은 이온 주입 프로세스 또는 기상 확산 프로세스를 사용하여 제 1 타입(예컨대, n-타입)의 도펀트로 도핑된다. 일부 실시예들에서, 제 1 반도체 영역(104)은 이온 주입 프로세스를 사용하여 제 1 타입(예컨대, n-타입)의 도펀트로 도핑된다. 일부 실시예들에서, 제 1 반도체 영역(104)은 기상 확산 프로세스를 사용하여 제 1 타입(예컨대, n-타입)의 도펀트로 도핑된다.
도 11c는 실리콘 기판(102)위에, 제 2 타입의 도펀트로 도핑된 제 2 반도체 영역(106)을 형성하는 것을 도시한다. 제 2 반도체 영역(106)은 제 1 반도체 영역(104) 위에 배치된다. 제 1 타입(예컨대, n-타입)은 제 2 타입(예컨대, p-타입)과 다르다.
일부 실시예들에서, 제 2 반도체 영역(106)은 제 2 반도체 영역(106)을 에피택셜 성장시킴으로써 형성된다.
일부 실시예들에서, 제 2 반도체 영역(106)은 제 2 반도체 영역(106)이 성장되는 동안 제 2 타입(예컨대, p-타입 및 특히 p+)의 도펀트로 인-시튜 도핑된다.
일부 실시예들에서, 제 2 반도체 영역(106)은 이온 주입 프로세스 또는 기상 확산 프로세스를 사용하여 제 2 타입(예컨대, p-타입 및 특히 p+)의 도펀트로 도핑된다. 일부 실시예들에서, 제 2 반도체 영역(106)은 이온 주입 프로세스를 사용하여 제 2 타입(예컨대, p-타입 및 특히 p+)의 도펀트로 도핑된다. 일부 실시예들에서, 제 2 반도체 영역(106)은 기상 확산 프로세스를 사용하여 제 2 타입(예컨대, p-타입 및 특히 p+)의 도펀트로 도핑된다.
일부 실시예들에서, 제 2 반도체 영역(106)은 제 1 반도체 영역(104)이 이온 주입 프로세스 또는 기상 확산 프로세스를 사용하여 제 1 타입의 도펀트로 도핑된 이후에 이온 주입 프로세스를 사용하여 제 2 타입(예컨대, p-타입 및 특히 p+)의 도펀트로 도핑된다. 일부 실시예들에서, 제 2 반도체 영역(106)은 제 1 반도체 영역(104)이 이온 주입 프로세스를 사용하여 제 1 타입의 도펀트로 도핑된 이후에 이온 주입 프로세스를 사용하여 제 2 타입(예컨대, p-타입 및 특히 p+)의 도펀트로 도핑된다. 일부 실시예들에서, 제 2 반도체 영역(106)은 제 1 반도체 영역(104)이 기상 확산 프로세스를 사용하여 제 1 타입의 도펀트로 도핑된 이후에 이온 주입 프로세스를 사용하여 제 2 타입(예컨대, p-타입 및 특히 p+)의 도펀트로 도핑된다.
도 11d는 제 2 반도체 영역(106) 위에 게이트 절연층(110)을 형성하는 것을 도시한다. 제 2 반도체 영역(106)의 하나 이상의 부분들은 소스 및 드레인을 정의하기 위하여 게이트 절연층(110)으로부터 노출된다. 예컨대, 게이트 절연층(110)은 소스 및 드레인을 노출시키기 위하여 (예컨대, 마스크를 사용하여) 에칭된 패턴이다.
도 1a 및 도 1b와 관련하여 설명된 바와 같이, 제 2 반도체 영역(106)은 게이트 절연층(110)을 향하는 최상부 표면을 가진다. 제 2 반도체 영역(106)은 제 2 반도체 영역(106)의 최상부 표면에 대향하는 최하부 표면을 가진다. 제 2 반도체 영역(106)은 제 2 반도체 영역(106)의 최상부 표면을 포함하는 상부 부분을 가진다. 제 2 반도체 영역(106)은 제 2 반도체 영역(106)의 최하부 표면을 포함하며 상부 부분과 상호 배타적인 하부 부분을 가진다. 제 1 반도체 영역(104)은 제 2 반도체 영역(106)의 상부 부분 및 하부 부분 모두와 접촉하고 있다. 제 1 반도체 영역(104)은, 적어도 게이트(112) 아래에 배치된 위치에서, 제 2 반도체 영역(106)의 상부 부분과 접촉하고 있다.
도 11e는 게이트 절연층(110) 위에 배치된 게이트(112)를 형성하는 것을 도시한다.
일부 실시예들에서, 센서 어레이를 형성하는 방법은 공통 실리콘 기판상에 복수의 디바이스들을 동시에 형성하는 단계를 포함한다. 예컨대, 다수의 디바이스들의 제 3 반도체 영역들은 단일 에피택셜 성장 프로세스에서 동시에 형성될 수 있다. 그 다음, 다수의 디바이스들의 제 1 반도체 영역들은 단일 에피택셜 성장 프로세스에서 동시에 형성될 수 있다. 이후, 다수의 디바이스들의 제 2 반도체 영역들은 단일 이온 주입 프로세스에서 동시에 형성될 수 있다. 유사하게, 다수의 디바이스들의 게이트 절연층들은 동시에 형성될 수 있으며, 다수의 디바이스들의 게이트들은 동시에 형성될 수 있다.
일부 실시예들에 따라, 광을 감지하기 위한 방법은 포토-감지 엘리먼트(예컨대, 도 6의 GCMD)를 광에 노출시키는 단계를 포함한다.
방법은 또한 (예컨대, 고정 전압 V1을 인가하고 선택 트랜지스터(604)(도 6)에 VR을 인가함으로써) 포토-감지 엘리먼트의 소스 단자에 고정 전압을 제공하는 단계를 포함한다. GCMD의 광의 강도에 기초하여, GCMD의 드레인 전류는 변화한다.
일부 실시예들에서, 방법은 포토-감지 엘리먼트(예컨대, GCMD)의 드레인 전류에 기초하여 광의 강도를 결정하는 단계를 포함한다. 드레인 전류의 변화는 포토-감지 엘리먼트에 의해 광이 검출되는지의 여부를 표시한다.
일부 실시예들에서, 드레인 전류를 측정하는 단계는 드레인 전류를 전압 신호를 변환하는 단계(예컨대, 드레인 전류 IGCMD를 Vtamp로 변환하는 단계, 도 9a)를 포함한다.
일부 실시예들에서, 드레인 전류를 전압 신호로 변환하는 단계는 드레인 전류를 전압 신호로 변환시키기 위하여 트랜스임피던스 증폭기(예컨대, 트랜스임피던스 증폭기(904), 도 9a)를 사용하는 단계를 포함한다.
일부 실시예들에서, 드레인 전류를 측정하는 단계는 본원에서 설명된 임의의 변환기 회로(예컨대, 도 9a-도 9c)를 사용하는 단계를 포함한다.
일부 실시예들에서, 방법은 센서 회로의 선택 트랜지스터(예컨대, 선택 트랜지스터(604), 도 6)를 활성화하는 단계를 포함한다. 선택 트랜지스터를 활성화하는 단계는 드레인 전류가 선택 트랜지스터를 통해 흐르도록 하며, 따라서 드레인 전류의 측정이 가능하게 된다.
일부 실시예들에서, 포토-감지 엘리먼트를 광에 노출시키기 전에 포토-감지 엘리먼트의 소스 단자에 고정 전압이 제공된다. 예컨대, 도 6에서, 선택 트랜지스터(604)는 포토-감지 엘리먼트(602)를 광에 노출시키기 전에 활성화된다.
일부 실시예들에서, 포토-감지 엘리먼트를 광에 노출시킨 이후에 포토-감지 엘리먼트의 소스 단자에 고정 전압이 제공된다. 예컨대, 도 6에서, 포토-감지 엘리먼트(602)를 광에 노출시킨 이후에 선택 트랜지스터(604)가 활성화된다.
일부 실시예들에 따라, 광 이미지를 검출하기 위한 방법은 본원에서 설명된 센서들의 임의의 어레이(예컨대, 도 10)를 광의 패턴에 노출시키는 단계를 포함한다.
방법은 또한, 센서들의 어레이에서의 개별 센서의 포토-감지 엘리먼트에 대하여, 개별 이미지 센서의 포토-감지 엘리먼트의 소스 단자에 개별 전압을 제공하는 단계를 포함한다. 예컨대, 개별 센서의 선택 트랜지스터(예컨대, 선택 트랜지스터(604), 도 6)는 활성화되어 개별 전압을 제공하며, 따라서 개별 센서의 드레인 전류의 측정이 가능하게 된다.
방법은 포토-감지 엘리먼트(예컨대, 포토-감지 엘리먼트(602))의 드레인 전류를 측정하는 단계를 더 포함한다.
일부 실시예들에서, 센서들의 어레이에서의 포토-감지 엘리먼트들의 소스 단자들은 개별 전압들을 동시에 수신한다. 예컨대, 개별 전압들은 다수의 포토-감지 엘리먼트들의 동시 판독을 위하여 다수의 포토-감지 엘리먼트들(예컨대, 동일한 행의 포토-감지 엘리먼트들)에 동시에 인가된다.
일부 실시예들에서, 센서들의 어레이에서의 포토-감지 엘리먼트들의 소스 단자들은 개별 전압들을 순차적으로 수신한다. 예컨대, 다수의 포토-감지 엘리먼트들의 순차 판독을 위해 다수의 포토-감지 엘리먼트들(예컨대, 동일한 열의 포토-감지 엘리먼트들)에 개별 전압들이 순차적으로 인가된다.
일부 실시예들에서, 센서들의 어레이에서의 포토-감지 엘리먼트들의 소스 단자들은 동일한 전압을 수신한다.
일부 실시예들에서, 센서들의 어레이에서의 포토-감지 엘리먼트들의 드레인 전류들은 일괄처리로 측정된다. 예컨대, 동일한 행에서의 포토-감지 엘리먼트들의 드레인 전류들은 일관처리로 (예컨대, 세트로서) 측정된다.
일부 실시예들에서, 센서들의 어레이에서의 포토-감지 엘리먼트들의 드레인 전류들은 동시에 측정된다. 예컨대, 동일한 행에서의 포토-감지 엘리먼트들의 드레인 전류들은 동시에 측정된다.
일부 실시예들에서, 센서들의 어레이에서의 포토-감지 엘리먼트들의 드레인 전류들은 순차적으로 측정된다. 예컨대, 동일한 열에서의 포토-감지 엘리먼트들의 드레인 전류들은 동시에 측정된다.
전술한 상세한 설명은 설명을 위하여 특정 실시예들과 관련하여 설명되었다. 그러나, 앞의 예시적인 논의들은 한정적이거나 또는 발명을 개시된 바로 그 형태들로 제한하는 것으로 의도되지 않는다. 앞서 교시들을 감안하여 많은 수정들 및 변형들이 가능하다. 본 발명의 원리들 및 본 발명의 실제 응용들을 최상으로 설명하여, 당업자로 하여금 본 발명 및 고려된 특정 용도에 적합한 다양한 수정들을 가진 다양한 실시예들을 최상으로 활용하도록 하기 실시예들이 선택되어 설명되었다.
Claims (14)
1400 nm 내지 3000 nm의 파장 범위 내의 단파 적외선 광을 감지하는 방법에 있어서,
소스 단자, 게이트 단자, 드레인 단자, 및 몸체 단자(body terminal)를 가지는 제 1 포토-감지 엘리먼트를 광에 노출시키는 단계;
- 여기서 상기 제 1 포토-감지 엘리먼트는:
제 1 타입의 도펀트로 도핑된 제 1 반도체 영역;
제 2 타입의 도펀트로 도핑된 제 2 반도체 영역;
- 여기서:
상기 제 2 반도체 영역은 상기 제 1 반도체 영역 위에 배치되고; 그리고
상기 제 1 타입은 상기 제 2 타입과 다름 -
상기 제 2 반도체 영역 위에 배치된 게이트 절연 층;
상기 게이트 절연 층 위에 배치된 게이트;
상기 제 2 반도체 영역과 전기적으로 커플링된 소스; 및
상기 제 2 반도체 영역과 전기적으로 커플링된 드레인을 포함함 -
- 여기서:
상기 제 2 반도체 영역은 상기 게이트 절연 층을 향하여 배치되는 최상부 표면을 가지고;
상기 제 2 반도체 영역은 상기 제 2 반도체 영역의 상기 최상부 표면에 대향하여 배치되는 최하부 표면을 가지고;
상기 제 2 반도체 영역은 상기 제 2 반도체 영역의 상기 최상부 표면을 포함하는 상부 부분을 가지고;
상기 제 2 반도체 영역은 상기 제 2 반도체 영역의 상기 최하부 표면을 포함하고 상기 상부 부분과 상호 배타적인 하부 부분을 가지고;
상기 제 2 반도체 영역의 상기 상부 부분의 측면 표면은 상기 소스로부터 상기 드레인까지 연장되고;
상기 제 2 반도체 영역의 상기 하부 부분의 측면 표면은 상기 소스로부터 상기 드레인까지 연장되고;
상기 제 1 반도체 영역은 상기 제 2 반도체 영역의 상기 상부 부분 및 상기 하부 부분 모두와 접촉되고; 그리고
상기 제 1 반도체 영역은 적어도 상기 게이트 아래에 배치된 위치에서 상기 제 2 반도체 영역의 상기 상부 부분과 접촉됨 -
상기 제 1 포토-감지 엘리먼트가 상기 광에 노출되는 동안 상기 제 1 포토-감지 엘리먼트의 상기 소스 단자에 전압을 제공하는 단계; 및
상기 제 1 포토-감지 엘리먼트의 드레인 전류를 측정하는 단계를 포함하는,
단파 적외선 광 감지 방법.
소스 단자, 게이트 단자, 드레인 단자, 및 몸체 단자(body terminal)를 가지는 제 1 포토-감지 엘리먼트를 광에 노출시키는 단계;
- 여기서 상기 제 1 포토-감지 엘리먼트는:
제 1 타입의 도펀트로 도핑된 제 1 반도체 영역;
제 2 타입의 도펀트로 도핑된 제 2 반도체 영역;
- 여기서:
상기 제 2 반도체 영역은 상기 제 1 반도체 영역 위에 배치되고; 그리고
상기 제 1 타입은 상기 제 2 타입과 다름 -
상기 제 2 반도체 영역 위에 배치된 게이트 절연 층;
상기 게이트 절연 층 위에 배치된 게이트;
상기 제 2 반도체 영역과 전기적으로 커플링된 소스; 및
상기 제 2 반도체 영역과 전기적으로 커플링된 드레인을 포함함 -
- 여기서:
상기 제 2 반도체 영역은 상기 게이트 절연 층을 향하여 배치되는 최상부 표면을 가지고;
상기 제 2 반도체 영역은 상기 제 2 반도체 영역의 상기 최상부 표면에 대향하여 배치되는 최하부 표면을 가지고;
상기 제 2 반도체 영역은 상기 제 2 반도체 영역의 상기 최상부 표면을 포함하는 상부 부분을 가지고;
상기 제 2 반도체 영역은 상기 제 2 반도체 영역의 상기 최하부 표면을 포함하고 상기 상부 부분과 상호 배타적인 하부 부분을 가지고;
상기 제 2 반도체 영역의 상기 상부 부분의 측면 표면은 상기 소스로부터 상기 드레인까지 연장되고;
상기 제 2 반도체 영역의 상기 하부 부분의 측면 표면은 상기 소스로부터 상기 드레인까지 연장되고;
상기 제 1 반도체 영역은 상기 제 2 반도체 영역의 상기 상부 부분 및 상기 하부 부분 모두와 접촉되고; 그리고
상기 제 1 반도체 영역은 적어도 상기 게이트 아래에 배치된 위치에서 상기 제 2 반도체 영역의 상기 상부 부분과 접촉됨 -
상기 제 1 포토-감지 엘리먼트가 상기 광에 노출되는 동안 상기 제 1 포토-감지 엘리먼트의 상기 소스 단자에 전압을 제공하는 단계; 및
상기 제 1 포토-감지 엘리먼트의 드레인 전류를 측정하는 단계를 포함하는,
단파 적외선 광 감지 방법.
제 1 항에 있어서,
상기 제 1 포토-감지 엘리먼트의 상기 드레인 전류에 기초하여 상기 광의 강도를 결정하는 단계를 더 포함하는,
단파 적외선 광 감지 방법.
상기 제 1 포토-감지 엘리먼트의 상기 드레인 전류에 기초하여 상기 광의 강도를 결정하는 단계를 더 포함하는,
단파 적외선 광 감지 방법.
제 1 항 또는 제 2 항에 있어서,
소스 단자, 게이트 단자, 및 드레인 단자를 가지는 선택 트랜지스터를 활성화하는 단계를 더 포함하는,
- 여기서 상기 선택 트랜지스터의 상기 드레인 단자는 상기 제 1 포토-감지 엘리먼트의 상기 소스 단자에 전기적으로 커플링되거나, 또는 상기 선택 트랜지스터의 상기 소스 단자는 상기 제 1 포토-감지 엘리먼트의 상기 드레인 단자와 전기적으로 커플링됨 -
단파 적외선 광 감지 방법.
소스 단자, 게이트 단자, 및 드레인 단자를 가지는 선택 트랜지스터를 활성화하는 단계를 더 포함하는,
- 여기서 상기 선택 트랜지스터의 상기 드레인 단자는 상기 제 1 포토-감지 엘리먼트의 상기 소스 단자에 전기적으로 커플링되거나, 또는 상기 선택 트랜지스터의 상기 소스 단자는 상기 제 1 포토-감지 엘리먼트의 상기 드레인 단자와 전기적으로 커플링됨 -
단파 적외선 광 감지 방법.
제 3 항에 있어서,
상기 제 1 포토-감지 엘리먼트는, 2 개를 초과하지 않는 트랜지스터를 포함하는 제 1 센서 회로에 포함되는,
단파 적외선 광 감지 방법.
상기 제 1 포토-감지 엘리먼트는, 2 개를 초과하지 않는 트랜지스터를 포함하는 제 1 센서 회로에 포함되는,
단파 적외선 광 감지 방법.
제 4 항에 있어서,
리셋 트랜지스터를 사용하지 않고 상기 제 1 포토-감지 엘리먼트에 저장된 포토-발생 캐리어들을 소멸시키는 단계를 포함하는,
단파 적외선 광 감지 방법.
리셋 트랜지스터를 사용하지 않고 상기 제 1 포토-감지 엘리먼트에 저장된 포토-발생 캐리어들을 소멸시키는 단계를 포함하는,
단파 적외선 광 감지 방법.
제 5 항에 있어서,
상기 포토-감지 엘리먼트의 상기 소스 단자 또는 상기 드레인 단자와 전기적으로 커플링되지 않는, 상기 선택 트랜지스터의 상기 소스 단자 또는 상기 드레인 단자와 전기적으로 커플링되는 입력 단자를 가지는 제 1 트랜스임피던스 증폭기를 사용하여, 상기 드레인 전류를 전압 신호로 변환하는 단계를 더 포함하는,
단파 적외선 광 감지 방법.
상기 포토-감지 엘리먼트의 상기 소스 단자 또는 상기 드레인 단자와 전기적으로 커플링되지 않는, 상기 선택 트랜지스터의 상기 소스 단자 또는 상기 드레인 단자와 전기적으로 커플링되는 입력 단자를 가지는 제 1 트랜스임피던스 증폭기를 사용하여, 상기 드레인 전류를 전압 신호로 변환하는 단계를 더 포함하는,
단파 적외선 광 감지 방법.
제 6 항에 있어서,
차동 증폭기를 사용하여, 상기 제 1 트랜스임피던스 증폭기로부터의 전압 출력과 상기 제 1 포토-감지 엘리먼트의 베이스 전류(base current)에 대응하는 전압 사이의 전압 차에 기초하는 전압을 출력하는 단계를 더 포함하는,
단파 적외선 광 감지 방법.
차동 증폭기를 사용하여, 상기 제 1 트랜스임피던스 증폭기로부터의 전압 출력과 상기 제 1 포토-감지 엘리먼트의 베이스 전류(base current)에 대응하는 전압 사이의 전압 차에 기초하는 전압을 출력하는 단계를 더 포함하는,
단파 적외선 광 감지 방법.
제 7 항에 있어서,
상기 제 1 센서 회로와 다른 제 2 센서 회로에 전기적으로 커플링되는 입력 단자를 가지는 제 2 트랜스임피던스 증폭기로부터 상기 제 1 포토-감지 엘리먼트의 상기 베이스 전류에 대응하는 상기 전압을 제공하는 단계를 더 포함하고,
상기 제 2 센서 회로는 제 2 포토-감지 엘리먼트를 포함하고, 상기 제 2 포토-감지 엘리먼트는 광을 수신하는 것이 방지되도록 광학적으로 커버링되는,
단파 적외선 광 감지 방법.
상기 제 1 센서 회로와 다른 제 2 센서 회로에 전기적으로 커플링되는 입력 단자를 가지는 제 2 트랜스임피던스 증폭기로부터 상기 제 1 포토-감지 엘리먼트의 상기 베이스 전류에 대응하는 상기 전압을 제공하는 단계를 더 포함하고,
상기 제 2 센서 회로는 제 2 포토-감지 엘리먼트를 포함하고, 상기 제 2 포토-감지 엘리먼트는 광을 수신하는 것이 방지되도록 광학적으로 커버링되는,
단파 적외선 광 감지 방법.
제 1 항 또는 제 2 항에 있어서,
센서 어레이를 광의 패턴에 노출시키는 단계를 더 포함하고,
상기 센서 어레이의 개별 센서는 개별 센서 회로를 포함하고, 상기 개별 센서 회로는 개별 포토-감지 엘리먼트 및 상기 개별 포토-감지 엘리먼트에 전기적으로 연결되는 개별 선택 트랜지스터를 포함하는,
단파 적외선 광 감지 방법.
센서 어레이를 광의 패턴에 노출시키는 단계를 더 포함하고,
상기 센서 어레이의 개별 센서는 개별 센서 회로를 포함하고, 상기 개별 센서 회로는 개별 포토-감지 엘리먼트 및 상기 개별 포토-감지 엘리먼트에 전기적으로 연결되는 개별 선택 트랜지스터를 포함하는,
단파 적외선 광 감지 방법.
제 9 항에 있어서,
트랜스임피던스 증폭기는 상기 센서 어레이의 개별 센서 회로와 멀티플렉서를 통하여 전기적으로 커플링되는,
단파 적외선 광 감지 방법.
트랜스임피던스 증폭기는 상기 센서 어레이의 개별 센서 회로와 멀티플렉서를 통하여 전기적으로 커플링되는,
단파 적외선 광 감지 방법.
제 9 항에 있어서,
상기 센서 어레이는 다수의 행 및 다수의 열의 센서들을 포함하고;
공통 선택 라인은 상기 다수의 행의 센서들의 개별 행에서 센서들의 선택 트랜지스터들의 게이트 단자들과 전기적으로 커플링되고; 그리고
공통 열 라인은 상기 다수의 열의 센서들의 개별 열에서 센서들의 선택 트랜지스터들의 소스 단자들 또는 드레인 단자들과 전기적으로 커플링되는,
단파 적외선 광 감지 방법.
상기 센서 어레이는 다수의 행 및 다수의 열의 센서들을 포함하고;
공통 선택 라인은 상기 다수의 행의 센서들의 개별 행에서 센서들의 선택 트랜지스터들의 게이트 단자들과 전기적으로 커플링되고; 그리고
공통 열 라인은 상기 다수의 열의 센서들의 개별 열에서 센서들의 선택 트랜지스터들의 소스 단자들 또는 드레인 단자들과 전기적으로 커플링되는,
단파 적외선 광 감지 방법.
제 9 항에 있어서,
다수의 포토-감지 엘리먼트들의 동시 판독(reading)을 위하여 상기 센서 어레이의 상기 다수의 포토-감지 엘리먼트들에게 상기 전압이 동시에 제공되는,
단파 적외선 광 감지 방법.
다수의 포토-감지 엘리먼트들의 동시 판독(reading)을 위하여 상기 센서 어레이의 상기 다수의 포토-감지 엘리먼트들에게 상기 전압이 동시에 제공되는,
단파 적외선 광 감지 방법.
제 9 항에 있어서,
상기 제 1 반도체 영역은 게르마늄을 포함하고 상기 제 2 반도체 영역은 게르마늄을 포함하는,
단파 적외선 광 감지 방법.
상기 제 1 반도체 영역은 게르마늄을 포함하고 상기 제 2 반도체 영역은 게르마늄을 포함하는,
단파 적외선 광 감지 방법.
1400 nm 내지 3000 nm의 파장 범위 내의 단파 적외선 광을 감지하는 감지 엘리먼트를 위한 디바이스에 있어서,
제 1 타입의 도펀트로 도핑된 제 1 반도체 영역;
- 여기서 상기 제 1 반도체 영역은 게르마늄을 포함함 -
제 2 타입의 도펀트로 도핑된 제 2 반도체 영역;
- 여기서:
상기 제 2 반도체 영역은 상기 제 1 반도체 영역 위에 배치되고;
상기 제 1 타입은 상기 제 2 타입과 다름 -
상기 제 2 반도체 영역 위에 배치된 게이트 절연 층;
상기 게이트 절연 층 위에 배치된 게이트;
상기 제 2 반도체 영역과 전기적으로 커플링된 소스; 및
상기 제 2 반도체 영역과 전기적으로 커플링된 드레인을 포함하는,
- 여기서:
상기 제 2 반도체 영역은 상기 게이트 절연 층을 향하여 배치되는 최상부 표면을 가지고;
상기 제 2 반도체 영역은 상기 제 2 반도체 영역의 상기 최상부 표면에 대향하여 배치되는 최하부 표면을 가지고;
상기 제 2 반도체 영역은 상기 제 2 반도체 영역의 상기 최상부 표면을 포함하는 상부 부분을 가지고;
상기 제 2 반도체 영역은 상기 제 2 반도체 영역의 상기 최하부 표면을 포함하고 상기 상부 부분과 상호 배타적인 하부 부분을 가지고;
상기 제 2 반도체 영역의 상기 상부 부분의 측면 표면은 상기 소스로부터 상기 드레인까지 연장되고;
상기 제 2 반도체 영역의 상기 하부 부분의 측면 표면은 상기 소스로부터 상기 드레인까지 연장되고;
상기 제 1 반도체 영역은 상기 제 2 반도체 영역의 상기 상부 부분 및 상기 하부 부분 모두와 접촉되고; 그리고
상기 제 1 반도체 영역은 적어도 상기 게이트 아래에 배치된 위치에서 상기 제 2 반도체 영역의 상기 상부 부분과 접촉됨 -
단파 적외선 광 감지 엘리먼트를 위한 디바이스.
제 1 타입의 도펀트로 도핑된 제 1 반도체 영역;
- 여기서 상기 제 1 반도체 영역은 게르마늄을 포함함 -
제 2 타입의 도펀트로 도핑된 제 2 반도체 영역;
- 여기서:
상기 제 2 반도체 영역은 상기 제 1 반도체 영역 위에 배치되고;
상기 제 1 타입은 상기 제 2 타입과 다름 -
상기 제 2 반도체 영역 위에 배치된 게이트 절연 층;
상기 게이트 절연 층 위에 배치된 게이트;
상기 제 2 반도체 영역과 전기적으로 커플링된 소스; 및
상기 제 2 반도체 영역과 전기적으로 커플링된 드레인을 포함하는,
- 여기서:
상기 제 2 반도체 영역은 상기 게이트 절연 층을 향하여 배치되는 최상부 표면을 가지고;
상기 제 2 반도체 영역은 상기 제 2 반도체 영역의 상기 최상부 표면에 대향하여 배치되는 최하부 표면을 가지고;
상기 제 2 반도체 영역은 상기 제 2 반도체 영역의 상기 최상부 표면을 포함하는 상부 부분을 가지고;
상기 제 2 반도체 영역은 상기 제 2 반도체 영역의 상기 최하부 표면을 포함하고 상기 상부 부분과 상호 배타적인 하부 부분을 가지고;
상기 제 2 반도체 영역의 상기 상부 부분의 측면 표면은 상기 소스로부터 상기 드레인까지 연장되고;
상기 제 2 반도체 영역의 상기 하부 부분의 측면 표면은 상기 소스로부터 상기 드레인까지 연장되고;
상기 제 1 반도체 영역은 상기 제 2 반도체 영역의 상기 상부 부분 및 상기 하부 부분 모두와 접촉되고; 그리고
상기 제 1 반도체 영역은 적어도 상기 게이트 아래에 배치된 위치에서 상기 제 2 반도체 영역의 상기 상부 부분과 접촉됨 -
단파 적외선 광 감지 엘리먼트를 위한 디바이스.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201361837557P | 2013-06-20 | 2013-06-20 | |
| US61/837,557 | 2013-06-20 | ||
| US201462002045P | 2014-05-22 | 2014-05-22 | |
| US62/002,045 | 2014-05-22 | ||
| PCT/US2014/043421 WO2014205353A2 (en) | 2013-06-20 | 2014-06-20 | Gate-controlled charge modulated device for cmos image sensors |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167001437A Division KR102373389B1 (ko) | 2013-06-20 | 2014-06-20 | Cmos 센서용 게이트-제어 전하 변조 디바이스 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200072572A true KR20200072572A (ko) | 2020-06-22 |
| KR102246766B1 KR102246766B1 (ko) | 2021-04-29 |
Family
ID=52105534
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020207017135A KR102246766B1 (ko) | 2013-06-20 | 2014-06-20 | Cmos 센서용 게이트-제어 전하 변조 디바이스 |
| KR1020167001437A KR102373389B1 (ko) | 2013-06-20 | 2014-06-20 | Cmos 센서용 게이트-제어 전하 변조 디바이스 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020167001437A KR102373389B1 (ko) | 2013-06-20 | 2014-06-20 | Cmos 센서용 게이트-제어 전하 변조 디바이스 |
Country Status (6)
| Country | Link |
|---|---|
| US (3) | US10109662B2 (ko) |
| EP (2) | EP3011594B1 (ko) |
| JP (3) | JP6326487B2 (ko) |
| KR (2) | KR102246766B1 (ko) |
| CN (1) | CN105518861B (ko) |
| WO (1) | WO2014205353A2 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014205353A2 (en) * | 2013-06-20 | 2014-12-24 | Stratio, Inc. | Gate-controlled charge modulated device for cmos image sensors |
| US10553633B2 (en) * | 2014-05-30 | 2020-02-04 | Klaus Y.J. Hsu | Phototransistor with body-strapped base |
| EP3147607B1 (de) | 2015-09-22 | 2020-04-22 | emz-Hanauer GmbH & Co. KGaA | Einlegeboden-baugruppe für ein kühl- oder gefriergerät |
| US20210098651A1 (en) * | 2018-03-12 | 2021-04-01 | Institute Of Semiconductors, Chinese Academy Of Sciences | Silicon-based direct bandgap light-emitting material and preparation method thereof, and on-chip light-emitting device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06237007A (ja) * | 1993-02-08 | 1994-08-23 | Casio Comput Co Ltd | フォトセンサ及びフォトセンサの駆動方法 |
| JP2005530217A (ja) * | 2002-06-21 | 2005-10-06 | ノキア コーポレイション | 光センサを備えた表示回路 |
| JP2011134784A (ja) * | 2009-12-22 | 2011-07-07 | Brookman Technology Inc | 絶縁ゲート型半導体素子及び絶縁ゲート型半導体集積回路 |
| KR20120099530A (ko) * | 2003-10-13 | 2012-09-10 | 노블 피크 비젼 코프. | 실리콘 기판 및 실리콘 회로에 집적되는 고립된 게르마늄 광 검출기들을 포함하는 이미지 센서 |
Family Cites Families (44)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3648125A (en) * | 1971-02-02 | 1972-03-07 | Fairchild Camera Instr Co | Method of fabricating integrated circuits with oxidized isolation and the resulting structure |
| GB1443434A (en) * | 1973-01-22 | 1976-07-21 | Mullard Ltd | Semiconductor devices |
| JPS5912031B2 (ja) * | 1974-02-27 | 1984-03-19 | 富士通株式会社 | 光検出用半導体装置 |
| JPS598073B2 (ja) * | 1975-08-19 | 1984-02-22 | 松下電器産業株式会社 | 固体検出器 |
| JPS60120558A (ja) * | 1983-12-02 | 1985-06-28 | ダルサ インコーポレーテッド | 集積可能な光検出器素子 |
| JPS5912031A (ja) | 1982-07-13 | 1984-01-21 | Fujitsu Ltd | 紙葉斜行補正方式 |
| JPS60252253A (ja) * | 1984-05-28 | 1985-12-12 | Fujitsu Ltd | Ｆｅｔセンサ |
| US4598305A (en) * | 1984-06-18 | 1986-07-01 | Xerox Corporation | Depletion mode thin film semiconductor photodetectors |
| US4882609A (en) * | 1984-11-19 | 1989-11-21 | Max-Planck Gesellschaft Zur Forderung Der Wissenschafter E.V. | Semiconductor devices with at least one monoatomic layer of doping atoms |
| JPS6230385A (ja) * | 1985-07-31 | 1987-02-09 | Fujitsu Ltd | 光伝導型検知素子 |
| JP2564133B2 (ja) * | 1987-04-17 | 1996-12-18 | オリンパス光学工業株式会社 | 固体撮像装置 |
| US5341008A (en) * | 1993-09-21 | 1994-08-23 | Texas Instruments Incorporated | Bulk charge modulated device photocell with lateral charge drain |
| JPH07202250A (ja) * | 1993-12-31 | 1995-08-04 | Casio Comput Co Ltd | 光電変換装置 |
| JP2878137B2 (ja) * | 1994-06-29 | 1999-04-05 | シャープ株式会社 | 増幅型光電変換素子、それを用いた増幅型固体撮像装置、及び増幅型光電変換素子の製造方法 |
| JPH09321276A (ja) * | 1996-05-28 | 1997-12-12 | Fujitsu Ltd | 絶縁ゲート型電界効果トランジスタ |
| JP3531087B2 (ja) * | 1996-08-08 | 2004-05-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US5800494A (en) * | 1996-08-20 | 1998-09-01 | Fidus Medical Technology Corporation | Microwave ablation catheters having antennas with distal fire capabilities |
| US6291314B1 (en) | 1998-06-23 | 2001-09-18 | Silicon Genesis Corporation | Controlled cleavage process and device for patterned films using a release layer |
| US6235560B1 (en) * | 1999-08-16 | 2001-05-22 | Agere Systems Guardian Corp. | Silicon-germanium transistor and associated methods |
| US20040224482A1 (en) | 2001-12-20 | 2004-11-11 | Kub Francis J. | Method for transferring thin film layer material to a flexible substrate using a hydrogen ion splitting technique |
| FR2834123B1 (fr) | 2001-12-21 | 2005-02-04 | Soitec Silicon On Insulator | Procede de report de couches minces semi-conductrices et procede d'obtention d'une plaquette donneuse pour un tel procede de report |
| JP4541666B2 (ja) * | 2002-06-20 | 2010-09-08 | 三星電子株式会社 | イメージセンサ及びその製造方法 |
| US7176530B1 (en) * | 2004-03-17 | 2007-02-13 | National Semiconductor Corporation | Configuration and fabrication of semiconductor structure having n-channel channel-junction field-effect transistor |
| EP1894234B1 (en) | 2005-02-28 | 2021-11-03 | Silicon Genesis Corporation | Substrate stiffening method and system for a layer transfer. |
| US7276392B2 (en) * | 2005-07-01 | 2007-10-02 | Sharp Laboratories Of America, Inc. | Floating body germanium phototransistor with photo absorption threshold bias region |
| US20060234474A1 (en) | 2005-04-15 | 2006-10-19 | The Regents Of The University Of California | Method of transferring a thin crystalline semiconductor layer |
| US7221006B2 (en) * | 2005-04-20 | 2007-05-22 | Freescale Semiconductor, Inc. | GeSOI transistor with low junction current and low junction capacitance and method for making the same |
| JP2007123851A (ja) * | 2005-10-28 | 2007-05-17 | Sharp Corp | 光吸収しきい値バイアス領域を有するフローティングボディゲルマニウムフォトトランジスタ |
| US8487231B2 (en) * | 2007-03-05 | 2013-07-16 | Arokia Nathan | Sensor pixels, arrays and array systems and methods therefor |
| KR20080083475A (ko) * | 2007-03-12 | 2008-09-18 | 삼성전자주식회사 | 픽셀의 누설전류를 방지할 수 있는 영상 촬상 장치 및 그방법 |
| US8093597B2 (en) * | 2007-06-25 | 2012-01-10 | International Rectifier Corporation | In situ dopant implantation and growth of a III-nitride semiconductor body |
| US20110204382A1 (en) | 2008-05-08 | 2011-08-25 | Base Se | Layered structures comprising silicon carbide layers, a process for their manufacture and their use |
| US8084739B2 (en) * | 2008-07-16 | 2011-12-27 | Infrared Newco., Inc. | Imaging apparatus and methods |
| US7875918B2 (en) * | 2009-04-24 | 2011-01-25 | Omnivision Technologies, Inc. | Multilayer image sensor pixel structure for reducing crosstalk |
| US8871109B2 (en) | 2009-04-28 | 2014-10-28 | Gtat Corporation | Method for preparing a donor surface for reuse |
| JP5458690B2 (ja) * | 2009-06-22 | 2014-04-02 | ソニー株式会社 | 固体撮像装置およびカメラ |
| JP2011210901A (ja) * | 2010-03-29 | 2011-10-20 | Seiko Instruments Inc | デプレッション型ｍｏｓトランジスタ |
| TWI414765B (zh) * | 2010-12-03 | 2013-11-11 | E Ink Holdings Inc | 光感測電路單元 |
| US20130154049A1 (en) | 2011-06-22 | 2013-06-20 | George IMTHURN | Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology |
| JP2013084786A (ja) * | 2011-10-11 | 2013-05-09 | Sony Corp | 固体撮像素子、及び、電子機器 |
| CN102881703B (zh) * | 2012-09-29 | 2016-04-06 | 中国科学院上海高等研究院 | 图像传感器及其制备方法 |
| DE102013110695A1 (de) * | 2012-10-02 | 2014-04-03 | Samsung Electronics Co., Ltd. | Bildsensor, Verfahren zum Betreiben desselben und Bildverarbeitungssystem mit demselben |
| US8896083B2 (en) * | 2013-03-15 | 2014-11-25 | Board Of Regents, The University Of Texas System | Depletion-mode field-effect transistor-based phototransitor |
| WO2014205353A2 (en) * | 2013-06-20 | 2014-12-24 | Stratio, Inc. | Gate-controlled charge modulated device for cmos image sensors |
-
2014
- 2014-06-20 WO PCT/US2014/043421 patent/WO2014205353A2/en active Application Filing
- 2014-06-20 KR KR1020207017135A patent/KR102246766B1/ko active IP Right Grant
- 2014-06-20 EP EP14814462.9A patent/EP3011594B1/en active Active
- 2014-06-20 CN CN201480046278.0A patent/CN105518861B/zh active Active
- 2014-06-20 JP JP2016521846A patent/JP6326487B2/ja not_active Expired - Fee Related
- 2014-06-20 KR KR1020167001437A patent/KR102373389B1/ko active IP Right Grant
- 2014-06-20 EP EP18214935.1A patent/EP3528288B1/en active Active
-
2015
- 2015-12-11 US US14/967,262 patent/US10109662B2/en active Active
-
2018
- 2018-04-16 JP JP2018078326A patent/JP2018129536A/ja active Pending
- 2018-10-22 US US16/167,241 patent/US11264418B2/en active Active
-
2020
- 2020-02-26 JP JP2020030636A patent/JP2020109851A/ja active Pending
-
2022
- 2022-03-01 US US17/684,124 patent/US20230019977A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06237007A (ja) * | 1993-02-08 | 1994-08-23 | Casio Comput Co Ltd | フォトセンサ及びフォトセンサの駆動方法 |
| JP2005530217A (ja) * | 2002-06-21 | 2005-10-06 | ノキア コーポレイション | 光センサを備えた表示回路 |
| KR20120099530A (ko) * | 2003-10-13 | 2012-09-10 | 노블 피크 비젼 코프. | 실리콘 기판 및 실리콘 회로에 집적되는 고립된 게르마늄 광 검출기들을 포함하는 이미지 센서 |
| JP2011134784A (ja) * | 2009-12-22 | 2011-07-07 | Brookman Technology Inc | 絶縁ゲート型半導体素子及び絶縁ゲート型半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2014205353A3 (en) | 2015-02-19 |
| EP3011594A2 (en) | 2016-04-27 |
| JP2016526790A (ja) | 2016-09-05 |
| US20190221595A1 (en) | 2019-07-18 |
| US10109662B2 (en) | 2018-10-23 |
| CN105518861A (zh) | 2016-04-20 |
| US11264418B2 (en) | 2022-03-01 |
| KR102246766B1 (ko) | 2021-04-29 |
| JP2018129536A (ja) | 2018-08-16 |
| CN105518861B (zh) | 2018-10-02 |
| JP2020109851A (ja) | 2020-07-16 |
| WO2014205353A2 (en) | 2014-12-24 |
| EP3528288A1 (en) | 2019-08-21 |
| EP3011594A4 (en) | 2017-03-01 |
| EP3528288B1 (en) | 2020-08-26 |
| EP3011594B1 (en) | 2018-12-26 |
| JP6326487B2 (ja) | 2018-05-16 |
| KR20160021289A (ko) | 2016-02-24 |
| US20160099372A1 (en) | 2016-04-07 |
| KR102373389B1 (ko) | 2022-03-10 |
| US20230019977A1 (en) | 2023-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230019977A1 (en) | Gate-Controlled Charge Modulated Device for CMOS Image Sensors | |
| US10594966B2 (en) | Optical sensor device and method for manufacturing the optical sensor device | |
| KR100690884B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| EP2816601B1 (en) | Improvements in or relating to pinned photodiodes for use in image sensors | |
| US20080054319A1 (en) | Transparent-channel thin-film transistor-based pixels for high-performance image sensors | |
| US20180190709A1 (en) | Image sensors | |
| KR100755662B1 (ko) | 반도체 집적 회로 소자 및 그 제조 방법 | |
| CN103828052A (zh) | 图像传感器的单位像素及其光电探测器 | |
| US20070069260A1 (en) | Photodetector structure for improved collection efficiency | |
| CN101556962A (zh) | 包括具有两个栅极的感应晶体管的图像传感器及操作方法 | |
| KR20170037938A (ko) | 이미지 센서의 단위 화소 및 그 수광 소자 | |
| JP2018088536A (ja) | 表面荷電抑制を有するＰｉＮダイオード構造 | |
| US10332926B2 (en) | Structure of a readout circuit with charge injection | |
| CN102593139A (zh) | Cmos图像传感器 | |
| CN100468753C (zh) | 图像传感器、包括图像传感器的照相机系统及其制造方法 | |
| US20180233620A1 (en) | Uv/vis/ir backside-illuminated photon-counting sensor | |
| US20210193703A1 (en) | Negatively biased isolation structures for pixel devices | |
| US20210066514A1 (en) | Sensor and method of forming the same | |
| US10063800B2 (en) | Image sensor using nanowire and method of manufacturing the same | |
| KR20110070075A (ko) | 이미지 센서 및 그 제조방법 | |
| US20160247956A1 (en) | Transistor Barrier-Controlled Internal Photoemission Detector | |
| KR102406820B1 (ko) | 감광 픽셀, 이미지 센서, 및 그 제조 방법 | |
| KR20110079325A (ko) | 이미지 센서 | |
| CN117203774A (zh) | Soi-jfet像素及其制造方法 | |
| KR20210047008A (ko) | 이미지 센서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| A302 | Request for accelerated examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |