JPH07202250A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH07202250A JPH07202250A JP5350761A JP35076193A JPH07202250A JP H07202250 A JPH07202250 A JP H07202250A JP 5350761 A JP5350761 A JP 5350761A JP 35076193 A JP35076193 A JP 35076193A JP H07202250 A JPH07202250 A JP H07202250A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- epitaxial layer
- region
- conversion device
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ゲート蓄積型ｎＭＯＳフォトトランジスタに
おいて、熱励起による正孔が発生しないようにする。 【構成】 ｎ+領域からなるソース領域５と同じくｎ+領
域からなるドレイン領域６との間のｎ-エピタキシャル
層２の長さがゲート電極４の長さよりも長くなってい
て、ソース領域５とドレイン領域６との間にはｎ-エピ
タキシャル層２が介在されている。この結果、ソース領
域５およびドレイン領域６にゲート電極４と重なった領
域が存在しないため、熱励起による正孔の発生を抑制す
ることができる。したがって、ゲート電極４下には光励
起による正孔のみが蓄積されることになる。
おいて、熱励起による正孔が発生しないようにする。 【構成】 ｎ+領域からなるソース領域５と同じくｎ+領
域からなるドレイン領域６との間のｎ-エピタキシャル
層２の長さがゲート電極４の長さよりも長くなってい
て、ソース領域５とドレイン領域６との間にはｎ-エピ
タキシャル層２が介在されている。この結果、ソース領
域５およびドレイン領域６にゲート電極４と重なった領
域が存在しないため、熱励起による正孔の発生を抑制す
ることができる。したがって、ゲート電極４下には光励
起による正孔のみが蓄積されることになる。
Description
【０００１】
【産業上の利用分野】この発明は光電変換装置に関す
る。
る。
【０００２】
【従来の技術】光電変換装置にはゲート蓄積型ＭＯＳフ
ォトトランジスタ、いわゆるＣＭＤ(Charge Modulation
Device)と呼ばれるものがある。図３は従来のこのよう
な光電変換装置の概略構成を示したものである。この光
電変換装置では、ｐ-基板１上にｎ-エピタキシャル層２
が形成され、ｎ-エピタキシャル層２上の所定の個所に
ゲート絶縁膜３を介してポリシリコンからなるゲート電
極４が形成され、ゲート電極４をマスクとしてｎ+イオ
ンを注入することにより、ｎ-エピタキシャル層２の各
所定の個所にｎ+領域からなるソース領域５およびドレ
イン領域６が形成され、ソース領域５およびドレイン領
域６にそれぞれソース電極７およびドレイン電極８が接
続された構造となっている。
ォトトランジスタ、いわゆるＣＭＤ(Charge Modulation
Device)と呼ばれるものがある。図３は従来のこのよう
な光電変換装置の概略構成を示したものである。この光
電変換装置では、ｐ-基板１上にｎ-エピタキシャル層２
が形成され、ｎ-エピタキシャル層２上の所定の個所に
ゲート絶縁膜３を介してポリシリコンからなるゲート電
極４が形成され、ゲート電極４をマスクとしてｎ+イオ
ンを注入することにより、ｎ-エピタキシャル層２の各
所定の個所にｎ+領域からなるソース領域５およびドレ
イン領域６が形成され、ソース領域５およびドレイン領
域６にそれぞれソース電極７およびドレイン電極８が接
続された構造となっている。
【０００３】次に、この光電変換装置の動作について説
明する。まず、ｐ-基板１に数Ｖ程度の負電圧を印加
し、ソース電極７を接地し、ドレイン電極８に正電圧
（＋ＶD）を印加した状態において、ゲート電極４に負
電圧（−ＶG）を印加すると、ゲート電極４とｐ-基板１
との間におけるｎ-エピタキシャル層２の電位がソース
領域５およびドレイン領域６の電位よりも下がり、ｎ-
エピタキシャル層２中に存在している電子が図３におい
て矢印で示すようにソース領域５やドレイン領域６に移
動する。この結果、ゲート電極４とｐ-基板１との間に
おけるｎ-エピタキシャル層２が空乏層となり、ピンチ
オフする。この状態において、光がゲート電極４を透過
してゲート電極４下のｎ-エピタキシャル層２に入射さ
れると、ゲート電極４下のｎ-エピタキシャル層２に電
子−正孔対が励起する。このうち正孔は信号電荷として
ゲト電極４下に蓄積され、ゲート電位を変調する。一
方、電子はｎ-エピタキシャル層２中をドレイン領域６
側からソース領域５側に流れるが、このソース電流はゲ
ート電位に依存する。したがって、ソース電流はゲート
電極４下に蓄積された正孔数によって変調（増幅）され
る。そして、このソース電流が光電変換信号として検出
されることになる。
明する。まず、ｐ-基板１に数Ｖ程度の負電圧を印加
し、ソース電極７を接地し、ドレイン電極８に正電圧
（＋ＶD）を印加した状態において、ゲート電極４に負
電圧（−ＶG）を印加すると、ゲート電極４とｐ-基板１
との間におけるｎ-エピタキシャル層２の電位がソース
領域５およびドレイン領域６の電位よりも下がり、ｎ-
エピタキシャル層２中に存在している電子が図３におい
て矢印で示すようにソース領域５やドレイン領域６に移
動する。この結果、ゲート電極４とｐ-基板１との間に
おけるｎ-エピタキシャル層２が空乏層となり、ピンチ
オフする。この状態において、光がゲート電極４を透過
してゲート電極４下のｎ-エピタキシャル層２に入射さ
れると、ゲート電極４下のｎ-エピタキシャル層２に電
子−正孔対が励起する。このうち正孔は信号電荷として
ゲト電極４下に蓄積され、ゲート電位を変調する。一
方、電子はｎ-エピタキシャル層２中をドレイン領域６
側からソース領域５側に流れるが、このソース電流はゲ
ート電位に依存する。したがって、ソース電流はゲート
電極４下に蓄積された正孔数によって変調（増幅）され
る。そして、このソース電流が光電変換信号として検出
されることになる。
【０００４】ところで、この光電変換装置では、ゲート
電極４をマスクとしてｎ+イオンを注入することによ
り、ｎ-エピタキシャル層２の各所定の個所にｎ+領域か
らなるソース領域５およびドレイン領域６を形成してい
るが、この後注入イオンを拡散しているので、例えば図
３に示すように、拡散横広がりによりソース領域５およ
びドレイン領域６の各一部がゲート電極４と重なってし
まう。動作時にゲート電極４に強い負電圧（−ＶG）が
印加されると、ゲート電極４とソース領域５およびドレ
イン領域６との重なり部分では熱励起によるキャリアの
発生確率が急激に増大するものであり、正孔が図３にお
いて矢印で示すようにゲート電極４下に取り込まれてし
まう。したがって、ゲート電極４下には光励起による正
孔のほかに熱励起による正孔も蓄積され、熱励起による
正孔がノイズとして悪影響を及ぼすことになる。熱励起
による正孔数は、ゲート電極４とソース電極５およびド
レイン電極６との重なり面積に依存するが、この重なり
面積は加工上の問題から素子ごとに微妙にばらついてし
まう。そこで、従来では、予め素子ごとの固定パターン
ノイズを測定し、その結果をメモリに記憶させておき、
実際の動作時に補正するようにしている。
電極４をマスクとしてｎ+イオンを注入することによ
り、ｎ-エピタキシャル層２の各所定の個所にｎ+領域か
らなるソース領域５およびドレイン領域６を形成してい
るが、この後注入イオンを拡散しているので、例えば図
３に示すように、拡散横広がりによりソース領域５およ
びドレイン領域６の各一部がゲート電極４と重なってし
まう。動作時にゲート電極４に強い負電圧（−ＶG）が
印加されると、ゲート電極４とソース領域５およびドレ
イン領域６との重なり部分では熱励起によるキャリアの
発生確率が急激に増大するものであり、正孔が図３にお
いて矢印で示すようにゲート電極４下に取り込まれてし
まう。したがって、ゲート電極４下には光励起による正
孔のほかに熱励起による正孔も蓄積され、熱励起による
正孔がノイズとして悪影響を及ぼすことになる。熱励起
による正孔数は、ゲート電極４とソース電極５およびド
レイン電極６との重なり面積に依存するが、この重なり
面積は加工上の問題から素子ごとに微妙にばらついてし
まう。そこで、従来では、予め素子ごとの固定パターン
ノイズを測定し、その結果をメモリに記憶させておき、
実際の動作時に補正するようにしている。
【０００５】
【発明が解決しようとする課題】このように、従来の光
電変換装置では、予め素子ごとの固定パターンノイズを
測定し、その結果をメモリに記憶させておき、実際の動
作時に補正するようにしているので、固定パターンノイ
ズ記憶作業が必要である上、複雑な補正回路を必要と
し、かつ、補正のため工程数が著しく増大するという問
題があった。この発明の目的は、熱励起によるキャリア
が発生しにくいようにすることのできる光電変換装置を
提供することにある。
電変換装置では、予め素子ごとの固定パターンノイズを
測定し、その結果をメモリに記憶させておき、実際の動
作時に補正するようにしているので、固定パターンノイ
ズ記憶作業が必要である上、複雑な補正回路を必要と
し、かつ、補正のため工程数が著しく増大するという問
題があった。この発明の目的は、熱励起によるキャリア
が発生しにくいようにすることのできる光電変換装置を
提供することにある。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
ｎ-またはｐ-エピタキシャル層の両側にｎ+またはｐ+領
域からなるソース領域およびドレイン領域が形成され、
前記エピタキシャル層上にチャネルをピンチオフするた
めのゲート電極が形成された光電変換装置において、前
記ソース領域と前記ドレイン領域を前記ゲート電極と重
なり部がないように形成し、前記ソース領域と前記ドレ
イン領域との間をｎ-またはｐ-エピタキシャル層のみと
なしたものである。請求項２記載の発明は、ｎ-または
ｐ-エピタキシャル層の両側にｎ+またはｐ+領域からな
るソース領域およびドレイン領域が形成され、前記エピ
タキシャル層上にチャネルをピンチオフするためのゲー
ト電極が形成された光電変換装置において、前記エピタ
キシャル層と前記ソース領域との間および前記エピタキ
シャル層と前記ドレイン領域との間にｎ-またはｐ-低濃
度領域を形成したものである。
ｎ-またはｐ-エピタキシャル層の両側にｎ+またはｐ+領
域からなるソース領域およびドレイン領域が形成され、
前記エピタキシャル層上にチャネルをピンチオフするた
めのゲート電極が形成された光電変換装置において、前
記ソース領域と前記ドレイン領域を前記ゲート電極と重
なり部がないように形成し、前記ソース領域と前記ドレ
イン領域との間をｎ-またはｐ-エピタキシャル層のみと
なしたものである。請求項２記載の発明は、ｎ-または
ｐ-エピタキシャル層の両側にｎ+またはｐ+領域からな
るソース領域およびドレイン領域が形成され、前記エピ
タキシャル層上にチャネルをピンチオフするためのゲー
ト電極が形成された光電変換装置において、前記エピタ
キシャル層と前記ソース領域との間および前記エピタキ
シャル層と前記ドレイン領域との間にｎ-またはｐ-低濃
度領域を形成したものである。
【０００７】
【作用】この発明によれば、ｎ+またはｐ+領域からなる
ソース領域およびドレイン領域とゲート電極との重なり
部がないため、ゲート電極に強い負電圧が印加された場
合でも、熱励起によるキャリアの発生を抑制することが
できる。
ソース領域およびドレイン領域とゲート電極との重なり
部がないため、ゲート電極に強い負電圧が印加された場
合でも、熱励起によるキャリアの発生を抑制することが
できる。
【０００８】
【実施例】図１はこの発明の一実施例における光電変換
装置の概略構成を示したものである。この図において、
図３と同一名称部分には同一の符号を付し、その説明を
適宜省略する。この光電変換装置では、ソース領域５と
ドレイン領域６との間のｎ-エピタキシャル層２の長さ
がゲート電極４の長さよりも長くなっていて、ゲート電
極４とソース領域５との間およびゲート電極４とドレイ
ン領域６との間にはｎ-エピタキシャル層２が介在され
ている。この場合、ゲート絶縁膜３上にゲート電極４よ
りも幅広のイオン注入マスク（図示せず）を形成し、ｎ
+イオンを注入して拡散する。ただし、拡散横広がりが
生じても、ゲート電極４とソース領域５との間およびゲ
ート電極４とドレイン領域６との間にはｎ-エピタキシ
ャル層２が介在されるようにする。
装置の概略構成を示したものである。この図において、
図３と同一名称部分には同一の符号を付し、その説明を
適宜省略する。この光電変換装置では、ソース領域５と
ドレイン領域６との間のｎ-エピタキシャル層２の長さ
がゲート電極４の長さよりも長くなっていて、ゲート電
極４とソース領域５との間およびゲート電極４とドレイ
ン領域６との間にはｎ-エピタキシャル層２が介在され
ている。この場合、ゲート絶縁膜３上にゲート電極４よ
りも幅広のイオン注入マスク（図示せず）を形成し、ｎ
+イオンを注入して拡散する。ただし、拡散横広がりが
生じても、ゲート電極４とソース領域５との間およびゲ
ート電極４とドレイン領域６との間にはｎ-エピタキシ
ャル層２が介在されるようにする。
【０００９】このように、この光電変換装置では、ソー
ス領域５およびドレイン領域６にゲート電極４と重なっ
た領域が存在しない上、ゲート電極４とソース領域５と
の間およびゲート電極４とドレイン領域６との間に介在
するｎ-エピタキシャル層２が電界緩和領域として作用
することになるので、動作時にゲート電極４に負電圧
（−ＶG）が印加されても、熱励起による正孔の発生を
抑制することができる。したがって、ゲート電極４下に
は実質的に光励起による正孔のみが蓄積されることにな
る。この結果、熱励起による正孔に起因するノイズの影
響を殆ど皆無とすることができる。なお、この光電変換
装置の動作は従来の場合と同じであるので、その説明を
省略する。
ス領域５およびドレイン領域６にゲート電極４と重なっ
た領域が存在しない上、ゲート電極４とソース領域５と
の間およびゲート電極４とドレイン領域６との間に介在
するｎ-エピタキシャル層２が電界緩和領域として作用
することになるので、動作時にゲート電極４に負電圧
（−ＶG）が印加されても、熱励起による正孔の発生を
抑制することができる。したがって、ゲート電極４下に
は実質的に光励起による正孔のみが蓄積されることにな
る。この結果、熱励起による正孔に起因するノイズの影
響を殆ど皆無とすることができる。なお、この光電変換
装置の動作は従来の場合と同じであるので、その説明を
省略する。
【００１０】ところで、この光電変換装置は、ｎＭＯＳ
トランジスタにおいてオフセットゲート構造と呼ばれて
いる構造と同じような構造となっている。但し、オフセ
ットゲート構造のｎＭＯＳトランジスタの場合には、図
１を参照しながら説明すると、ｎ-エピタキシャル層２
が通常真性半導体層とされており、ゲート電極４に正電
圧を印加することによりソース領域５とドレイン領域６
間に電流経路（ｎチャネル）を形成する。したがって、
ゲート電極４とソース領域５間またはゲート電極４とド
レイン領域６間の長さを長くし過ぎると、電流経路が断
たれてしまう。これに対して、この光電変換装置の場合
には、無電界状態において、ｎ-エピタキシャル層２に
よってｐ-基板１側に電流経路（ｎチャネル）が形成さ
れており、センス時には、ゲート電極４に負電圧を印加
して電流経路を遮断（ピンチオフ）しておき、照射光量
に応じて電流経路を形成するものであるから、ゲート電
極４とソース領域５間またはゲート電極４とドレイン領
域６間をある程度長くしても、特性劣化が生じることは
ない。
トランジスタにおいてオフセットゲート構造と呼ばれて
いる構造と同じような構造となっている。但し、オフセ
ットゲート構造のｎＭＯＳトランジスタの場合には、図
１を参照しながら説明すると、ｎ-エピタキシャル層２
が通常真性半導体層とされており、ゲート電極４に正電
圧を印加することによりソース領域５とドレイン領域６
間に電流経路（ｎチャネル）を形成する。したがって、
ゲート電極４とソース領域５間またはゲート電極４とド
レイン領域６間の長さを長くし過ぎると、電流経路が断
たれてしまう。これに対して、この光電変換装置の場合
には、無電界状態において、ｎ-エピタキシャル層２に
よってｐ-基板１側に電流経路（ｎチャネル）が形成さ
れており、センス時には、ゲート電極４に負電圧を印加
して電流経路を遮断（ピンチオフ）しておき、照射光量
に応じて電流経路を形成するものであるから、ゲート電
極４とソース領域５間またはゲート電極４とドレイン領
域６間をある程度長くしても、特性劣化が生じることは
ない。
【００１１】次に、図２はこの発明の他の実施例におけ
る光電変換装置の概略構成を示したものである。この図
において、図３と同一名称部分には同一の符号を付し、
その説明を適宜省略する。この光電変換装置は、ｎＭＯ
ＳトランジスタにおいてＬＤＤ(Lightly Doped Drain)
構造と呼ばれている構造と同じような構造となってい
る。すなわち、ｎ+領域からなるソース領域５およびド
レイン領域６の各内側にはｎ-低濃度領域１１、１２が
形成されている。この場合、ゲート絶縁膜３上に所定の
大きさの第１のイオン注入マスク（図示せず）を形成
し、ｎ-イオンを注入し、次いで第１のイオン注入マス
クを除去した後これよりも所定の量だけ大きい第２のイ
オン注入マスク（図示せず）を形成し、ｎ+イオンを注
入し、拡散する。この結果、一例として、ｎ-エピタキ
シャル層２の電子濃度を１０13ａｔｏｍｓ／ｃｍ3程度
とし、ｎ-低濃度領域１１、１２の電子濃度を１０
15〜18ａｔｏｍｓ／ｃｍ3程度とし、ソース領域５およ
びドレイン領域６の電子濃度を１０20ａｔｏｍｓ／ｃｍ
3程度とする。一方、ゲート電極４は、両ｎ-低濃度領域
１１、１２の各長さ方向ほぼ中央部の間に対応する部分
のゲート絶縁膜３上に形成されている。したがって、拡
散横広がりが生じても、ゲート電極４がソース領域５お
よびドレイン領域６と重ならないようにすることができ
る。
る光電変換装置の概略構成を示したものである。この図
において、図３と同一名称部分には同一の符号を付し、
その説明を適宜省略する。この光電変換装置は、ｎＭＯ
ＳトランジスタにおいてＬＤＤ(Lightly Doped Drain)
構造と呼ばれている構造と同じような構造となってい
る。すなわち、ｎ+領域からなるソース領域５およびド
レイン領域６の各内側にはｎ-低濃度領域１１、１２が
形成されている。この場合、ゲート絶縁膜３上に所定の
大きさの第１のイオン注入マスク（図示せず）を形成
し、ｎ-イオンを注入し、次いで第１のイオン注入マス
クを除去した後これよりも所定の量だけ大きい第２のイ
オン注入マスク（図示せず）を形成し、ｎ+イオンを注
入し、拡散する。この結果、一例として、ｎ-エピタキ
シャル層２の電子濃度を１０13ａｔｏｍｓ／ｃｍ3程度
とし、ｎ-低濃度領域１１、１２の電子濃度を１０
15〜18ａｔｏｍｓ／ｃｍ3程度とし、ソース領域５およ
びドレイン領域６の電子濃度を１０20ａｔｏｍｓ／ｃｍ
3程度とする。一方、ゲート電極４は、両ｎ-低濃度領域
１１、１２の各長さ方向ほぼ中央部の間に対応する部分
のゲート絶縁膜３上に形成されている。したがって、拡
散横広がりが生じても、ゲート電極４がソース領域５お
よびドレイン領域６と重ならないようにすることができ
る。
【００１２】このように、この光電変換装置では、ソー
ス領域５およびドレイン領域６にゲート電極４と重なっ
た領域が存在しないため、動作時にゲート電極４に負電
圧（−ＶG）が印加されても、熱励起による正孔の発生
を抑制することができる。したがって、ゲート電極４下
には実質的に光励起による正孔のみが蓄積されることに
なる。この結果、熱励起による正孔に起因するノイズの
影響を殆ど皆無とすることができる。
ス領域５およびドレイン領域６にゲート電極４と重なっ
た領域が存在しないため、動作時にゲート電極４に負電
圧（−ＶG）が印加されても、熱励起による正孔の発生
を抑制することができる。したがって、ゲート電極４下
には実質的に光励起による正孔のみが蓄積されることに
なる。この結果、熱励起による正孔に起因するノイズの
影響を殆ど皆無とすることができる。
【００１３】ところで、ＬＤＤ構造のｎＭＯＳ電界効果
型トランジスタの場合には、ｎ-低濃度領域１１、１２
が高抵抗として直列に配列されることになるので、図３
に示すようなＬＤＤ構造でない通常のｎＭＯＳ電界効果
型トランジスタの場合と比較して、オン電流が低下する
ことになる。これに対して、この光電変換装置の場合に
は、第１実施例において述べた如く、ｎ-エピタキシャ
ル層２が電流経路を形成するものであるから、発生する
ソース電流がそのまま光電変換信号として検出されるこ
とになり、特性劣化が生じることはない。
型トランジスタの場合には、ｎ-低濃度領域１１、１２
が高抵抗として直列に配列されることになるので、図３
に示すようなＬＤＤ構造でない通常のｎＭＯＳ電界効果
型トランジスタの場合と比較して、オン電流が低下する
ことになる。これに対して、この光電変換装置の場合に
は、第１実施例において述べた如く、ｎ-エピタキシャ
ル層２が電流経路を形成するものであるから、発生する
ソース電流がそのまま光電変換信号として検出されるこ
とになり、特性劣化が生じることはない。
【００１４】なお、図１および図２に示す光電変換装置
では、強電界によるキャリアの発生を気にしなくてもよ
いので、従来の場合と比較して、ゲート電極４により大
きな負電圧（−ＶG）を印加することができ、この結果
飽和照度の上限を上げることができ、従来の場合と比較
して、より明るい場所で用いることができる。また、熱
励起による正孔に起因するノイズの影響を殆ど皆無とす
ることができるので、従来の場合と比較して、ゲート蓄
積時間を長くしても動作させることができ、従来の場合
と比較して、より暗い場所で用いることもできる。
では、強電界によるキャリアの発生を気にしなくてもよ
いので、従来の場合と比較して、ゲート電極４により大
きな負電圧（−ＶG）を印加することができ、この結果
飽和照度の上限を上げることができ、従来の場合と比較
して、より明るい場所で用いることができる。また、熱
励起による正孔に起因するノイズの影響を殆ど皆無とす
ることができるので、従来の場合と比較して、ゲート蓄
積時間を長くしても動作させることができ、従来の場合
と比較して、より暗い場所で用いることもできる。
【００１５】
【発明の効果】以上説明したように、この発明によれ
ば、ｎ+またはｐ+領域からなるソース領域およびドレイ
ン領域とゲート電極との重なり部がないため、ゲート電
極に強い負電圧が印加された場合でも、熱励起によるキ
ャリアの発生を抑制することができる。
ば、ｎ+またはｐ+領域からなるソース領域およびドレイ
ン領域とゲート電極との重なり部がないため、ゲート電
極に強い負電圧が印加された場合でも、熱励起によるキ
ャリアの発生を抑制することができる。
【図１】この発明の一実施例における光電変換装置の概
略構成図。
略構成図。
【図２】この発明の他の実施例における光電変換装置の
概略構成図。
概略構成図。
【図３】従来の光電変換装置の概略構成図。
２ ｎ-エピタキシャル層 ４ ゲート電極 ５ ソース領域 ６ ドレイン領域
Claims (2)
- 【請求項１】 ｎ-またはｐ-エピタキシャル層の両側に
ｎ+またはｐ+領域からなるソース領域およびドレイン領
域が形成され、前記エピタキシャル層上にチャネルをピ
ンチオフするためのゲート電極が形成された光電変換装
置において、 前記ソース領域と前記ドレイン領域を前記ゲート電極と
重なり部がないように形成し、前記ソース領域と前記ド
レイン領域との間をｎ-またはｐ-エピタキシャル層のみ
となしたことを特徴とする光電変換装置。 - 【請求項２】 ｎ-またはｐ-エピタキシャル層の両側に
ｎ+またはｐ+領域からなるソース領域およびドレイン領
域が形成され、前記エピタキシャル層上にチャネルをピ
ンチオフするためのゲート電極が形成された光電変換装
置において、 前記エピタキシャル層と前記ソース領域との間および前
記エピタキシャル層と前記ドレイン領域との間にｎ-ま
たはｐ-低濃度領域を形成したことを特徴とする光電変
換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5350761A JPH07202250A (ja) | 1993-12-31 | 1993-12-31 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5350761A JPH07202250A (ja) | 1993-12-31 | 1993-12-31 | 光電変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07202250A true JPH07202250A (ja) | 1995-08-04 |
Family
ID=18412693
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5350761A Pending JPH07202250A (ja) | 1993-12-31 | 1993-12-31 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07202250A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164543A (ja) * | 2007-12-11 | 2009-07-23 | Sony Corp | 光センサ及び表示装置 |
| KR100967428B1 (ko) * | 2008-03-28 | 2010-07-01 | 한국전기연구원 | 피아이앤 센서 제조 방법 |
| US8426937B2 (en) | 2007-12-11 | 2013-04-23 | Sony Corporation | Light sensor and display |
| JP2018129536A (ja) * | 2013-06-20 | 2018-08-16 | ストレイティオ， インコーポレイテッドＳｔｒａｔｉｏ， Ｉｎｃ． | Ｃｍｏｓ画像センサ用のゲート制御型電荷変調デバイス |
-
1993
- 1993-12-31 JP JP5350761A patent/JPH07202250A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164543A (ja) * | 2007-12-11 | 2009-07-23 | Sony Corp | 光センサ及び表示装置 |
| US8426937B2 (en) | 2007-12-11 | 2013-04-23 | Sony Corporation | Light sensor and display |
| KR100967428B1 (ko) * | 2008-03-28 | 2010-07-01 | 한국전기연구원 | 피아이앤 센서 제조 방법 |
| JP2018129536A (ja) * | 2013-06-20 | 2018-08-16 | ストレイティオ， インコーポレイテッドＳｔｒａｔｉｏ， Ｉｎｃ． | Ｃｍｏｓ画像センサ用のゲート制御型電荷変調デバイス |
| EP3528288A1 (en) * | 2013-06-20 | 2019-08-21 | Stratio, Inc. | Gate-controlled charge modulated device for cmos image sensors |
| JP2020109851A (ja) * | 2013-06-20 | 2020-07-16 | ストレイティオ， インコーポレイテッドＳｔｒａｔｉｏ， Ｉｎｃ． | Ｃｍｏｓ画像センサ用のゲート制御型電荷変調デバイス |
| US11264418B2 (en) | 2013-06-20 | 2022-03-01 | Stratio Inc. | Gate-controlled charge modulated device for CMOS image sensors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101116412B1 (ko) | 광트랜지스터, 이미징 장치 및 광트랜지스터 동작 방법 | |
| KR960009994B1 (ko) | 반도체 메모리 장치 및 그 제조방법 | |
| US7612378B2 (en) | Semiconductor device with multiple impurity regions and image display apparatus | |
| JP3842826B2 (ja) | 固体画像センサー用低容量浮遊拡散構造及びその製造方法 | |
| US5623154A (en) | Semiconductor device having triple diffusion | |
| US4282539A (en) | Field effect transistor with decreased substrate control of the channel width | |
| JPH07202250A (ja) | 光電変換装置 | |
| US4889826A (en) | Static induction transistor and manufacturing method of the same | |
| KR100582198B1 (ko) | 상보형 모스 박막트랜지스터의 제조방법 | |
| EP0031071A2 (en) | Solid state image sensor | |
| US5861329A (en) | Method of fabricating metal-oxide semiconductor (MOS) transistors with reduced level of degradation caused by hot carriers | |
| US6589828B2 (en) | Fabricating a thin film transistor having better punch through resistance and hot carrier effects | |
| US6548356B2 (en) | Thin film transistor | |
| CN1088916C (zh) | 具有双重结结构的半导体元件 | |
| FR2491678A1 (fr) | Procede de fabrication d'un transistor a effet de champ et dispositif obtenu selon ce procede | |
| JPH0669094B2 (ja) | 電界効果型トランジスタ | |
| JP3143102B2 (ja) | Ｍｉｓ型トランジスタ | |
| JP3121074B2 (ja) | 固体撮像装置及びその製造方法 | |
| JPH0488669A (ja) | 半導体装置 | |
| JP2848478B2 (ja) | Ｍｉｓ型半導体装置 | |
| KR970053039A (ko) | 반도체 소자와 그의 제조방법 | |
| JPS63122175A (ja) | Ｍｏｓ電界効果トランジスタ | |
| JPH03132079A (ja) | 半導体不揮発性記憶装置 | |
| JPH0410574A (ja) | 半導体装置 | |
| JP2990774B2 (ja) | 半導体装置およびその製造方法 |