JPH0410574A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は半導体装置に関し、特にＭＯＳ）ランジスタの
耐放射線性を大幅なマスクレイアウト変更なしに向上さ
せることを可能にした半導体装置に間する。

［従来の技術］ ＭＯＳ）ランジスタの耐放射線性の向上の方策は大別す
ると二つある。一つは拡散工程で、もう一つは素子の構
造であり、本発明はトランジスタの構造に関するもので
ある。従来の耐放射線性ＭＯ５）ランジスタについて説
明する。

一般にＭＯＳ型トランジスタにガンマ線などの電離放射
線が照射されるとゲート酸化膜中に電子・正孔対が生成
され、移動度の小さい正孔はゲート電極に正の電圧が印
加されていると、基板とゲート酸化膜との界面に捕獲さ
れやすい。また、放射線によって界面に順位が生成され
、前者の固定電荷と後者の界面準位密度の増加により、
素子の特性が劣化する。具体的にはトランジスタのしき
い値電圧の変動（Ｐチャネルトランジスタでは高くなり
、Ｎチャネルトランジスタでは一般に低くなる）が起き
る。特にＮチャネルトランジスタではデイプレッション
化が予想される。

また・　Ｎチャネルトランジスタでは放射線の照射によ
ってソース、トレイン間で側面からのリーク電流を生じ
る。これはチャネル形成に本来関係のない範囲の厚い酸
化膜下て放射線による反転、すなわちチャネルが形成さ
れるためである。従来からこの側面リーク電流を抑える
ために第５図〜第７図に示すように高濃度Ｐ０領域を設
けてチャネルの形成を阻止している。すなわち、Ｎ＋型
のソース領域１とトレイン領域２の側部に高濃度に不純
物を拡散させたＰ＋型領域３を設けている。尚、図中の
４は素子間を分離するフィールド酸化膜、５はゲート酸
化膜、６はゲート電極である。

本発明はＮチャネルＭＯＳ）ランジスタにおいて、Ｐ゛
型領領域設けずともり−ク電流を抑えることを目的とす
る。

また、従来てはＭＯＳ）ランジスタの導電型に係わらず
、比較的厚い酸化膜に放射線が照射させることによる大
きなしきい値電圧の変動が生ずるという欠点がある。

本発明はこのような大きなしきい値電圧の変動を抑える
ことも目的とする。

［発明が解決しようとする課題］ 上述したＰ゛型領領域３設けた耐放射線性ＮチャネルＭ
Ｏ５）ランジスタては、ソース、ドレイン間の側面リー
ク電流を抑えることが可能であるが、ソース、ドレイン
間の耐圧の低下（ソース、ドレインのＮ＋領域１，２と
Ｐ＋領域３の間の耐圧低下）は免れない。また、既存の
半導体装置の耐性を向上させる場合に、マスクレイアウ
トをかなり変更する必要があり、修正には時間を要する
という欠点がある。

［課題を解決するための手段］ 本発明の半導体装置は、基板の表面部にソース領域とト
レイン領域とを設け、これら開領域間の基板上にゲート
酸化膜を介してゲート電極を設けたＭＯＳ）ランジスタ
てあって、少なくともソース領域及びドレイン領域の側
部における開領域間の基板表面を薄い酸化膜で覆ったこ
とを特徴とする。

すなわち、本発明の耐放射線性を有する半導体装置は、
ソース、ドレイン間の側面リーク電流を抑えるために、
そのリーク経路となる酸化膜を極力薄くすることにある
。電離放射線（ガンマ線が主流）による酸化膜中の生成
電荷は膜厚の２ないし３乗に比例するので、問題となる
酸化膜を薄くするほど耐性が向上する。また、Ｎチャネ
ルＭＯＳトランジスタにおいて従来の技術のように高濃
度のＰ０拡散領域を設けずども１０００Ｇｙ以上の耐量
は充分確保でき、しかもソース、ドレイン間の耐圧の低
下も抑えることができる。

［実施例コ 次に、本発明を実施例に基づいて説明する。尚、前述し
た従来例と同一部分には同一符号を付しである。

第１図は本発明の一実施例に係るＮチャネルＭＯＳ）ラ
ンジスタの平面図、第２図、第３図はそれぞれそのｎ−
ｎ、ｍ−ｍ矢視断面図である。このＮチャネルトランジ
スタは基板の表面にＮ＋型のソース領域１及びドレイン
領域２の周囲を囲む薄い酸化膜７を設けである。すなわ
ち、ソースおよびトレイン領域１，２の側部における開
領域間の基板表面が薄い酸化膜７で覆われている。また
、従来において設けていたＰ＋領域３を廃止しである。

このように、リーク電流の経過となるソース、ドレイン
Ｎ＋拡散領域の周囲を薄い酸化膜７で覆うことでリーク
電流の経路部の基板表面が薄い酸化膜７て覆われること
となり、放射線の照射によってもこの酸化膜７ての電子
、正孔対の発生を抑え、この部分でのチャネル形成を抑
えてリーク電流を抑えている。

第４図は本発明の第２の実施例に係るＮチャネルＭＯＳ
）ランジスタの平面図である。このトランジスタでは、
リーク電流の主流となる経路のみ、すなわち、ソースお
よびドレイン領域１，２０側部における開領域間の基板
表面のみに薄い酸化膜８を設けている。このように酸化
膜８を設けても上記実施例と同様の効果がある。本発明
を適用することにより、耐放射線性は薄い酸化膜の膜厚
が３００人〜５００人程度では１００Ｇｙ、２００八〜
３００Ａ程度で１０００Ｇｙ、２００Å以下てはｔｏｏ
ｏｏｃｙ以上の耐量が見込まれる。このため、酸化膜下
の反転防止のためのＰ゛拡散領域を意図的に設けないこ
とができ、これによりソース・トレイン間の耐圧を向上
させると共に、既存半導体素子の耐放射線性向上を図る
場合のマスクレイアウトの変更を容易にしている。

［発明の効果コ 以上説明したように本発明は、ＮチャネルＭＯＳトラン
ジスタに適用することにより、不要なチャネル形成を阻
止するためのＰ″″拡散領域を廃止することでき、ソー
ス、ドレイン間の耐圧を低下させることなく耐放射線性
を向上させ、しかも既存のマスクレイアウトでも最小限
の変更のみで耐放射線性を持たすことを可能にすること
ができる。

また、本発明はＰチャネルＭＯＳ）ランジスタに適用し
ても耐放射線性を向上させ、しきい値電圧の変動を抑え
ることができる。

第１図は本発明の一実施例の平面図、第２図。

第３図はそれぞれ第１図のｎ−ｎ、ｍ−ｍ断面図、第４
図は本発明の第２の実施例の平面図、第５図は従来例を
示す平面図、第６図、第７図はそれぞれ第５図のＶＩ　
−ＶＩ、■−■断面図である。

１・・・・・・・・ソース領域、 ２・・・・・・・・ドレイン領域、 ５・・・・・・・・ゲート酸化膜、 ６・・・・・・・・ゲート電極、 ７．８・・・・・・薄い酸化膜。

特許出願人　　日本電気株式会社

Claims (1)

【特許請求の範囲】
1. 　基板の表面部にソース領域とドレイン領域とを設け、
   これら両領域間の基板上にゲート酸化膜を介してゲート
   電極を設けたＭＯＳトランジスタであって、少なくとも
   ソース領域及びドレイン領域の側部における両領域間の
   基板表面を薄い酸化膜で覆ったことを特徴とする半導体
   装置。