JPS61164265A - Ｍｉｓ型半導体集積回路装置 - Google Patents
Ｍｉｓ型半導体集積回路装置Info
- Publication number
- JPS61164265A JPS61164265A JP60005411A JP541185A JPS61164265A JP S61164265 A JPS61164265 A JP S61164265A JP 60005411 A JP60005411 A JP 60005411A JP 541185 A JP541185 A JP 541185A JP S61164265 A JPS61164265 A JP S61164265A
- Authority
- JP
- Japan
- Prior art keywords
- region
- transistor
- element isolation
- integrated circuit
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000002955 isolation Methods 0.000 claims description 34
- 230000005855 radiation Effects 0.000 abstract description 21
- 239000000463 material Substances 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 238000005468 ion implantation Methods 0.000 abstract description 4
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 2
- 230000000873 masking effect Effects 0.000 abstract 3
- 239000004411 aluminium Substances 0.000 abstract 1
- 229910001423 beryllium ion Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000005524 hole trap Effects 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 235000015067 sauces Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の属する技術分野
本発明はＭＩＳ型半導体集積回路装置にかかり、とくに
半導体集積回路装置に適用し得る耐放射線性を有する素
子分離構造に関するものである。
半導体集積回路装置に適用し得る耐放射線性を有する素
子分離構造に関するものである。
（２）従来技術の説明
一般にＭＩＳ型半導体集積回路装置の素子分離は厚い分
離酸化膜によって行なわれており、例えば通常用いられ
る熱酸化による選択酸化法プロセスの場合、トランジス
タ構造は第１図（ａ）〜（Ｃ）に示しだようになってい
る。ここで第１図（ａ）はトランジスタの平面配置図で
あり１１はゲート電極、１２はソース・ドレイン電極で
ある。同図（′ｂ）は同図（ａ）のＡ−Ａ の断面で
あり能動トランジスタの断面構造を示しており、同図（
Ｃ）は同図（ｂ）のＢ−Ｂ の断面であり能動トラン
ジスタのソース電極とドレイン電極とを結ぶフィールド
トランジスタの断面構造を示している。ここで１３はシ
リコン半導体基板、１４は１２の能動領域と他の能動領
域の間のチャンネル形成を防止するための素子分離用高
濃度不純物層、１５は素子分離領域を与えるフィールド
酸化膜で、１６は能動領域を与えるゲート酸化膜である
。第１図（ａ）に示した構造のトランジスタにおいては
通常能動トランジスタの閾値電圧に比べてフィールドト
ランジスタの閾値電圧は充分に高く、能動トランジスタ
のゲート電極を零としたときにソース、ドレイン間に流
れるサブスレッショルドリーク電流に対して欺る能動ト
ランジスタに並列になっているフィールドトランジスタ
のサブスレッショルド電流は無視できるほど、例えば１
０桁以上も小さい。
離酸化膜によって行なわれており、例えば通常用いられ
る熱酸化による選択酸化法プロセスの場合、トランジス
タ構造は第１図（ａ）〜（Ｃ）に示しだようになってい
る。ここで第１図（ａ）はトランジスタの平面配置図で
あり１１はゲート電極、１２はソース・ドレイン電極で
ある。同図（′ｂ）は同図（ａ）のＡ−Ａ の断面で
あり能動トランジスタの断面構造を示しており、同図（
Ｃ）は同図（ｂ）のＢ−Ｂ の断面であり能動トラン
ジスタのソース電極とドレイン電極とを結ぶフィールド
トランジスタの断面構造を示している。ここで１３はシ
リコン半導体基板、１４は１２の能動領域と他の能動領
域の間のチャンネル形成を防止するための素子分離用高
濃度不純物層、１５は素子分離領域を与えるフィールド
酸化膜で、１６は能動領域を与えるゲート酸化膜である
。第１図（ａ）に示した構造のトランジスタにおいては
通常能動トランジスタの閾値電圧に比べてフィールドト
ランジスタの閾値電圧は充分に高く、能動トランジスタ
のゲート電極を零としたときにソース、ドレイン間に流
れるサブスレッショルドリーク電流に対して欺る能動ト
ランジスタに並列になっているフィールドトランジスタ
のサブスレッショルド電流は無視できるほど、例えば１
０桁以上も小さい。
しかるにこのような構造のトランジスタにγ線、Ｘ線、
電子線、陽子線等の電離性放射線が照射されると、ゲー
ト酸化膜１６やフィールド酸化膜１５中に電子−正孔対
の生成が生じ、このうちの正孔が酸化膜とシリコン基板
の界面近傍の酸化膜中に多数存在する正孔トラップに捕
獲されて酸化膜中の正の固定電荷の蓄積が起こると同時
に、界面には正孔あるいは正電荷蓄積に寄因する界面準
位の形成が起こり、欺る現象の発生に伴なってトランジ
スタのサブスレッショルド特性には重大な変化が生じる
。すなわち酸化膜中の正の固定電荷はトランジスタの閾
値電圧を負方向に変化させ、界面準位の発生はトランジ
スタのサブスレッショルド特性の傾きを低下させるが結
果的にサブスレッショルドリーク電流は照射と共に増大
する方向へ向かう。欺るリーク電流の増加はＮチャンネ
ルトランジスタでもＰチャンネルトランジスタでも生ず
るが閾値電圧の変化が負方向であるだけＮチャンネルト
ランジスタにおけるリーク電流の増加は甚しい。また、
欺る現象はシリコン基板上の酸化膜厚が厚いほど甚だし
いため能動トランジスタとフィールドトランジスタとを
比較するとフィールドトランジスタのリーク電流の増加
が著しい。例えば第１図（ｄ）に示したように能動トラ
ンジスタに放射線照射を行なった場合は■→工 と特性
が変化するのに対してフィールドトランジスタの場合に
は■→■ と特性が大きく変化する。したがって第１図
（ａ）〜（Ｃ）に示した従来構造のトランジスタにおい
ては放射線照射により同図（ｄ）の■に示したような能
動トランジスタ特性工′ とフィールドトランジスタ特
性■′ の合成特性が得られ見かけ上能動トランジスタ
のリーク電流が増加し甚しい場合にはトランジスタとし
て使用できまくなるという欠点を有している。もちろん
、フィールドトランジスタのリーク電流は第１図（Ｃ）
の１４の反転層の形成防止用の高濃度不純物層の濃度を
上げることによって低減できるがソースあるいはドレイ
ン電極との接合耐圧の低下を考慮すると欺る高濃度不純
物層の濃度はある値以上に上げられず、そこで放射線耐
量□が決まってしまう。筆者の検討によれば接合耐圧１
０Ｖ以上を保証す右高濃度不純物層の濃度ではＩ Ｘ
１０’ｒｏｄｓ（Ｓｉ）未満の放射線耐量しか得られず
、これでは耐放射線性デバイスとしては不充分である。
電子線、陽子線等の電離性放射線が照射されると、ゲー
ト酸化膜１６やフィールド酸化膜１５中に電子−正孔対
の生成が生じ、このうちの正孔が酸化膜とシリコン基板
の界面近傍の酸化膜中に多数存在する正孔トラップに捕
獲されて酸化膜中の正の固定電荷の蓄積が起こると同時
に、界面には正孔あるいは正電荷蓄積に寄因する界面準
位の形成が起こり、欺る現象の発生に伴なってトランジ
スタのサブスレッショルド特性には重大な変化が生じる
。すなわち酸化膜中の正の固定電荷はトランジスタの閾
値電圧を負方向に変化させ、界面準位の発生はトランジ
スタのサブスレッショルド特性の傾きを低下させるが結
果的にサブスレッショルドリーク電流は照射と共に増大
する方向へ向かう。欺るリーク電流の増加はＮチャンネ
ルトランジスタでもＰチャンネルトランジスタでも生ず
るが閾値電圧の変化が負方向であるだけＮチャンネルト
ランジスタにおけるリーク電流の増加は甚しい。また、
欺る現象はシリコン基板上の酸化膜厚が厚いほど甚だし
いため能動トランジスタとフィールドトランジスタとを
比較するとフィールドトランジスタのリーク電流の増加
が著しい。例えば第１図（ｄ）に示したように能動トラ
ンジスタに放射線照射を行なった場合は■→工 と特性
が変化するのに対してフィールドトランジスタの場合に
は■→■ と特性が大きく変化する。したがって第１図
（ａ）〜（Ｃ）に示した従来構造のトランジスタにおい
ては放射線照射により同図（ｄ）の■に示したような能
動トランジスタ特性工′ とフィールドトランジスタ特
性■′ の合成特性が得られ見かけ上能動トランジスタ
のリーク電流が増加し甚しい場合にはトランジスタとし
て使用できまくなるという欠点を有している。もちろん
、フィールドトランジスタのリーク電流は第１図（Ｃ）
の１４の反転層の形成防止用の高濃度不純物層の濃度を
上げることによって低減できるがソースあるいはドレイ
ン電極との接合耐圧の低下を考慮すると欺る高濃度不純
物層の濃度はある値以上に上げられず、そこで放射線耐
量□が決まってしまう。筆者の検討によれば接合耐圧１
０Ｖ以上を保証す右高濃度不純物層の濃度ではＩ Ｘ
１０’ｒｏｄｓ（Ｓｉ）未満の放射線耐量しか得られず
、これでは耐放射線性デバイスとしては不充分である。
すなわち従来のデバイス構造は放射線照射によるフィー
ルドトランジスタのサブスレッショルドリーク電流の増
加を充分に抑えることができないという欠点を有してい
た。
ルドトランジスタのサブスレッショルドリーク電流の増
加を充分に抑えることができないという欠点を有してい
た。
（３）発明の目的
本発明は以上の点を鑑み、従来フィールド酸化膜下に形
成さｎていた素子分離のだめの高濃度不純物領域を能動
領域に持ってくることにより上記欠点を解決したもので
、耐放射線性に優れた半導体集積回路装置を提供するも
のである。
成さｎていた素子分離のだめの高濃度不純物領域を能動
領域に持ってくることにより上記欠点を解決したもので
、耐放射線性に優れた半導体集積回路装置を提供するも
のである。
（４）発明の構成
本発明による耐放射線性を有する素子分離構造は、第１
種の導電型の半導体基板上に形成される第２種の導電型
の能動領域と素子分離領域の間の全体若しくは一部の領
域に第１種の導電型で基板濃度より高い表面不純物濃度
の能動領域を形成することを特徴とするもの、あるいは
第１種の導電型の半導体基板上に島状に形成された第２
種の導電型の不純物領域の中に形成される第１種の導電
型の能動領域と素子分離領域の間の全体若しくは一部の
領域に第２種の導電型で上記島状不純物領域の濃度より
高い表面不純物濃度の能動領域を形成することを特徴と
するもので、特に相補型ＭＩＳ型半導体集積回路装置に
適用することを考慮したものである。
種の導電型の半導体基板上に形成される第２種の導電型
の能動領域と素子分離領域の間の全体若しくは一部の領
域に第１種の導電型で基板濃度より高い表面不純物濃度
の能動領域を形成することを特徴とするもの、あるいは
第１種の導電型の半導体基板上に島状に形成された第２
種の導電型の不純物領域の中に形成される第１種の導電
型の能動領域と素子分離領域の間の全体若しくは一部の
領域に第２種の導電型で上記島状不純物領域の濃度より
高い表面不純物濃度の能動領域を形成することを特徴と
するもので、特に相補型ＭＩＳ型半導体集積回路装置に
適用することを考慮したものである。
（５）実施例
６一
次に本発明の実施例について図面を参照して説明する。
第２図は本発明による具体的実施例の一例で、同図（ａ
）は平面配置図、同図（ｂ）は同図（ａ）のＡ−Ａの断
面構造、同図（Ｃ）はＢ−Ｂの断面構造、同図（ｄ）は
放射線照射後のサブスレッショルド特性を示したもので
ある。第３図（ａ）において２１は基板と導電型の高濃
度不純物領域でＬＯＣＯ８領域とトランジスタのソース
、ドレイン領域の間にあって素子分離の役割を果だして
いる。すなわち、ゲート電極に動作電圧を印加しても同
図（Ｃ）で示される寄生トランジスタのチャンネルは反
転しないようにしである。この構造に放射線を照射した
場合には前述のように酸化膜中に蓄積する正電荷によっ
てトランジスタの閾値電圧の変化が生ずるが、第１図（
Ｃ）と第２図（Ｃ）とを比べればわかるように素子分離
領域における酸化膜厚は本発明による構造の方が薄く、
シたがって閾値電圧の変化量も少さい。まだ、サブスレ
ッショルド特性の傾きの変化も、酸化膜厚が薄い場合の
方が少なく、本発明による構造の場合には能動トランジ
スタと寄生トランジスタのサブスレッショルド特性の傾
きの変化はほぼ同等になる。したがって能動トランジス
タ（第２図中））および寄生トランジスタ（第２図（Ｃ
））のサブスレッショルド特性は放射線照射を受けた後
には第２図（ｄ）の■および■に示したようになり、と
ｎらを合成して得られる特性は■、すなわち■とほぼ同
じ特性となり、寄生トランジスタによるリーク電流が無
視できることがわかる。第２図（ｄ）と第１図（ｄ）の
■の合成特性を比較してみｎば本発明による素子間分離
の方法が耐放射線性を考える上で如何に優れたものであ
るかは明らかであろう。
）は平面配置図、同図（ｂ）は同図（ａ）のＡ−Ａの断
面構造、同図（Ｃ）はＢ−Ｂの断面構造、同図（ｄ）は
放射線照射後のサブスレッショルド特性を示したもので
ある。第３図（ａ）において２１は基板と導電型の高濃
度不純物領域でＬＯＣＯ８領域とトランジスタのソース
、ドレイン領域の間にあって素子分離の役割を果だして
いる。すなわち、ゲート電極に動作電圧を印加しても同
図（Ｃ）で示される寄生トランジスタのチャンネルは反
転しないようにしである。この構造に放射線を照射した
場合には前述のように酸化膜中に蓄積する正電荷によっ
てトランジスタの閾値電圧の変化が生ずるが、第１図（
Ｃ）と第２図（Ｃ）とを比べればわかるように素子分離
領域における酸化膜厚は本発明による構造の方が薄く、
シたがって閾値電圧の変化量も少さい。まだ、サブスレ
ッショルド特性の傾きの変化も、酸化膜厚が薄い場合の
方が少なく、本発明による構造の場合には能動トランジ
スタと寄生トランジスタのサブスレッショルド特性の傾
きの変化はほぼ同等になる。したがって能動トランジス
タ（第２図中））および寄生トランジスタ（第２図（Ｃ
））のサブスレッショルド特性は放射線照射を受けた後
には第２図（ｄ）の■および■に示したようになり、と
ｎらを合成して得られる特性は■、すなわち■とほぼ同
じ特性となり、寄生トランジスタによるリーク電流が無
視できることがわかる。第２図（ｄ）と第１図（ｄ）の
■の合成特性を比較してみｎば本発明による素子間分離
の方法が耐放射線性を考える上で如何に優れたものであ
るかは明らかであろう。
第３図は本発明による素子分離構造の他の実施例の一例
である。同図の場合にはゲート電極領域下の近辺にのみ
素子分離のだめの高濃度不純物領域３１を形成したもの
であり、欺る構造においてはドレインとソース間の素子
分離はＬＯＣＯ８の酸化膜を通るリーク電流経路が残る
だめ完全には行なわれない。しかしリーク電流経路が長
くなるためその分だけリーク電流の低減が可能となる。
である。同図の場合にはゲート電極領域下の近辺にのみ
素子分離のだめの高濃度不純物領域３１を形成したもの
であり、欺る構造においてはドレインとソース間の素子
分離はＬＯＣＯ８の酸化膜を通るリーク電流経路が残る
だめ完全には行なわれない。しかしリーク電流経路が長
くなるためその分だけリーク電流の低減が可能となる。
第２図の場合には素子分離領域がソース、ドレイン領域
の周囲を取り囲んでいるので素子分離は完全である。
の周囲を取り囲んでいるので素子分離は完全である。
次に本発明による素子分離構造の製造方法の一例を説明
する。第４図（ａ）に示したように、選択酸化膜４２形
成後に能動領域の上に周辺部は除去してフォトレジスト
等のマスク材４４をパターニングする。然る後に基板と
同じ導電型の不純物をイオン注入法により能動領域周辺
部に打ち込み素子分離領域４５を形成する。これは例え
ば基板４１がＰ型である場合ボロン等の不純物を〜１０
ｃｍ程度注入すれば良い。マスク材を除去して後（第４
図（ｂ））、ゲート電極４６のパターニングを行ない、
然る後に選択酸化膜４２および素子分離領域４５の上に
イオン注入のマスクとなるアルミ等の材料４７をパター
ニングして残し、イオン注入を行なってソース、ドレイ
ン領域を形成する。Ｐ型基板の場合には例えばヒ素等の
不純物を５Ｘ１０１５ｅｍ 程度のドーズ量で打ち込
めば良い。この際ソース、ドレイン領域４８と素子分離
領域４５は互いに接するようにする（第４図（Ｃ））。
する。第４図（ａ）に示したように、選択酸化膜４２形
成後に能動領域の上に周辺部は除去してフォトレジスト
等のマスク材４４をパターニングする。然る後に基板と
同じ導電型の不純物をイオン注入法により能動領域周辺
部に打ち込み素子分離領域４５を形成する。これは例え
ば基板４１がＰ型である場合ボロン等の不純物を〜１０
ｃｍ程度注入すれば良い。マスク材を除去して後（第４
図（ｂ））、ゲート電極４６のパターニングを行ない、
然る後に選択酸化膜４２および素子分離領域４５の上に
イオン注入のマスクとなるアルミ等の材料４７をパター
ニングして残し、イオン注入を行なってソース、ドレイ
ン領域を形成する。Ｐ型基板の場合には例えばヒ素等の
不純物を５Ｘ１０１５ｅｍ 程度のドーズ量で打ち込
めば良い。この際ソース、ドレイン領域４８と素子分離
領域４５は互いに接するようにする（第４図（Ｃ））。
マスク材を除去すると第２図中）に示した構造が得らｆ
る（第４図（ｄ））。
る（第４図（ｄ））。
このような構造は素子分離領域がＬＯＣＯ８酸化膜領域
ではなく、能動領域周辺部に形成されるため、放射線照
射による特性変化がそもそも小さく放射線による影響を
受けにくい。したがって耐放射線性デバイスの素子分離
方法としては適した方法であり、従来素子分離の困難さ
から動作が保証されなかった半導体集積回路装置は本発
明を適用することにより放射線耐量の向上を望むことが
可能である。
ではなく、能動領域周辺部に形成されるため、放射線照
射による特性変化がそもそも小さく放射線による影響を
受けにくい。したがって耐放射線性デバイスの素子分離
方法としては適した方法であり、従来素子分離の困難さ
から動作が保証されなかった半導体集積回路装置は本発
明を適用することにより放射線耐量の向上を望むことが
可能である。
なお上記の説明においてはＰ型基板上のＮＭＯＳトラン
ジスタを例にとったが、Ｎ型基板上に形成したＰウェル
上のＮＭＯＳトランジスタに対しても本発明の効用は何
ら妨げられるものではない。またＰ型基板上、あるいは
Ｎ型基板上に形成した相補型の集積回路装置に適用して
も良く、本発明の有用性は明らかである。
ジスタを例にとったが、Ｎ型基板上に形成したＰウェル
上のＮＭＯＳトランジスタに対しても本発明の効用は何
ら妨げられるものではない。またＰ型基板上、あるいは
Ｎ型基板上に形成した相補型の集積回路装置に適用して
も良く、本発明の有用性は明らかである。
（６）発明の効果
本発明は以上説明したように能動領域の周辺部に素子分
離領域を設けて放射線照射を受けた際の寄生ＭＯ８特性
変動を抑えたものであり、耐放射線性を有するＭＩＳ型
半導体集積回路装置を製造することを可能とするもので
ある。
離領域を設けて放射線照射を受けた際の寄生ＭＯ８特性
変動を抑えたものであり、耐放射線性を有するＭＩＳ型
半導体集積回路装置を製造することを可能とするもので
ある。
第１図は従来構造のトランジスタの平面配置図（ａ）、
断面図（ｂ） 、 （Ｃ）およびサブスレッショルド特
性図（ｄ）であり、第２図は本発明による素子分離構造
のトランジスタの一実施例の平面配置図（ａ）、断面図
（ｂ） 、 （Ｃ）およびサブスレッショルド特性図（
ｄ）であり、第３図は本発明による素子分離構造のトラ
ンジスタの別の実施例の平面配置図を示したものである
。また、第４図は本発明の素子分離構造の製造方法の一
例を示す工程断面図である。 １１・・・・・・ゲート電極、１２・・・・・・ソース
、ドレイン領域、１３・・・・・・シリコン基板、１４
・−・・・・素子分離用高濃度不純物領域、１５・・・
・・・選択熱酸化による酸化膜、１６・・・・・・ゲー
ト酸化膜、２１・・・・・・素子分離用高濃度不純物領
域、２２・・・・・・ゲート電極、２３・・・・・・ソ
ース、ドレイン領域、２４・・・・・・シリコン基板、
２５・・・・・・選択熱酸化による酸化膜、２６・・・
・・・ゲート酸化膜、３１・・・・・・素子分離用高濃
度不純物領域、３２・・・・・・ゲート電極、３３・・
・・・・ソース。 ドレイン領域、４１・・・・・・シリコン基板、４２・
・・・・・選択熱酸化による酸化膜、４３・・・・・・
ゲート酸化膜、４４・・・・・・マスク材、４５・・・
・・・素子分離用高濃度不純物領域、４６・・・・・・
ゲート電極、４７・・・・・・マスク材、４８・・・・
・・ソース、ドレイン拡散層。 く 如 １Ｎ
１〜実施伸１のイ蒼珪図ホよぴ
耐放射・１生特性図第２図 尖形イ丘ブンりのイノ（珪図 第４図
断面図（ｂ） 、 （Ｃ）およびサブスレッショルド特
性図（ｄ）であり、第２図は本発明による素子分離構造
のトランジスタの一実施例の平面配置図（ａ）、断面図
（ｂ） 、 （Ｃ）およびサブスレッショルド特性図（
ｄ）であり、第３図は本発明による素子分離構造のトラ
ンジスタの別の実施例の平面配置図を示したものである
。また、第４図は本発明の素子分離構造の製造方法の一
例を示す工程断面図である。 １１・・・・・・ゲート電極、１２・・・・・・ソース
、ドレイン領域、１３・・・・・・シリコン基板、１４
・−・・・・素子分離用高濃度不純物領域、１５・・・
・・・選択熱酸化による酸化膜、１６・・・・・・ゲー
ト酸化膜、２１・・・・・・素子分離用高濃度不純物領
域、２２・・・・・・ゲート電極、２３・・・・・・ソ
ース、ドレイン領域、２４・・・・・・シリコン基板、
２５・・・・・・選択熱酸化による酸化膜、２６・・・
・・・ゲート酸化膜、３１・・・・・・素子分離用高濃
度不純物領域、３２・・・・・・ゲート電極、３３・・
・・・・ソース。 ドレイン領域、４１・・・・・・シリコン基板、４２・
・・・・・選択熱酸化による酸化膜、４３・・・・・・
ゲート酸化膜、４４・・・・・・マスク材、４５・・・
・・・素子分離用高濃度不純物領域、４６・・・・・・
ゲート電極、４７・・・・・・マスク材、４８・・・・
・・ソース、ドレイン拡散層。 く 如 １Ｎ
１〜実施伸１のイ蒼珪図ホよぴ
耐放射・１生特性図第２図 尖形イ丘ブンりのイノ（珪図 第４図
Claims (2)
- （１）第１種の導電型の半導体基板上に形成される第２
種の導電型の能動領域と素子分離領域の間の全体若しく
は一部の領域に、第１種の導電型で基板濃度より高い表
面不純物濃度の領域を設けたことを特徴とするＭＩＳ型
半導体集積回路装置。 - （２）第１種の導電型の半導体基板上に島状に形成され
た第２種の導電型の不純物領域の中に形成される第１種
の導電型の能動領域と素子分離領域の間の全体若しくは
一部の領域に第２種の導電型で上記島状不純物領域の濃
度より高い表面不純物濃度の領域を設けたことを特徴と
するＭＩＳ型半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60005411A JPS61164265A (ja) | 1985-01-16 | 1985-01-16 | Ｍｉｓ型半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60005411A JPS61164265A (ja) | 1985-01-16 | 1985-01-16 | Ｍｉｓ型半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61164265A true JPS61164265A (ja) | 1986-07-24 |
| JPH0515069B2 JPH0515069B2 (ja) | 1993-02-26 |
Family
ID=11610401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60005411A Granted JPS61164265A (ja) | 1985-01-16 | 1985-01-16 | Ｍｉｓ型半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61164265A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02267970A (ja) * | 1989-04-07 | 1990-11-01 | Toshiba Corp | 半導体装置 |
| US5285069A (en) * | 1990-11-21 | 1994-02-08 | Ricoh Company, Ltd. | Array of field effect transistors of different threshold voltages in same semiconductor integrated circuit |
| US5981349A (en) * | 1996-04-12 | 1999-11-09 | Spectrian, Inc. | Method of forming semiconducting planar junction termination with high breakdown voltage and low parasitic capacitance |
| US6320245B1 (en) | 1998-05-19 | 2001-11-20 | Nec Corporation | Radiation-hardened semiconductor device |
| JP2011134784A (ja) * | 2009-12-22 | 2011-07-07 | Brookman Technology Inc | 絶縁ゲート型半導体素子及び絶縁ゲート型半導体集積回路 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5375777A (en) * | 1976-12-16 | 1978-07-05 | Nec Corp | Mos type semiconductor device |
| JPS5435688A (en) * | 1977-08-25 | 1979-03-15 | Mitsubishi Electric Corp | Manufacture of complementary mos integrated circuit |
| JPS5444875A (en) * | 1977-09-16 | 1979-04-09 | Nec Corp | Field effect semiconductor device of insulation gate type |
| JPS5735341A (en) * | 1980-08-12 | 1982-02-25 | Toshiba Corp | Method of seperating elements of semiconductor device |
-
1985
- 1985-01-16 JP JP60005411A patent/JPS61164265A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5375777A (en) * | 1976-12-16 | 1978-07-05 | Nec Corp | Mos type semiconductor device |
| JPS5435688A (en) * | 1977-08-25 | 1979-03-15 | Mitsubishi Electric Corp | Manufacture of complementary mos integrated circuit |
| JPS5444875A (en) * | 1977-09-16 | 1979-04-09 | Nec Corp | Field effect semiconductor device of insulation gate type |
| JPS5735341A (en) * | 1980-08-12 | 1982-02-25 | Toshiba Corp | Method of seperating elements of semiconductor device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02267970A (ja) * | 1989-04-07 | 1990-11-01 | Toshiba Corp | 半導体装置 |
| US5285069A (en) * | 1990-11-21 | 1994-02-08 | Ricoh Company, Ltd. | Array of field effect transistors of different threshold voltages in same semiconductor integrated circuit |
| US5981349A (en) * | 1996-04-12 | 1999-11-09 | Spectrian, Inc. | Method of forming semiconducting planar junction termination with high breakdown voltage and low parasitic capacitance |
| US6437416B1 (en) * | 1996-04-12 | 2002-08-20 | Cree Microwave, Inc. | Semiconductor structure having a planar junction termination with high breakdown voltage and low parasitic capacitance |
| US6320245B1 (en) | 1998-05-19 | 2001-11-20 | Nec Corporation | Radiation-hardened semiconductor device |
| JP2011134784A (ja) * | 2009-12-22 | 2011-07-07 | Brookman Technology Inc | 絶縁ゲート型半導体素子及び絶縁ゲート型半導体集積回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0515069B2 (ja) | 1993-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0575187B2 (ja) | ||
| JP2001284540A (ja) | 半導体装置およびその製造方法 | |
| JPS61164265A (ja) | Ｍｉｓ型半導体集積回路装置 | |
| JPH0265254A (ja) | 半導体装置 | |
| JPH02264464A (ja) | 半導体装置およびその製造方法 | |
| JP3058604B2 (ja) | 二重接合構造を持つ半導体装置およびその製造方法 | |
| JPS61290753A (ja) | 相補形ｍｉｓ半導体集積回路装置 | |
| JP2882309B2 (ja) | 入力保護回路及び半導体集積回路装置の製造方法 | |
| US5498894A (en) | Semiconductor device | |
| JPS62262462A (ja) | 半導体装置 | |
| JP2684712B2 (ja) | 電界効果トランジスタ | |
| JPH06268162A (ja) | 半導体装置及びその製造方法 | |
| JPS627148A (ja) | 相補型半導体装置及びその製造方法 | |
| JP2826024B2 (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JP2554361B2 (ja) | 半導体素子の製造方法 | |
| JPH06244428A (ja) | Ｍｏｓ型半導体素子の製造方法 | |
| JPS625654A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH0661484A (ja) | 半導体装置 | |
| JP2970376B2 (ja) | 相補型半導体装置の製造方法 | |
| JPH04356965A (ja) | 半導体装置 | |
| JPS6153773A (ja) | 半導体装置およびその製造方法 | |
| JPS6083365A (ja) | 半導体装置 | |
| JP2676769B2 (ja) | 半導体装置 | |
| JP2682426B2 (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS60130136A (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |