JP2019015948A

JP2019015948A - 表示装置

Info

Publication number: JP2019015948A
Application number: JP2017247120A
Authority: JP
Inventors: ジュヒイ，; Joohee Lee; ムンスチュン，; Moonsoo Chung
Original assignee: LG Display Co Ltd
Current assignee: LG Display Co Ltd
Priority date: 2017-07-10
Filing date: 2017-12-25
Publication date: 2019-01-31
Anticipated expiration: 2037-12-25
Also published as: GB201721755D0; TW201908946A; US20190012967A1; CN109243387B; JP6494736B2; CN109243387A; TWI657364B; GB2564504B; GB2564504A; KR102470567B1; DE102017130537A1; KR20190006382A; US10565940B2

Abstract

【課題】光学センサ内蔵型の表示装置を提供する。【解決手段】複数のゲートラインと、複数のゲートラインに接続された複数のピクセルと、複数のゲートラインの内、第ｋ（ｋは自然数）ゲートラインに接続される光学センサとを含む表示装置とする。第ｋゲートラインに印加されるゲートパルスは、第ｋ−ｉ（ｉはｋより小さい自然数）水平期間に印加されるセンシングゲートパルス及び第ｋ水平期間に印加されるピクセル駆動用ゲートパルスを含む。第ｋゲートラインに接続された光学センサは、センシングゲートパルスに応答してセンシング電圧を出力する。第ｋ番目ゲートラインに接続されたピクセルには、ピクセル駆動用ゲートパルスに応答して、データ電圧が印加される。【選択図】図５

Description

本発明は、光学センサ内蔵型の表示装置に関する。

液晶表示装置は、軽量、薄型、低消費電力駆動などの特徴により、その応用範囲が徐々に広がっている。この液晶表示装置は、ノートＰＣのようなポータブルコンピュータ、ＯＡ機器、オーディオ／ビデオ機器、屋内外広告表示装置などに用いられている。液晶表示装置の大部分を占めている透過型液晶表示装置は、液晶層に印加される電界を制御してバックライトユニットから入射する光を、データ電圧に応じて調節して画像を表示する。

光学センサ内蔵型の表示装置は、表示パネルの内部に光学センサを備え、光学センサが感知した結果に基づいて表示パネルに表示される映像を制御する。従来、表示パネルに表示される映像は、光学センサのセンシング結果を映像に反映する過程においてセンシング処理に要する時間によって１フレーム以上遅延する。

本発明の目的は、光学センサがセンシングした結果に基づいて、表示パネルに表示される映像を遅延なく変調することができる光学センサ内蔵型の表示装置を提供することである。

本発明に係る光学センサ内蔵型の表示装置は、ピクセル（pixel：画素）と、光学センサと、ディスプレイ駆動部と、光学センサ駆動部及びタイミングコントローラとを含む。ピクセルは、データラインと第ｋ（ｋは自然数）ゲートラインと接続される。光学センサは、第ｋゲートラインを共有し、感知された光を光電流に変換する。ディスプレイ駆動部は、第ｋゲートラインに第ｋゲートパルスを印加し、データラインにデータ電圧を供給する。光学センサ駆動部は、光電流の変化量に基づいて、センシングローデータを生成する。タイミングコントローラは、ディスプレイ駆動部の動作タイミングを制御し、センシングローデータに基づいて、データ電圧を変調する。ディスプレイ駆動部は、第ｋ水平期間の間、前記第ｋピクセルにデータ電圧を供給し、第（ｋ−ｉ）（ｉはｋより小さい自然数）水平期間及び第ｋ水平期間の間、第ｋゲートラインに第ｋゲートパルスを供給する。光学センサ駆動部は、第（ｋ−ｉ）水平期間の間、前記光学センサを駆動する。

本発明に係る表示装置は、ゲートラインを共有するピクセルと光学センサを駆動する過程で、ピクセルのスキャン期間以前に光学センサを駆動するためのゲートパルスを供給することにより、光学センサのセンシング結果をピクセルのスキャン期間に反映することができる。したがって、光学センサのセンシング結果を映像に速く反映することができる。

本発明に係る光学センサ内蔵型の表示装置を示す図である。図１に示された表示パネルのアレイ構造を示す図である。ピクセルの断面を示す図である。ゲートラインを共有するピクセルと光学センサを示す等価回路図である。光センサ駆動部を示す回路図である。第１実施形態におけるゲートパルスとセンサタイミング制御信号のタイミングを示す図である。第２実施形態におけるゲートパルスとセンサタイミング制御信号のタイミングを示す図である。第３実施形態におけるゲートパルスとセンサタイミング制御信号のタイミングを示す図である。第４実施形態におけるゲートパルスとセンサタイミング制御信号のタイミングを示す図である。

以下、添付した図面を参照して本発明に係る好ましい実施形態を詳細に説明する。明細書の全体に亘って同一の参照番号は実質的に同一の構成要素を意味する。以下の説明において、本発明と関連した公知機能または構成に対する具体的な説明が本発明の要旨を不必要に曖昧にすることがあると判断される場合、その詳細な説明を省略する。

本発明の液晶表示装置は、液晶モードに区分すると、ＴＮ（Twisted Nematic）モード、ＶＡ（Vertical Alignment）モード、ＩＰＳ（In Plane Switching）モード、ＦＦＳ（Fringe Field Switching）などのいずれの液晶モードでも実現することができる。本発明の表示装置は、透過率対電圧特性に区分すると、ノーマリホワイトモード（Normally White Mode）またはノーマリブラックモード（Normally Black Mode）のいずれでも実現することができる。また、本発明の表示装置は、透過型液晶表示装置、半透過型液晶表示装置、反射型液晶表示装置などのいずれでも実現することができる。

また、本発明の実施形態は、液晶表示装置を中心に説明しているが、本発明はこれに限定されない。つまり、ゲートラインに映像を表示するためのピクセルと光学センサが接続される構造を有する表示装置のすべてに適用することができる。

図１は、本発明に係る光学センサ内蔵型の表示装置を示す図である。図２は、図１に示された表示パネルのアレイ構造を示す図である。

図１及び図２を参照すると、本発明の実施形態に係る表示装置は、表示パネル（ＰＮＬ）、タイミングコントローラ１０１、ディスプレイ駆動部（データ駆動部１０２，ゲート駆動部１０３）、光学センサ駆動部（ＲＯＩＣ）、電源部１３０、バックライトユニット１４０及びバックライト駆動部１４１などを備える。

表示パネル（ＰＮＬ）は、複数のピクセル（ＰＸＬ）及び光学センサ（ＰＳ）を含む。

ピクセル（ＰＸＬ）はピクセルライン（ＨＬ（ｋ）からＨＬ（ｋ＋１））に沿って配列される。それぞれのピクセル（ＰＸＬ）は、カラムライン（Column Line）に沿って配列されるデータライン（ＤＬ）と接続され、ピクセルライン（ＨＬ）に沿って配列されるゲートライン（ＧＬ）に接続される。つまり、同じピクセルライン（ＨＬ）に配置されたピクセル（ＰＸＬ）は、同一のゲートライン（ＧＬ）を共有して同時に駆動される。そして、１つのゲートライン（ＧＬ）に接続されるピクセル（ＰＸＬ）にデータを差し込むスキャン期間を１水平期間（１Ｈ）と定義する。それぞれの光学センサ（ＰＳ）は、ピクセル（ＰＸＬ）とゲートライン（ＧＬ）を共有する。光学センサ（ＰＳ）とピクセル（ＰＸＬ）の詳細な構成については後述する。

タイミングコントローラ１０１は、ホストコンピュータ１２０からのタイミング信号を用いて、ディスプレイ駆動部（データ駆動部１０２，ゲート駆動部１０３）の動作タイミングを制御するためのタイミング制御信号を発生する。

タイミング制御信号は、ゲート駆動部１０３の動作タイミングを制御するためのゲートタイミング制御信号と、データ駆動部１０２の動作タイミング及びデータ電圧の極性を制御するためのデータタイミング制御信号とを含む。

ゲートタイミング制御信号は、ゲートスタートパルス（Gate Start Pulse，ＧＳＰ）、ゲートシフトクロック（Gate Shift Clock，ＧＳＣ）、ゲート出力イネーブル信号（Gate Output Enable，ＧＯＥ）などを含む。ゲートスタートパルス（ＧＳＰ）は、ゲート駆動部１０３から毎フレーム期間ごとに、最先でゲートパルスを出力する最初のゲートドライブＩＣに印加され、そのゲートドライブＩＣのシフト開始タイミングを制御する。ゲートシフトクロック（ＧＳＣ）は、ゲート駆動部１０３のゲートドライブＩＣに共通に入力されて、ゲートスタートパルス（ＧＳＰ）をシフトさせるためのクロック信号である。ゲート出力イネーブル信号（ＧＯＥ）は、ゲート駆動部１０３のゲートドライブＩＣの出力タイミングを制御する。

データタイミング制御信号は、ソーススタートパルス（Source Start Pulse，ＳＳＰ）、ソースサンプリングクロック（Source Sampling Clock，ＳＳＣ）、極性制御信号（Polarity，ＰＯＬ）及びソース出力イネーブル信号（Source Output Enable，ＳＯＥ）などを含む。ソーススタートパルス（ＳＳＰ）は、データ駆動部１０２で最先にデータをサンプリングする最初のソースドライブＩＣに印加されて、データのサンプリングの開始タイミングを制御する。ソースサンプリングクロック（ＳＳＣ）はライジングまたはフォーリングエッジに基づいて、ソースドライブＩＣの内、データのサンプリングタイミングを制御するクロック信号である。極性制御信号（ＰＯＬ）は、ソースドライブＩＣから出力されるデータ電圧の極性を制御する。ソース出力イネーブル信号（ＳＯＥ）は、ソースドライブＩＣの出力タイミングを制御する。ｍｉｎｉＬＶＤＳ（Low Voltage Differential Signaling）インターフェースを介してデータ駆動部１０２にデジタルビデオデータ（ＲＧＢ）が入力されると、ソーススタートパルス（ＳＳＰ）とソースサンプリングクロック（ＳＳＣ）は、省略することができる。

ディスプレイ駆動部（データ駆動部１０２，ゲート駆動部１０３）は、ディスプレイモードとタッチ入力モードで表示パネルにビデオデータを表示する。ディスプレイ駆動部は、データ駆動部１０２とゲート駆動部１０３とを含む。

データ駆動部１０２は、タイミングコントローラ１０１の制御の下、デジタルビデオデータ（ＲＧＢ）をサンプリングしてラッチする。データ駆動部１０２は、デジタルビデオデータ（ＲＧＢ）を正極性／負極性ガンマ補償電圧（ＧＭＡ１〜ＧＭＡＮ）に変換して、データ電圧の極性を反転させる。データ駆動部１０２から出力される正極性／負極性のデータ電圧はゲート駆動部１０３から出力されるゲートパルスに同期される。データ駆動部１０２のソースドライブＩＣ（Integrated Circuit）のそれぞれは、ＣＯＧ（Chip On Glass）工程やＴＡＢ（Tape Automated Bonding）工程で表示パネル（ＰＮＬ）のデータライン（ＤＬ）に接続されることができる。ソースドライブＩＣは、タイミングコントローラ１０１内に集積されて、タイミングコントローラ１０１と共にワンチップＩＣで実現されることもできる。

表示パネル（ＰＮＬ）がノーマリホワイトモードで駆動であれば、データ駆動部１０２は、タイミングコントローラ１０１の制御下においてイメージスキャンモードで表示パネル（ＰＮＬ）の透過率が最大になるように、最低電圧を出力する。表示パネル（ＰＮＬ）がノーマリブラックモードで駆動されると、データ駆動部１０２は、タイミングコントローラ１０１の制御下にイメージスキャンモードで表示パネル（ＰＮＬ）の透過率が最大になるように、最低電圧を出力する。

ゲート駆動部１０３は、タイミングコントローラ１０１の制御の下、ディスプレイモードで、ゲートパルス（またはスキャンパルス）を順次出力し、その出力のスイング電圧をゲートハイ電圧（ＶＧＨ）とゲートロー電圧（ＶＧＬ）にシフトさせる。ゲート駆動部１０３から出力されるゲートパルスは、データ駆動部１０２から出力されるデータ電圧に同期されてゲートライン（ＧＬ）に順次供給される。ゲートハイ電圧（ＶＧＨ）は、画素アレイに形成されたトランジスタ（Ｔ１〜Ｔ３）のしきい値電圧以上の電圧であり、ゲートロー電圧（ＶＧＬ）は、画素アレイに形成されたトランジスタ（Ｔ１〜Ｔ３）のしきい値電圧より低い電圧である。ゲート駆動部１０３のゲートドライブＩＣは、ＴＡＢ工程を介して表示パネル（ＰＮＬ）の下部基板（ＧＬＳ２）のゲートライン（ＧＬ）に接続され、またはＧＩＰ（Gate In Panel）工程で画素アレイと共に表示パネル（ＰＮＬ）の下部基板（ＧＬＳ２）上に直接形成することができる。

ホストコンピュータ１２０は、入力映像のデジタルビデオデータ（ＲＧＢ）と、ディスプレイモード駆動に必要なタイミング信号（Ｖｓｙｎｃ，Ｈｓｙｎｃ，ＤＥ，ＭＣＬＫ）などを、ＬＶＤＳインターフェースまたはＴＭＤＳインターフェースなどのインターフェースを介して、タイミングコントローラ１０１に伝送する。

電源部１３０は、ＰＷＭ（Pulse Width Modulation）変調回路、昇圧コンバータ（Boost converter）、レギュレーター（Regulater）、チャージポンプ（Charge pump）、分圧回路、演算増幅器（Operation Amplifier）などを含むＤＣ−ＤＣコンバータ（Convertor）によって実現される。電源部１３０は、ホストコンピュータ１２０からの入力電圧（Ｖｉｎ）を調整して液晶表示パネル（ＰＮＬ）、ディスプレイ駆動部（データ駆動部１０２，ゲート駆動部１０３）、光学センサ駆動部、タイミングコントローラ１０１及びバックライト駆動部１４１の駆動に必要な電源を発生する。電源部１３０から出力される電源は、ロジック電源電圧（Ｖｃｃ）、高電位電源電圧（ＶＤＤ）、ゲートハイ電圧（ＶＧＨ）、ゲートロー電圧（ＶＧＬ）、共通電圧（Ｖｃｏｍ）、正極性／負極性のガンマ基準電圧（ＶＧＭＡ１〜ＶＧＭＡｉ）、光学センサのストレージ基準電圧（Ｖｓｔｏ）、光学センサの駆動電圧（Ｖｄｒｖ）、光学センサの基準電圧（Ｖｒｅｆ）などを含む。

バックライトユニット１４０は、表示パネル（ＰＮＬ）の下に配置される。バックライトユニット１４０は、バックライト駆動部１４１によって点灯し、または消灯される複数の光源を含む表示パネル（ＰＮＬ）に光を照射する。

バックライト駆動部１４１は、ディスプレイモードでタイミングコントローラ１０１の制御の下、入力映像に応じて変わる調光信号（ＤＩＭ）のパルス幅変調信号に応答してバックライトユニット１４０の光源を点灯させ、消灯させる。バックライト駆動部１４１は、イメージスキャンモードでタイミングコントローラ１０１の制御下において、バックライトユニット１４０の光源を最大の明るさで点灯させる。

光学センサ駆動部（ＲＯＩＣ）は、光学センサ（ＰＳ）から出力されるセンシング電圧に基づいてセンシングローデータを生成し、センシングローデータを通信プロトコルに適合したデータ形式単位に変換してタイミングコントローラ１０１に伝送する。光学センサ駆動部（ＲＯＩＣ）は、リードアウトライン（ＲＬ）を介して供給される光学センサ（ＰＳ）の出力電圧をサンプリングして、その電圧を増幅した後、デジタルデータに変換してセンシングローデータを出力する。

図３は、ピクセルの断面を示す図である。

表示パネル（ＰＮＬ）は、上部基板（ＧＬＳ１）と下部基板（ＧＬＳ２）とを含む。上部基板（ＧＬＳ１）と下部基板（ＧＬＳ２）の間には、液晶層（ＬＣ）と、液晶層（ＬＣ）のセルギャップ（Cell gap）を維持するためのスペーサー（ＣＳ）が形成される。上部基板（ＧＬＳ１）には、カラーフィルタ（ＣＦ）とブラックマトリックス（ＢＭ）とを含むカラーフィルタアレイが形成され、カラーフィルタアレイには共通電極（ＣＯＭ）が形成される。上部基板（ＧＬＳ１）の上面には、上部偏光板（ＰＯＬ１）が接着される。下部基板（ＧＬＳ２）は、データライン（ＤＬ）、ゲートライン（ＧＬ）、リードアウトライン（ＲＬ）、ピクセル１０及び光学センサ（ＰＳ）などを含む画素アレイを含む。画素アレイは、光学センサ（ＰＳ）を駆動するためのセンサ駆動電圧供給ライン１１５をさらに含む。下部基板（ＧＬＳ２）の下面には下部偏光板（ＰＯＬ２）が接着される。

図４は、ゲートラインを共有するピクセルと光学センサを示す等価回路図である。特に、図４は、第ｋ（ｋは自然数）のゲートライン（ＧＬ（ｋ））に接続される光学センサ（ＰＳ）を示している。

図４を参照すると、ピクセル（ＰＸＬ）のそれぞれは、ピクセルトランジスタ（Ｔ１）、液晶セル（Ｃｌｃ）及び第１ストレージキャパシタ（Storage Capacitor，Ｃｓｔ１）を含む。

ピクセルトランジスタ（Ｔ１）は、第（ｋ＋１）のゲートライン（ＧＬ（ｋ＋１））からのゲートパルス（Ｖｇ（ｋ＋１））に基づいてターンオンされて、第ｍ（ｍは正の整数）のデータライン（ＤＬ）から供給されるデータ電圧（Ｖｄ（ｍ））を液晶セル（Ｃｌｃ）の画素電極に供給する。ピクセルトランジスタ（Ｔ１）のゲート電極は、第（ｋ＋１）のゲートライン（ＧＬ（ｋ＋１））に接続される。ピクセルトランジスタ（Ｔ１）のドレイン電極は第ｍのデータライン（ＤＬ）に接続され、そのソース電極は液晶セル（Ｃｌｃ）の画素電極に接続される。第１ストレージキャパシタ（Ｃｓｔ１）には画素電極の電圧と共通電極の電圧との差電圧が充電され、液晶セル（Ｃｌｃ）の電圧は一定に維持される。

光学センサ（ＰＳ）は、センサトランジスタ（Ｔ２）、第２ストレージキャパシタ（Ｃｓｔ２）及びスイッチトランジスタ（Ｔ３）を含む。

センサトランジスタ（Ｔ２）は、外部から照射される光を光電流に変換して第２ストレージキャパシタ（Ｃｓｔ２）に蓄積する。センサトランジスタ（Ｔ２）のゲート電極は、ストレージ基準電圧供給ライン１１６に接続される。ストレージ基準電圧供給ライン１１６には、０Ｖのストレージ基準電圧（Ｖｓｔｏ）が供給される。センサトランジスタ（Ｔ２）のドレイン電極は、センサ駆動電圧供給ライン１１５に接続され、そのソース電極はノードＳを経由して第２ストレージキャパシタ（Ｃｓｔ２）とスイッチトランジスタ（Ｔ３）のドレイン電極に接続される。センサ駆動電圧供給ライン１１５には、１２Ｖのセンサ駆動電圧（Ｖｄｒｖ）が供給される。

第２ストレージキャパシタ（Ｃｓｔ２）は、センサトランジスタ（Ｔ２）からの電流（Ｉｓ）を蓄積して、センサ出力電圧を充電する。第２ストレージキャパシタ（Ｃｓｔ２）の一方の電極は、ノードＳを経由して、センサトランジスタ（Ｔ２）のソース電極に接続され、他方の電極は、ストレージ基準電圧供給ライン１１６に接続される。

スイッチトランジスタ（Ｔ３）は、第ｋゲートライン（ＧＬ（ｋ））からのゲートパルス（Ｖｇ（ｋ））に基づいてターンオンされてノードＳの電圧を、リードアウトライン（ＲＬ）を介して光学センサ駆動部（ＲＯＩＣ）に供給する。スイッチトランジスタ（Ｔ３）のゲート電極は、第ｋゲートライン（ＧＬ（ｋ））に接続される。スイッチトランジスタ（Ｔ３）のドレイン電極は、ノードＳを経由して第２ストレージキャパシタ（Ｃｓｔ２）の一方の電極とセンサトランジスタ（Ｔ２）のソース電極に接続される。スイッチトランジスタ（Ｔ３）のソース電極は、リードアウトライン（ＲＬ）に接続される。

図５は、光センサ（ＰＳ）と光学センサ駆動部（ＲＯＩＣ）を示す回路図である。図６は、第１実施形態におけるゲートパルスとセンサタイミング制御信号のタイミングを示す図である。以下、第１実施形態は、図４のように、第ｋゲートライン（ＧＬ（ｋ））に接続される光学センサ（ＰＳ）の動作を中心に説明する。第ｋゲートライン（ＧＬ（ｋ））に接続される光学センサ（ＰＳ）が感知した光に基づいて、第ｋゲートライン（ＧＬ（ｋ））に接続されるピクセル（ＰＸＬ）に印加されるデータを変更する過程は、以下の通りである。

図５及び図６を参照すると、光学センサ駆動部（ＲＯＩＣ）は、演算増幅器、第１サンプリングスイッチ（ＳＷ（ＳＨ０））、第２サンプリングスイッチＳＷ（ＳＨ１））、アナログ−デジタルコンバータ（ＡＤＣ）などを備える。演算増幅器の反転入力端子（−）と出力端子との間には、リセットスイッチ素子（ＳＷＣ（ＲＳＴ））とフィードバックキャパシタ（Ｃｆｂ）が接続される。演算増幅器の反転入力端子（−）は、キャパシタ（Ｃｏ）とスイッチトランジスタ（Ｔ３）のソース端子に接続される。キャパシタ（Ｃｏ）は、光センサ駆動部（ＲＯＩＣ）の入力端子と基底電圧源の間に接続されて光学センサ（ＰＳ）から入力される電圧のノイズ成分を除去する。演算増幅器の非反転入力端子（＋）には、２Ｖの基準電圧（Ｖｒｅｆ）が供給される。

光学センサ（ＰＳ）が接続される第ｋゲートライン（ＧＬ（ｋ））に印加される第ｋゲートパルス（Ｖｇ（ｋ））は、第（ｋ−ｉ）水平期間（（ｋ−ｉ）ｔｈ＿Ｈ）及び第ｋ水平期間（ｋｔｈ＿Ｈ）にターンオン電圧となる。以下、第ｋゲートパルス（Ｖｇ（ｋ））の中で、第（ｋ−ｉ）水平期間（（ｋ−ｉ）ｔｈ＿Ｈ）に印加されるターンオン電圧をセンシング用ゲートパルス（Ｖｇ＿Ｓ）と称呼し、第ｋ水平期間（ｋｔｈ＿Ｈ）に印加されるターンオン電圧をピクセル駆動用ゲートパルス（Ｖｇ＿Ｄ）と称呼する。

第（ｋ−ｉ）水平期間（（ｋ−ｉ）ｔｈ＿Ｈ）以前に、第１サンプリングスイッチ（ＳＷ（ＳＨ０））は、第１スイッチ制御信号（ＳＨ０）に沿ってターンオンされてフィードバックキャパシタ（Ｃｆｂ）に蓄積された基準電圧（Ｖｒｅｆ）をサンプリングして、第１サンプリング電圧（ＳＤ０）をアナログデジタルコンバータ（ＡＤＣ）に出力する。

リセットスイッチ素子（ＳＷＣ（ＲＳＴ））は、第（ｋ−ｉ）水平期間（（ｋ−ｉ）ｔｈ＿Ｈ）に、ローロジックレベルのリセット信号（ＲＳＴ）によりターンオンされてフィードバックキャパシタ（Ｃｆｂ）の両端の電圧を初期化させる。第１サンプリングスイッチ（ＳＷ（ＳＨ０））がターンオフされ、第ｋゲートライン（ＧＬ（ｋ））に印加されるセンシング用ゲートパルス（Ｖｇ＿Ｓ）が供給されると、スイッチトランジスタ（Ｔ３）は、ノードＳの電圧を光センサ駆動部（ＲＯＩＣ）に入力する。

第２サンプリングスイッチ（ＳＷ（ＳＨ１））は、第（ｋ−ｉ）水平期間（（ｋ−ｉ）ｔｈ＿Ｈ）の以後に印加される第２スイッチ制御信号（ＳＨ１）に応答してターンオンされ、フィードバックキャパシタ（Ｃｆｂ）に蓄積されたスキャン電圧をサンプリングして、第２サンプリング電圧（ＳＤ１）を、アナログデジタルコンバータ（ＡＤＣ）に出力する。アナログデジタルコンバータ（ＡＤＣ）は、センシング処理期間（Ｔ＿ｃｈ）に、第１サンプリング電圧（ＳＤ０）と第２サンプリング電圧（ＳＤ１）の差電圧をセンシングローデータ（ＳＤＡＴＡ）に変換してデータ転送制御信号（ＤＴＳ）に応答してセンシングローデータ（ＳＤＡＴＡ）をタイミングコントローラ１０１に出力する。

第ｋ水平期間（ｋｔｈ＿Ｈ）に、ピクセル駆動用ゲートパルス（Ｖｇ＿Ｄ）によって第ｋピクセルライン（ＨＬ（ｋ））に位置するピクセル（ＰＸＬ）がスキャンされる。データ駆動部１０２は、ピクセル駆動用ゲートパルス（Ｖｇ＿Ｄ）に同期してデータ電圧を出力する。その結果、第ｋピクセルライン（ＨＬ（ｋ））に配置されたピクセル（ＰＸＬ）には、データ電圧が入力される。このとき、第ｋピクセルライン（ＨＬ（ｋ））に配置されたピクセル（ＰＸＬ）の内、光学センサ（ＰＳ）と隣接するピクセル（ＰＸＬ）に供給されるデータ電圧は、光学センサ（ＰＳ）のセンシング結果によって変調されたデータ電圧である。

第１実施形態において、光学センサ（ＰＳ）とピクセル（ＰＸＬ）が第ｋゲートライン（ＧＬ（ｋ））を共有するとき、第ｋゲートライン（ＧＬ（ｋ））に供給される第ｋゲートパルス（Ｖｇ＿Ｓ）は、センシング用ゲートパルス（Ｖｇ＿Ｓ）とピクセル駆動用ゲートパルス（Ｖｇ＿Ｄ）とを含む。そして、センシング用ゲートパルス（Ｖｇ＿Ｓ）が印加されるタイミングに対応して光学センサ（ＰＳ）及び光学センサ駆動部（ＲＯＩＣ）が駆動され、ピクセル駆動用ゲートパルス（Ｖｇ＿Ｄ）が印加されるタイミングに対応してピクセルが駆動される。したがって、光学センサ（ＰＳ）が感知したセンシング結果に基づいて、ピクセル（ＰＸＬ）に供給されるデータを遅延なく変調することができる。

もし、１つのゲートラインを共有する光学センサ（ＰＳ）とピクセル（ＰＸＬ）を同時に駆動すると、光学センサ（ＰＳ）のセンシング結果は、当該光学センサ（ＰＳ）が位置するピクセル（ＰＸＬ）に即座には反映されない。これは、光学センサ駆動部（ＲＯＩＣ）のセンシング処理期間（Ｔ＿ｃｈ）は、光学センサ（ＰＳ）がセンシング動作を実行した後であり、センシング処理期間（Ｔ＿ｃｈ）に所定の時間がかかるからである。したがって、ゲートライン（ＧＬ）を共有する光学センサ（ＰＳ）とピクセル（ＰＸＬ）を同時に駆動すると、光学センサ（ＰＳ）のセンシング結果に基づいて変更されたデータ電圧は、少なくとも１フレーム以上遅延されて、ピクセル（ＰＸＬ）に供給される。

対して、本発明の第１実施形態では、ピクセル（ＰＸＬ）の駆動前に光学センサ（ＰＳ）を駆動することにより、光学センサ（ＰＳ）のセンシング結果を反映したデータ電圧をピクセル（ＰＸＬ）に速く反映させることができる。

センシング用ゲートパルス（Ｖｇ＿Ｓ）とピクセル駆動用ゲートパルス（Ｖｇ＿Ｄ）の間隔は、センシング処理期間（Ｔ＿ｃｈ）以上になるようすることが望ましい。センシング処理期間（Ｔ＿ｃｈ）は、光学センサ（ＰＳ）が配置されるカラムラインの数などによって異ならせることがある。

図７は、第２実施形態におけるゲートパルスとセンサタイミング制御信号のタイミングを示す図である。第２実施形態において、前述した実施形態と実質的に同一の構成については同一の図面符号を使用し、詳細な説明は省略する。

前述した第１実施形態においては、光学センサ（ＰＳ）とピクセル（ＰＸＬ）が共有する第ｋゲートライン（ＧＬ（ｋ））に印加される第ｋゲートパルス（Ｖｇ（ｋ））のみが、１フレーム内で２回ターンオン電圧となる。

対して、第２実施形態では、すべてのゲートライン（ＧＬ）に印加されるゲートパルスが１フレーム内で２回ターンオン電圧となる。つまり、ゲート駆動部１０３は、すべてのゲートライン（ＧＬ）に同じゲートパルスを供給するので、ゲート駆動部１０３を簡素化させることができる。

第２実施形態において、光学センサ（ＰＳ）とピクセル（ＰＸＬ）が共有する第ｋゲートライン（ＧＬ（ｋ））に印加される第ｋゲートパルス（Ｖｇ（ｋ））は、前述した第１実施形態と同一であり、その結果、駆動方法もまた第１実施形態と同様である。

図８は、第３実施形態におけるゲートパルスとセンサタイミング制御信号のタイミングを示す図である。第３実施形態において、前述した実施形態と実質的に同一の構成については同一の符号を使用し、詳細な説明は省略する。

第３実施形態では、光学センサ（ＰＳ）とピクセル（ＰＸＬ）が共有する第ｋゲートライン（ＧＬ（ｋ））に印加される第ｋゲートパルス（Ｖｇ（ｋ））は、第（ｋ−ｉ）水平期間（（ｋ−ｉ）ｔｈ＿Ｈ）から第ｋ水平期間（ｋｔｈ＿Ｈ）の間、ターンオン電圧を維持する。すなわち、第ｋゲートライン（ＧＬ（ｋ））に印加される第ｋゲートパルス（Ｖｇ（ｋ））は、「（ｉ＋１）Ｈ」の期間、ターンオン電圧を維持する。

第３実施形態において、第ｋゲートライン（ＧＬ（ｋ））と接続される光学センサ（ＰＳ）は、第（ｋ−ｉ）水平期間（（ｋ−ｉ）ｔｈ＿Ｈ）の間センシング動作を実行し、第ｋ水平期間（ｋｔｈ＿Ｈ）の間ピクセル（ＰＸＬ）を駆動する。このように、第３実施形態は、ピクセル（ＰＸＬ）を駆動する第ｋ水平期間（ｋｔｈ＿Ｈ）以前から、あらかじめゲートパルスを印加して光学センサ（ＰＳ）を駆動することにより、１フレーム内でピクセル（ＰＸＬ）に印加されるデータ電圧を光学センサ（ＰＳ）のセンシング結果に基づいて変調することができる。

図９は、第４実施形態におけるゲートパルスとセンサタイミング制御信号のタイミングを示す図である。第４実施形態において、前述した実施形態と実質的に同一の構成については同一の符号を使用し、詳細な説明は省略する。

前述の第３実施形態においては、光学センサ（ＰＳ）とピクセル（ＰＸＬ）が共有する第ｋゲートライン（ＧＬ（ｋ））に印加される第ｋゲートパルス（Ｖｇ（ｋ））は、第（ｋ−ｉ）水平期間（（ｋ−ｉ）ｔｈ＿Ｈ）から第ｋ水平期間（ｋｔｈ＿Ｈ）まで、ターンオン電圧を維持する。すなわち、第ｋゲートライン（ＧＬ（ｋ））に印加される第ｋゲートパルス（Ｖｇ（ｋ））は、「（ｉ＋１）Ｈ」の期間、ターンオン電圧を維持する。これに加え、第４実施形態においては、すべてのゲートライン（ＧＬ）に印加されるゲートパルス（Ｖｇ）が、「（ｉ＋１）Ｈ」の期間、ターンオン電圧を維持する。これにより、第４実施形態におけるゲート駆動部１０３は、第３実施形態によるゲート駆動部１０３に比べて簡素化することができる。

Claims

複数のゲートラインと
複数の前記ゲートラインに接続された複数のピクセルと、
複数の前記ゲートラインの内、第ｋ（ｋは自然数）ゲートラインに接続される光学センサとを含み、
前記第ｋゲートラインに印加されるゲートパルスは、第ｋ−ｉ（ｉはｋより小さい自然数）水平期間に印加されるセンシングゲートパルス及び第ｋ水平期間に印加されるピクセル駆動用ゲートパルスを含み、
前記第ｋゲートラインに接続された前記光学センサは、前記センシングゲートパルスに応答してセンシング電圧を出力し、
前記第ｋゲートラインに接続されたピクセルには、前記ピクセル駆動用ゲートパルスに応答して、データ電圧が印加される表示装置。
前記第ｋゲートラインに印加されるゲートパルスは、前記第ｋ−ｉ水平期間から前記第ｋ水平期間までターンオン電圧を維持する、請求項１に記載の表示装置。
複数の前記ゲートラインの各々には、同じゲートパルスが印加される、請求項１に記載の表示装置。
前記光学センサが出力するセンシング電圧に基づいて、センシングローデータを生成する光学センサ駆動部をさらに含む、請求項１に記載の表示装置。
前記光学センサ駆動部は、
前記光学センサが出力する前記センシング電圧に基づいて前記センシングローデータを生成するセンシング処理区間は、前記センシングゲートパルスとピクセル駆動用ゲートパルスの間隔以上である、請求項４に記載の表示装置。
前記第ｋゲートラインに接続されたピクセルは、前記第ｋ水平期間に、前記センシングローデータに基づいて変調されたデータ電圧が印加される、請求項５に記載の表示装置。
前記光学センサ駆動部は、
前記第ｋ−ｉ水平期間前にターンオンされ、基準電圧をサンプリングして、第１サンプリング電圧を出力する第１サンプリングスイッチと、
前記第ｋ−ｉ水平期間後にターンオンされ、前記センシング電圧をサンプリングして、第２サンプリング電圧を出力する第２サンプリングスイッチと、
前記第１サンプリングスイッチ及び前記第２サンプリングスイッチに接続され、前記センシング処理期間に、前記第１サンプリング電圧と前記第２サンプリング電圧との間の差電圧を前記センシングローデータに変換するアナログデジタル変換器とをさらに含む、請求項５に記載の表示装置。
前記光学センサは、
外部から放出された光を光電流に変換するセンサトランジスタと、
前記センサトランジスタと接続され、前記センサトランジスタからの前記光電流を前記センシング電圧として蓄積するストレージキャパシタと、
前記第ｋゲートラインからセンシングゲートパルスに応答してターンオンされ、前記ストレージキャパシタに蓄積された前記センシング電圧を前記光学センサ駆動部に供給するスイッチトランジスタとを含む、請求項４に記載の表示装置。
複数のゲートラインと、
複数の前記ゲートラインの内、同じゲートラインを共有するピクセル及び光学センサとを含み、
前記光学センサが外部から放出される光に基づいて生成したセンシング電圧を出力後に、前記光学センサと前記ゲートラインを共有するピクセルには、前記センシング電圧に基づいて変化したデータ電圧が印加される表示装置。
前記ピクセルと前記光学センサが共有する前記ゲートラインに印加されるゲートパルスは、前記センシング電圧を出力する前記光学センサを制御するためのセンシング用ゲートパルスと、前記ピクセルを駆動するピクセル駆動用ゲートパルスとを含む、請求項９に記載の表示装置。
前記ピクセルと前記光学センサに共有される前記ゲートラインに印加される前記ゲートパルスは、前記センシング用ゲートパルスと前記ピクセル駆動用ゲートパルスの間の期間においてターンオン電圧に維持される、請求項１０に記載の表示装置。
複数の前記ゲートラインの各々には、同じゲートパルスが印加される、請求項１０に記載の表示装置。