KR101290004B1 - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR101290004B1
KR101290004B1 KR1020060058545A KR20060058545A KR101290004B1 KR 101290004 B1 KR101290004 B1 KR 101290004B1 KR 1020060058545 A KR1020060058545 A KR 1020060058545A KR 20060058545 A KR20060058545 A KR 20060058545A KR 101290004 B1 KR101290004 B1 KR 101290004B1
Authority
KR
South Korea
Prior art keywords
electrode
thin film
film transistor
gate
forming
Prior art date
Application number
KR1020060058545A
Other languages
English (en)
Other versions
KR20080000768A (ko
Inventor
추교섭
유준혁
강희광
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060058545A priority Critical patent/KR101290004B1/ko
Publication of KR20080000768A publication Critical patent/KR20080000768A/ko
Application granted granted Critical
Publication of KR101290004B1 publication Critical patent/KR101290004B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)

Abstract

본 발명은 문서, 이미지 스캔, 터치 입력 및 입력된 이미지를 화상에 구현할 수 있는 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법에 관한 것이다.
본 발명에 액정표시장치는 이미지 정보를 갖는 광을 센싱하기 위한 센서 박막 트랜지스터를 구비하는 박막 트랜지스터 어레이 기판과; 액정을 사이에 두고 상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 구비하고, 상기 컬러필터 어레이 기판은 상기 박막 트랜지스터 어레이 기판에서의 화소전극과 대응되는 화소영역 및 상기 센서 박막 트랜지스터에서 광을 수광하기 위한 수광부를 노출시키는 수광영역을 제외한 영역에 형성된 블랙 매트릭스와; 상기 화소영역보다 상기 수광영역에서 상대적으로 낮은 두께를 가지는 컬러필터를 포함한다.

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display Device And Method For Fabricating Thereof}
도 1은 통상적인 TFT 어레이 기판의 일부를 도시한 평면도.
도 2은 도 1에 도시된 TFT 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도.
도 3은 종래의 포토 센싱 소자를 나타내는 단면도.
도 4는 본 발명의 제1 실시예에 따른 이미시 센싱 기능을 가지는 액정표시장치의 박막 트랜지스터 어레이 기판을 나타내는 도면.
도 5는 도 4의 Ⅱ-Ⅱ'선, Ⅲ-Ⅲ'선 및 Ⅳ-Ⅳ'선을 절취하여 도시한 단면도.
도 6은 도 4에 도시된 하나의 화소를 개략적으로 나타내는 회로도.
도 7은 본 발명에 따른 액정표시장치를 나타내는 단면도.
도 8a 내지 도 8e는 본 발명의 실시예에 따른 이미지 센싱 기능을 가지는 박막 트랜지스터 어레이 기판의 제조방법을 설명하기 위한 공정도.
도 9는 본 발명에 따른 액정표시장치의 센서 박막 트랜지스터가 광을 센싱하는 과정을 나타내는 모식도.
도 10 및 도 11은 본 발명의 따른 포토 센싱 과정을 구체적으로 설명하기 위 한 회로도.
도 12는 본 발명의 제2 실시예에 따른 액정표시장치의 일부를 나타내는 도면.
도 13은 본 발명의 제3 실시예에 따른 액정표시장치의 일부를 나타내는 도면.
도 14a 내지 도 14d는 본 발명의 제3 실시예에 따른 액정표시장치의 컬러필터 어레이 기판의 제조방법을 단계적으로 나타내는 단면도.
< 도면의 주요 부분에 대한 부호의 설명 >
102 : 게이트 라인 104 : 데이터 라인
106 : 제1 박막 트랜지스터 108a,108b,108c : 게이트 전극
110a,110b,110c : 소스 전극 112a,112b,112c : 드레인 전극
14, 114a,114b,114c : 활성층 115a,115b,115c,115d,115e : 접촉홀
18, 118 : 화소전극 120 : 제1 스토리지 캐패시터
180 : 제2 스토리지 캐패시터 44,144 : 게이트 절연막
50,150 : 보호막 140 : 센서 박막 트랜지스터
170 : 제2 박막 트랜지스터 152 : 제1 구동전압 공급라인
171 : 제2 구동전압 공급라인 155 : 제1 투명전극 패턴
156 : 제2 투명전극 패턴 220 : 액정표시패널
205 : 백라이트
본 발명은 액정표시장치에 관한 것으로, 특히 문서, 이미지 스캔, 터치 입력을 할 수 있는 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과 이를 이용한 이미지 센싱 방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과, 액정표시패널을 구동하기 위한 구동회로를 구비한다.
액정표시패널은 서로 대향하는 박막 트랜지스터 어레이 기판 및 칼러필터 어레이 기판과, 두 기판 사이에 일정한 셀갭 유지를 위해 위치하는 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
박막 트랜지스터 어레이 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위치소자로 형성된 박막 트랜지스터와, 액정셀 단위로 형성되어 박막 트랜지스터에 접속된 화소 전극 등과, 그들 위에 도포된 배향막으로 구성된다. 게이트 라인들과 데이터 라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막 트랜지스터는 게이트 라인에 공급되는 스캔신호에 응답하여 데이터 라인에 공급되는 화소전압신호를 화소 전극에 공급한다.
컬러필터 어레이 기판은 액정셀 단위로 형성된 컬러필터들과, 컬러필터들간의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준전압을 공급하는 공통 전극 등과, 그들 위에 도포되는 배향막으로 구성된다.
액정표시패널은 박막 트랜지스터 어레이 기판과 칼라필터 어레이 기판을 별도로 제작하여 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다.
도 1은 종래 액정표시장치의 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 어레이 기판은 하부기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(Thin Film Transistor ; 이하 "TFT"라 함)(6)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(18)을 구비한다. 그리고, TFT 어레이 기판은 화소전극(18)과 이전단 게이트 라인(2)의 중첩부에 형성된 스토리지 캐패시터(20)를 구비한다.
TFT(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(18)에 접속된 드레인 전극(12)과, 게이트 전극(8)과 중첩되고 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(14)을 구비한다. 활성층(14)은 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 중첩되게 형성되고 소스 전극(10)과 드레인 전극(12) 사이의 채널부를 더 포함한다. 활성층(14) 위에는 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12) 과 오믹접촉을 위한 오믹접촉층(48)이 더 형성된다. 여기서, 통상적으로 활성층(14) 및 오믹접촉층(48)을 반도체 패턴(45)이라 명명한다.
이러한 TFT(6)는 게이트 라인(2)에 공급되는 게이트 신호에 응답하여 데이터 라인(4)에 공급되는 화소전압 신호가 화소 전극(18)에 충전되어 유지되게 한다.
화소전극(18)은 보호막(50)을 관통하는 접촉홀(16)을 통해 TFT(6)의 드레인 전극(12)과 접속된다. 화소 전극(18)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 TFT 어레이 기판과 컬러필터 어레이 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소전극(18)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(20)는 전단 게이트라인(2)과 화소전극(18)의해 형성된다. 게이트라인(2)과 화소전극(18) 사이에는 게이트 절연막(44) 및 보호막(50)이 위치하게 된다. 이러한 스토리지 캐패시터(20)는 화소 전극(18)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되도록 도움을 주게 된다.
이러한, 종래의 액정표시장치는 디스플레이 기능만을 가질 뿐 외부 문서 또는 이미지 등의 내용 화상으로 구현할 수 있는 등의 외부 이미지를 센싱하여 디스플레이 할 수 있는 기능을 가지고 있지 않다.
도 3은 종래의 이미지 센싱소자를 나타내는 도면이다.(도 3에 도시된 이미지 센싱소자 내의 각 구성요소 들 중 통상의 TFT에 포함되는 구성요소는 도 1 및 2에 도시된 TFT의 구성요소와 동일한 도면부호를 부여하기로 한다.)
도 3에 도시된 이미지 센싱소자는 포토 TFT(40), 포토 TFT(40)와 접속된 스토리지 캐패시터(80), 스토리지 캐패시터(80)를 사이에 두고 포토 TFT(40)와 반대방향에 위치하는 스위치 TFT(6)를 구비한다.
포토 TFT(40)는 기판(42) 상에 형성된 게이트 전극(8)과, 게이트 절연막(44)을 사이에 두고 게이트 전극(8)과 중첩되는 활성층(14), 활성층(14)과 전기적으로 접속되는 구동 소스전극(60), 구동 소스전극(60)과 마주보는 구동 드레인 전극(62)을 구비한다. 활성층(14)은 구동 소스전극(60) 및 구동 드레인 전극(62)과 중첩되게 형성되고 구동 소스전극(60)과 구동 드레인전극(62) 사이의 채널부를 더 포함한다. 활성층(14) 위에는 구동 소스전극(60) 및 구동 드레인전극(62)과 오믹접촉을 위한 오믹접촉층(48)이 더 형성된다. 이러한, 포토 TFT(40)는 문서 또는 사람의 지문 등 소정의 이미지에 의한 입사되는 광을 센싱하는 역할을 한다.
스토리지 캐패시터(80)는 포토 TFT(40)의 게이트 전극(8)과 접속된 스토리지 하부전극(72), 절연막(44)을 사이에 두고 스토리지 하부전극(72)과 중첩되게 형성되며 포토 TFT(40)의 구동 드레인 전극(62)과 접속된 스토리지 상부전극(74)을 구비한다. 이러한, 스토리지 캐패시터(80)는 포토 TFT(40)에서 발생된 광전류에 의한 전하를 저장하는 역할을 한다.
스위칭 TFT(6)는 기판(42) 상에 형성된 게이트 전극(8)과, 스토리지 상부전극(74)과 접속된 소스전극(10), 소스전극(10)과 마주보는 드레인전극(12)과, 게이트 전극(8)과 중첩되고 소스전극(10)과 드레인전극(12) 사이에 채널을 형성하는 활성층(14)을 구비한다. 활성층(14)은 소스전극(10) 및 드레인전극(12)과 중첩되게 형성되고 소스전극(10)과 드레인전극(12) 사이의 채널부를 더 포함한다. 활성층(14) 위에는 소스전극(10) 및 드레인전극(12)과 오믹접촉을 위한 오믹접촉층(48)이 더 형성된다.
이러한, 구조를 가지는 이미지 센싱 소자의 구동을 간략하게 설명하면, 포토 TFT(40)의 구동 소스전극(60)에 예를 들어 약, 10V 정도의 구동전압이 인가됨과 아울러 게이트 전극(8)에 예를 들어, 약 -5V 정도의 역바이어스 전압이 인가되고 활성층(14)에 광이 센싱되면 센싱된 광량에 따라 구동 소스전극(60)에서 채널을 경유하여 구동 드레인전극(62)으로 흐르는 광전류(Photo Current) 패스가 발생된다. 광전류 패스는 구동 드레인전극(62)에서 스토리지 상부전극(74)으로 흐르게 됨과 동시에 스토리지 하부전극(72)은 포토 TFT(40)의 게이트 전극(8)과 접속되어 있으므로 스토리지 캐패시터(80)에는 광전류에 의한 전하가 충전되게 된다. 이와 같이 스토리지 캐패시터(80)에 충전된 전하는 스위치 TFT(6)에 전달되어 포토 TFT(40)에 의해 센싱된 이미지를 읽어낼 수 있게 된다.
이와 같이 종래의 액정표시장치는 디스플레이를 위한 기능만을 가지고 종래의 이미지 센싱소자는 이미지를 센싱하는 기능만을 가진다.
따라서, 본 발명의 목적은 문서, 사람의 지문 등의 이미지가 입력됨과 아울러 입력된 이미지를 화상에 나타낼 수 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명에 따른 액정표시장치는 이미지 정보를 갖는 광을 센싱하기 위한 센서 박막 트랜지스터를 구비하는 박막 트랜지스터 어레이 기판과; 액정을 사이에 두고 상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 구비하고, 상기 컬러필터 어레이 기판은 상기 박막 트랜지스터 어레이 기판에서의 화소전극과 대응되는 화소영역 및 상기 센서 박막 트랜지스터에서 광을 수광하기 위한 수광부를 노출시키는 수광영역을 제외한 영역에 형성된 블랙 매트릭스와; 상기 화소영역보다 상기 수광영역에서 상대적으로 낮은 두께를 가지는 컬러필터를 포함한다.
상기 박막 트랜지스터 어레이 기판은 기판 상에 서로 교차되게 형성되어 상기 화소전극의 형성영역을 정의하는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 제1 박막 트랜지스터와; 상기 화소전극에 충전된 화소전압을 저장하는 제1 스토리지 캐패시터와; 상기 게이트 라인과 나란하게 위치하며 상기 센서 박막 트랜지스터에 제1 구동전압을 공급하는 제1 구동전압 공급라인과; 상기 제1 구동전압 공급라인과 나란하게 위치하며 상기 센서 박막 트랜지스터에 제2 구동전압을 공급하는 제2 구동전압 공급라인과; 상기 센서 박막 트랜지스터에 의해 센싱된 신호를 저장하기 위한 제2 스토리지 캐패시터와; 상기 제2 스토리지 캐패시터에 저장된 상기 센싱신호를 검출하기 위한 집적회로와; 상기 제2 스토리지 캐패시터 및 전단 게이트 라인과 접속됨과 아울러 상기 센싱 신 호를 선택적으로 상기 집적회로에 공급하기 위한 제2 박막 트랜지스터와; 상기 화소영역을 사이에 두고 상기 데이터 라인과 나란하게 위치하며 상기 제2 박막 트랜지스터로부터의 센싱 신호를 집적회로에 전달하기 위한 센싱신호전달라인을 구비하는 것을 특징으로 한다.
상기 센서 박막 트랜지스터는 상기 제2 구동전압 공급라인에서 신장된 제1 게이트 전극과; 상기 제1 게이트 전극을 덮도록 형성된 게이트 절연막과; 상기 게이트 절연막을 사이에 두고 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴과; 상기 제1 반도체 패턴과 접촉되며 상기 제1 구동전압 공급라인과 전기적으로 접속된 제1 소스전극과; 상기 제1 소스전극과 마주보는 제1 드레인 전극을 구비한다.
상기 센서 박막 트랜지스터의 수광부는 상기 제1 소스전극과 제1 드레인전극 사이에 위치하며 상기 제1 반도체 패턴의 일부인 채널영역인 것을 특징으로 한다.
상기 수광영역에서의 컬러필터의 두께는 상기 화소영역에서의 컬러필터의 두께의 절반 정도인 것을 특징으로 한다.
상기 센서 박막 트랜지스터를 덮도록 형성된 보호막과; 상기 보호막 및 게이트 절연막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제1 홀과; 상기 보호막을 관통하여 상기 제1 소스전극을 노출시키는 제2 홀과; 상기 제1 홀을 통해 상기 제1 구동전압 공급라인과 접촉되고 상기 제2 접촉홀을 통해 상기 제1 소스전극과 접촉되어 상기 제1 소스전극과 상기 제1 구동전압 공급라인을 전기적으로 연결시키는 제1 투명전극 패턴을 구비한다.
상기 제1 스토리지 캐패시터는 상기 제2 구동전압 공급라인에서 신장된 제1 스토리지 하부전극과; 상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되는 제1 스토리지 상부전극을 구비하고, 상기 제1 스토리지 상부전극은 상기 보호막을 관통하여 제3 홀을 통해 상기 화소전극과 접촉된다.
상기 제2 스토리지 캐패시터는 상기 센서 박막 트랜지스터의 제1 드레인전극 및 상기 제2 박막 트랜지스터와 접촉된 제2 스토리지 전극, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제2 구동전압 공급라인으로 이루어지는 제2-1 스토리지 캐패시터와; 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제1 구동전압 공급라인으로 이루어지는 제2-2 스토리지 캐패시터와; 상기 보호막을 사이에 두고 상기 제2 스토리지 전극과 중첩되며 상기 제2 구동전압 공급라인을 노출시키는 제4 홀을 통해 상기 제2 구동전압 공급라인과 접촉되는 제2 투명전극 패턴으로 이루어지는 제2-3 스토리지 캐패시터를 포함한다.
상기 제2 박막 트랜지스터는 상기 전단 게이트 라인과 접촉되는 제2 게이트 전극과; 상기 게이트 절연막을 사이에 두고 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴과; 상기 제2 반도체 패턴과 접속된 제2 소스전극과; 상기 제2 소스전극과 마주보며 상기 센싱신호전달라인과 접속된 제2 드레인 전극을 구비한다.
상기 제1 박막 트랜지스터는 상기 게이트 라인에서 신장된 제3 게이트 전극과; 상기 게이트 절연막을 사이에 두고 상기 제3 게이트 전극과 중첩되게 형성되는 제3 반도체 패턴과; 상기 제3 반도체 패턴과 전기적으로 접속됨과 아울러 상기 데이터 라인에서 신장된 제3 소스전극과; 상기 제3 소스전극과 마주보며 상기 화 소전극과 접속된 제3 드레인 전극을 구비한다.
상기 액정표시패널은 디스플레이 모드와 센서 모드에 따라 백라이트 광량이 차등 공급된다.
본 발명에 따른 액정표시장치의 제조방법은 이미지 정보를 갖는 광을 센싱하기 위한 센서 박막 트랜지스터가 형성된 박막 트랜지스터 어레이 기판을 마련하는 단계와; 액정을 사이에 두고 상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 마련하는 단계와; 상기 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판을 합착하는 단계를 포함하고, 상기 컬러필터 어레이 기판을 형성하는 단계는 상기 박막 트랜지스터 어레이 기판에서의 화소전극과 대응되는 화소영역 및 상기 센서 박막 트랜지스터에서 광을 수광하기 위한 수광부를 노출시키는 수광영역을 제외한 영역에 위치하는 블랙 매트릭스를 형성하는 단계와; 상기 화소영역보다 상기 수광영역에서 상대적으로 낮은 두께를 가지는 컬러필터를 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 박막 트랜지스터 어레이 기판을 형성하는 단계는 기판 상에 게이트 라인, 센서 박막 트랜지스터의 제1 게이트 전극, 제1 박막 트랜지스터의 제2 게이트 전극, 제2 박막 트랜지스터의 제3 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계와; 상기 게이트 패턴이 형성된 기판 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴, 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴, 제3 게이트 전극과 중첩되는 제3 반도체 패턴을 형성하는 단계와; 상기 게이트 절연막을 사이에 두고 상기 게이트 라 인과 교차되는 데이터 라인, 제1 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제1 소스전극 및 제1 드레인 전극, 상기 제2 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제2 소스전극과 제2 드레인 전극, 상기 제3 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제3 소스전극 및 제3 드레인 전극을 포함하는 소스/드레인 패턴을 형성하여 센서 박막 트랜지스터, 제1 및 제2 박막 트랜지스터를 형성하는 단계와; 상기 제1 박막 트랜지스터의 제2 드레인 전극을 노출시키는 제1 홀을 가지는 보호막을 형성하는 단계와; 상기 제1 홀을 통해 상기 제2 드레인 전극과 접속되는 화소전극을 형성하는 단계를 포함한다.
상기 센서 박막 트랜지스터의 수광부는 상기 제1 소스전극과 제1 드레인전극 사이에 위치하며 상기 제1 반도체 패턴의 일부인 채널영역인 것을 특징으로 한다.
상기 수광영역에서의 컬러필터의 두께는 상기 화소영역에서의 컬러필터의 두께의 절반 정도인 것을 특징으로 한다.
상기 게이트 패턴을 형성하는 단계는 상기 게이트 라인과 나란하게 형성되어 상기 센서 박막 트랜지스터에 제1 구동전압을 공급하는 제1 구동전압 공급라인과, 상기 제1 게이트 전극과 접속됨과 아울러 상기 제1 구동전압 공급라인과 나란한 제2 구동전압 공급라인과, 상기 게이트 라인과 나란하며 상기 제2 구동전압 공급라인에서 신장된 제1 스토리지 하부전극을 형성하는 단계를 포함한다.
상기 소스/드레인 패턴을 형성하는 단계는 상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되게 형성되어 상기 제1 스토리지 하부전극과 제1 스토리지 캐패시터를 이루는 제1 스토리지 상부전극을 형성하는 단계를 포 함하는 것을 특징으로 한다.
상기 센서용 박막 트랜지스터에 의해 센싱된 신호를 저항하기 위한 제2 스토리지 캐패시터를 형성하는 단계를 더 포함하고, 상기 제2 스토리지 캐패시터를 형성하는 단계는 상기 센서 박막 트랜지스터의 제1 드레인전극 및 상기 제2 박막 트랜지스터의 제2 소스전극을 사이에 위치하는 제2 스토리지 전극과, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제2 구동전압 공급라인을 포함하는 제2-1 스토리지 캐패시터를 형성하는 단계와; 상기 제2 스토리지 전극과, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제1 구동전압 공급라인을 포함하는 제2-2 스토리지 캐패시터를 형성하는 단계와; 상기 제2 스토리지 전극과, 보호막을 사이에 두고 상기 제2 스토리지 전극과 중첩되며 상기 제2 구동전압 공급라인을 노출시키는 제2 홀을 통해 상기 제2 구동전압 공급라인과 접촉되는 제2 투명전극 패턴을 포함하는 제2-3 스토리지 캐패시터를 형성하는 단계를 포함한다.
상기 화소전극을 형성하는 단계는 상기 게이트 절연막 및 보호막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제3 홀을 통해 상기 제1 구동전압 공급라인과 접촉됨과 아울러 상기 보호막을 관통하여 상기 센싱 박막 트랜지스터의 제1 소스전극을 노출시키는 제4 홀을 통해 상기 제1 소스전극과 접촉되는 제1 투명전극 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
상기 소스/드레인 패턴을 형성하는 단계는 상기 데이터 라인과 나란하게 위치함과 아울러 상기 제2 박막 트랜지스터의 제3 드레인 전극과 접속되는 센싱신호 전달라인을 형성하는 단계를 포함한다.
상기 컬러필터를 형성하는 단계는 적색 컬러필터를 형성하는 단계와; 녹색 컬러필터를 형성하는 단계와; 청색 컬러필터를 형성하는 단계를 포함하고, 상기 적색, 녹색 및 청색 컬러필터를 형성하는 각각의 단계는, 상기 블랙 매트릭스가 형성된 기판 상에 컬러수지를 형성하는 단계와; 상기 컬러수지가 형성된 기판 상에 노광부, 차단부 및 회절노광부를 포함하는 회절마스크를 정렬시키는 단계와; 상기 회절마스크를 이용한 포토리쏘그래피 공정에 의해 상기 회절마스크의 차단부에 대응되는 영역보다 상기 회절마스크의 차단부에 대응영역에서 상대적으로 낮은 높이를 가지는 컬러필터를 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 도 4 내지 도 15를 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명의 제1 실시예에 따른 이미지 센싱 기능을 가지는 액정표시장치의 박막 트랜지스터 어레이 기판을 나타내는 평면도이고, 도 5는 도 4에 도시된 Ⅱ-Ⅱ'선, Ⅲ-Ⅲ'선, Ⅳ-Ⅳ'을 각각 절취하여 도시한 단면도이다.
도 4 및 도 5에 도시된 박막 트랜지스터 어레이 기판은 하부기판(142) 위에 게이트 절연막(144)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 화소(Pixel)스위칭 TFT(이하 "제1 TFT"라 한다.)(106)와, 그 교차구조로 마련된 셀영역에 형성된 화소전극(118), 화소전극(118)을 사이에 두고 데이터 라인(104)과 나란하게 형성된 리드아웃 라인(Read-Out Line)(204), 게이트 라인(102)과 나란하게 형성되는 제1 및 제2 구동전압공급라인(152,171), 제1 및 제2 구동전압공급라인(152,171) 사이에 위치하며 제1 및 제2 구동전압공급라인(152,171)으로부터의 제1 및 제2 구동전압이 공급되는 센서 TFT(140), 전단 게이트 라인(102)과 리드아웃 라인(204)의 교차영역에 형성된 스위칭 TFT(이하 "제2 TFT" 라 한다.)(170)와, 제2 구동전압공급라인(171)과 화소전극(118)의 중첩부에 형성된 화소 데이터 저장용 스토리지 캐패시터(이하, "제1 스토리지 캐패시터" 라 한다.)(120)와, 제2 TFT(170)와 센서 TFT(140) 사이에 위치하는 센싱 신호 저장용 스토리지 캐패시터(이하, "제2 스토리지 캐패시터"라 한다)(180)를 구비한다.
제1 TFT(106)는 게이트 라인(102)에 접속된 게이트 전극(108a)과, 데이터 라인(104)에 접속된 소스 전극(110a)과, 화소 전극(118)에 접속된 드레인 전극(112a)과, 게이트 전극(108a)과 중첩되고 소스 전극(110a)과 드레인 전극(112a) 사이에 채널을 형성하는 활성층(114a)을 구비한다. 활성층(114a)은 소스전극(110a) 및 드레인전극(112a)과 부분적으로 중첩되게 형성되고 소스전극(110a)과 드레인전극(112a) 사이의 채널부를 더 포함한다. 활성층(114a) 위에는 소스전극(110a) 및 드레인전극(112a)과 오믹접촉을 위한 오믹접촉층(148a)이 더 형성된다. 여기서, 통상적으로 활성층(114a) 및 오믹접촉층(148a)을 반도체 패턴(145a)이라 명명한다.
이러한 제1 TFT(106)는 게이트 라인(102)에 공급되는 게이트 신호에 응답하여 데이터 라인(104)에 공급되는 화소전압 신호가 화소전극(118)에 충전되어 유지 되게 한다.
화소전극(118)은 보호막(150)을 관통하는 제1 접촉홀(115a)을 통해 TFT(106)의 드레인전극(112a)과 접속된다. 화소전극(118)은 충전된 화소전압에 의해 도시하지 않은 상부 기판(예를 들어, 컬러필터 어레이 기판)에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 TFT 어레이 기판과 컬러필터 어레이 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소전극(118)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
제1 스토리지 캐패시터(120)는 제2 구동전압공급라인(171)에서 신장된 제1 스토리지 하부전극(121), 게이트 절연막(144)을 사이에 두고 제1 스토리지 하부전극(121)과 중첩되는 제1 스토리지 상부전극(123)으로 구성된다. 제1 스토리지 상부전극(123)은 보호막(150)을 관통하여 제2 접촉홀(115b)을 통해 화소전극(118)과 접촉된다.
이러한 제1 스토리지 캐패시터(120)는 화소 전극(118)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되게 한다.
센서 TFT(140)는 제2 구동전압 공급라인(171)에서 신장된 게이트 전극(108b)과, 게이트 절연막(144)을 사이에 두고 게이트 전극(108b)과 중첩되는 활성층(114b), 활성층(114b)과 전기적으로 접속됨과 아울러 제1 구동전압 공급라인(152)과 접속된 소스전극(110b), 소스전극(110b)과 마주보는 드레인전극(112b)을 구비한다. 센서 TFT(140)의 드레인 전극(112b)은 "U" 형으로 형성되어 광을 수광하 기 위한 채널 영역이 넓게 형성될 수 있게 된다.
또한, 센서 TFT(140)는 보호막(150) 및 게이트 절연막(144)을 관통하여 제1 구동전압 공급라인(152)을 일부 노출시키는 제3 접촉홀(115c) 및 보호막(150)을 관통하여 소스전극(110b)을 노출시키는 제4 접촉홀(115d)을 구비하며, 제3 접촉홀(115c)을 통해 소스전극(110b)과 접촉되고 제4 접촉홀(115d)을 통해 제1 구동전압 공급라인(152)과 접촉되는 제1 투명전극 패턴(155)을 구비한다. 이러한, 제1 투명전극 패턴(155)은 소스전극(110b)과 제1 구동전압 공급라인(152)을 전기적으로 연결시키는 역할을 한다. 활성층(114b)은 소스전극(110b) 및 드레인전극(112b)과 부분적으로 중첩되게 형성되고 소스전극(110b)과 드레인전극(112b) 사이의 채널부를 더 포함한다. 활성층(114b) 위에는 소스전극(110b) 및 드레인전극(112b)과 오믹접촉을 위한 오믹접촉층(148b)이 더 형성된다. 이러한, 센서 TFT(140)는 문서 또는 사람의 지문 등 소정의 이미지에 의한 입사되는 광을 센싱하는 역할을 한다.
제2 스토리지 캐패시터(180)는 적어도 3 이상의 스토리지 캐패시터로 이루어진다. 도 5에서는 게이트 절연막(144)을 사이에 두고 서로 중첩되는 제2 스토리지 전극(182)과 제2 구동전압공급라인(171)으로 이루어지는 제2-1 스토리지 캐패시터(180a), 게이트 절연막(144)을 사이에 두고 서로 중첩되는 제2 스토리지 전극(182)과 제1 구동전압공급라인(152)으로 이루어지는 제2-2 스토리지 캐패시터(180b), 보호막(150)을 사이에 두고 서로 중첩되는 제2 스토리지 전극(182)과 제2 투명전극 패턴(156)으로 이루어지는 제2-3 스토리지 캐패시터(180c)를 나타내었다. 여기서, 제2 스토리지 전극(182)은 제2 TFT(170)의 소스전극(110c) 및 센서 TFT(140)의 드레인 전극(112b)과 각각 연결되며, 제2 투명전극 패턴(156)은 게이트 절연막(144) 및 보호막(150)을 관통하는 제5 접촉홀(115e)을 통해 제2 구동전압공급라인(171)과 접촉된다.
이러한, 제2 스토리지 캐패시터(180)는 포토 TFT(140)에서 발생된 광전류에 의한 전하를 저장하는 역할을 한다.
제2 TFT(170)는 전단 게이트 라인(102)의 일부분인 게이트 전극(108c)과, 제2 스토리지 전극(182)과 접속된 소스전극(110c), 소스전극(110c)과 마주보는 드레인전극(112c)과, 게이트 전극(108c)과 중첩되고 소스전극(110c)과 드레인 전극(112c) 사이에 채널을 형성하는 활성층(114c)을 구비한다. 제2 TFT(170)에서의 게이트 전극(108c)은 제1 TFT(106)에서의 게이트 전극(108a)과는 구분된다. 즉, 제1 TFT(106)에서의 게이트 전극(108a)은 게이트 라인(102)에서 돌출된 형태를 가짐에 비하여, 제2 TFT(170)에서의 게이트 전극(108c)은 실질적으로 게이트 라인(102)의 일영역을 나타내고 있다. 활성층(114c)은 소스전극(110c) 및 드레인전극(112c)과 부분적으로 중첩되게 형성되고 소스 전극(110c)과 드레인전극(112c) 사이의 채널부를 더 포함한다. 활성층(114c) 위에는 소스전극(110c) 및 드레인전극(112c)과 오믹접촉을 위한 오믹접촉층(148c)이 더 형성된다.
이러한, 구조를 가지는 본 발명에서의 액정표시장치에서의 광센싱 과정을 도 6에 도시된 회로도를 참조하여 설명하면 다음과 같다.
먼저, 센서 TFT(140)의 소스전극(110b)에 제1 구동전압(Vdrv)이 인가됨과 아울러 센서 TFT(140)의 게이트 전극(108b)으로 제2 구동전압(Vbias)이 인가되고 센 서 TFT(140)의 활성층(114b)에 소정의 광이 센싱되면 센싱된 광량에 따라 센서 TFT(140)의 소스전극(110b)에서 채널을 경유하여 드레인전극(112b)으로 흐르는 광전류(Photo Current) 경로가 형성된다. 광전류는 센서 TFT(140)의 드레인전극(112b)에서 제2 스토리지 전극(182)으로 흐르게 된다. 이에 따라, 제2 구동전압 공급라인(172)과 제2 스토리지 전극(182)에 의한 제2-1 스토리지 캐패시터(180a), 제2 스토리지 전극(182)과 제1 구동전압공급라인(152)에 의한 제2-2 스토리지 캐패시터(180b), 제2 스토리지 전극(182)과 제2 투명전극 패턴(156)에 의한 제2-3 스토리지 캐패시터(180c) 들을 포함하는 제2 스토리지 캐패시터(180)에 광전류에 의한 전하가 충전되게 된다. 이와 같이 제2 스토리지 캐패시터(180)에 충전된 전하는 제2 TFT(170) 및 리드아웃 라인(204)을 경유하여 리드아웃 집적회로(Read Out IC)에서 읽혀지게 된다.
즉, 센서 TFT(140)에서 센싱된 광량에 따른 리드아웃 집적회로(Read Out IC)에서 검출되는 신호가 달라지게 됨으로써 문서, 이미지 스캔, 터치 입력 등의 이미지를 센싱할 수 있게 된다. 센싱된 이미지는 제어부 등에 전달되거나 사용자의 조절에 따라 액정표시패널의 화상에 구현될 수도 있다.
한편, 이러한 본 발명에서의 이미지 센싱 기능을 가지는 액정표시장치는 도 4 및 도 5에 도시된 박막 트랜지스터 어레이 기판과 대향되는 컬러필터 어레이 기판이 합착됨으로써 형성된다.
즉, 도 7에 도시된 바와 같이 상부기판(193) 상에 화소영역(P1)을 구획함과 아울러 빛샘을 방지하는 블랙 매트릭스(194)와, 블랙 매트릭스(194)에 의해 구획된 화소영역(P1)에 형성된 컬러필터(196) 등이 형성되는 컬러필터 어레이 기판(192)이 별도로 형성된 후, 박막 트랜지스터 어레이 기판(190)과 액정(197)을 사이에 두고 합착됨으로써 이미지 센서의 기능을 가지는 액정표시패널(220)이 형성된다.
이러한, 구성을 가지는 액정표시패널(220)은 백라이트로부터의 광을 공급받는다.
한편, 이와 같이 이미지 센싱이 가능한 액정표시장치는 문서, 이미지 등을 센서, 스캔 등이 기능과 디스플레이가 모두 가능하지만, 실질적으로 센서로서의 사용 빈도보다는 디스플레이로의 사용빈도가 높을 것이다. 따라서, 액정표시패널(220)에 광을 공급하는 백라이트(250)는 디스플레이 모드와 이미지 센서 또는 스캔너 모드에서 각각 다른 광량을 공급하게 된다. 즉, 백라이트(205)는 사용자의 의해 제어되어 디스플레이 모드에서는 통상의 디스플레이 소자에서 요구되는 정도의 광량을 액정표시패널(210)에 공급하고, 이미지 센서 또는 스캔너 모드의 경우에는 상대적으로 강한 광을 필요로 함으로서 디스플레이 소자에서 요구되는 광보다 상대적으로 강한 광을 공급하게 된다. 여기서, 백라이트(250)의 광량은 공지된 어떠한 백라이트의 제어방법에 의해서도 제어될 수 있다.
이하, 도 8a 내지 도 8e를 참조하여 본 발명에 따른 이미지 센싱 기능을 가지는 액정표시장치의 제조방법을 구체적으로 살펴 본다.
먼저, 하부기판(142) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된 후 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 도 8a에 도시된 바와 같이, 게이트라인(102), 제1 TFT(106)의 게이트전 극(108a), 제2 TFT(170)의 게이트 전극(108c), 제1 구동전압 공급라인(152), 제2 구동전압 공급라인(171), 제2 구동전압 공급라인(171)에서 신장된 센서 TFT(140)의 게이트전극(108b) 및 제1 스토리지 하부 전극(121)을 포함하는 게이트 패턴들이 형성된다. 여기서, 제2 구동전압 공급라인(171)은 제1 스토리지 캐패시터(180)의 제1 스토리지 하부전극(121) 및 센서 TFT(140)의 게이트전극(108b)과 일체화된다.
게이트 패턴들이 형성된 하부기판(142) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(144)이 형성된다. 게이트 절연막(144)이 형성된 하부기판(142) 상에 비정질 실리콘층, n+ 비정질 실리콘층이 순차적으로 형성된다.
이후, 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 비정질 실리콘층, n+ 비정질 실리콘층이 패터닝됨으로써 도 8b에 도시된 바와 같이 제1, 제2 TFT(106,170) 및 센서 TFT(140)들에 각각 대응되는 반도체 패턴(145a,145b,145c)들이 형성된다. 여기서, 반도체 패턴(145a,145b,145c)들은 활성층(114a,114b,114c) 및 오믹접촉층(148a,148b,148c)의 이중층으로 이루어진다.
반도체 패턴(145a,145b,145c)들이 형성된 하부기판(142) 상에 소스/드레인 금속층이 순차적으로 형성된 후 마스크를 이용한 포토리쏘그래피 공정 및 식각공정 등을 이용하여 도 8c에 도시된 바와 같이 데이터 라인(104), 제1 TFT(106)의 소스전극(110a) 및 드레인 전극(112a), 제2 TFT(170)의 소스전극(110c) 및 드레인 전극(112c), 센서 TFT(140)의 소스전극(110b) 및 드레인 전극(112b), 게이트 절연막(144)을 사이에 두고 제1 스토리지 하부전극(121)과 중첩되는 제1 스토리지 상부전극(123), 센서 TFT(140)의 드레인 전극(112b)과 접속된 제2 스토리지 전극(182) 을 포함하는 소스/드레인 패턴들이 형성된다.
이후, 소스/드레인 패턴들이 형성된 게이트 절연막(144) 상에 PECVD 등의 증착방법으로 보호막(150)이 전면 형성된 후 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 도 8d에 도시된 바와 같이 제1 TFT(106)의 드레인 전극(112a)을 노출시키는 제1 접촉홀(115a), 제1 스토리지 상부전극(123)을 노출시키는 제2 접촉홀(115b), 제1 구동전압 공급라인(152)을 노출시키는 제3 접촉홀(115c), 센서 TFT(140)의 소스전극(110b)을 노출시키는 제4 접촉홀(115d), 제2 스토리지 캐패시터(180)에서의 제2 구동전압 공급라인(171)을 노출시키는 제5 접촉홀(115e)이 형성된다.
보호막(150) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된 후 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패터닝됨으로써 도 8e에 도시된 바와 같이 화소전극(118), 제1 투명전극 패턴(155), 제2 투명전극 패턴(156)이 형성된다.
화소전극(118)은 제1 접촉홀(115a)을 통해 제1 TFT(106)의 드레인 전극(112a)과 접촉됨과 동시에 제2 접촉홀(115b)을 통해 제1 스토리지 상부전극(123)과 접촉된다.
제1 투명전극 패턴(155)은 제3 접촉홀(115c)을 통해 제1 구동전압 공급라인(152)과 접촉됨과 동시에 제4 접촉홀(115d)을 통해 센서 TFT(140)의 소스전극(110b)과 접촉된다.
제2 투명전극 패턴(156)은 제2 스토리지 전극(182)과 일부 중첩됨과 동시에 제5 접촉홀(115e)을 통해 제1 구동전압 공급라인(171) 접촉된다.
이후, 별도의 공정에 의해 상부기판(193) 상에 화소영역(P1)을 구획하며 액정표시장치의 구동시 빛샘을 방지하는 블랙 매트릭스(194), 블랙 매트릭스(194)에 의해 구획되는 화소영역(P1)에 형성되는 컬러필터(196) 등을 구비하는 컬러필터 어레이 기판(192)이 형성된다. 블랙 매트릭스(194)는 제2 TFT(170) 등은 마스킹하고 화소영역(P1) 및 센서 TFT(140)와 대응되는 수광영역(P2)은 개구시키고, 컬러필터(196)는 화소전극(118)이 위치하는 화소영역(P2)과 대응된다. 여기서, 컬러필터 어레이 기판(192)에는 공통전극, 배향막, 스페이서, 오버코트층 등이 선택적으로 더 형성될 수 있다.
이후, 합착공정에 의해 박막 트랜지스터 어레이 기판(190)과 컬러필터 어레이 기판(192)이 액정(197)을 사이에 두고 합착됨으로써 도 7에 도시된 바와 같은 액정표시장치가 형성된다.
도 9는 상술한 액정표시장치가 이미지를 센싱하는 과정을 나타내는 단면도이고, 도 10은 외부광이 센서 TFT로 입사되어 센싱되는 과정을 나타내는 회로도이고, 도 11은 센싱된 신호가 리드 아웃 집적회로(I.C)로 검출되는 과정을 나타내는 회로도이다.
먼저, 도 9에서의 액정표시장치는 액정이 위치하는 액정층을 사이에 두고 센서 TFT(140)가 형성된 TFT 어레이 기판과 대향되는 컬러필터 어레이 기판을 구비한다. 컬러필터 어레이 기판의 상부에는 인쇄물(문서,사진 등)(185)이 위치한다. 도면에서는 편의상 광을 센신하는 센서 TFT(140)를 중심으로 나타내었다.
이러한, 액정표시장치는 도 10에 도시된 바와 같이 제1 구동전압 공급라인(152)으로부터 센서 TFT(140)의 소스전극(110b)에 예를 들어 약, 10V 정도의 구동전압이 인가됨과 아울러 제2 구동전압 공급라인(171)으로부터 센서 TFT(140)의 게이트 전극(108b)에 예를 들어, 약 -5V 정도의 전압이 인가되고 도 9와 같이 센서 TFT(140)의 활성층(114b)에 광(예를 들어, 외부광)이 센싱되면 센싱된 광량에 따라 센서 TFT(140)의 소스전극(110b)에서 활성층(114b)의 채널을 경유하여 드레인전극(112b)으로 흐르는 광전류(Photo Current) 경로가 발생된다. 광전류 경로는 센서 TFT(140)의 드레인전극(112b)에서 제2 스토리지 전극(182)으로 흐르게 된다. 이에 따라, 제2 스토리지 캐패시터(180)를 이루는 제2-1 스토리지 캐패시터(180a), 제2-2 스토리지 캐패시터(180b), 제2-3 스토리지 캐패시터(180c)에 광전류에 의한 전하가 충전되게 된다. 여기서, 제2 스토리지 캐패시터(180)에 최대 충전량은 센서 TFT(140)의 소스전극(110b)과 제2 구동전압 공급라인(171)의 전압차 예를 들어, 15V 정도가 충전될 수 있게 된다.
이와 같이, 센서 TFT(140)가 광을 센싱하고 제2 스토리지 캐패시터(180)에 전하가 충전되는 동안 제2 TFT(170)의 게이트 전극(108c)에는 게이트 로우 전압 예를 들어 -5V 가 인가됨으써 제2 TFT(170)는 턴-오프(off) 상태를 유지하게 된다.
이후, 도 11에 도시된 바와 같이 제2 TFT(170)의 게이트 전극(108c)에 하이 전압 예를 들어, 약 20~25V 정도가 공급되는 제2 TFT(170)가 턴-온이 되면서 제2 스토리지 캐패시터(180)에 충전된 전하에 의한 전류패스가 제2 TFT(170)의 소스전극(110c), 활성층(114c)의 채널, 드레인 전극(112c) 및 리드아웃라인(204)을 경유 하여 리드아웃 집적회로(IC)로 공급된다. 이와 같이 공급된 전류 패스(path)에 의한 센싱 신호를 리드아웃 집적회로(IC)에서 읽어내게 된다.
이와 같이, 본 발명에 따른 이미지 센싱 기능을 가지는 액정표시장치는 화상을 구현하는 디스플레이 기능 뿐만 아니라 이미지 센싱 능력을 가지게 됨으로써 외부 문서, 터치 등을 입력함과 아울러 입력된 이미지를 사용자의 요구에 따라 출력할 수 있는 기능을 모두 가질 수 있게 된다.
한편, 본 발명의 제1 실시예에 따른 액정표시장치에서는 도 9에 도시된 바와 같이 컬러필터(196)가 화소영역(P1)에 형성되고 수광영역(P2)에는 형성되지 않는다. 이에 따라, 백라이트에서 출사된 광은 인쇄물(문서,사진 등)(185)에 반사되지 전에 컬러필터(196)를 투과하고 인쇄물(문서,사진 등)(185)에 반사되고 센서 TFT(140)로 입사되는 동안에는 컬러필터(196)를 투과하지 않는다. 이에 따라, 컬러문서를 컬러스캐닝 기능이 떨어질 수 있다. 또한, 센서 TFT(140)에 대응되는 수광영역(P2)에 컬러필터(196)가 위치하지 않으므로 인접하는 화소영역(P1)을 투과한 광에 의해 혼색이 발생할 수 있다. 즉, 적색화소에서의 센서 TFT(140)에 녹색컬러필터를 투과한 광이 입사되어 혼색이 발생되어 정상적인 컬러스캔이 어려지게 될 수 있다.
본 발명의 제2 실시예에서는 수광영역(P2)에도 컬러필터(196)를 형성하는 구조를 제안한다.
도 12에 도시된 구조는 수광영역(P2)에도 컬러필터(196)를 형성하여 이웃하는 화소를 투과한 광이 인쇄물(문서,사진 등)(185)에 반사되어 수광영역(P2)으로 입사하더라도 컬러필터(196)에 의해 차단되므로써 이웃하는 컬러에 의한 혼색 문제를 발생하지 않는다. 그러나, 도 12에서의 구조에서는 백라이트 광에서 출사된 광은 컬러필터(196)를 2회 투과하게 됨에 따라 광투과율이 감소되어 센서 TFT(140)에 센싱 감도가 떨어지게 된다. 그 결과, 센서로서의 신뢰성이 저하될 수 있다.
이와 같이, 제1 실시예에에 따른 액정표시장치는 컬러스캔 기능의 신뢰성이 다소 떨어지고 제2 실시예에서의 액정표시장치는 센싱 능력이 다소 떨어지는 단점을 가지고 있다.
이에 따라, 컬러스캔 기능의 신뢰성 및 센서 TFT의 센싱 능력을 최대화할 수 있는 구조를 도 13에 나타내었다.
도 13은 본 발명의 제3 실시예에 따른 액정표시장치의 일부를 나타내는 도면으로써 수광영역(P2)에서 상대적으로 낮은 높이를 가지는 컬러필터(196)를 형성하는 구조를 제안한다.
도 13에 도시된 구조는 수광영역(P2)에서의 컬러필터(196)의 높이를 화소영역(P2)보다 상대적으로 낮게 형성한다. 예를 들어, 수광영역(P2)에서의 컬러필터의 두께가 화소영역(P1)에서의 두께에 절반정도가 되도록 설계한다.
이에 따라, 본 발명의 제3 실시예에 따른 액정표시장치는 수광영역(P2)에 컬러필터(196)를 잔존시킴에 따라 이웃하는 컬러에 의한 혼색 문제를 방지할 수 있고, 컬러필터(196)가 수광영역(P2)에서 낮은 높이를 가지게 됨에 따라 본 발명의 제2 실시예에 비하여 광 투과율 저하를 최소화할 수 있게 된다. 만일, 컬러필터(196)의 높이를 전체적으로 낮게 형성하게 되면 화상구현에 있어서 색재현성이 떨어지게 된다.
즉, 본 발명의 제3 실시예에서는 컬러필터(196)를 수광영역(P2)에서 상대적으로 낮은 두께를 갖도록 형성함으로써 컬러스캔 기능의 신뢰성 및 센서 TFT(140)의 센싱 능력을 최대화할 수 있게 된다.
도 14a 내지 도 14d는 본 발명의 제3 실시예에 따른 액정표시장치에서의 컬러필터 어레이 기판(192)의 제조공정을 단계적으로 나타내는 도면이다.
먼저, 상부기판(193) 상에 불투명 금속 또는 수지 등이 증착된 후 마스크를 이용한 포토리쏘그래피 공정 등에 의해 불투명 물질이 패터닝됨으로써 도 14a에 도시된 바와 같이 블랙 매트릭스(194)가 형성된다. 블랙 매트릭는(194)는 박막 트랜지스터 어레이 기판(170)의 화소영역(P1) 및 센서 TFT(140)의 수광부와 대응되는 수광영역(P2) 이외의 영역에 형성된다. 이에 따라, 블랙 매트릭스는(194)는 각각의 화소를 구획하며 액정표시장치의 액정구동시 빛샘을 방지하는 역할을 한다. 여기서, 불투명 금속으로는 크롬(Cr), CrOx/Cr/CrOx, CrOx/Cr/CrSix 등이 물질로 형성된다.
이후, 도 14b에 도시된 바와 같이 블랙 매트릭스(194)가 형성된 상부기판(193) 상에 감광성 적색수지(R)가 증착된 후 반투과 마스크, 하프톤 마스크 및 회절노광 마스트 중 어느 하나의 마스크가 정렬된다. 도 14b에서는 노광부(210a), 차단부(210b) 및 회절노광부(210c)를 가지는 회절마스크(210)가 정렬됨을 나타내었다.
이후, 노광 및 현상 공정을 포함하는 포토리쏘그래피 공정이 실시됨에 따라 적색수지가 패터닝됨으로써 도 14c에 도시된 바와 같이 적색 화소(red pixel)에 적색 컬러필터(R)가 형성된다. 여기서, 적색 컬러필터(R)는 수광영역(P2)에서의 두께는 화소영역(P1)에서의 두께에 비해 상대적으로 낮은 높이를 가지게 된다. 즉, 회절마스크(210)의 회절노광부(210c)에 대응되는 수광영역(P2)에서의 적색 컬러필터(R)의 두께는 회절마스크(210)의 차단부(210b)에 대응되는 화소영역(P1)에서의 적색 컬러필터(R) 두께에 절반정도의 두께를 가지게 된다.
이후, 적색 컬러필터(R)의 형성방법과 동일한 방식으로 녹색 컬러필터(G) 및 청색 컬러필터(B)가 형성된다.
즉, 적색 컬러필터(R)가 형성된 상부기판(193)상에 녹색수지가 증착된 후 회절 마스크를 이용한 포토리쏘그래피 공정 등에 의해 녹색수지(G)가 패터닝됨으로써 녹색 컬러필터(G)가 형성된다. 녹색 컬러필터(G)가 형성된 상부기판(193)상에 청색수지가 증착된 후 마스크를 이용한 포토리쏘그래피 공정과 식각공정에 의해 청색수지가 패터닝됨으로써 청색 컬러필터(B)가 형성된다. 이와 같은 과정에 의해 도 14d에 도시된 바와 같이 수광영역(P2)에는 화소영역(P1) 보다 낮은 두께를 가지는 RGB 컬러필터(196)가 형성된다.
이후, 컬러필터(196) 상에 공통전극, 패턴 스페이서 등이 선택적으로 형성되게 된다.
상술한 바와 같이, 본 발명에 따른 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과 이를 이용한 이미지 센싱 방법은 화상만을 구현할 수 있는 액정표시장치에 문서, 이미지 등을 센싱할 수 있는 센싱 소자를 포함할 수 있게 됨으로써 하나의 액정표시장치를 이용하여 이미지 등을 입력할 수 있을 뿐만 아니라 필요에 따라 입력된 이미지를 화상에 구현할 수 있게 된다. 특히, 액정표시장치에 이미지를 센싱 기능을 부가함으로써 액정표시장치 내로 이미지의 입, 출력이 가능하게 되어 비용면에서도 부피면에서도 매우 큰 장점을 가지게 된다.
또한, 본 발명에 따른 액정표시장치에서의 이미지 정보를 가지는 광이 조사되는 센서 TFT의 수광부를 노출시키기 위해 블랙 매트릭스에 형성되는 수광영역에서 상대적으로 낮은 두께를 갖는 컬러필터를 형성한다. 이에 따라, 액정표시장치의 컬러스캔 기능 및 센서 TFT의 센싱 능력의 효율성 및 신뢰성을 최대화할 수 있게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (21)

  1. 이미지 정보를 갖는 광을 센싱하기 위한 센서 박막 트랜지스터를 구비하는 박막 트랜지스터 어레이 기판과;
    액정을 사이에 두고 상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 구비하고,
    상기 컬러필터 어레이 기판은
    상기 박막 트랜지스터 어레이 기판에서의 화소전극과 대응되는 화소영역 및 상기 센서 박막 트랜지스터에서 광을 수광하기 위한 수광부를 노출시키는 수광영역을 제외한 영역에 형성된 블랙 매트릭스와;
    상기 화소영역보다 상기 수광영역에서 상대적으로 낮은 두께를 가지는 컬러필터를 포함하고,
    상기 박막 트랜지스터 어레이 기판은
    기판 상에 서로 교차되게 형성되어 상기 화소전극의 형성영역을 정의하는 게이트 라인 및 데이터 라인과;
    상기 게이트 라인 및 데이터 라인의 교차영역에 위치하는 제1 박막 트랜지스터와;
    상기 화소전극에 충전된 화소전압을 저장하는 제1 스토리지 캐패시터와;
    상기 게이트 라인과 나란하게 위치하며 상기 센서 박막 트랜지스터에 제1 구동전압을 공급하는 제1 구동전압 공급라인과;
    상기 제1 구동전압 공급라인과 나란하게 위치하며 상기 센서 박막 트랜지스터에 제2 구동전압을 공급하는 제2 구동전압 공급라인과;
    상기 센서 박막 트랜지스터에 의해 센싱된 신호를 저장하기 위한 제2 스토리지 캐패시터와;
    상기 제2 스토리지 캐패시터에 저장된 상기 센싱신호를 검출하기 위한 집적회로와;
    상기 제2 스토리지 캐패시터 및 전단 게이트 라인과 접속됨과 아울러 상기 센싱 신호를 선택적으로 상기 집적회로에 공급하기 위한 제2 박막 트랜지스터와;
    상기 화소영역을 사이에 두고 상기 데이터 라인과 나란하게 위치하며 상기 제2 박막 트랜지스터로부터의 센싱 신호를 집적회로에 전달하기 위한 센싱신호전달라인을 구비하는 것을 특징으로 하는 액정표시장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 센서 박막 트랜지스터는
    상기 제2 구동전압 공급라인에서 신장된 제1 게이트 전극과;
    상기 제1 게이트 전극을 덮도록 형성된 게이트 절연막과;
    상기 게이트 절연막을 사이에 두고 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴과;
    상기 제1 반도체 패턴과 접촉되며 상기 제1 구동전압 공급라인과 전기적으로 접속된 제1 소스전극과;
    상기 제1 소스전극과 마주보는 제1 드레인 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 센서 박막 트랜지스터의 수광부는
    상기 제1 소스전극과 제1 드레인전극 사이에 위치하며 상기 제1 반도체 패턴의 일부인 채널영역인 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 수광영역에서의 컬러필터의 두께는 상기 화소영역에서의 컬러필터의 두께의 절반인 것을 특징으로 하는 액정표시장치.
  6. 제 3 항에 있어서,
    상기 센서 박막 트랜지스터를 덮도록 형성된 보호막과;
    상기 보호막 및 게이트 절연막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제1 홀과;
    상기 보호막을 관통하여 상기 제1 소스전극을 노출시키는 제2 홀과;
    상기 제1 홀을 통해 상기 제1 구동전압 공급라인과 접촉되고 상기 제2 홀을 통해 상기 제1 소스전극과 접촉되어 상기 제1 소스전극과 상기 제1 구동전압 공급라인을 전기적으로 연결시키는 제1 투명전극 패턴을 구비하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 제1 스토리지 캐패시터는
    상기 제2 구동전압 공급라인에서 신장된 제1 스토리지 하부전극과;
    상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되는 제1 스토리지 상부전극을 구비하고,
    상기 제1 스토리지 상부전극은 상기 보호막을 관통하는 제3 홀을 통해 상기 화소전극과 접촉되는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 제2 스토리지 캐패시터는
    상기 센서 박막 트랜지스터의 제1 드레인전극 및 상기 제2 박막 트랜지스터와 접촉된 제2 스토리지 전극, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제2 구동전압 공급라인으로 이루어지는 제2-1 스토리지 캐패시터와;
    상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제1 구동전압 공급라인으로 이루어지는 제2-2 스토리지 캐패시터와;
    상기 보호막을 사이에 두고 상기 제2 스토리지 전극과 중첩되며 상기 제2 구동전압 공급라인을 노출시키는 제4 홀을 통해 상기 제2 구동전압 공급라인과 접촉되는 제2 투명전극 패턴으로 이루어지는 제2-3 스토리지 캐패시터를 포함하는 것을 특징으로 하는 액정표시장치.
  9. 제 3 항에 있어서,
    상기 제2 박막 트랜지스터는
    상기 전단 게이트 라인과 접촉되는 제2 게이트 전극과;
    상기 게이트 절연막을 사이에 두고 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴과;
    상기 제2 반도체 패턴과 접속된 제2 소스전극과;
    상기 제2 소스전극과 마주보며 상기 센싱신호전달라인과 접속된 제2 드레인 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  10. 제 3 항에 있어서,
    상기 제1 박막 트랜지스터는
    상기 게이트 라인에서 신장된 제3 게이트 전극과;
    상기 게이트 절연막을 사이에 두고 상기 제3 게이트 전극과 중첩되게 형성되는 제3 반도체 패턴과;
    상기 제3 반도체 패턴과 전기적으로 접속됨과 아울러 상기 데이터 라인에서 신장된 제3 소스전극과;
    상기 제3 소스전극과 마주보며 상기 화소전극과 접속된 제3 드레인 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  11. 제 1 항에 있어서,
    상기 액정표시장치는 디스플레이 모드와 센서 모드에 따라 백라이트 광량이 차등 공급되는 것을 특징으로 하는 액정표시장치.
  12. 이미지 정보를 갖는 광을 센싱하기 위한 센서 박막 트랜지스터가 형성된 박막 트랜지스터 어레이 기판을 마련하는 단계와;
    액정을 사이에 두고 상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 마련하는 단계와;
    상기 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판을 합착하는 단계를 포함하고,
    상기 컬러필터 어레이 기판을 형성하는 단계는
    상기 박막 트랜지스터 어레이 기판에서의 화소전극과 대응되는 화소영역 및 상기 센서 박막 트랜지스터에서 광을 수광하기 위한 수광부를 노출시키는 수광영역을 제외한 영역에 위치하는 블랙 매트릭스를 형성하는 단계와;
    상기 화소영역보다 상기 수광영역에서 상대적으로 낮은 두께를 가지는 컬러필터를 형성하는 단계를 포함하고,
    상기 박막 트랜지스터 어레이 기판을 형성하는 단계는
    기판 상에 게이트 라인, 센서 박막 트랜지스터의 제1 게이트 전극, 제1 박막 트랜지스터의 제2 게이트 전극, 제2 박막 트랜지스터의 제3 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계와;
    상기 게이트 패턴이 형성된 기판 상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴, 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴, 제3 게이트 전극과 중첩되는 제3 반도체 패턴을 형성하는 단계와;
    상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되는 데이터 라인, 제1 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제1 소스전극 및 제1 드레인 전극, 상기 제2 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제2 소스전극과 제2 드레인 전극, 상기 제3 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제3 소스전극 및 제3 드레인 전극을 포함하는 소스/드레인 패턴을 형성하여 센서 박막 트랜지스터, 제1 및 제2 박막 트랜지스터를 형성하는 단계와;
    상기 제1 박막 트랜지스터의 제2 드레인 전극을 노출시키는 제1 홀을 가지는 보호막을 형성하는 단계와;
    상기 제1 홀을 통해 상기 제2 드레인 전극과 접속되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 삭제
  14. 제 12 항에 있어서,
    상기 센서 박막 트랜지스터의 수광부는
    상기 제1 소스전극과 제1 드레인전극 사이에 위치하며 상기 제1 반도체 패턴의 일부인 채널영역인 것을 특징으로 하는 액정표시장치의 제조방법.
  15. 제 12 항에 있어서,
    상기 수광영역에서의 컬러필터의 두께는 상기 화소영역에서의 컬러필터의 두께의 절반인 것을 특징으로 하는 액정표시장치의 제조방법.
  16. 제 12 항에 있어서,
    상기 게이트 패턴을 형성하는 단계는
    상기 게이트 라인과 나란하게 형성되어 상기 센서 박막 트랜지스터에 제1 구동전압을 공급하는 제1 구동전압 공급라인과,
    상기 제1 게이트 전극과 접속됨과 아울러 상기 제1 구동전압 공급라인과 나란한 제2 구동전압 공급라인과,
    상기 게이트 라인과 나란하며 상기 제2 구동전압 공급라인에서 신장된 제1 스토리지 하부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  17. 제 16 항에 있어서,
    상기 소스/드레인 패턴을 형성하는 단계는
    상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되게 형성되어 상기 제1 스토리지 하부전극과 제1 스토리지 캐패시터를 이루는 제1 스토리지 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  18. 제 17 항에 있어서,
    상기 센서 박막 트랜지스터에 의해 센싱된 신호를 저항하기 위한 제2 스토리지 캐패시터를 형성하는 단계를 더 포함하고,
    상기 제2 스토리지 캐패시터를 형성하는 단계는
    상기 센서 박막 트랜지스터의 제1 드레인전극 및 상기 제2 박막 트랜지스터의 제2 소스전극의 사이에 위치하는 제2 스토리지 전극과, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제2 구동전압 공급라인을 포함하는 제2-1 스토리지 캐패시터를 형성하는 단계와;
    상기 제2 스토리지 전극과, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제1 구동전압 공급라인을 포함하는 제2-2 스토리지 캐패시터를 형성하는 단계와;
    상기 제2 스토리지 전극과, 보호막을 사이에 두고 상기 제2 스토리지 전극과 중첩되며 상기 제2 구동전압 공급라인을 노출시키는 제2 홀을 통해 상기 제2 구동전압 공급라인과 접촉되는 제2 투명전극 패턴을 포함하는 제2-3 스토리지 캐패시터를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  19. 제 16 항에 있어서,
    상기 화소전극을 형성하는 단계는
    상기 게이트 절연막 및 보호막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제3 홀을 통해 상기 제1 구동전압 공급라인과 접촉됨과 아울러 상기 보호막을 관통하여 상기 센서 박막 트랜지스터의 제1 소스전극을 노출시키는 제4 홀을 통해 상기 제1 소스전극과 접촉되는 제1 투명전극 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  20. 제 16 항에 있어서,
    상기 소스/드레인 패턴을 형성하는 단계는
    상기 데이터 라인과 나란하게 위치함과 아울러 상기 제2 박막 트랜지스터의 제3 드레인 전극과 접속되는 센싱신호 전달라인을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  21. 제 12 항에 있어서,
    상기 컬러필터를 형성하는 단계는
    적색 컬러필터를 형성하는 단계와;
    녹색 컬러필터를 형성하는 단계와;
    청색 컬러필터를 형성하는 단계를 포함하고,
    상기 적색, 녹색 및 청색 컬러필터를 형성하는 각각의 단계는,
    상기 블랙 매트릭스가 형성된 기판 상에 컬러수지를 형성하는 단계와;
    상기 컬러수지가 형성된 기판 상에 노광부, 차단부 및 회절노광부를 포함하는 회절마스크를 정렬시키는 단계와;
    상기 회절마스크를 이용한 포토리쏘그래피 공정에 의해 상기 회절마스크의 차단부에 대응되는 영역보다 상기 회절마스크의 회절노광부에 대응되는 영역에서 상대적으로 낮은 높이를 가지는 컬러필터를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020060058545A 2006-06-28 2006-06-28 액정표시장치 및 그 제조방법 KR101290004B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060058545A KR101290004B1 (ko) 2006-06-28 2006-06-28 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060058545A KR101290004B1 (ko) 2006-06-28 2006-06-28 액정표시장치 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20080000768A KR20080000768A (ko) 2008-01-03
KR101290004B1 true KR101290004B1 (ko) 2013-07-30

Family

ID=39212887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060058545A KR101290004B1 (ko) 2006-06-28 2006-06-28 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101290004B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105683993A (zh) * 2013-09-27 2016-06-15 硅显示技术有限公司 光学薄膜晶体管型指纹传感器
CN112651282A (zh) * 2019-10-09 2021-04-13 联咏科技股份有限公司 指纹识别设备
US20220004734A1 (en) * 2019-10-09 2022-01-06 Novatek Microelectronics Corp. Fingerprint recognition apparatus
US11569316B2 (en) 2020-01-22 2023-01-31 Samsung Display Co., Ltd. Display device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101451578B1 (ko) * 2008-04-22 2014-10-16 엘지디스플레이 주식회사 터치 패널 액정 표시 장치
KR101592010B1 (ko) 2009-07-17 2016-02-05 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101610846B1 (ko) 2009-09-08 2016-04-11 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
KR101588352B1 (ko) 2010-01-11 2016-01-26 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
WO2015102150A1 (ko) * 2014-01-03 2015-07-09 경북대학교 산학협력단 감지 디바이스, 표시장치 및 이의 제조 방법
KR102175963B1 (ko) * 2014-05-26 2020-11-09 삼성디스플레이 주식회사 액정 표시 장치
KR102470567B1 (ko) * 2017-07-10 2022-11-24 엘지디스플레이 주식회사 광학센서 내장형 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050043320A (ko) * 2003-11-06 2005-05-11 삼성전자주식회사 액정표시장치 및 이를 포함하는 액정표시 시스템
KR20050065970A (ko) * 2003-12-26 2005-06-30 삼성전자주식회사 광센서와 이를 갖는 액정 표시 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050043320A (ko) * 2003-11-06 2005-05-11 삼성전자주식회사 액정표시장치 및 이를 포함하는 액정표시 시스템
KR20050065970A (ko) * 2003-12-26 2005-06-30 삼성전자주식회사 광센서와 이를 갖는 액정 표시 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105683993A (zh) * 2013-09-27 2016-06-15 硅显示技术有限公司 光学薄膜晶体管型指纹传感器
CN112651282A (zh) * 2019-10-09 2021-04-13 联咏科技股份有限公司 指纹识别设备
US20220004734A1 (en) * 2019-10-09 2022-01-06 Novatek Microelectronics Corp. Fingerprint recognition apparatus
US11569316B2 (en) 2020-01-22 2023-01-31 Samsung Display Co., Ltd. Display device
US11812641B2 (en) 2020-01-22 2023-11-07 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20080000768A (ko) 2008-01-03

Similar Documents

Publication Publication Date Title
KR101290004B1 (ko) 액정표시장치 및 그 제조방법
KR101211345B1 (ko) 액정표시장치 및 그 제조방법
KR100961072B1 (ko) 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과이를 이용한 이미지 센싱 방법
KR100525857B1 (ko) 반투과 반사형 액정 장치 및 그것을 이용한 전자기기
KR101279275B1 (ko) 액정표시장치 및 그 구동방법
KR100958246B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
KR20060132372A (ko) 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법
KR20070106278A (ko) 반투과형 액정표시장치 및 그 제조방법
KR101266768B1 (ko) 액정표시장치 및 그 제조방법
US7777843B2 (en) Transflective type diode substrate with reflective zone including diode having scan electrode wherein pixel electrode directly contacts an insulating pattern through hole penetrating organic pattern that overlaps the scan electrode
KR101159324B1 (ko) 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과이를 이용한 이미지 센싱 방법
KR101248228B1 (ko) 액정표시장치 및 그 제조방법
KR20060073374A (ko) 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101201041B1 (ko) 액정표시장치 및 그 제조방법
KR20060129877A (ko) 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과이를 이용한 이미지 센싱 방법
KR101258901B1 (ko) 이미지 센싱 기능을 가지는 액정표시장치
KR101279265B1 (ko) 액정표시장치 및 그 제조방법
KR101146375B1 (ko) 이미지 센싱 기능을 가지는 액정표시장치
KR20070052922A (ko) 액정표시장치 및 그 제조방법
KR101237149B1 (ko) 액정표시장치와 그의 제조 및 구동방법
KR101254794B1 (ko) 필드 시퀀셜 컬러 액정표시장치 및 그 제조방법과 이를이용한 이미지 센싱 방법
JP2003262852A (ja) 半透過・反射型液晶装置、およびそれを用いた電子機器
KR100975806B1 (ko) 액정표시장치
JP2007248491A (ja) 電気光学装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 7