KR20070052922A - 액정표시장치 및 그 제조방법 - Google Patents

액정표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20070052922A
KR20070052922A KR1020050110726A KR20050110726A KR20070052922A KR 20070052922 A KR20070052922 A KR 20070052922A KR 1020050110726 A KR1020050110726 A KR 1020050110726A KR 20050110726 A KR20050110726 A KR 20050110726A KR 20070052922 A KR20070052922 A KR 20070052922A
Authority
KR
South Korea
Prior art keywords
electrode
thin film
gate
film transistor
driving voltage
Prior art date
Application number
KR1020050110726A
Other languages
English (en)
Inventor
추교섭
강희광
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020050110726A priority Critical patent/KR20070052922A/ko
Publication of KR20070052922A publication Critical patent/KR20070052922A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/135—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied
    • G02F1/1354—Liquid crystal cells structurally associated with a photoconducting or a ferro-electric layer, the properties of which can be optically or electrically varied having a particular photoconducting structure or material
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Abstract

본 발명은 문서, 이미지 스캔, 터치 입력 및 입력된 이미지를 화상에 구현할 수 있는 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법에 관한 것이다.
본 발명은 화상이 구현되는 표시영역과 표시영역을 둘러싸는 비표시영역으로 구분되는 액정표시패널과, 상기 액정표시패널을 구동하기 위한 구동회로부들을 가지는 액정표시장치에 있어서, 상기 액정표시패널은 상기 표시영역에 위치하여 이미지 정보를 갖는 광을 센싱하기 위한 제1 센서 박막 트랜지스터와; 상기 비표시영역에 위치하여 고정된 신호를 센싱하며 상기 제1 센서 박막 트랜지스터에 센싱되는 센싱 신호에 대응되는 계조값을 산정하기 위한 기준을 제시하는 제2 센서 박막 트랜지스터를 구비한다.

Description

액정표시장치 및 그 제조방법{Liquid Crystal Display Device And Method For Fabricating Thereof}
도 1은 통상적인 TFT 어레이 기판의 일부를 도시한 평면도.
도 2은 도 1에 도시된 TFT 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도.
도 3은 종래의 포토 센싱 소자를 나타내는 단면도.
도 4는 본 발명에 따른 액정표시장치를 개략적으로 나타내는 블럭도.
도 5는 도 4의 액정표시장치의 박막 트랜지스터 어레이 기판을 나타내는 도면.
도 6은 도 5의 Ⅱ-Ⅱ'선, Ⅲ-Ⅲ'선 및 Ⅳ-Ⅳ'선을 절취하여 도시한 단면도.
도 7은 표시영역에서의 액정셀을 나타내는 단면도.
도 8은 비표시영역에서의 액정셀을 나타내는 단면도.
도 9는 도 7의 표시영역에서의 액정셀을 나타내는 평면도.
도 10은 도 7에서의 센서 박막 트랜지스터의 이미지 정보를 갖는 광을 센싱하는 과정을 모식화한 도면.
도 11은 도 8에서의 기준 센서 박막 트랜지스터의 고정된 신호를 센싱하는 과정을 모식화한 도면.
도 12는 도 7에서의 하나의 액정셀을 개략적으로 나타내는 회로도.
도 13a 내지 도 13e는 본 발명의 실시예에 따른 이미지 센싱 기능을 가지는 박막 트랜지스터 어레이 기판의 제조방법을 설명하기 위한 공정도.
도 14는 이미지 정보를 가지는 광이 센서 박막 트랜지스터에 센싱되는 단계를 나타내는 회로도
도 15는 도 14에서의 센싱된 신호가 리드 아웃 집적회로(I.C)로 검출되는 단계를 나타내는 회로도.
< 도면의 주요 부분에 대한 부호의 설명 >
102 : 게이트 라인 104 : 데이터 라인
106 : 제1 박막 트랜지스터 108a,108b,108c : 게이트 전극
110a,110b,110c : 소스 전극 112a,112b,112c : 드레인 전극
14, 114a,114b,114c : 활성층 115a,115b,115c,115d,115e : 접촉홀
18, 118 : 화소전극 120 : 제1 스토리지 캐패시터
180 : 제2 스토리지 캐패시터 44,144 : 게이트 절연막
50,150 : 보호막 140 : 센서 및 기준 센서 박막 트랜지스터
170 : 제2 박막 트랜지스터 152 : 제1 구동전압 공급라인
171 : 제2 구동전압 공급라인 155 : 제1 투명전극 패턴
156 : 제2 투명전극 패턴
본 발명은 액정표시장치에 관한 것으로, 특히 문서, 이미지 스캔, 터치 입력을 할 수 있는 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과 이를 이용한 이미지 센싱 방법에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시하게 된다. 이를 위하여 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과, 액정표시패널을 구동하기 위한 구동회로를 구비한다.
액정표시패널은 서로 대향하는 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판과, 두 기판 사이에 일정한 셀갭 유지를 위해 위치하는 스페이서와, 그 셀갭에 채워진 액정을 구비한다.
박막 트랜지스터 어레이 기판은 게이트 라인들 및 데이터 라인들과, 그 게이트 라인들과 데이터 라인들의 교차부마다 스위치소자로 형성된 박막 트랜지스터와, 액정셀 단위로 형성되어 박막 트랜지스터에 접속된 화소 전극 등과, 그들 위에 도포된 배향막으로 구성된다. 게이트 라인들과 데이터 라인들은 각각의 패드부를 통해 구동회로들로부터 신호를 공급받는다. 박막 트랜지스터는 게이트 라인에 공급되는 스캔신호에 응답하여 데이터 라인에 공급되는 화소전압신호를 화소 전극에 공급한다.
컬러필터 어레이 기판은 액정셀 단위로 형성된 컬러필터들과, 컬러필터들간 의 구분 및 외부광 반사를 위한 블랙 매트릭스와, 액정셀들에 공통적으로 기준전압을 공급하는 공통 전극 등과, 그들 위에 도포되는 배향막으로 구성된다.
액정표시패널은 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판을 별도로 제작하여 합착한 다음 액정을 주입하고 봉입함으로써 완성하게 된다.
도 1은 종래 액정표시장치의 박막 트랜지스터 어레이 기판을 도시한 평면도이고, 도 2는 도 1에 도시된 박막 트랜지스터 어레이 기판을 Ⅰ-Ⅰ'선을 따라 절단하여 도시한 단면도이다.
도 1 및 도 2에 도시된 박막 트랜지스터 어레이 기판은 하부기판(42) 위에 게이트 절연막(44)을 사이에 두고 교차하게 형성된 게이트 라인(2) 및 데이터 라인(4)과, 그 교차부마다 형성된 박막 트랜지스터(Thin Film Transistor ; 이하 "TFT"라 함)(6)와, 그 교차구조로 마련된 셀영역에 형성된 화소 전극(18)을 구비한다. 그리고, TFT 어레이 기판은 화소전극(18)과 이전단 게이트 라인(2)의 중첩부에 형성된 스토리지 캐패시터(20)를 구비한다.
TFT(6)는 게이트 라인(2)에 접속된 게이트 전극(8)과, 데이터 라인(4)에 접속된 소스 전극(10)과, 화소 전극(18)에 접속된 드레인 전극(12)과, 게이트 전극(8)과 중첩되고 소스 전극(10)과 드레인 전극(12) 사이에 채널을 형성하는 활성층(14)을 구비한다. 활성층(14)은 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 중첩되게 형성되고 소스 전극(10)과 드레인 전극(12) 사이의 채널부를 더 포함한다. 활성층(14) 위에는 데이터 라인(4), 소스 전극(10) 및 드레인 전극(12)과 오믹접촉을 위한 오믹접촉층(48)이 더 형성된다. 여기서, 통상적으로 활성층 (14) 및 오믹접촉층(48)을 반도체 패턴(45)이라 명명한다.
이러한 TFT(6)는 게이트 라인(2)에 공급되는 게이트 신호에 응답하여 데이터 라인(4)에 공급되는 화소전압 신호가 화소 전극(18)에 충전되어 유지되게 한다.
화소전극(18)은 보호막(50)을 관통하는 접촉홀(16)을 통해 TFT(6)의 드레인 전극(12)과 접속된다. 화소 전극(18)은 충전된 화소전압에 의해 도시하지 않은 상부 기판에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 TFT 어레이 기판과 컬러필터 어레이 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소전극(18)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
스토리지 캐패시터(20)는 전단 게이트라인(2)과 화소전극(18)의해 형성된다. 게이트라인(2)과 화소전극(18) 사이에는 게이트 절연막(44) 및 보호막(50)이 위치하게 된다. 이러한 스토리지 캐패시터(20)는 화소 전극(18)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되도록 도움을 주게 된다.
이러한, 종래의 액정표시장치는 디스플레이 기능만을 가질 뿐 외부 문서 또는 이미지 등의 내용 화상으로 구현할 수 있는 등의 외부 이미지를 센싱하여 디스플레이 할 수 있는 기능을 가지고 있지 않다.
도 3은 종래의 이미지 센싱소자를 나타내는 도면이다.(도 3에 도시된 이미지 센싱소자 내의 각 구성요소 들 중 통상의 TFT에 포함되는 구성요소는 도 1 및 2에 도시된 TFT의 구성요소와 동일한 도면부호를 부여하기로 한다.)
도 3에 도시된 이미지 센싱소자는 포토 TFT(40), 포토 TFT(40)와 접속된 스 토리지 캐패시터(80), 스토리지 캐패시터(80)를 사이에 두고 포토 TFT(40)와 반대방향에 위치하는 스위치 TFT(6)를 구비한다.
포토 TFT(40)는 기판(42) 상에 형성된 게이트 전극(8)과, 게이트 절연막(44)을 사이에 두고 게이트 전극(8)과 중첩되는 활성층(14), 활성층(14)과 전기적으로 접속되는 구동 소스전극(60), 구동 소스전극(60)과 마주보는 구동 드레인 전극(62)을 구비한다. 활성층(14)은 구동 소스전극(60) 및 구동 드레인 전극(62)과 중첩되게 형성되고 구동 소스전극(60)과 구동 드레인전극(62) 사이의 채널부를 더 포함한다. 활성층(14) 위에는 구동 소스전극(60) 및 구동 드레인전극(62)과 오믹접촉을 위한 오믹접촉층(48)이 더 형성된다. 이러한, 포토 TFT(40)는 문서 또는 사람의 지문 등 소정의 이미지에 의한 입사되는 광을 센싱하는 역할을 한다.
스토리지 캐패시터(80)는 포토 TFT(40)의 게이트 전극(8)과 접속된 스토리지 하부전극(72), 절연막(44)을 사이에 두고 스토리지 하부전극(72)과 중첩되게 형성되며 포토 TFT(40)의 구동 드레인 전극(62)과 접속된 스토리지 상부전극(74)을 구비한다. 이러한, 스토리지 캐패시터(80)는 포토 TFT(40)에서 발생된 광전류에 의한 전하를 저장하는 역할을 한다.
스위칭 TFT(6)는 기판(42) 상에 형성된 게이트 전극(8)과, 스토리지 상부전극(74)과 접속된 소스전극(10), 소스전극(10)과 마주보는 드레인전극(12)과, 게이트 전극(8)과 중첩되고 소스전극(10)과 드레인전극(12) 사이에 채널을 형성하는 활성층(14)을 구비한다. 활성층(14)은 소스전극(10) 및 드레인전극(12)과 중첩되게 형성되고 소스전극(10)과 드레인전극(12) 사이의 채널부를 더 포함한다. 활성층 (14) 위에는 소스전극(10) 및 드레인전극(12)과 오믹접촉을 위한 오믹접촉층(48)이 더 형성된다.
이러한, 구조를 가지는 이미지 센싱 소자의 구동을 간략하게 설명하면, 포토 TFT(40)의 구동 소스전극(60)에 예를 들어 약, 10V 정도의 구동전압이 인가됨과 아울러 게이트 전극(8)에 예를 들어, 약 -5V 정도의 역바이어스 전압이 인가되고 활성층(14)에 광이 센싱되면 센싱된 광량에 따라 구동 소스전극(60)에서 채널을 경유하여 구동 드레인전극(62)으로 흐르는 광전류(Photo Current) 패스가 발생된다. 광전류 패스는 구동 드레인전극(62)에서 스토리지 상부전극(74)으로 흐르게 됨과 동시에 스토리지 하부전극(72)은 포토 TFT(40)의 게이트 전극(8)과 접속되어 있으므로 스토리지 캐패시터(80)에는 광전류에 의한 전하가 충전되게 된다. 이와 같이 스토리지 캐패시터(80)에 충전된 전하는 스위치 TFT(6)에 전달되어 포토 TFT(40)에 의해 센싱된 이미지를 읽어낼 수 있게 된다.
이와 같이 종래의 액정표시장치는 디스플레이를 위한 기능만을 가지고 종래의 이미지 센싱소자는 이미지를 센싱하는 기능만을 가진다.
따라서, 본 발명의 목적은 문서, 사람의 지문 등의 이미지가 입력됨과 아울러 입력된 이미지를 화상에 나타낼 수 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과 이를 이용한 이미지 센싱 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여, 본 발명은 화상이 구현되는 표시영역과 표시영역을 둘러싸는 비표시영역으로 구분되는 액정표시패널과, 상기 액정표시패널을 구동하기 위한 구동회로부들을 가지는 액정표시장치에 있어서, 상기 액정표시패널은 상기 표시영역에 위치하여 이미지 정보를 갖는 광을 센싱하기 위한 제1 센서 박막 트랜지스터와; 상기 비표시영역에 위치하여 고정된 신호를 센싱하며 상기 제1 센서 박막 트랜지스터에 센싱되는 센싱 신호에 대응되는 계조값을 산정하기 위한 기준을 제시하는 제2 센서 박막 트랜지스터를 구비한다.
상기 액정표시패널은 상기 제1 및 제2 박막 트랜지스터가 형성되는 박막 트랜지스터 어레이 기판과; 액정을 사이에 두고 상기 상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 구비하고, 상기 컬러필터 어레이 기판은 상기 제1 센서 박막 트랜지스터에서 광을 수광하는 수광부는 노출시키고 상기 제2 센서 박막 트랜지스터는 마스킹하는 블랙 매트릭스를 구비한다.
상기 박막 트랜지스터 어레이 기판은 기판 상에 서로 교차되게 형성되는 게이트 라인 및 데이터 라인과; 상기 게이트 라인 및 데이터 라인의 교차영역에 형성되는 제1 박막 트랜지스터와; 상기 제1 박막 트랜지스터와 접속된 화소전극과; 상기 화소전극에 충전된 화소전압을 저장하는 제1 스토리지 캐패시터와; 상기 게이트 라인과 나란하게 위치하며 상기 제1 및 제2 센서 박막 트랜지스터 중 어느 하나에 제1 구동전압을 공급하는 제1 구동전압 공급라인과; 상기 제1 구동전압 공급라인과 나란하게 위치하며 상기 제1 및 제2 센서 박막 트랜지스터 중 어느 하나에 제 2 구동전압을 공급하는 제2 구동전압 공급라인과; 상기 제1 및 제2 센서 박막 트랜지스터 중 어느 하나에 의해 센싱된 신호를 저장하기 위한 제2 스토리지 캐패시터와; 상기 제2 스토리지 캐패시터에 저장된 상기 센싱신호를 검출하기 위한 집적회로와; 상기 제2 스토리지 캐패시터 및 전단 게이트 라인과 접속됨과 아울러 상기 센싱된 신호를 선택적으로 상기 집적회로에 공급하기 위한 제2 박막 트랜지스터와; 상기 화소전극을 사이에 두고 상기 데이터 라인과 나란하게 위치하며 상기 제2 박막 트랜지스터로부터의 센싱 신호를 집적회로에 전달하기 위한 센싱신호전달라인을 구비하는 한다.
상기 제1 및 제2 센서 박막 트랜지스터 각각은 상기 제2 구동전압 공급라인에서 신장된 제1 게이트 전극과; 상기 제1 게이트 전극을 덮도록 형성된 게이트 절연막과; 상기 게이트 절연막을 사이에 두고 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴과; 상기 제1 반도체 패턴과 접촉되며 상기 제1 구동전압 공급라인과 전기적으로 접속된 제1 소스전극과; 상기 제1 소스전극과 마주보는 제1 드레인 전극을 구비한다.
상기 제1 및 제2 센서 박막 트랜지스터를 덮도록 형성된 보호막과; 상기 보호막 및 게이트 절연막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제1 홀과; 상기 보호막을 관통하여 상기 제1 소스전극을 노출시키는 제2 홀과; 상기 제1 홀을 통해 상기 제1 구동전압 공급라인과 접촉되고 상기 제2 접촉홀을 통해 상기 제1 소스전극과 접촉되어 상기 제1 소스전극과 상기 제1 구동전압 공급라인을 전기적으로 연결시키는 제1 투명전극 패턴을 구비한다.
상기 제1 스토리지 캐패시터는 상기 제2 구동전압 공급라인에서 신장된 제1 스토리지 하부전극과; 상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되는 제1 스토리지 상부전극을 구비하고, 상기 제1 스토리지 상부전극은 상기 보호막을 관통하여 제3 홀을 통해 상기 화소전극과 접촉된다.
상기 제2 스토리지 캐패시터는 상기 제1 및 제2 센서 박막 트랜지스터의 제1 드레인전극 및 상기 제2 박막 트랜지스터와 접촉된 제2 스토리지 전극, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제2 구동전압 공급라인으로 이루어지는 제2-1 스토리지 캐패시터와; 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제1 구동전압 공급라인으로 이루어지는 제2-2 스토리지 캐패시터와; 상기 보호막을 사이에 두고 상기 제2 스토리지 전극과 중첩되며 상기 제2 구동전압 공급라인을 노출시키는 제4 홀을 통해 상기 제2 구동전압 공급라인과 접촉되는 제2 투명전극 패턴으로 이루어지는 제2-3 스토리지 캐패시터를 포함한다.
상기 제2 박막 트랜지스터는 상기 전단 게이트 라인과 접촉되는 제2 게이트 전극과; 상기 게이트 절연막을 사이에 두고 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴과; 상기 제2 반도체 패턴과 전기적으로 접속됨과 아울러 상기 제2 스토리지 전극에서 신장된 제2 소스전극과; 상기 제2 소스전극과 마주보며 상기 센싱신호전달라인과 접속된 제2 드레인 전극을 구비한다.
상기 제1 박막 트랜지스터는 상기 게이트 라인에서 신장된 제3 게이트 전극과; 상기 게이트 절연막을 사이에 두고 상기 제3 게이트 전극과 중첩되게 형성되는 제3 반도체 패턴과; 상기 제3 반도체 패턴과 전기적으로 접속됨과 아울러 상기 데이터 라인에서 신장된 제3 소스전극과; 상기 제3 소스전극과 마주보며 상기 화소전극과 접속된 제3 드레인 전극을 구비한다.
상기 구동회로부는 상기 게이트 라인에 게이트 신호를 공급하는 게이트 집적회로와; 상기 데이터 라인에 데이터 신호를 공급하기 데이터 집적회로를 포함한다.
본 발명은 이미지 정보를 갖는 광을 센싱하기 위한 제1 센서 박막 트랜지스터 및 고정된 신호를 센싱하여 상기 제1 센서 박막 트랜지스터에 센싱되는 센싱 신호에 대응되는 계조값을 산정하기 위한 기준을 제시하는 제2 센서 박막 트랜지스터가 형성된 박막 트랜지스터 어레이 기판을 마련하는 단계와; 액정을 사이에 두고 상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 마련하는 단계와; 상기 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판을 합착하는 단계를 포함하고, 상기 컬러필터 어레이 기판을 형성하는 단계는 상기 제1 센서 박막 트랜지스터에서 광을 수광하는 수광부는 노출시키고 상기 제2 센서 박막 트랜지스터는 마스킹하는 블랙 매트릭스를 형성하는 단계를 포함한다.
상기 박막 트랜지스터 어레이 기판을 형성하는 단계는 기판 상에 게이트 라인, 제1 및 제2 센서 박막 트랜지스터의 제1 게이트 전극, 제1 박막 트랜지스터의 제2 게이트 전극, 제2 박막 트랜지스터의 제3 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계와; 상기 게이트 패턴이 형성된 기판 상에 게이트 절연막을 형성하는 단계와; 상기 게이트 절연막 상에 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴, 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴, 제3 게이트 전극과 중첩되는 제3 반도체 패턴을 형성하는 단계와; 상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되는 데이터 라인, 제1 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제1 소스전극 및 제1 드레인 전극, 상기 제2 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제2 소스전극과 제2 드레인 전극, 상기 제3 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제3 소스전극 및 제3 드레인 전극을 포함하는 소스/드레인 패턴을 형성하여 제1 및 제2 센서 박막 트랜지스터, 제1 및 제2 박막 트랜지스터를 형성하는 단계와; 상기 제1 박막 트랜지스터의 제2 드레인 전극을 노출시키는 제1 홀을 가지는 보호막을 형성하는 단계와; 상기 제1 홀을 통해 상기 제2 드레인 전극과 접속되는 화소전극을 형성하는 단계를 포함한다.
상기 게이트 패턴을 형성하는 단계는 상기 게이트 라인과 나란하게 형성되어 상기 제1 및 제2 센서 박막 트랜지스터 중 어느 하나에 제1 구동전압을 공급하는 제1 구동전압 공급라인과, 상기 제1 게이트 전극과 접속됨과 아울러 상기 제1 구동전압 공급라인과 나란한 제2 구동전압 공급라인과, 상기 게이트 라인과 나란하며 상기 제1 구동전압 공급라인에서 신장된 제1 스토리지 하부전극을 형성하는 단계를 포함한다.
상기 소스/드레인 패턴을 형성하는 단계는 상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되게 형성되어 상기 제1 스토리지 하부전극과 제1 스토리지 캐패시터를 이루는 제1 스토리지 상부전극을 형성하는 포함한다.
상기 화소전극을 형성하는 단계는 상기 게이트 절연막 및 보호막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제3 홀을 통해 상기 제1 구동전압 공급라인과 접촉됨과 아울러 상기 보호막을 관통하여 상기 센싱 박막 트랜지스터의 제1 소스전극을 노출시키는 제4 홀을 통해 상기 제1 소스전극과 접촉되는 제1 투명전극 패턴을 형성하는 단계를 더 포함한다.
상기 제1 및 제2 센서 박막 트랜지스터 중 어느 하나에 의해 센싱된 신호를 저항하기 위한 제2 스토리지 캐패시터를 형성하는 단계를 더 포함하고, 상기 제2 스토리지 캐패시터를 형성하는 단계는 상기 제1 및 제2 센서 박막 트랜지스터 중 어느 하나의 제1 드레인전극 및 상기 제2 박막 트랜지스터의 제2 소스전극을 사이에 위치하는 제2 스토리지 전극과, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제2 구동전압 공급라인을 포함하는 제2-1 스토리지 캐패시터를 형성하는 단계와; 상기 제2 스토리지 전극과, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제1 구동전압 공급라인을 포함하는 제2-2 스토리지 캐패시터를 형성하는 단계와; 상기 제2 스토리지 전극과, 보호막을 사이에 두고 상기 제2 스토리지 전극과 중첩되며 상기 제2 구동전압 공급라인을 노출시키는 제2 홀을 통해 상기 제2 구동전압 공급라인과 접촉되는 제2 투명전극 패턴을 포함하는 제2-3 스토리지 캐패시터를 형성하는 단계를 포함한다.
상기 소스/드레인 패턴을 형성하는 단계는 상기 데이터 라인과 나란하게 위치함과 아울러 상기 제2 박막 트랜지스터의 제3 드레인 전극과 접속되는 센싱신호 전달라인을 형성하는 단계를 포함한다.
상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발 명의 바람직한 실시 예들에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 도 4 내지 도 15를 참조하여 상세하게 설명하기로 한다.
도 4는 본 발명의 실시예에 따른 액정표시장치를 개략적으로 나타내는 도면이고, 도 5는 도 4의 액정표시패널에서의 액정셀들 중 어느 하나의 액정셀에 대응되는 박막 트랜지스터 어레이 기판(190)을 나타내는 평면도이고, 도 6은 도 5에 도시된 Ⅱ-Ⅱ'선, Ⅲ-Ⅲ'선, Ⅳ-Ⅳ'을 각각 절취하여 도시한 단면도이다.
도 4 내지 도 6에 도시된 액정표시장치는 디스플레이 모드(mode) 일 경우 소정의 화상을 구현하게 되고 스캔너 모드(mode) 일 경우 이미지 정보를 가지는 대상물 등을 스캐닝하게 된다.
이러한, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되며 화상이 구현되는 표시영역(A)과 표시영역(A)을 둘러싸는 비표시영역(B)으로 구분되는 액정표시패널(160)과, 액정표시패널(160)을 구동하기 위한 구동회로부들(162,164,166)을 구비한다.
액정표시패널(160)은 서로 대향하는 박막 트랜지스터 어레이 기판(190) 및 컬러필터 어레이 기판(192)과, 두 기판 사이에 채워진 액정을 구비한다.
구동회로부는 게이트라인(102)들을 구동하기 위한 게이트 집적회로(Integrated Circuit : IC)부(164), 데이터 라인(104)을 구동하기 위한 데이터 집적회로부(162), 리드 아웃 라인(204)과 접속된 리드 아웃 집적회로부(166)를 구비한다. 게이트 집적회로부(164)는 게이트 라인(102)들과 접속되어 게이트 라인(102) 에 게이트 신호를 공급한다. 데이터 집적회로부(162)는 게이트 신호에 동기되는 데이터 전압을 데이터 라인(104)에 공급한다. 리드 아웃 집적회로부(166)는 리드 아웃라인(204)으로부터의 센싱전압을 리딩하는 역할을 한다.
도 5 및 도 6에 도시된 박막 트랜지스터 어레이 기판(190)은 하부기판(142) 위에 게이트 절연막(144)을 사이에 두고 교차하게 형성된 게이트 라인(102) 및 데이터 라인(104)과, 그 교차부마다 형성된 화소(Pixel)스위칭 TFT(이하 "제1 TFT"라 한다.)(106)와, 그 교차구조로 마련된 셀영역에 형성된 화소전극(118), 화소전극(118)을 사이에 두고 데이터 라인(104)과 나란하게 형성된 리드아웃 라인(Read-Out Line)(204), 게이트 라인(102)과 나란하게 형성되는 제1 및 제2 구동전압공급라인(152,171), 제1 및 제2 구동전압공급라인(152,171) 사이에 위치하며 제1 및 제2 구동전압공급라인(152,171)으로부터의 제1 및 제2 구동전압이 공급되는 센서 TFT(140), 전단 게이트 라인(102)과 리드아웃 라인(204)의 교차영역에 형성된 스위칭 TFT(이하 "제2 TFT" 라 한다.)(170)와, 제2 구동전압공급라인(171)과 화소전극(118)의 중첩부에 형성된 화소 데이터 저장용 스토리지 캐패시터(이하, "제1 스토리지 캐패시터" 라 한다.)와, 제2 TFT(170)와 센서 TFT(140) 사이에 위치하는 센싱 신호 저장용 스토리지 캐패시터(이하, "제2 스토리지 캐패시터"라 한다)(180)를 구비한다.
제1 TFT(106)는 게이트 라인(102)에 접속된 게이트 전극(108a)과, 데이터 라인(104)에 접속된 소스 전극(110a)과, 화소 전극(118)에 접속된 드레인 전극(112a)과, 게이트 전극(108a)과 중첩되고 소스 전극(110a)과 드레인 전극(112a) 사이에 채널을 형성하는 활성층(114a)을 구비한다. 활성층(114a)은 소스전극(110a) 및 드레인전극(112a)과 부분적으로 중첩되게 형성되고 소스전극(110a)과 드레인전극(112a) 사이의 채널부를 더 포함한다. 활성층(114a) 위에는 소스전극(110a) 및 드레인전극(112a)과 오믹접촉을 위한 오믹접촉층(148a)이 더 형성된다. 여기서, 통상적으로 활성층(114a) 및 오믹접촉층(148a)을 반도체 패턴(145a)이라 명명한다.
이러한 제1 TFT(106)는 게이트 라인(102)에 공급되는 게이트 신호에 응답하여 데이터 라인(104)에 공급되는 화소전압 신호가 화소전극(118)에 충전되어 유지되게 한다.
화소전극(118)은 보호막(150)을 관통하는 제1 접촉홀(115a)을 통해 TFT(106)의 드레인전극(112a)과 접속된다. 화소전극(118)은 충전된 화소전압에 의해 도시하지 않은 상부 기판(예를 들어, 컬러필터 어레이 기판)에 형성되는 공통 전극과 전위차를 발생시키게 된다. 이 전위차에 의해 TFT 어레이 기판과 컬러필터 어레이 기판 사이에 위치하는 액정이 유전 이방성에 의해 회전하게 되며 도시하지 않은 광원으로부터 화소전극(118)을 경유하여 입사되는 광을 상부 기판 쪽으로 투과시키게 된다.
제1 스토리지 캐패시터(120)는 제2 구동전압공급라인(171)에서 신장된 제1 스토리지 하부전극(121), 게이트 절연막(144)을 사이에 두고 제1 스토리지 하부전극(121)과 중첩되는 제1 스토리지 상부전극(123)으로 구성된다. 제1 스토리지 상부전극(123)은 보호막(150)을 관통하여 제2 접촉홀(115b)을 통해 화소전극(118)과 접촉된다.
이러한 제1 스토리지 캐패시터(120)는 화소 전극(118)에 충전된 화소전압이 다음 화소전압이 충전될 때까지 유지되게 한다.
센서 TFT(140)는 제2 구동전압 공급라인(171)에서 신장된 게이트 전극(108b)과, 게이트 절연막(144)을 사이에 두고 게이트 전극(108b)과 중첩되는 활성층(114b), 활성층(114b)과 전기적으로 접속됨과 아울러 제1 구동전압 공급라인(152)과 접속된 소스전극(110b), 소스전극(110b)과 마주보는 드레인전극(112b)을 구비한다. 센서 TFT(140)의 드레인 전극(112b)은 "U" 형으로 형성되어 광을 수광하기 위한 채널 영역이 넓게 형성될 수 있게 된다.
또한, 센서 TFT(140)는 보호막(150) 및 게이트 절연막(144)을 관통하여 제1 구동전압 공급라인(152)을 일부 노출시키는 제3 접촉홀(115c) 및 보호막(150)을 관통하여 소스전극(110b)을 노출시키는 제4 접촉홀(115d)을 구비하며, 제3 접촉홀(115c)을 통해 소스전극(110b)과 접촉되고 제4 접촉홀(115d)을 통해 제1 구동전압 공급라인(152)과 접촉되는 제1 투명전극 패턴(155)을 구비한다. 이러한, 제1 투명전극 패턴(155)은 소스전극(110b)과 제1 구동전압 공급라인(152)을 전기적으로 연결시키는 역할을 한다. 활성층(114b)은 소스전극(110b) 및 드레인전극(112b)과 부분적으로 중첩되게 형성되고 소스전극(110b)과 드레인전극(112b) 사이의 채널부를 더 포함한다. 활성층(114b) 위에는 소스전극(110b) 및 드레인전극(112b)과 오믹접촉을 위한 오믹접촉층(148b)이 더 형성된다. 이러한, 센서 TFT(140)는 문서 또는 사람의 지문 등 소정의 이미지에 의한 입사되는 광을 센싱하는 역할을 한다.
제2 스토리지 캐패시터(180)는 적어도 3 이상의 스토리지 캐패시터로 이루어 진다. 도 5에서는 게이트 절연막(144)을 사이에 두고 서로 중첩되는 제2 스토리지 전극(182)과 제2 구동전압공급라인(171)으로 이루어지는 제2-1 스토리지 캐패시터(180a), 게이트 절연막(144)을 사이에 두고 서로 중첩되는 제2 스토리지 전극(182)과 제1 구동전압공급라인(152)으로 이루어지는 제2-2 스토리지 캐패시터(180b), 보호막(150)을 사이에 두고 서로 중첩되는 제2 스토리지 전극(182)과 제2 투명전극 패턴(156)으로 이루어지는 제2-3 스토리지 캐패시터(180c)를 나타내었다. 여기서, 제2 스토리지 전극(182)은 제2 TFT(170)의 소스전극(110c) 및 센서 TFT(140)의 드레인 전극(112b)과 각각 연결되며, 제2 투명전극 패턴(156)은 게이트 절연막(144) 및 보호막(150)을 관통하는 제5 접촉홀(115e)을 통해 제2 구동전압공급라인(171)과 접촉된다.
이러한, 제2 스토리지 캐패시터(180)는 포토 TFT(140)에서 발생된 광전류에 의한 전하를 저장하는 역할을 한다.
제2 TFT(170)는 전단 게이트 라인(102)의 일부분인 게이트 전극(108c)과, 제2 스토리지 전극(182)과 접속된 소스전극(110c), 소스전극(110c)과 마주보는 드레인전극(112c)과, 게이트 전극(108c)과 중첩되고 소스전극(110c)과 드레인 전극(112c) 사이에 채널을 형성하는 활성층(114c)을 구비한다. 제2 TFT(170)에서의 게이트 전극(108c)은 제1 TFT(106)에서의 게이트 전극(108a)과는 구분된다. 즉, 제1 TFT(106)에서의 게이트 전극(108a)은 게이트 라인(102)에서 돌출된 형태를 가짐에 비하여, 제2 TFT(170)에서의 게이트 전극(108c)은 실질적으로 게이트 라인(102)의 일영역을 나타내고 있다. 활성층(114c)은 소스전극(110c) 및 드레인전극(112c)과 부분적으로 중첩되게 형성되고 소스 전극(110c)과 드레인전극(112c) 사이의 채널부를 더 포함한다. 활성층(114c) 위에는 소스전극(110c) 및 드레인전극(112c)과 오믹접촉을 위한 오믹접촉층(148c)이 더 형성된다.
이러한, 구조를 가지는 박막 트랜지스터 어레이 기판(190)과 컬러필터 어레이 기판(192)이 합착됨으로써 액정표시패널(160)이 형성된다.
여기서, 액정표시패널(160)의 표시영역(A)에 대응되는 액정셀과 비표시영역(B)에 대응하는 액정셀은 컬러필터 어레이 기판(192)의 블랙 매트릭스(194)의 구조에서 수광영역(P2)에서 차이를 가지게 된다.
이를 도 7 내지 도 11을 참조하여 상세히 설명하면 다음과 같다.
도 7은 액정표시패널(160)의 표시영역(A)에 포함되는 액정셀의 단면을 나타내고, 도 8은 액정표시패널(160)의 비표시영역(B)에 포함되는 액정셀의 단면을 나타내는 도면이다.
먼저, 도 7에 도시된 컬러필터 어레이 기판(192)은 상부기판(193) 상에 액정셀 영역을 구획함과 아울러 빛샘을 방지하는 블랙 매트릭스(194)와, 블랙 매트릭스(194)에 의해 구획된 영역에 형성된 컬러필터(196) 등이 형성된다.
여기서, 블랙 매트릭스(194)는 화소전극(118)이 위치하는 화소영역(P1) 및 센서 TFT(140)로 광이 입사될 수 있도록 하기 위한 수광영역(P2)을 제외한 영역에 형성된다. 이를 평면에서 바라보게 되면 도 9에 도시된 바와 같이 나타낼 수 있게 된다.
이와 달리, 액정표시패널(160)의 비표시영역(B)에 위치하는 도 8의 액정셀은 도 7에서의 블랙 매트릭스(194)와 달리 수광영역(P2)이 구비되지 않게 된다. 즉, 표시영역(A)에서의 액정셀과 비표시영역(B)에서의 액정셀은 블랙 매트릭스(194)에 수광영역(P2)이 유무를 제외하고는 동일한 형상을 가지게 된다.
이러한, 구조적인 차이에 의해 표시영역(A)에서의 센서 TFT(140)는 도 10에 도시된 바와 같이 화소영역(P1) 및 수광영역(P2)을 경유한 광을 센싱하는 광 센서로써의 기능을 하게 된다.
이와 달리, 도 8의 비표시영역(B)에서의 액정셀에 포함되는 센서TFT(140)(이하, 표시영역에서의 센서TFT와 비표시영역에서의 센서 TFT를 구분하기 위해 비표시영역에서의 센서 TFT를 "기준 센서 TFT" 라고 명명하고 동일한 부호 사용하도록 한다)는 표시영역(A)의 센서 TFT(140)에 의해 센싱된 이미지 상태와 무관하게 항상 블랙에 대응되는 신호만을 감지한다. 즉, 도 11에 도시된 바와 같이 화소영역(P1)을 경유하는 광은 대상물(185)에 반사되더라도 블랙 매트릭스(194)에 의해 차단되게 된다. 이러한, 기준 센서 TFT(140)는 표시영역(A)의 센서 TFT(140)에 의해 센싱된 신호에 대응되는 절대적인 계조값을 산정하기 위한 기준을 제공한다.
이를 좀더 구체적으로 설명하면, 센싱 대상이 되는 대상물(185)을 센싱하는 경우 센싱되는 대상물(185)의 종이 재질, 표면 상태, 인쇄상태 등 기타 요인에 의해 대상물(185)의 상태를 동일하게 디스플레이할 수 없게 된다. 이는 센서 TFT(140)에서 센싱된 신호는 대상물(185) 내에서의 화이트 또는 블랙 등을 기준으로 대상물(185)의 계조 등에 대한 정보를 얻게 되기 때문이다. 따라서, 스캐닝 모드에서의 스캔 후 다시 디스플레이 모드에서의 대상물(185)은 원래 대상물(185)의 색조 등과 많은 차이를 가질 수 있게 된다. 이러한, 문제를 방지하기 위하여 기준 센서 TFT(140)에 대상물(185)과 무관하게 블랙 만을 감지하게 함으로써 표시영역(A)에서의 센서 TFT(140)가 센싱한 신호에 대응되는 계조와 기준 센서 TFT(140)에 고정되게 센싱되는 절대적인 계조와의 차이에 의해 센서 TFT(140)에서의 센싱 신호에 대응되는 계조값을 산정할 수 있게 된다. 이에 따라, 리드 아웃 집적회로(166)는 기준 센서 TFT(140)에 감지되는 신호에 대응되는 아날로그 전압을 기준으로 표시영역(A)의 센서 TFT(140)에서 센싱된 아날로그 전압을 디지털 신호로 변환한다. 이와 같이 변환된 디지털 신호는 원본 대상물(185)의 계조와 동일한 계조를 디스플레이 할 수 있는 화소데이터 신호로서의 역할을 하게 된다. 그 결과, 디스플레이 모드의 경우 원본 대상물(185)과 거의 동일한 상태를 구현할 수 있게 된다.
이러한, 본 발명에서의 액정표시장치에서의 광센싱 과정을 도 12에 도시된 회로도를 참조하여 설명하면 다음과 같다.
센서 TFT(140)의 소스전극(110b)에 제1 구동전압(Vdrv)이 인가됨과 아울러 센서 TFT(140)의 게이트 전극(108b)으로 제2 구동전압(Vbias)이 인가되고 센서 TFT(140)의 활성층(114b)에 소정의 광이 센싱되면 센싱된 광량에 따라 센서 TFT(140)서 TFT(140)의 소스전극(110b)에서 채널을 경유하여 드레인전극(112b)으로 흐르는 광전류(Photo Current) 패스가 발생된다. 광전류 패스는 센서 TFT(140)의 드레인전극(112b)에서 제2 스토리지 전극(182)으로 흐르게 된다. 이에 따라, 제2 구동전압 공급라인(172)과 제2 스토리지 전극(182)에 의한 제2-1 스토리지 캐패시터(180a), 제2 스토리지 전극(182)과 제1 구동전압공급라인(152)에 의한 제2-2 스 토리지 캐패시터(180b), 제2 스토리지 전극(182)과 제2 투명전극 패턴(156)에 의한 제2-3 스토리지 캐패시터(180c) 들을 포함하는 제2 스토리지 캐패시터(180)에 광전류에 의한 전하가 충전되게 된다. 이와 같이 제2 스토리지 캐패시터(180)에 충전된 전하는 제2 TFT(170) 및 리드아웃 라인(204)을 경유하여 리드아웃 집적회로(166)에서 읽혀지게 된다.
이와 더불어, 비표시영역(B)의 기준 센서 TFT(140)에는 항상 블랙에 대응되는 광량이 센싱되고 센싱된 신호는 제2 TFT(170) 및 리드아웃 라인(204)을 경유하여 리드아웃 집적회로(166)에서 읽혀지게 된다.
리드아웃 집적회로(166)는 기준 센서 TFT(140)로 부터의 신호에 대응되는 아날로그 전압을 기준으로 표시영역(A)의 센서 TFT(140)에서 센싱된 아날로그 전압을 디지털 신호로 변환한다. 이와 같이 변환된 디지털 신호는 원본 대상물의 계조와 동일한 계조를 디스플레이 할 수 있는 화소데이터로서 역할을 할 수 있게 된다. 그 결과, 디스플레이 모드의 경우 원본 대상물과 거의 동일한 상태를 구현할 수 있게 된다.
이하, 도 13a 내지 도 13e를 참조하여 본 발명에 따른 이미지 센싱 기능을 가지는 액정표시장치의 제조방법을 구체적으로 살펴 본다.
먼저, 하부기판(142) 상에 스퍼터링 방법 등의 증착방법을 통해 게이트 금속층이 형성된 후 포토리쏘그래피 공정과 식각공정으로 게이트 금속층이 패터닝됨으로써 도 13a에 도시된 바와 같이, 게이트라인(102), 제1 TFT(106)의 게이트전극(108a), 제2 TFT(170)의 게이트 전극(108c), 제1 구동전압 공급라인(152), 제2 구 동전압 공급라인(171), 제2 구동전압 공급라인(171)에서 신장된 센서 TFT(140)의 게이트전극(108b) 및 제1 스토리지 하부 전극(121)을 포함하는 게이트 패턴들이 형성된다. 여기서, 제2 구동전압 공급라인(171)은 제1 스토리지 캐패시터(180)의 제1 스토리지 하부전극(121) 및 센서(센서 및 기준 센서 TFT 포함)TFT(140)의 게이트전극(108b)과 일체화된다.
게이트 패턴들이 형성된 하부기판(142) 상에 PECVD, 스퍼터링 등의 증착방법을 통해 게이트 절연막(144)이 형성된다. 게이트 절연막(144)이 형성된 하부기판(142) 상에 비정질 실리콘층, n+ 비정질 실리콘층이 순차적으로 형성된다.
이후, 마스크를 이용한 포토리쏘그래피 공정과 식각공정으로 비정질 실리콘층, n+ 비정질 실리콘층이 패터닝됨으로써 도 13b에 도시된 바와 같이 제1, 제2 TFT(106,170) 및 센서 TFT(140)들에 각각 대응되는 반도체 패턴(145a,145b,145c)들이 형성된다. 여기서, 반도체 패턴(145a,145b,145c)들은 활성층(114a,114b,114c) 및 오믹접촉층(148a,148b,148c)의 이중층으로 이루어진다.
반도체 패턴(145a,145b,145c)들이 형성된 하부기판(142) 상에 소스/드레인 금속층이 순차적으로 형성된 후 마스크를 이용한 포토리쏘그래피 공정 및 식각공정 등을 이용하여 도 13c에 도시된 바와 같이 데이터 라인(104), 제1 TFT(106)의 소스전극(110a) 및 드레인 전극(112a), 제2 TFT(170)의 소스전극(110c) 및 드레인 전극(112c), 센서(센서 및 기준 센서 TFT 포함) TFT(140)의 소스전극(110b) 및 드레인 전극(112b), 게이트 절연막(144)을 사이에 두고 제1 스토리지 하부전극(121)과 중첩되는 제1 스토리지 상부전극(123), 센서 TFT(140)의 드레인 전극(112b)과 접속된 제2 스토리지 전극(182)을 포함하는 소스/드레인 패턴들이 형성된다.
이후, 소스/드레인 패턴들이 형성된 게이트 절연막(144) 상에 PECVD 등의 증착방법으로 보호막(150)이 전면 형성된 후 포토리쏘그래피 공정과 식각공정으로 패터닝됨으로써 도 13d에 도시된 바와 같이 제1 TFT(106)의 드레인 전극(112a)을 노출시키는 제1 접촉홀(115a), 제1 스토리지 상부전극(123)을 노출시키는 제2 접촉홀(115b), 제1 구동전압 공급라인(152)을 노출시키는 제3 접촉홀(115c), 센서(센서 및 기준 센서 TFT 포함) TFT(140)의 소스전극(110b)을 노출시키는 제4 접촉홀(115d), 제2 스토리지 캐패시터(180)에서의 제2 구동전압 공급라인(171)을 노출시키는 제5 접촉홀(115e)이 형성된다.
보호막(150) 상에 스퍼터링 등의 증착방법으로 투명전극 물질이 전면 증착된 후 포토리쏘그래피 공정과 식각공정을 통해 투명전극 물질이 패터닝됨으로써 도 13e에 도시된 바와 같이 화소전극(118), 제1 투명전극 패턴(155), 제2 투명전극 패턴(156)이 형성된다.
화소전극(118)은 제1 접촉홀(115a)을 통해 제1 TFT(106)의 드레인 전극(112a)과 접촉됨과 동시에 제2 접촉홀(115b)을 통해 제1 스토리지 상부전극(123)과 접촉된다.
제1 투명전극 패턴(155)은 제3 접촉홀(115c)을 통해 제1 구동전압 공급라인(152)과 접촉됨과 동시에 제4 접촉홀(115d)을 통해 센서(센서 및 기준 센서 TFT 포함) TFT(140)의 소스전극(110b)과 접촉된다.
제2 투명전극 패턴(156)은 제2 스토리지 전극(182)과 일부 중첩됨과 동시에 제5 접촉홀(115e)을 통해 제1 구동전압 공급라인(171) 접촉된다.
이후, 별도의 공정에 의해 상부기판(193) 상에 액정셀 영역을 구획하며 액정표시장치의 구동시 빛샘을 방지하는 블랙 매트릭스(194), 블랙 매트릭스(194)에 의해 구획되는 액정셀 영역에 형성됨과 아울러 화소전극(118)이 위치하는 화소영역(P1)과 대응되는 컬러필터(196) 등을 구비하는 컬러필터 어레이 기판(192)이 형성된다. 여기서, 블랙 매트릭스(194)는 비표시영역(B)에서의 기준 센서 TFT(140)를 마스킹하고, 표시영역(A)에서는 화소영역(P1) 및 센서 TFT(140)와 대응되는 수광영역(P2)은 개구시키게 된다. 컬러필터(196)는 화소전극(118)이 위치하는 화소영역(P1)과 대응된다.
여기서, 컬러필터 어레이 기판(192)에는 공통전극, 배향막, 스페이서, 오버코트층 등이 선택적으로 더 형성될 수 있다.
이후, 합착공정에 의해 박막 트랜지스터 어레이 기판(190)과 컬러필터 어레이 기판(192)이 액정(197)을 사이에 두고 합착됨으로써 액정표시장치가 형성된다.
도 14는 이미지 정보를 가지는 광이 표시영역(A)의 센서 TFT(140)에 센싱되는 단계를 나타내는 회로도이고, 도 15는 센싱된 신호가 리드 아웃 집적회로(I.C)로 검출되는 단계를 나타내는 회로도이다.
먼저 도 14에 도시된 바와 같이 제1 구동전압 공급라인(152)으로부터 센서 TFT(140)의 소스전극(110b)에 예를 들어 약, 10V 정도의 구동전압이 인가됨과 아울러 제2 구동전압 공급라인(171)으로부터 센서 TFT(140)의 게이트 전극(108b)에 예를 들어, 약 -5V 정도의 역바이어스 전압이 인가되고 센서 TFT(140)의 활성층 (114b)에 광(예를 들어, 대상물에 반사되어 이미지 정보를 가지는 광)이 센싱되면 센싱된 광량에 따라 센서 TFT(140)의 소스전극(110b)에서 활성층(114b)의 채널을 경유하여 드레인전극(112b)으로 흐르는 광전류(Photo Current) 패스가 발생된다. 광전류 패스는 센서 TFT(140)의 드레인전극(112b)에서 제2 스토리지 전극(182)으로 흐르게 된다. 이에 따라, 제2 스토리지 캐패시터(180)를 이루는 제2-1 스토리지 캐패시터(180a), 제2-2 스토리지 캐패시터(180b), 제2-3 스토리지 캐패시터(180c)에 광전류에 의한 전하가 충전되게 된다. 여기서, 제2 스토리지 캐패시터(180)에 최대 충전량은 센서 TFT(140)의 소스전극(110b)과 제2 구동전압 공급라인(171)의 전압차 예를 들어, 15V 정도가 충전될 수 있게 된다.
이와 같이, 센서 TFT(140)가 광을 센싱하고 제2 스토리지 캐패시터(180)에 전하가 충전되는 동안 제2 TFT(170)의 게이트 전극(108c)에는 게이트 로우 전압 예를 들어 -5V 가 인가됨으써 제2 TFT(170)는 턴-오프(off) 상태를 유지하게 된다.
이후, 도 15에 도시된 바와 같이 제2 TFT(170)의 게이트 전극(108c)에 하이 전압 예를 들어, 약 20~25V 정도가 공급되는 제2 TFT(170)가 턴-온이 되면서 제2 스토리지 캐패시터(180)에 충전된 전하에 의한 전류패스가 제2 TFT(170)의 소스전극(110c), 활성층(114c)의 채널, 드레인 전극(112c) 및 리드아웃라인(204)을 경유하여 리드아웃 집적회로(IC)로 공급된다. 이와 같이 공급된 전류 패스에 의한 센싱 신호를 리드아웃 집적회로(IC)에서 읽어내게 된다.
리드아웃 집적회로(166)는 기준 센서 TFT(140)로 부터의 신호에 대응되는 아날로그 전압을 기준으로 표시영역(A)의 센서 TFT(140)에서 센싱된 아날로그 전압을 디지털 신호로 변환한다. 이후, 사용자의 요구에 따라 디스플레이 모드에서 대상물을 화면에 구현할 수 있게 된다.
이와 같이, 본 발명에 따른 이미지 센싱 기능을 가지는 액정표시장치는 화상을 구현하는 디스플레이 기능 뿐만 아니라 이미지 센싱 능력을 가지게 됨으로써 외부 문서, 터치 등을 입력함과 아울러 입력된 이미지를 사용자의 요구에 따라 출력할 수 있는 기능을 모두 가질 수 있게 된다.
상술한 바와 같이, 본 발명에 따른 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과 이를 이용한 이미지 센싱 방법은 화상만을 구현할 수 있는 액정표시장치에 문서, 이미지 등을 센싱할 수 있는 센싱 소자를 포함할 수 있게 됨으로써 하나의 액정표시장치를 이용하여 이미지 등을 입력할 수 있을 뿐만 아니라 필요에 따라 입력된 이미지를 화상에 구현할 수 있게 된다. 특히, 액정표시장치에 이미지를 센싱 기능을 부가함으로써 액정표시장치 내로 이미지의 입, 출력이 가능하게 되어 비용면에서도 부피면에서도 매우 큰 장점을 가지게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (17)

  1. 화상이 구현되는 표시영역과 표시영역을 둘러싸는 비표시영역으로 구분되는 액정표시패널과, 상기 액정표시패널을 구동하기 위한 구동회로부들을 가지는 액정표시장치에 있어서,
    상기 액정표시패널은
    상기 표시영역에 위치하여 이미지 정보를 갖는 광을 센싱하기 위한 제1 센서 박막 트랜지스터와;
    상기 비표시영역에 위치하여 고정된 신호를 센싱하며 상기 제1 센서 박막 트랜지스터에 센싱되는 센싱 신호에 대응되는 계조값을 산정하기 위한 기준을 제시하는 제2 센서 박막 트랜지스터를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 액정표시패널은
    상기 제1 및 제2 박막 트랜지스터가 형성되는 박막 트랜지스터 어레이 기판과;
    액정을 사이에 두고 상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 구비하고,
    상기 컬러필터 어레이 기판은
    상기 제1 센서 박막 트랜지스터에서 광을 수광하는 수광부는 노출시키고 상 기 제2 센서 박막 트랜지스터는 마스킹하는 블랙 매트릭스를 구비하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 박막 트랜지스터 어레이 기판은
    기판 상에 서로 교차되게 형성되는 게이트 라인 및 데이터 라인과;
    상기 게이트 라인 및 데이터 라인의 교차영역에 형성되는 제1 박막 트랜지스터와;
    상기 제1 박막 트랜지스터와 접속된 화소전극과;
    상기 화소전극에 충전된 화소전압을 저장하는 제1 스토리지 캐패시터와;
    상기 게이트 라인과 나란하게 위치하며 상기 제1 및 제2 센서 박막 트랜지스터 중 어느 하나에 제1 구동전압을 공급하는 제1 구동전압 공급라인과;
    상기 제1 구동전압 공급라인과 나란하게 위치하며 상기 제1 및 제2 센서 박막 트랜지스터 중 어느 하나에 제2 구동전압을 공급하는 제2 구동전압 공급라인과;
    상기 제1 및 제2 센서 박막 트랜지스터 중 어느 하나에 의해 센싱된 신호를 저장하기 위한 제2 스토리지 캐패시터와;
    상기 제2 스토리지 캐패시터에 저장된 상기 센싱신호를 검출하기 위한 집적회로와;
    상기 제2 스토리지 캐패시터 및 전단 게이트 라인과 접속됨과 아울러 상기 센싱된 신호를 선택적으로 상기 집적회로에 공급하기 위한 제2 박막 트랜지스터와;
    상기 화소전극을 사이에 두고 상기 데이터 라인과 나란하게 위치하며 상기 제2 박막 트랜지스터로부터의 센싱 신호를 집적회로에 전달하기 위한 센싱신호전달라인을 구비하는 것을 특징으로 하는 액정표시장치.
  4. 제 3 항에 있어서,
    상기 제1 및 제2 센서 박막 트랜지스터 각각은
    상기 제2 구동전압 공급라인에서 신장된 제1 게이트 전극과;
    상기 제1 게이트 전극을 덮도록 형성된 게이트 절연막과;
    상기 게이트 절연막을 사이에 두고 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴과;
    상기 제1 반도체 패턴과 접촉되며 상기 제1 구동전압 공급라인과 전기적으로 접속된 제1 소스전극과;
    상기 제1 소스전극과 마주보는 제1 드레인 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  5. 제 4 항에 있어서,
    상기 제1 및 제2 센서 박막 트랜지스터를 덮도록 형성된 보호막과;
    상기 보호막 및 게이트 절연막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제1 홀과;
    상기 보호막을 관통하여 상기 제1 소스전극을 노출시키는 제2 홀과;
    상기 제1 홀을 통해 상기 제1 구동전압 공급라인과 접촉되고 상기 제2 접촉홀을 통해 상기 제1 소스전극과 접촉되어 상기 제1 소스전극과 상기 제1 구동전압 공급라인을 전기적으로 연결시키는 제1 투명전극 패턴을 구비하는 것을 특징으로 하는 액정표시장치.
  6. 제 5 항에 있어서,
    상기 제1 스토리지 캐패시터는
    상기 제2 구동전압 공급라인에서 신장된 제1 스토리지 하부전극과;
    상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되는 제1 스토리지 상부전극을 구비하고,
    상기 제1 스토리지 상부전극은 상기 보호막을 관통하여 제3 홀을 통해 상기 화소전극과 접촉되는 것을 특징으로 하는 액정표시장치.
  7. 제 5 항에 있어서,
    상기 제2 스토리지 캐패시터는
    상기 제1 및 제2 센서 박막 트랜지스터의 제1 드레인전극 및 상기 제2 박막 트랜지스터와 접촉된 제2 스토리지 전극, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제2 구동전압 공급라인으로 이루어지는 제2-1 스토리지 캐패시터와;
    상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제1 구동전압 공급라인으로 이루어지는 제2-2 스토리지 캐패시터와;
    상기 보호막을 사이에 두고 상기 제2 스토리지 전극과 중첩되며 상기 제2 구동전압 공급라인을 노출시키는 제4 홀을 통해 상기 제2 구동전압 공급라인과 접촉되는 제2 투명전극 패턴으로 이루어지는 제2-3 스토리지 캐패시터를 포함하는 것을 특징으로 하는 액정표시장치.
  8. 제 7 항에 있어서,
    상기 제2 박막 트랜지스터는
    상기 전단 게이트 라인과 접촉되는 제2 게이트 전극과;
    상기 게이트 절연막을 사이에 두고 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴과;
    상기 제2 반도체 패턴과 전기적으로 접속됨과 아울러 상기 제2 스토리지 전극에서 신장된 제2 소스전극과;
    상기 제2 소스전극과 마주보며 상기 센싱신호전달라인과 접속된 제2 드레인 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  9. 제 5 항에 있어서,
    상기 제1 박막 트랜지스터는
    상기 게이트 라인에서 신장된 제3 게이트 전극과;
    상기 게이트 절연막을 사이에 두고 상기 제3 게이트 전극과 중첩되게 형성되 는 제3 반도체 패턴과;
    상기 제3 반도체 패턴과 전기적으로 접속됨과 아울러 상기 데이터 라인에서 신장된 제3 소스전극과;
    상기 제3 소스전극과 마주보며 상기 화소전극과 접속된 제3 드레인 전극을 구비하는 것을 특징으로 하는 액정표시장치.
  10. 제 3 항에 있어서,
    상기 구동회로부는
    상기 게이트 라인에 게이트 신호를 공급하는 게이트 집적회로와;
    상기 데이터 라인에 데이터 신호를 공급하기 데이터 집적회로를 포함하는 것을 특징으로 하는 액정표시장치.
  11. 이미지 정보를 갖는 광을 센싱하기 위한 제1 센서 박막 트랜지스터 및 고정된 신호를 센싱하여 상기 제1 센서 박막 트랜지스터에 센싱되는 센싱 신호에 대응되는 계조값을 산정하기 위한 기준을 제시하는 제2 센서 박막 트랜지스터가 형성된 박막 트랜지스터 어레이 기판을 마련하는 단계와;
    액정을 사이에 두고 상기 박막 트랜지스터 어레이 기판과 마주보는 컬러필터 어레이 기판을 마련하는 단계와;
    상기 박막 트랜지스터 어레이 기판과 컬러필터 어레이 기판을 합착하는 단계를 포함하고,
    상기 컬러필터 어레이 기판을 형성하는 단계는
    상기 제1 센서 박막 트랜지스터에서 광을 수광하는 수광부는 노출시키고 상기 제2 센서 박막 트랜지스터는 마스킹하는 블랙 매트릭스를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  12. 제 11 항에 있어서,
    상기 박막 트랜지스터 어레이 기판을 형성하는 단계는
    기판 상에 게이트 라인, 제1 및 제2 센서 박막 트랜지스터의 제1 게이트 전극, 제1 박막 트랜지스터의 제2 게이트 전극, 제2 박막 트랜지스터의 제3 게이트 전극을 포함하는 게이트 패턴을 형성하는 단계와;
    상기 게이트 패턴이 형성된 기판 상에 게이트 절연막을 형성하는 단계와;
    상기 게이트 절연막 상에 상기 제1 게이트 전극과 중첩되는 제1 반도체 패턴, 상기 제2 게이트 전극과 중첩되는 제2 반도체 패턴, 제3 게이트 전극과 중첩되는 제3 반도체 패턴을 형성하는 단계와;
    상기 게이트 절연막을 사이에 두고 상기 게이트 라인과 교차되는 데이터 라인, 제1 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제1 소스전극 및 제1 드레인 전극, 상기 제2 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제2 소스전극과 제2 드레인 전극, 상기 제3 반도체 패턴과 각각 접속되며 서로 마주보게 위치하는 제3 소스전극 및 제3 드레인 전극을 포함하는 소스/드레인 패턴을 형성하여 제1 및 제2 센서 박막 트랜지스터, 제1 및 제2 박막 트랜지스터를 형성하 는 단계와;
    상기 제1 박막 트랜지스터의 제2 드레인 전극을 노출시키는 제1 홀을 가지는 보호막을 형성하는 단계와;
    상기 제1 홀을 통해 상기 제2 드레인 전극과 접속되는 화소전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  13. 제 12 항에 있어서,
    상기 게이트 패턴을 형성하는 단계는
    상기 게이트 라인과 나란하게 형성되어 상기 제1 및 제2 센서 박막 트랜지스터 중 어느 하나에 제1 구동전압을 공급하는 제1 구동전압 공급라인과,
    상기 제1 게이트 전극과 접속됨과 아울러 상기 제1 구동전압 공급라인과 나란한 제2 구동전압 공급라인과,
    상기 게이트 라인과 나란하며 상기 제1 구동전압 공급라인에서 신장된 제1 스토리지 하부전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  14. 제 13 항에 있어서,
    상기 소스/드레인 패턴을 형성하는 단계는
    상기 게이트 절연막을 사이에 두고 상기 제1 스토리지 하부전극과 중첩되게 형성되어 상기 제1 스토리지 하부전극과 제1 스토리지 캐패시터를 이루는 제1 스토 리지 상부전극을 형성하는 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  15. 제 13 항에 있어서,
    상기 화소전극을 형성하는 단계는
    상기 게이트 절연막 및 보호막을 관통하여 상기 제1 구동전압 공급라인을 노출시키는 제3 홀을 통해 상기 제1 구동전압 공급라인과 접촉됨과 아울러 상기 보호막을 관통하여 상기 센싱 박막 트랜지스터의 제1 소스전극을 노출시키는 제4 홀을 통해 상기 제1 소스전극과 접촉되는 제1 투명전극 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  16. 제 12 항에 있어서,
    상기 제1 및 제2 센서 박막 트랜지스터 중 어느 하나에 의해 센싱된 신호를 저항하기 위한 제2 스토리지 캐패시터를 형성하는 단계를 더 포함하고,
    상기 제2 스토리지 캐패시터를 형성하는 단계는
    상기 제1 및 제2 센서 박막 트랜지스터 중 어느 하나의 제1 드레인전극 및 상기 제2 박막 트랜지스터의 제2 소스전극을 사이에 위치하는 제2 스토리지 전극과, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제2 구동전압 공급라인을 포함하는 제2-1 스토리지 캐패시터를 형성하는 단계와;
    상기 제2 스토리지 전극과, 상기 게이트 절연막을 사이에 두고 상기 제2 스토리지 전극과 중첩되는 상기 제1 구동전압 공급라인을 포함하는 제2-2 스토리지 캐패시터를 형성하는 단계와;
    상기 제2 스토리지 전극과, 보호막을 사이에 두고 상기 제2 스토리지 전극과 중첩되며 상기 제2 구동전압 공급라인을 노출시키는 제2 홀을 통해 상기 제2 구동전압 공급라인과 접촉되는 제2 투명전극 패턴을 포함하는 제2-3 스토리지 캐패시터를 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
  17. 제 12 항에 있어서,
    상기 소스/드레인 패턴을 형성하는 단계는
    상기 데이터 라인과 나란하게 위치함과 아울러 상기 제2 박막 트랜지스터의 제3 드레인 전극과 접속되는 센싱신호 전달라인을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치의 제조방법.
KR1020050110726A 2005-11-18 2005-11-18 액정표시장치 및 그 제조방법 KR20070052922A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050110726A KR20070052922A (ko) 2005-11-18 2005-11-18 액정표시장치 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050110726A KR20070052922A (ko) 2005-11-18 2005-11-18 액정표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20070052922A true KR20070052922A (ko) 2007-05-23

Family

ID=38275424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050110726A KR20070052922A (ko) 2005-11-18 2005-11-18 액정표시장치 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20070052922A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101503065B1 (ko) * 2008-07-25 2015-03-16 엘지디스플레이 주식회사 터치센서 내장 표시장치와 그 구동방법
CN107153309A (zh) * 2017-07-18 2017-09-12 深圳市华星光电技术有限公司 阵列基板、液晶面板及显示设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101503065B1 (ko) * 2008-07-25 2015-03-16 엘지디스플레이 주식회사 터치센서 내장 표시장치와 그 구동방법
CN107153309A (zh) * 2017-07-18 2017-09-12 深圳市华星光电技术有限公司 阵列基板、液晶面板及显示设备
CN107153309B (zh) * 2017-07-18 2020-06-05 深圳市华星光电技术有限公司 阵列基板、液晶面板及显示设备

Similar Documents

Publication Publication Date Title
KR101211345B1 (ko) 액정표시장치 및 그 제조방법
KR100961072B1 (ko) 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과이를 이용한 이미지 센싱 방법
KR101290004B1 (ko) 액정표시장치 및 그 제조방법
KR101279275B1 (ko) 액정표시장치 및 그 구동방법
KR20080088771A (ko) 센싱기능을 가지는 액정표시장치 및 그의 제조방법
KR20060132372A (ko) 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법
KR101213808B1 (ko) 액정표시장치 및 그 구동방법
KR20070106278A (ko) 반투과형 액정표시장치 및 그 제조방법
KR101266768B1 (ko) 액정표시장치 및 그 제조방법
KR101159324B1 (ko) 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과이를 이용한 이미지 센싱 방법
KR101248228B1 (ko) 액정표시장치 및 그 제조방법
KR101201041B1 (ko) 액정표시장치 및 그 제조방법
KR101263511B1 (ko) 필드 시퀀셜 컬러 액정표시장치 및 그 구동방법
KR20070052922A (ko) 액정표시장치 및 그 제조방법
KR20060129877A (ko) 이미지 센싱 기능을 가지는 액정표시장치 및 그 제조방법과이를 이용한 이미지 센싱 방법
KR101258901B1 (ko) 이미지 센싱 기능을 가지는 액정표시장치
KR101146375B1 (ko) 이미지 센싱 기능을 가지는 액정표시장치
KR101277819B1 (ko) 액정표시장치 및 그 구동방법
KR101279265B1 (ko) 액정표시장치 및 그 제조방법
KR101237149B1 (ko) 액정표시장치와 그의 제조 및 구동방법
KR101254794B1 (ko) 필드 시퀀셜 컬러 액정표시장치 및 그 제조방법과 이를이용한 이미지 센싱 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination