JP2005526400A - Ｓｏｉ−ｌｄｍｏｓ装置 - Google Patents

Abstract

この発明はフィールドプレートが電気的に分離された複数のサブフィールドプレートに分割されたＳＯＩ−ＬＤＭＯＳ型半導体装置を提供する。少なくとも二つの分割されたサブフィールドプレートが外部回路に接続され、それらの各出力電圧を測定する。特定の素子を有する第一外部回路と第二外部回路とを接続することにより、一つは瞬間的な出力電圧を測定するよう構成され、他は時間の関数として出力電圧変化を測定するよう構成される。瞬間的な出力電圧又は時間経過に伴う電圧微分値が既定値を超えると半導体装置から電源が切り離される。

Description

この発明は、ラテラルドリフト領域と導電フィールドプレートとを有するタイプの半導体装置の分野に関し、特に、ソースからドレインへの瞬間的な、そして時間変化する出力電圧を検知し分析するために一体的に用いられるそのような半導体装置に関する。

すべての電子装置は規定された最大電圧で動作することができる。定格最大電圧を越えると電気的な故障又は機器が完全に破壊されることにもなりうる。半導体装置も同様に電圧に敏感である。

既知の回路において、半導体装置、例えば、トランジスタが高電圧に晒される場合は、回路に外部素子が追加され電圧を検知した。この外部素子を制御器に接続することによりトランジスタが害を受ける前に電圧を切り離すことができた。勿論、外部素子の追加には労力と経費がかかる。

この発明では、半導体装置自体が過電圧を検出するための別体のフィールドプレート回路を組み込むように構成でき、このための外部素子が不要になることが確認された。ここに開示されるこの発明は装置のソースとドレインとの間の出力を検知することができる改良されたＳＯＩ−ＬＤＭＯＳ半導体装置を提供する。この装置のフィールドプレートは絶縁され、そして二つ以上のサブフィールドプレートに分離され、各々は外部コンタクト電極を有している。瞬間的な電圧を検知し測定するための第一の追加回路がそれら電極の一つに接続され、時間経過に伴う電圧を検知し測定するための第二の回路がそれら電極の他の一つに接続されてもよい。

従って、以下に開示されるこの発明は、複数のサブフィールドプレートに分離され、各々が端末接続領域を有し、この領域での電圧値を検知・分析する分離フィールドプレートと外部分析回路を提供することができる。

この発明の実施形態を例を挙げ添付図面を参照して説明する。

図１の断面図において、ラテラル薄膜ＳＯＩＭＯＳ半導体装置１０は基板２０，埋め込み絶縁層２２，そして、その中に半導体装置が作り込まれる半導体表面層２６を含む。ＭＯＳトランジスタは、第一導電型のソース領域２４と、第二の反対の導電型の本体領域３０と、第一導電型のラテラルドリフト領域４６と、そしてやはり第一導電型のドレイン領域５０とを含む。装置基礎構造は、酸化物絶縁領域５６により半導体表面層２６から分離されるゲート電極３２により完成される。

ゲート電極３２は好ましくはポリシリコン結晶材料より形成される。この発明の範疇において、この発明で用いられるＭＯＳトランジスタ構造は、フィールド酸化物領域５６内の段差酸化物領域、フィールド部分３４として形成される延長ゲート電極構造、ゲート電極３２を覆う絶縁酸化物層４２、上部フィールドプレート４０ａ、装置のドレイン側に向かって横方向に突出する上部フィールドプレート部分４０ｂ、そして、薄く形成されたラテラルドリフト領域部分４６という各種の性能を強化する特徴を状況に応じて有し、さらに、この発明の範疇から外れることなくその他の各種の性能を強化する特徴を有してもよい。比較的ソース２８に近いサブフィールドプレート４０ａが好ましくはポリシリコン結晶材料より形成され、比較的ドレイン４８に近いサブフィールドプレート４０ｂが好ましくは金属又はその他の高導電材料より形成される。ウエルとしてＭＯＳトランジスタ１０は、本体領域３０内に位置し、そしてこの本体領域と同導電型のしかしより高濃度にドープされたソース領域２４と接触する表面コンタクト領域４４を含んでもよい。高電圧用としては、ドレイン・ソース間電圧は数百ボルトのオーダであり、最大許容ドリフト領域電荷を有する電圧を保持するために導電上部フィールドプレートが必要であることに注意されたい。

ここに見られる簡略化して示した装置はある特定の装置構造を示すが、この発明の範疇において、装置構成、形態の両者において多くの変形があることに注意されたい。この分野における従来の半導体装置はソースに戻って接続されるフィールドプレートを有している。記載されているこの発明では、フィールドプレートは外部コンタクト電極を有する分離された端子として維持されている。

図２を参照すると、図１の断面に直交する方向に向いているこの発明のＳＯＩ−ＬＤＭＯＳ装置の概略断面図が（図１で部分４０として示されている）分離フィールドプレートＦを有して示されている。この半導体装置の構成要素が図２において文字で示されそれらの総称を示している。フィールドプレートＦは、ほぼ同じ寸法で、ギャップＧだけ互いに離れている二つのサブフィールドプレートに分離されている。この装置を過度の故障、破壊から保護するために、ギャップＧはフィールド酸化物領域５６（図１参照）の厚みｔと同じか狭く形成されている。上述のように、サブフィールドプレートＦ１、サブフィールドプレートＦ２のいずれもソース領域２８には接続されていない。この記載されている発明では、サブフィールドプレートＦ１、Ｆ２は分離された端子である。サブフィールドプレートＦ１は外部コンタクト電極Ｔ１に接続されている。サブフィールドプレートＦ２は外部コンタクト電極Ｔ２に接続されている。外部コンタクト電極Ｔ１、Ｔ２の各々は、例えば、以下に記載するような、プリント回路ボードのような外部回路への接続のために設けられている。記載された構成によれば、ある特定時間に電極Ｔ１において測定される電位差は同じ時間に電極Ｔ２において測定される電位差とほぼ等しい。ドレイン領域Ｄ、ゲート領域Ｇ、そしてソース領域Ｓとして図２に示されているさらなる構成要素は図１との関係で実質的に上記のように記載されている。ソース領域Ｓとゲート領域Ｇとをサブ領域に明確に分離することは、サブフィールドプレートＦ１、Ｆ２から外側に延びる外部コンタクト電極Ｔ１、Ｔ２の各々がそれら領域から分離されることをただ単に示している。さらに、フィールドプレートＦが二つの等しいサブフィールドプレートＦ１，Ｆ２に分離されることは一例であり、例えば、３，４，５等の他の数のサブフィールドプレートに分離されることもこの発明の精神と範疇にあることが理解されるものである。さらに、複数の等しいサブフィールドプレートの各々がほぼ等しい外部電圧を与えることが確認されるものである。

ここで図３を参照すると、一組の検知・分析回路（ａ）、（ｂ）が半導体装置１０に接続されている状態が回路図的に示されている。当業者であれば理解できるように、半導体装置は、元来、容量を持つ。半導体装置１０はフィールドプレート領域Ｆとドレイン領域Ｄとの間の容量（図２参照）を表す第一、第二の寄生容量Ｃ_ｐ１、Ｃ_ｐ２を持って示されている。図３の回路（ａ）６０によれば、外部コンタクト電極Ｔ２が容量Ｃ_ｐ２と演算増幅器（ｏｐ−ａｍｐ）６２の負端子とに接続されている状態が図示されている。ｏｐ−ａｍｐ６２の正端子は接地されている。さらなる容量Ｃ６４が、ｏｐ−ａｍｐ６２と並列に、ｏｐ−ａｍｐ６２の負端子と出力タップ６６との間に跨っている。図示されているように、出力タップ６６に現れる出力電圧は式：
Ｖｏ ＝ −Ｖ_ｄｓ ｘ Ｃ_ｐ２／Ｃ
により表される。

式に示されているように、上記計算はソース・ドレイン間電圧降下（Ｖ_ｄｓ）となる。この電圧は典型的には０乃至２０Ｖの範囲である。

ここで、図３の回路（ｂ）７０を参照すると、外部コンタクト電極Ｔ１が容量Ｃ_ｐ２と、さらに演算増幅器（ｏｐ−ａｍｐ）７２の負端子とに接続されている状態が図示されている。ｏｐ−ａｍｐ７２の正端子は接地されている。各ｏｐ−ａｍｐ６２，７２の正端子が接地されることにより端子Ｔ１，Ｔ２が接地電位近くに維持される。抵抗Ｒ７４が、ｏｐ−ａｍｐ７２と並列に、ｏｐ−ａｍｐ７２の負端子と出力タップ７６との間に跨っている。図示されているように、出力タップ６６に現れる出力電圧は式：
Ｖｏ ＝ −ｄＶ_ｄｓ/ｄｔ ｘ Ｒ ｘ Ｃ_ｐ１
により表される。式に示されるように、この計算は検知回路により制限されて時間変化するソース・ドレイン間電圧値となる。これら回路及びそれらに関わる式はこの発明によって可能な検知・分析処理の例として示されたものであることが理解されるものである。当業者にとっては他の回路並びに式も適用可能である。さらに、Ｖ_ｄｓとＶ_ｄｓ/ｄｔの測定は単一のフィールドプレートから可能であるが、フィールドプレートを、例えば図３に示される回路（ａ）、（ｂ）のような分析回路に分割することも、適用される抵抗、容量値を調節することにより最適なものとなる。

半導体装置１０からの瞬間的な電圧の大きさ並びに電圧変化率が測定されると上述の式が計算される制御器が電圧値を規定のパラメータと比較する。絶対電圧値が規定の最大を超え、又は、電圧微分値が過度であると、電源が切り離され、従って、過負荷から半導体装置を保護する。

特定の実施形態に関してこの発明が記載されたが、この発明の範疇と精神から外れることなく様々な変更、変形が成されることが確認され、それはさらに明確にそして詳細に添付請求の範囲から規定されるものである。

この発明の分離フィールドプレートを有する半導体装置の第一の断面図である。 第一の断面図に直交し、フィールドプレートが二つのサブフィールドプレートに分離され、各々は電圧検知用外部コンタクト電極を有しているこの発明の半導体装置の概略的形態を示す第二の断面図である。 この発明の半導体装置に接続され、回路（ａ）がソースからドレインへの瞬間的な電圧降下を検出し、回路（ｂ）がソースからドレインへの電圧降下変化を時間の関するとして検出する一組の回路例の回路図である。

Claims (17)

1. 第一導電型のソース領域と、ドレイン領域と、第二導電型の基板と、ゲートとを有するタイプの半導体装置であって、
   前記半導体装置の他の複数端子から分離された複数のサブフィールドプレートを備え、各サブフィールドプレートは電極を有し、該電極が該電極からの複数電圧値を検知し、そして分析することを特徴とする半導体装置。
2. 前記複数電極の一つに接続された第一分析回路と、前記複数電極の別の一つに接続された第二分析回路とをさらに備えたことを特徴とする請求項１に記載の半導体装置。
3. 前記第一分析回路はソースからドレインへの電位差を検知するよう構成されたことを特徴とする請求項２に記載の半導体装置。
4. 前記第二分析回路はソースからドレインへの電位差変化を時間の関数として検知するよう構成されたことを特徴とする請求項２に記載の半導体装置。
5. 前記第一分析回路は、前記電極と出力タップとの間においてキャパシタと並列に接続された演算増幅器を備えたことを特徴とする請求項３に記載の半導体装置。
6. 前記第二分析回路は、前記電極と出力タップとの間において抵抗と並列に接続された演算増幅器を備えたことを特徴とする請求項４に記載の半導体装置。
7. 前記複数サブフィールドプレートは互いにサイズがほぼ等しいことを特徴とする請求項１乃至６いずれかに記載の半導体装置。
8. 半導体装置内のソースとドレインとの間の電位差を測定する方法であって、
   前記半導体装置のフィールドプレートを複数のサブフィールドプレートに分割する工程と、
   前記複数サブフィールドプレートの各々に接続された外部コンタクト電極を設ける工程と、
   第一分析回路を第一外部コンタクトタップに接続する工程と、
   第二分析回路を第二外部コンタクトタップに接続する工程と、
   各外部コンタクト電極の出力電圧を測定する工程と備えたことを特徴とする方法。
9. 前記フィールドプレートは前記半導体装置内の他の複数端子から分離され、そして前記複数サブフィールドプレートを互いに分離する工程を備えたことを特徴とする請求項８に記載の方法。
10. 前記第一分析回路接続工程は、演算増幅器の第一側において前記外部コンタクト電極に接続され且つ前記演算増幅器の第二側において出力タップに接続されるキャパシタと並列に前記演算増幅器を接続する工程を備えたことを特徴とする請求項８又は９に記載の方法。
11. 前記第二分析回路接続工程は、演算増幅器の第一側において前記外部コンタクト電極に接続され且つ前記演算増幅器の第二側において出力タップに接続される抵抗と並列に前記演算増幅器を接続する工程を備えたことを特徴とする請求項８乃至１０いずれかに記載の方法。
12. 式Ｖｏ ＝ −Ｖ_ｄｓ ｘ Ｃ_ｐ２／Ｃにより瞬間的なソース・ドレイン間電位差を計算する工程をさらに備えたことを特徴とする請求項８乃至１１いずれかに記載の方法。
13. 式Ｖｏ ＝ −ｄＶ_ｄｓ/ｄｔ ｘ Ｒ ｘ Ｃ_ｐ１により時間変化するソース・ドレイン間電位差を計算する工程をさらに備えたことを特徴とする請求項８乃至１２いずれかに記載の方法。
14. 過電圧負荷によるダメージから半導体装置を保護する方法であって、
    前記半導体装置に複数のサブフィールドプレートを設ける工程と、
    前記複数サブフィールドプレートの各々に接続された外部コンタクト電極を設ける工程と、
    第一分析回路を前記複数外部コンタクト電極の一つに接続する工程と、
    第二分析回路を前記複数外部コンタクト電極の別の一つに接続する工程と、
    前記第一分析回路を介して瞬間的な出力電位差を測定する工程と、
    前記第二分析回路を介して出力電位差変化を時間の関数として測定する工程と、
    前記瞬間的な出力電圧又は前記時間の関数としての出力電圧変化がそのための既定値を超えた場合には前記半導体装置から電源を切り離す工程と備えたことを特徴とする方法。
15. 前記複数サブフィールドプレートは互いに電気的に分離されていることを特徴とする請求項１４に記載の方法。
16. 前記瞬間的な出力電位差を測定する工程は式Ｖｏ ＝ −Ｖ_ｄｓ ｘ Ｃ_ｐ２／Ｃを用いる工程を備えたことを特徴とする請求項１４又は１５いずれかに記載の方法。
17. 前記出力電位差の変化を測定する工程は式Ｖｏ ＝ −ｄＶ_ｄｓ/ｄｔ ｘ Ｒ ｘ Ｃ_ｐ１を用いる工程を備えたことを特徴とする請求項１４乃至１６いずれかに記載の方法。

Images