JPH0824183B2 - 半導体装置 - Google Patents

Description

【発明の詳細な説明】 ［概要］ 半導体装置に係り、特にCMOS型集積回路の入出力トラ
ンジスタまたは入力の保護回路に使用されるトランジス
タに関し、 静電気の印加による電界が集中しやすいフィールド酸
化膜とゲート電極とソース領域またはドレイン領域との
境界点における静電気ストレスのピーク電圧を低下させ
て静電破壊の発生を防止し、良品歩留りを向上させると
共に、信頼性を向上させることができる半導体装置を提
供することを目的とし、 フィールド酸化膜により分離された素子領域にゲート
電極を挟んで形成されたほぼ矩形形状の第１および第２
の拡散領域と、これら第１および第２の拡散領域上に配
置されたコンタクト窓とを有する半導体装置において、
前記第１の拡散領域の角部に凹部を設け、前記第１の拡
散領域と前記ゲート電極との境界線にほぼ平行な前記凹
部の辺の長さと、この辺から前記ゲート電極までの距離
との比が、1.5以上であるように構成する。

フィールド酸化膜により分離された素子領域にゲート
電極を挟んで形成されたほぼ矩形形状の第１および第２
の拡散領域と、これら第１および第２の拡散領域上に配
置されたコンタクト窓とを有する半導体装置において、
前記フィールド酸化膜と前記ゲート電極と前記第１の拡
散領域との境界点とこの境界点に最も近いコンタクト窓
とを結ぶ線と、前記境界点に最も近いコンタクト窓から
前記ゲート電極と前記第１の拡散領域との境界線に下ろ
した垂線とのなす角度が、π/3以上になるように、前記
コンタクト窓が配置されているように構成する。

［産業上の利用分野］ 本発明は半導体装置に係り、特にCMOS型集積回路の入
出力トランジスタまたは入力の保護回路に使用されるト
ランジスタに関する。

［従来の技術］ 従来のCMOS型集積回路の入出力トランジスタを、第11
図に示す。

フィールド酸化膜72により分離された素子領域に、ポ
リシリコンからなるゲート電極74を挟んで、ほぼ矩形形
状のソース、ドレイン領域76,78が形成されている。そ
してこれらのソース、ドレイン領域76,78上には、それ
ぞれコンタクト窓80,82および84,86が配置され、これら
のコンタクト窓80,82および84,86を介して、それぞれソ
ース、ドレイン電極88,90が配線されている。

このような初段の入出力トランジスタにおいては、ｐ
チャネル型およびｎチャネル型を問わず、それぞれゲー
ト電極74が静電気侵入ノード、ソース領域76が定電圧ノ
ード、ドレイン領域78がオープンノードとなる。そして
通常は、フィールド酸化膜72とゲート電極74とソース領
域76との境界点B15において電界が集中しやすく、静電
気ストレスが発生しやすい。

同様にして、従来のCMOS型集積回路の入力の保護回路
に使用されるトランジスタにおいても、第12図に示され
るように、ｐチャネル型およびｎチャネル型を問わず、
ゲート電極74およびソース領域76が同一の定電圧ノー
ド、ドレイン領域78が静電気侵入ノードとなる。そして
通常は、フィールド酸化膜72とゲート電極74とドレイン
領域78との境界点B16において電界が集中しやすく、静
電気ストレスが発生しやすい。

［発明が解決しようとする課題］ このように、上記従来のCMOS型集積回路の入出力トラ
ンジスタまたは入力の保護回路に使用されるトランジス
タにおいては、フィールド酸化膜72とゲート電極74とソ
ース領域76またはドレイン領域78との境界点B15,B16
に、静電気の印加による電界が集中しやすく、定電圧ノ
ードと静電気侵入ノードとの間のリークモード破壊すな
わち静電破壊が多発していた。従って、半導体装置の良
品歩留りが低下したり、信頼性が低下するという問題が
あった。

そこで本発明は、静電気の印加による電界が集中しや
すいフィールド酸化膜とゲート電極とソース領域または
ドレイン領域との境界点における静電気ストレスのピー
ク電圧を低下させて静電破壊の発生を防止し、良品歩留
りを向上させると共に、信頼性を向上させることができ
る半導体装置を提供することを目的とする。

［課題を解決するための手段］ 発明者らは、定電圧ノードと静電気侵入ノードとの間
のリークモード破壊についての分析を行ない、次の諸点
を明らかにした。

（１）侵入してくる静電気による静電気ストレスのピー
ク電圧は、低容量で印加される場合には、数kVという比
較的高電圧まで上昇する。

（２）この静電気ストレスのピーク電圧は、構造的な要
因に非常に敏感に反応する。従って、フィールド酸化膜
とゲート電極とソース領域またはドレイン領域との境界
点においては、ゲート電極およびソース領域またはドレ
イン領域が鋭角形状になるため、この鋭角部分で電界集
中が起きやすく、静電破壊点となりやすい。

（３）この電界集中点における静電気ストレスのピーク
電圧は、電界集中点を介する定電圧ノードと静電気侵入
ノードとの間の抵抗に敏感である。すなわち、フィール
ド酸化膜とゲート電極とソース領域またはドレイン領域
との境界点と、この境界点に最も近いコンタクト窓との
間のソース領域またはドレイン領域の拡散抵抗が増大す
れば、境界点における静電気ストレスのピーク電圧は減
少する傾向にある。

従って、上記課題は、フィールド酸化膜により分離さ
れた素子領域にゲート電極を挟んで形成されたほぼ矩形
形状の第１および第２の拡散領域と、これら第１および
第２の拡散領域上に配置されたコンタクト窓とを有する
半導体装置において、前記第１の拡散領域の角部に凹部
を設け、前記第１の拡散領域と前記ゲート電極との境界
線にほぼ平行な前記凹部の辺の長さと、この辺から前記
ゲート電極までの距離との比が、1.5以上であることを
特徴とする半導体装置によって達成される。

また、上記課題は、フィールド酸化膜により分離され
た素子領域にゲート電極を挟んで形成されたほぼ矩形形
状の第１および第２の拡散領域と、これら第１および第
２の拡散領域上に配置されたコンタクト窓とを有する半
導体装置において、前記フィールド酸化膜と前記ゲート
電極と前記第１の拡散領域との境界点とこの境界点に最
も近いコンタクト窓とを結ぶ線と、前記境界点に最も近
いコンタクト窓から前記ゲート電極と前記第１の拡散領
域との境界線に下ろした垂線とのなす角度が、π/3以上
になるように、前記コンタクト窓が配置されていること
を特徴とする半導体装置によって達成される。

［作 用］ すなわち本発明は、ほぼ矩形形状の第１の拡散領域
が、ゲート電極と反対側の角部に凹部を有し、第１の拡
散領域とゲート電極との境界線にほぼ平行な凹部の辺の
長さと、この辺からゲート電極までの距離との比が1.5
以上であることにより、フィールド酸化膜とゲート電極
と第１の拡散領域との境界点とこの境界点に最も近いコ
ンタクト窓との間の第１の拡散領域の拡散抵抗が、従来
に比べて大きくなる。

また、フィールド酸化膜とゲート電極と第１の拡散領
域との境界点とこの境界点に最も近い第１の拡散領域の
コンタクト窓とを結ぶ線と、このコンタクト窓からゲー
ト電極と第１の拡散領域との境界線に下ろした垂線との
なす角度がほぼπ/3以上であることにより、このコンタ
クト窓と境界点との間の第１の拡散領域の拡散抵抗が、
従来に比べて大きくなる。

このために、電界が集中しやすく、静電気ストレスが
発生しやすい境界点における静電気ストレスのピーク電
圧を低下させることができ、従って静電破壊の発生を防
止することができる。

［実施例］ 以下、本発明を図示する実施例に基づいて具体的に説
明する。

（ａ）第１の実施例 第１図は、本発明の第１の実施例による半導体装置の
平面を示す平面図である。

CMOS型集積回路の初段の入出力トランジスタは、フィ
ールド酸化膜２により分離された素子領域に、ポリシリ
コンからなるゲート電極４を挟んで、ほぼ矩形形状のソ
ース、ドレイン領域6,8が形成されている。そしてこれ
らのソース領域６およびドレイン領域８上には、それぞ
れコンタクト窓10,12および14,16,18が設けられ、これ
らのコンタクト窓10,12および14,16,18を介して、それ
ぞれソース、ドレイン電極（図示せず）が配線されてい
る。

そしてこの第１の実施例においては、ほぼ矩形形状の
ソース領域６のゲート電極４との境界線と平行な辺が十
分に長い長さを有している。

このような初段の入出力トランジスタにおいては、そ
れぞれゲート電極４が静電気侵入ノード、ソース領域６
が定電圧ノード、ドレイン領域８がオープンノードとな
っている。そして通常は、フィールド酸化膜２とゲート
電極４とソース領域６との境界点Ｂにおいて電界が集中
しやすく、静電気ストレスが発生しやすい。

このような第１の実施例において、ほぼ矩形形状のソ
ース領域６のゲート電極４と反対側の角部が、Ａ部に示
されるように、凹部が設けられている。そしてソース領
域６とゲート電極４との境界線にほぼ平行な凹部の辺の
長さをｌ［μｍ］、この辺からゲート電極４までの距離
をｄ［μｍ］とおくと、その比は l/d≧3.0〜4.5 となっている。このようなレイアウトは、ほぼ矩形形状
のソース領域６のゲート電極４との境界線の長さが十分
に長い場合、容易に可能なものである。

次に、フィールド酸化膜２とゲート電極４とソース領
域６との境界点Ｂとこの境界点Ｂに最も近いコンタクト
窓10との間のソース領域６の拡散抵抗について、第２図
を用いて説明する。

第２図は、第１図の一部を拡大した平面図である。

第２図に示されるように、コンタクト窓10の大きさを
ａ［μｍ］^□、このコンタクト窓10からゲート電極４ま
での距離をｂ［μｍ］、またソース領域６とゲート電極
４との境界線上で境界点Ｂから長さｌの点をＣ、コンタ
クト窓10の境界点Ｂに近い側の角部をＤ、点Ｄからソー
ス領域６とゲート電極４との境界線に下ろした垂線の足
をＥとし、線分BDと線分DEとのなす角度をα、線分CDと
線分DEとのなす角度をβとおく。

また、ソース領域６の比抵抗をρとすると、電界集中
しやすい境界点Ｂとコンタクト窓10の境界点Ｂに近い側
の角部Ｄとの間の概略抵抗値R1は、 R1ρ・l/d＋ρ・b/a cos²β となる。但し、レイアウト上の都合により、通常 l/d≧１ ０≦β≦π/4 a/b＝1.5 である。従って、抵抗値R1は、 R1≧ρ・l/d＋ρ・b/a ＝ρ（l/d＋1.5） となる。

また、第11図に示す従来例のように、ソース領域６の
角部に凹部がないと仮定した場合の境界点Ｂと点Ｄとの
間の概略抵抗値R2は、 R2ρ・b/a cos²α となる。但し、この場合はレイアウト上の都合により、
通常 ０≦α≦π/4 a/b＝1.5 である。従って、抵抗値R2は、 R2≦ρ・2b/a ＝３ρ となる。

抵抗値R1と抵抗値R2とを比較すると、 l/d≧1.5 という範囲でレイアウトを行なえば、ほぼ矩形形状のソ
ース領域６の角部に凹部を設けている場合が、凹部を設
けていない従来例よりも、電界集中しやすい境界点Ｂと
コンタクト窓10の角部Ｄとの間の概略抵抗値が大きくな
る。

第１の実施例においては、上記のように、 l/d≧3.0〜4.5 であるから、従来例と比較して、最小でも1.5倍、通常
では２〜３倍の大きさになる。

次に、この第１の実施例による半導体装置を用いて行
なった静電破壊実験について説明する。

この静電破壊実験は、第３図に示されるような回路を
用いて行われる。すなわち、高電源Ｖの正電極は、互い
に相反的にオン、オフ動作を行なう２つのスイッチSW1,
SW2および抵抗Ｒを介して、静電気印加点Ｘに接続され
ている。他方、負電極は、測定器のGND点Ｙに接続さ
れ、このGND点Ｙは接地されている。また、スイッチSW
1,SW2間の接続点とGND点Ｙとの間には、容量Ｃが設けら
れている。そして静電気印加点ＸおよびGND点Ｙに、被
測定物であるCMOS型集積回路19を接続する。

この回路においては、 Ｃ＝300pF Ｒ＝０Ω というJEDEC規格と、 Ｃ＝100pF Ｒ＝1.5kΩ というMIL規格とがあるが、ここでは、 Ｃ＝10pF Ｒ＝０Ω という条件で行なった。

また、実験に用いたCMOS型集積回路19は、第２図にお
いて、 ａ＝６［μｍ］ ｂ＝４［μｍ］ l/d＝3.3 β＝π/4 という値を有する初段の入出力トランジスタである。

いま、点ＸにCMOS型集積回路19のV_DD端子を接続し、
正極性の静電気サージを印加する。そして他方、点Ｙに
CMOS型集積回路19の被測定端子を接続する。そして結果
として、被測定端子が、V_DD端子に対する負極性のサー
ジ印加となるようにする。

こうして測定された耐圧は、1.9kVであった。

次いで、点ＸにCMOS型集積回路19の被測定端子を接続
し、正極性の静電気サージを印加する。そして他方、点
ＹにCMOS型集積回路19のGND端子を接続する。

こうして測定された耐圧は、測定器の測定限界2.2kV
を越える値を示した。

第１図のＡ部に示される凹部を設けておらず、他の条
件は同一とした従来のCMOS型集積回路の場合の耐圧の測
定値は、1.7〜1.9kVであった。

従って、この実験結果によれば、CMOS型集積回路19の
被測定端子に負極性の静電気サージが印加される場合
は、若干の耐圧特性の改善が実現され、正極性の静電気
サージが印加される場合は、大幅の耐圧特性の改善が実
現された。

このように第１の実施例によれば、ほぼ矩形形状のソ
ース領域６のゲート電極４と反対側の角部に凹部を設
け、そしてソース領域６とゲート電極４との境界線にほ
ぼ平行な凹部の辺の長さｌと、この辺からゲート電極４
までの距離ｄとの比が、 l/d≧3.0〜4.5 となるようにすることにより、フィールド酸化膜２とゲ
ート電極４とソース領域６との境界点Ｂとこの境界点Ｂ
に最も近い定電圧ノードとしてのコンタクト窓10との間
のソース領域６の拡散抵抗が、従来に比べて、数倍に大
きくなる。

このために、電界が集中しやすくて静電気ストレスが
発生しやすい境界点Ｂにおける静電気ストレスのピーク
電圧を低下させることができ、従って静電破壊の発生を
防止することができる。

次に、第１の実施例の変形例について、第４図を用い
て説明する。

この第１の実施例によるCMOS集積回路の初段の入出力
トランジスタの変形例は、基本的には第１の実施例と同
様な構成で、フィールド酸化膜２、ポリシリコンからな
るゲート電極4a、ほぼ矩形形状のソース、ドレイン領域
6a,8a、およびソース領域6a上のコンタクト窓10a,11a,
…,12aが設けられているが、さらにほぼ矩形形状のソー
ス領域20aが２つのゲート電極22a,24aに挟まれて形成さ
れている。そしてこのソース領域20a上には、コンタク
ト窓26a,27a,…,28aが配置されている。

また、第１の実施例と同様に、ソース領域6a,20aのゲ
ート電極4a,22a,24aとの境界線と平行な辺は、十分に長
い長さを有している。

このような初段の入出力トランジスタにおいては、フ
ィールド酸化膜２とゲート電極4aとソース領域6aとの境
界点B1においてのみならず、フィールド酸化膜２とゲー
ト電極22aとソース領域20aとの境界点B2、およびフィー
ルド酸化膜２とゲート電極24aとソース領域20aとの境界
点B3においても、電界が集中しやすく、静電気ストレス
が発生しやすい。

そしてこの変形例においては、第１図のＡ部に対応す
るA1部に示されるように、ほぼ矩形形状のソース領域6a
のゲート電極4aと反対側の角部に凹部が設けられている
だけでなく、ほぼ矩形形状のソース領域20aのフィール
ド酸化膜２との境界においても、A2部に示されるよう
に、凹部が設けられている。

そしてこのA2部に示される凹部においては、A1部の凹
部と同様に、ソース領域20とゲート電極22,24aとの境界
線にほぼ平行な凹部の辺の長さl1と、この辺からゲート
電極22,24aまでの距離d1との比が l1/d1≧3.0〜4.5 となっている。

従って、この変形例によれば、A2部の凹部がA1部の凹
部と同様の作用を行ない、フィールド酸化膜２とゲート
電極22a,24aとソース領域20aとの境界点B2,B3とこれら
の境界点B2,B3に最も近いコンタクト窓26a,28aとの間の
ソース領域20aの拡散抵抗が、従来に比べて大きくな
る。

このために、境界点B1のみならず、同様に電界が集中
しやすく、静電気ストレスが発生しやすい境界点B2,B3
においても、静電気ストレスのピーク電圧を低下させる
ことができ、従って静電破壊の発生を防止することがで
きる。

（ｂ）第２の実施例 第５図は、本発明の第２の実施例による半導体装置の
平面を示す平面図である。

この第２の実施例によるCMOS集積回路の初段の入出力
トランジスタは、基本的には第１図に示される第１の実
施例と同様な構成で、フィールド酸化膜２、ポリシリコ
ンからなるゲート電極4b、ほぼ矩形形状のソース、ドレ
イン領域6b,8b、ソース領域6b上のコンタクト窓10bが設
けられている。

しかし、この第２の実施例は、上記第１の実施例の場
合と異なり、ほぼ矩形形状のソース領域6bのゲート電極
4bとの境界線と平行な辺が、十分に長い長さを有してい
ない。

このような初段の入出力トランジスタにおいては、フ
ィールド酸化膜２とゲート電極4bとソース領域6bとの境
界点B4において、電界が集中しやすく、静電気ストレス
が発生しやすい。

こうした第２の実施例においては、ほぼ矩形形状のソ
ース領域6bのゲート電極4bとの境界線と平行な辺が、十
分に長い長さを有していないために、ソース領域6bのゲ
ート電極4bと反対側の角部に、凹部を設けることができ
ない。そしてこの凹部を設ける代わりに、フィールド酸
化膜２とゲート電極4bとソース領域6bとの境界点B4とこ
の境界点B4に最も近いコンタクト窓10bとを結ぶ線と、
このコンタクト窓10bからゲート電極4bとソース領域6b
との境界線に下ろした垂線とのなす角度αが、ほぼπ/3
以上になるように、すなわち π/3≦α≦π/2 になるように、コンタクト窓10bが配置されている。

次に、フィールド酸化膜２とゲート電極4bとソース領
域6bとの境界点B4とこの境界点B4に最も近いコンタクト
窓10bとの間のソース領域6bの拡散抵抗について、再び
第２図を用いて説明する。

なお、ここでは、ソース領域６を6bに、コンタクト窓
10を10bに、境界点ＢをB4に、それぞれ置き換えて用い
る。

第２図において、ソース領域6bの角部に凹部がない場
合の境界点B4とコンタクト窓10bの境界点B4に近い側の
角部Ｄとの間の概略抵抗値R2は、既に述べているよう
に、 R2ρ・b/a cos²α となる。但し、上記のように、コンタクト窓10bの配置
によって、 π/3≦α≦π/2 であり、またレイアウト上の都合により、通常 a/b＝1.5 である。従って、抵抗値R2は、 R2≦６ρ となる。

また、ソース領域6bの角部に凹部を設けたと仮定した
場合の境界点B4とコンタクト窓10bの角部Ｄとの間の概
略抵抗値R1は、既に述べているように、 R1ρ・l/d＋ρ・b/a cos²β となる。但しレイアウト上の都合により、通常 l/d≧１ ０≦β≦π/4 a/b＝1.5 である。従って、抵抗値R1は、 R1≧ρ（l/d＋1.5） となる。

いま、抵抗値R2と抵抗値R1とを比較すると、抵抗値R2
は、 l/d＝4.5 とした場合の抵抗値R1に等しい。

すなわち、境界点B4とコンタクト窓10bとを結ぶ線
と、このコンタクト窓10bからゲート電極4bとソース領
域6bとの境界線に下ろした垂線とのなす角度αが π/3≦α≦π/2 になるように、コンタクト窓10bを配置することによ
り、上記第１の実施例において、ほぼ矩形形状のソース
領域６のゲート電極4bと反対側の角部に凹部を設け、ソ
ース領域６とゲート電極4bとの境界線にほぼ平行な凹部
の辺の長さｌとこの辺からゲート電極4bまでの距離ｄと
の比が l/d＝4.5 となるようにすることと、同等の効果を奏することがで
きる。

従って、フィールド酸化膜２とゲート電極4bとソース
領域6bとの境界点B4とこの境界点B4に最も近いコンタク
ト窓10bとの間のソース領域6bの拡散抵抗を、従来に比
べて大きくすることができる。

このために、電界が集中しやすく、静電気ストレスが
発生しやすい境界点B4における静電気ストレスのピーク
電圧を低下させることができ、従って静電破壊の発生を
防止することができる。

なお、本発明者らの第３図に示す回路を用いた静電破
壊実験によれば、角度αが大きくなるに連れて、耐圧も
大きくなる傾向にあることが確認された。従って、パタ
ーン設計において許容される範囲内で、角度αはできる
だけ大きくすることが望ましい。

次に、第２の実施例の変形例について、第６図を用い
て説明する。

この第２の実施例によるCMOS集積回路の初段の入出力
トランジスタの変形例は、基本的には第２の実施例と同
様な構成で、フィールド酸化膜２、ポリシリコンからな
るゲート電極4b、ほぼ矩形形状のソース、ドレイン領域
6b,8b、およびソース領域6b上のコンタクト窓10bが設け
られているが、さらにほぼ矩形形状のソース領域20bが
２つのゲート電極22b,24bに挟まれて形成されている。
そしてこのソース領域20b上には、コンタクト窓26bが配
置されている。

また、第２の実施例と同様に、ほぼ矩形形状のソース
領域6b,20bのゲート電極4b,22b,24bとの境界線と平行な
辺が、十分に長い長さを有していない。

このような初段の入出力トランジスタにおいては、フ
ィールド酸化膜２とゲート電極4bとソース領域6bとの境
界点B4においてにみならず、フィールド酸化膜２とゲー
ト電極22bとソース領域20bとの境界点B5およびフィール
ド酸化膜２とゲート電極24bとソース領域20bとの境界点
B6においても、電界が集中しやすく、静電気ストレスが
発生しやすい。

この変形例においては、コンタクト窓10bは第２の実
施例のそれと同様に配置されている。そしてこのコンタ
クト窓10bの配置と同様にして、境界点B5とコンタクト
窓26bとを結ぶ線と、このコンタクト窓26bからゲート電
極22bとソース領域20bとの境界線に下ろした垂線とのな
す角度α１がほぼπ/3以上になり、かつ、境界点B6とコ
ンタクト窓26bとを結ぶ線と、このコンタクト窓26bから
ゲート電極24bとソース領域20bとの境界線に下ろした垂
線とのなす角度α１がほぼπ/3以上になるように、コン
タクト窓26bが配置されている。

従って、この変形例によれば、第２の実施例と同様の
効果を有し、フィールド酸化膜２とゲート電極22b,24b
とソース領域20bとの境界点B5,B6とコンタクト窓26bと
の間のソース領域20bの拡散抵抗が、従来に比べて、数
倍に大きくなる。

このために、境界点B4のみならず、同様に電界が集中
しやすく、静電気ストレスが発生しやすい境界点B5,B6
においても、静電気ストレスのピーク電圧を低下させる
ことができ、従って静電破壊の発生を防止することがで
きる。

（ｃ）第３の実施例 第７図は、本発明の第３の実施例による半導体装置の
平面を示す平面図である。

この第３の実施例による保護回路に使用されるMOSト
ランジスタは、フィールド酸化膜42により分離された素
子領域に、ポリシリコンからなるゲート電極44を挟ん
で、ほぼ矩形形状のソース、ドレイン領域46,48が形成
されている。そしてこれらのソース、ドレイン領域46,4
8上には、それぞれコンタクト窓50,52,54および56,58が
設けられ、これらのコンタクト窓50,52,54および56,58
を介して、それぞれソース、ドレイン領域（図示せず）
が配線されている。

そしてこの第３の実施例においては、ほぼ矩形形状の
ドレイン領域48のゲート電極44との境界線と平行な辺が
十分に長い長さを有している。

このようなMOSトランジスタの保護回路においては、
それぞれゲート電極44およびソース領域46が定電圧ノー
ド、ドレイン領域48が静電気侵入ノードとなっている。
そして通常は、フィールド酸化膜42とゲート電極44とド
レイン領域48との境界点B7において電界が集中しやす
く、静電気ストレスが発生しやすい。

このような第３の実施例において、ほぼ矩形形状のド
レイン領域48のゲート電極44と反対側の角部に、A3部に
示されるように、凹部が設けられている。そしてドレイ
ン領域48とゲート電極44との境界線にほぼ平行な凹部の
辺の長さl2［μｍ］とこの辺からゲート電極44までの距
離d2［μｍ］との比が l2/d2≧3.0〜4.5 となっている。

従って、第１図に示す第１の実施例における、ほぼ矩
形形状のソース領域６のゲート電極４と反対側の角部に
凹部を設けた場合と全く同様の作用により、この第３の
実施例においても、フィールド酸化膜42とゲート電極44
とドレイン領域48との境界点B7とこの境界点B7に最も近
いコンタクト窓56との間のドレイン領域48の拡散抵抗
が、従来に比べて、数倍に大きくなる。

このために、電界が集中しやすく、静電気ストレスが
発生しやすい境界点B7における静電気ストレスのピーク
電圧を低下させることができ、従って静電破壊の発生を
防止することができる。

次に、第３の実施例の変形例について、第８図を用い
て説明する。

この第３の実施例による保護回路に使用されるMOSト
ランジスタの変形例は、基本的には第３の実施例と同様
な構成で、フィールド酸化膜42、ポリシリコンからなる
ゲート電極44a、ほぼ矩形形状のソース、ドレイン領域4
6a,48a、およびソース領域46a上のコンタクト窓56a,57
a,…,58aが設けられているが、さらにドレイン領域60a
が２つのゲート電極62a,64aに挟まれて形成されてい
る。そしてこのドレイン領域60a上には、コンタクト窓6
6a,67a,…,68aが配置されている。

そして第３の実施例と同様に、ほぼ矩形形状のドレイ
ン領域48a,60aのゲート電極44a,62a,64aとの境界線と平
行な辺は、十分に長い長さを有している。

このような保護回路に使用されるトランジスタにおい
ては、フィールド酸化膜42とゲート電極44aとドレイン
領域48aとの境界点B8においてにみならず、フィールド
酸化膜42とゲート電極62aとドレイン領域60aとの境界点
B9、およびフィールド酸化膜42とゲート電極64aとドレ
イン領域60aとの境界点B10においても、電界が集中しや
すく、静電気ストレスが発生しやすい。

この変形例においては、第７図のA3部に対応するA4部
に示されるように、ほぼ矩形形状のソース領域48aのゲ
ート電極44aと反対側の角部に凹部が設けられているだ
けでなく、ほぼ矩形形状のドレイン領域60aのフィール
ド酸化膜42との境界においても、A5部に示されるよう
に、凹部が設けられている。

そしてこのA5部に示される凹部においては、A4部の凹
部と同様に、ドレイン領域60aとゲート電極62a,64aとの
境界線にほぼ平行な凹部の辺の長さl3と、この辺からゲ
ート電極62a,64aまでの距離d3との比が l3/d3≧3.0〜4.5 となっている。

従って、この変形例によれば、A5部の凹部がA4部の凹
部と同様の作用を行ない、フィールド酸化膜42とゲート
電極62a,64aとドレイン領域60aとの境界点B9,B10とこれ
らの境界点B9,B10に最も近いコンタクト窓66a,68aとの
間のソース領域60aの拡散抵抗が、従来に比べて、数倍
に大きくなる。

このために、境界点B8のみならず、同様に電界が集中
しやすく、静電気ストレスが発生しやすい境界点B9,B10
においても、静電気ストレスのピーク電圧を低下させる
ことができ、従って静電破壊の発生を防止することがで
きる。

（ｄ）第４の実施例 第９図は、本発明の第４の実施例による半導体装置の
平面を示す平面図である。

この第４の実施例による保護回路に使用されるMOSト
ランジスタは、基本的には第７図に示される第３の実施
例と同様な構成で、フィールド酸化膜42、ポリシリコン
からなるゲート電極44b、ほぼ矩形形状のソース、ドレ
イン領域46b,48b、ドレイン領域48b上のコンタクト窓56
bが設けられている。

しかし、この第４の実施例は、第３の実施例の場合と
異なり、ドレイン領域48bのゲート電極44bとの境界線と
平行な辺が、十分に長い長さを有していない。

このような保護回路に使用されるトランジスタにおい
ては、フィールド酸化膜42とゲート電極44bとドレイン
領域48bとの境界点B11において、電界が集中しやすく、
静電気ストレスが発生しやすい。

こうした第４の実施例においては、ドレイン領域48b
のゲート電極44bとの境界線と平行な辺が、十分に長い
長さを有していないために、ドレイン領域48bのゲート
電極44bと反対側の角部に、凹部を設けることができな
い。そしてこの凹部を設ける代わりに、フィールド酸化
膜42とゲート電極44bとドレイン領域48bとの境界点B11
とこの境界点B11に最も近いコンタクト窓56bとを結ぶ線
と、このコンタクト窓56bからゲート電極44bとドレイン
領域48bとの境界線に下ろした垂線とのなす角度α２
が、ほぼπ/3以上になるように、すなわち π/3≦α２≦π/2 になるように、コンタクト窓56bが配置されている。

従って、第５図に示す第２の実施例において、境界点
B11とコンタクト窓56bとを結ぶ線と、このコンタクト窓
56bからゲート電極44bとドレイン領域48bとの境界線に
下ろした垂線とのなす角度αが π/3≦α≦π/2 になるように、コンタクト窓10bを配置した場合と同様
の効果により、この第４の実施例においても、フィール
ド酸化膜42とゲート電極44bとドレイン領域48aとの境界
点B11とこの境界点B11に最も近い定電圧ノードとしての
コンタクト窓56bとの間のドレイン領域48aの拡散抵抗
が、従来に比べて、数倍に大きくなる。

このために、電界が集中しやすく、静電気ストレスが
発生しやすい境界点B11における静電気ストレスのピー
ク電圧を低下させることができ、従って、静電破壊の発
生を防止することができる。

次に、第４の実施例の変形例について、第10図を用い
て説明する。

この第４の実施例による保護回路に使用されるMOSト
ランジスタの変形例は、基本的には第４の実施例と同様
な構成で、フィールド酸化膜42、ポリシリコンからなる
ゲート電極44b、ほぼ矩形形状のソース、ドレイン領域4
6b,48b、ドレイン領域48b上のコンタクト窓56bが配置さ
れているが、さらにドレイン領域60bが２つのゲート電
極62b,64bに挟まれて形成されている。そしてこのドレ
イン領域60b上には、コンタクト窓66bが設けられてい
る。

そして第４の実施例と同様に、ほぼ矩形形状のドレイ
ン領域48b,60bのゲート電極44b,62b,64bとの境界線と平
行な辺が、十分に長い長さを有していない。

このような保護回路に使用されるトランジスタにおい
ては、フィールド酸化膜42とゲート電極44bとドレイン
領域48bとの境界点B11においてにみならず、フィールド
酸化膜42とゲート電極62bとドレイン領域60bとの境界点
B12、およびフィールド酸化膜42とゲート電極64bとドレ
イン領域60bとの境界点B13においても、電界が集中しや
すく、静電気ストレスが発生しやすい。

この変形例においては、コンタクト窓56bは第４の実
施例のそれと同様に配置されている。そしてこのコンタ
クト窓10bの配置と同様にして、境界点B12とコンタクト
窓66bとを結ぶ線と、このコンタクト窓66bからゲート電
極62bとドレイン領域60bとの境界線に下ろした垂線との
なす角度α３がほぼπ/3以上になり、かつ、境界点B13
とコンタクト窓66bとを結ぶ線と、このコンタクト窓66b
からゲート電極64bとドレイン領域60bとの境界線に下ろ
した垂線とのなす角度α３がほぼπ/3以上になるよう
に、コンタクト窓26aが配置されている。

従って、この変形例によれば、第４の実施例と同様の
効果を有し、フィールド酸化膜42とゲート電極62b,64b
とドレイン領域60bとの境界点B12,B13とコンタクト窓66
bとの間のドレイン領域60bの拡散抵抗が、従来に比べ
て、数倍に大きくなる。

このために、境界点B11のみならず、同様に電界が集
中しやすくて静電気ストレスが発生しやすい境界点B12,
B13においても、静電気ストレスのピーク電圧を低下さ
せることができ、従って静電破壊の発生を防止すること
ができる。

［発明の効果］ 以上のように本発明によれば、ほぼ矩形形状のソース
領域またはドレイン領域のゲート電極と反対側の角部に
凹部を設け、ソース領域またはドレイン領域とゲート電
極との境界線にほぼ平行な凹部の辺の長さｌと、この辺
からゲート電極までの距離ｄとの比が l/d≧1.5 となるようにすることにより、フィールド酸化膜とゲー
ト電極とソース領域またはドレイン領域との境界点とこ
の境界点に最も近いコンタクト窓との間のソース領域ま
たはドレイン領域の拡散抵抗を増大させることができる
ため、電界が集中しやすく、静電気ストレスが発生しや
すい前記境界点における静電気ストレスのピーク電圧を
低下させることができ、従って静電破壊の発生を防止す
ることができる。

また、同様に、フィールド酸化膜とゲート電極とソー
ス領域またはドレイン領域との境界点とこの境界点に最
も近いコンタクト窓とを結ぶ線と、このコンタクト窓か
らゲート電極とソース領域またはドレイン領域との境界
線に下ろした垂線とのなす角度αが π/3≦α≦π/2 になるようにコンタクト窓を配置することにより、前記
境界点と前記コンタクト窓との間のソース領域またはド
レイン領域の拡散抵抗を増大させることができるため、
電界が集中しやすくて静電気ストレスが発生しやすい境
界点における静電気ストレスのピーク電圧を低下させる
ことができ、従って静電破壊の発生を防止することがで
きる。

これによって、半導体装置の良品歩留りを向上させ、
信頼性を向上させることができる。

【図面の簡単な説明】

第１図は、本発明の第１の実施例による半導体装置を示
す平面図、 第２図および第３図は、それぞれ本発明の第１の実施例
による半導体装置を説明するための図、 第４図は、本発明の第１の実施例による半導体装置の変
形例を示す平面図、 第５図は、本発明の第２の実施例による半導体装置を示
す平面図、 第６図は、本発明の第２の実施例による半導体装置の変
形例を示す平面図、 第７図は、本発明の第３の実施例による半導体装置を示
す平面図、 第８図は、本発明の第３の実施例による半導体装置の変
形例を示す平面図、 第９図は、本発明の第４の実施例による半導体装置を示
す平面図、 第10図は、本発明の第４の実施例による半導体装置の変
形例を示す平面図、 第11図および第12図は、それぞれ従来の半導体装置を示
す平面図である。 図において、 2,42,72……フィールド酸化膜、 4,4a,22a,24a,4b,22b,24b,44,44a,62a,64a,44b,62b,64
b,74……ゲート電極、 6,6a,20,6b,20b,46,46a,46b,76……ソース領域、 8,8a,8b,48,48a,60a,48b,60b,78……ドレイン領域、 10,12,14,16,18,10a,11a,…,12a,26a,27a,…,28a,10b,2
6b,50,52,54,56,58,56a,57a,…,58a,66a,67a,…,68a,56
b,66b,80,82,84,86……コンタクト窓、 19……CMOS集積回路、 88……ソース電極、 90……ドレイン電極、 B,B1,B2,B3,B4,B5,B6,B7,B8,B9,B10,B11,B12,B13,B14,B
15……境界点。

Claims (2)

【特許請求の範囲】
1. 【請求項１】フィールド酸化膜により分離された素子領
   域にゲート電極を挟んで形成されたほぼ矩形形状の第１
   および第２の拡散領域と、これら第１および第２の拡散
   領域上に配置されたコンタクト窓とを有する半導体装置
   において、 前記第１の拡散領域の角部に凹部を設け、前記第１の拡
   散領域と前記ゲート電極との境界線にほぼ平行な前記凹
   部の辺の長さと、この辺から前記ゲート電極までの距離
   との比が、1.5以上である ことを特徴とする半導体装置。
2. 【請求項２】フィールド酸化膜により分離された素子領
   域にゲート電極を挟んで形成されたほぼ矩形形状の第１
   および第２の拡散領域と、これら第１および第２の拡散
   領域上に配置されたコンタクト窓とを有する半導体装置
   において、 前記フィールド酸化膜と前記ゲート電極と前記第１の拡
   散領域との境界点とこの境界点に最も近いコンタクト窓
   とを結ぶ線と、前記境界点に最も近いコンタクト窓から
   前記ゲート電極と前記第１の拡散領域との境界線に下ろ
   した垂線とのなす角度が、π/3以上になるように、前記
   コンタクト窓が配置されている ことを特徴とする半導体装置。