JPH02210838A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02210838A
JPH02210838A JP1031485A JP3148589A JPH02210838A JP H02210838 A JPH02210838 A JP H02210838A JP 1031485 A JP1031485 A JP 1031485A JP 3148589 A JP3148589 A JP 3148589A JP H02210838 A JPH02210838 A JP H02210838A
Authority
JP
Japan
Prior art keywords
gate electrode
region
contact window
boundary point
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1031485A
Other languages
English (en)
Other versions
JPH0824183B2 (ja
Inventor
Shinichiro Koba
信一郎 木場
Tatsuro Nakahara
達郎 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Original Assignee
Kyushu Fujitsu Electronics Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyushu Fujitsu Electronics Ltd, Fujitsu Ltd filed Critical Kyushu Fujitsu Electronics Ltd
Priority to JP1031485A priority Critical patent/JPH0824183B2/ja
Publication of JPH02210838A publication Critical patent/JPH02210838A/ja
Publication of JPH0824183B2 publication Critical patent/JPH0824183B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] 半導体装置に係り、特にCMO3型O3回路の入出力ト
ランジスタまたは入力の保護回路に使用されるトランジ
スタに関し、 静電気の印加による電界が集中しやすいフィールド酸化
膜とゲート電極とソース領域またはドレイン領域との境
界点における静電気ストレスのビ−り電圧を低下させて
静電破壊の発生を防止し、良品歩留りを向上させると共
に、信頼性を向上させることができる半導体装置を提供
することを目的とし、 フィールド酸化膜により分離された素子領域にゲート′
rrh極を挟んで形成されたほぼ矩形形状の第1および
第2の拡散領域と、これら第1および第2の拡散領域上
に配置されたコンタクト窓とを有する半導体装置におい
て、前記第1の拡散領域の角部に凹部を設け、前記第1
の拡散領域と前記ゲート電極との境界線にほぼ平行な前
記凹部の辺の長さと、この辺から前記ゲート電@までの
距離との比が、1.5以上であるように構成する。
フィールド酸化膜により分離された素子領域にゲート電
極を挟んで形成されたほぼ矩形形状の第1および第2の
拡散領域と、これら第1および第2の拡散領域上に配置
されたコンタクト窓とを有する半導体装置において、前
記フィールド酸化膜と前記ゲート電極と前記第1の拡散
領域との境界点とこの境界点に最も近いコンタクト窓と
を結ぶ線と、前記境界点に最も近いコンタクト窓から前
記ゲート″r4極と前記第1の拡散領域との境界線に下
ろした垂線とのなす角度が、π/3以上になるように、
前記コンタクト窓が配置されているように構成する。
[産業上の利用分野] 本発明は半導体装置に係り、特にCMO3型O3回路の
入出力トランジスタまたは入力の保護回路に使用される
トランジスタに関する。
[従来の技術] 従来のCMO8型O8回路の入出力トランジスタを、第
11図に示す。
フィールド酸化膜72により分離された素子領域に、ポ
リシリコンからなるゲート電極74を挟んで、はぼ矩形
形状のソース、ドレイン領域76゜78が形成されてい
る。そしてこれらのソース、トレイン領域76.78上
には、それぞれコンタクト窓80.82および84.8
6が配置され、これらのコンタクト窓80.82および
84.86を介して、それぞれソース、ドレイン電極8
8゜90が配線されている。
このような初段の入出力トランジスタにおいては、pチ
ャネル型およびnチャネル型を問わず、それぞれゲート
電極74が静電気侵入ノード、ソース領域76が定電圧
ノード、ドレイン領域78がオーブンノード、となる、
そして通常は、フィールド酸化膜72とゲート電極74
とソース領域76との境界点B15において電界が集中
しやすく、静電気ストレスが発生しやすい。
同様にして、従来のCMO3型O3回路の入力の保護回
路に使用されるトランジスタにおいても、第12図に示
されるように、pチャネル型およびnチャネル型を問わ
ず、ゲート電′J#174およびソース領域76が同一
の定電圧ノード、ドレイン領域78が静電気侵入ノード
となる。そして通常は、フィールド酸化膜72とゲート
t@74とドレイン領域78との境界点B16において
電界が集中しやすく、静電気ストレスが発生しやすい。
[発明が解決しようとする課題] このように、上記従来のCMO3型O3回路の入出力ト
ランジスタまたは入力の保護回路に使用されるトランジ
スタにおいては、フィールド酸化W!72とゲート電極
74とソース領域76またはトレイン領域78との境界
点B15.B16に、静電気の印加による電界が集中し
やすく、定電圧ノードと静電気侵入ノードとの間のリー
クモード破壊すなわち静電破壊が多発していた。従って
、半導体装置の良品歩留りが低下したり、信頼性が低下
するという問題があった。
そこで本発明は、静電気の印加による電界が集中しやす
いフィールド酸化膜とゲート電極とソース領域またはド
レイン領域との境界点における静電気ストレスのピーク
電圧を低下させて静電破壊の発生を防止し、良品歩留り
を向上させると共に、信頼性を向上させることができる
半導体装置を提供することを目的とする。
[課題を解決するための手段] 発明者らは、定電圧ノードと静電気侵入ノードとの間の
リークモード破壊についての分析を行ない、次の諸点を
明らかにした。
(1)侵入してくる静電気による静電気ストレスのピー
ク電圧は、低容量で印加される場合には、数kVという
比較的高電圧まで上昇する。
(2)この静電気ストレスのピーク電圧は、m遣的な要
因に非常に敏感に反応する。従って、フィールド酸化膜
とゲート電極とソース領域またはドレイン領域との境界
点においては、ゲート電極およびソース領域またはドレ
イン領域が鋭角形状になるなめ、この鋭角部分で電界集
中が起きやすく、静電破壊点となりやすい。
(3)この電界集中点における静電気ストレスのピーク
電圧は、電界集中点を介する定電圧ノードと静電気侵入
ノードとの間の抵抗に敏感である。
すなわち、フィールド酸化膜とゲート電極とソース領域
またはトレイン領域との境界点と、この境界点に最も近
いコンタクト窓との間のソース領域またはドレイン領域
の拡散抵抗が増大すれば、境界点における静電気ストレ
スのピーク電圧は減少する傾向にある。
従って、上記課題は、フィールド酸化膜により分離され
た素子領域にゲート電極を挟んで形成されたほぼ矩形形
状の第1および第2の拡散領域と、これら第1および第
2の拡散領域上に配置されたコンタクト窓とを有する半
導体装置において、前記第1の拡散領域の角部に凹部を
設け、前記第1の拡散領域と前記ゲート電極との境界線
にほぼ平行な前記凹部の辺の長さと、この辺から前記ゲ
ート電極までの距離との比が、1.5以上であることを
特徴とする半導体装置によって達成される。
また、上記課題は、フィールド酸化膜により分離された
素子領域にゲート電極を挟んで形成されたほぼ矩形形状
の第1および第2の拡散領域と、これら第1および第2
の拡散領域上に配置されたコンタクト窓とを有する半導
体装置において、前記フィールド酸化膜と前記ゲート電
極と前記第1の拡散領域との境界点とこの境界点に最も
近いコンタクト窓とを結ぶ線と、前記境゛界点に最も近
いコンタクト窓から前記ゲート電極と前記第1の拡散領
域との境界線に下ろした垂線とのなす角度が、π/3以
上になるように、前記コンタクト窓が配置されているこ
とを特徴とする半導体装置によって達成される。
[作 用] すなわち本発明は、はぼ矩形形状の第1の拡散領域が、
ゲート電極と反対側の角部に凹部を有し、第1の拡散領
域とゲート電極との境界線にほぼ平行な凹部の辺の長さ
と、この辺からゲート電極までの距離との比が1.5以
上であることにより、フィールド酸化膜とゲート電極と
第1の拡散領域との境界点とこの境界点に最も近いコン
タクト窓との間の第1の拡散領域の拡散抵抗が、従来に
比べて大きくなる。
また、フィールド酸化膜とゲート電極と第1の拡散領域
との境界点とこの境界点に最も近い第1の拡散領域のコ
ンタクト窓とを結ぶ線と、このコンタクト窓からゲート
Wb 極と第1の拡散領域との境界線に下ろした垂線と
のなす角度がほぼπ/3以上であることにより、このコ
ンタクト窓と境界点との間の第1の拡散領域の拡散抵抗
が、従来に比べて大きくなる。
このために、電界が集中しやすく、静電気ストレスが発
生しやすい境界点における静電気ストレスのピーク電圧
を低下させることができ、従って静電破壊の発生を防止
することができる。
[実施例] 以下、本発明を図示する実施例に基づいて具体的に説明
する。
(a)第1の実施例 第1図は、本発明の第1の実施例による半導体装置の平
面を示す平面図である。
CMO3集積回路の初段の入出力トランジスタは、フィ
ールド酸化膜2により分離された素子領域に、ポリシリ
コンからなるゲート電[i+4を挟んで、はぼ矩形形状
のソース、ドレイン領域6.8が形成されている。そし
てこれらのソース領域6およびドレイン領域8上には、
それぞれコンタクト窓10.12および14,16.1
8が設けられ、これらのコンタクト窓10.12および
14゜16.18を介して、それぞれソース、トレイン
電極(図示せず)が配線されている。
そしてこの第1の実施例においては、はぼ矩形形状のソ
ース領域6のゲート電極4との境界線と平行な辺が十分
に長い長さを有している。
このような初段の入出力トランジスタにおいては、それ
ぞれゲート電@4が静電気侵入ノード、ソース領域6が
定電圧ノード、ドレイン領域8がオープンノードとなっ
ている。そして通常は、フィールド酸化膜2とゲート電
極4とソース領域6との境界点Bにおいて電界が集中し
やすく、静電気ストレスが発生しやすい。
このような第1の実施例において、はぼ矩形形状のソー
ス領域6のゲートt4f14と反対側の角部が、A部に
示されるように、凹部が設けられている。そしてソース
領域6とゲートtlix4との境界線にほぼ平行な凹部
の辺の長さをJ[μm]、この辺からゲート電極4まで
の距離をd[μm]とおくと、その比は J/d≧3.0〜4.5 となっている、このようなレイアウトは、はぼ矩形形状
のソース領域6のゲート電極4との境界線の長さが十分
に長い場合、容易に可能なものである。
次に、フィールド酸化M2とゲート電!4とソース領域
6との境界点Bとこの境界点Bに最も近いコンタクト窓
10との間のソース領域6の拡散抵抗について、第2図
を用いて説明する。
第2図は、第1図の一部を拡大した平面図である。
第2図に示されるように、コンタクト窓10の大きさを
a[μm ] 0口このコンタクト窓10からゲート電
極4までの距離をb[μm]、またソース領域6とゲー
ト電極4との境界線上で境界点Bから長さ1の点をC、
コンタクト窓10の境界点Bに近い側の角部をD、点り
からソース領域6とゲート電ff14との境界線に下ろ
した垂線の足をEとし、線分BDと線分DBとのなす角
度をα、線分CDと線分DEとのなす角度をβとおく。
また、ソース領域6の比抵抗をρとすると、電界集中し
やすい境界点Bとコンタクト窓10の境界点Bに近い側
の角部りとの間の概略抵抗値R1は、 R1〜p−j/d±p −b/a cos”βとなる。
但し、レイアウト上の都合により、通常j/d≧1 0≦β≦π/4 a/b=1.5 である、従って、抵抗値R1は、 R1≧ρ・J/d+ρ・b / a =ρ(Jl/d+1.5) となる。
また、第11図に示す従来例のように、ソース領域6の
角部に凹部がないと仮定した場合の境界点Bと点りとの
間の概略抵抗値R2は、R2==ρ・b/a cos’
 a となる。但し、この場合はレイアウト上の都合により、
通常 0≦α≦π/4 a/b=1.5 である。従って、抵抗値R2は、 R2≦ρ・2 b / a =3ρ となる。
抵抗値R1と抵抗値R2とを比較すると、オ/d≧1.
5 という範囲でレイアウトを行なえば、はぼ矩形形状のソ
ース領域6の角部に凹部を設けている場合が、四部を設
けていない従来例よりも、電界集中しやすい境界点Bと
コンタクト窓10の角部りとの間の概略抵抗値が大きく
なる。
第1の実施例においては、上記のように、jI/d≧3
.0〜4.5 であるから、従来例と比較して、最小でも1.5倍、通
常では2〜3倍の大きさになる。
次に、この第1の実施例による半導体装置を用いて行な
った静電破壊実験について説明する。
この静電破壊実験は、第3図に示されるような回路を用
いて行われる。すなわち、高、電源Vの正電極は、互い
に相反的にオン、オフ動作を行なう2つのスイッチSW
I、SW2および抵抗Rを介して、静電気印加点Xに接
続されている。fl!!方、負電極は、測定器のGND
AYに接続され、このGNDAYは接地されている。ま
た、スイッチSWl、SW2間の接続点とGNDAYと
の間には、容IkCが設けられている。そして静電気印
加点XおよびGNDAYに、被測定物であるCMO3型
O3回路19を接続する。
この回路においては、 C=300pF R=OΩ というJEDEC規格と、 C=100pF R=1.5にΩ というMIL規格とがあるが、ここでは、C=10PF R=OΩ という条件で行なった。−1 また、実験に用いたCMO3型集積回Riは、第2図に
おいて、 a=6[μm] b=4[μm] j/d=3.3 β=π/4 という鎖を有する初段の入出力トランジスタである。
いま、点XにCMO3型O3回路19のV□(1端子を
接続し、正極性の静電気サージを印加する。
そして他方、点YにCMO3型O3回路19の被測定端
子を接続する。そして結果として、被測定端子が、Vo
。端子に対する負極性のサージ印加となるようにする。
こうして測定された耐圧は、1.9kVであった。
次いで、点XにCMO3型O3回路19の被測定端子を
接続し、正極性の静電気サージを印加する。そして他方
、点YにcMos橡集積回路19のGND端子を接続す
る。
こうして測定された耐圧は、測定器の測定限界2.2・
kVを越える値を示した。
第1図のA部に示される凹部を設けておらず、他の条件
は同一とした従来のCMO8型O8回路の場合の耐圧の
測定値は、1.7〜1.9kVであった。
従って、この実験結果によれば、CMO3型集積回81
9の被測定端子に負極性の静電気サージが印加される場
合は、若干の耐圧特性の改善が実現され、正極性の静電
気サージが印加される場合は、大幅の耐圧特性の改善が
実現された。
このように第51の実施例によれば、はぼ矩形形状のソ
ース領域6のゲートな極4と反対側の角部に凹部を設け
、そしてソース領域6とゲート電極4との境界線にほぼ
平行な四部の辺の長さ1と、この辺からゲート電極4ま
での距離dとの比が、J/d≧3.0〜4.5 となるようにすることにより、フィールド酸化膜2とゲ
ート電極4とソース領域6との境界点Bとこの境界点B
に最も近い定電圧ノードとしてのコンタクト窓10との
間のソース領域6の拡散抵抗が、従来に比べて、数倍に
大きくなる。
このために、電界が集中しやすくて静電気ストレスが発
生しやすい境界点Bにおける静電気ストレスのピーク電
圧を低下させることができ、従って静電破壊の発生を防
止することができる。
次に、第1の実施例の変形例について、第4図を用いて
説明する。
この第1の実施例によるCMO3集積回路の初段の入出
力トランジスタの変形例は、基本的には第1の実施例と
同様な構成で、フィールド酸化膜2、ポリシリコンから
なるゲート電極4a、はぼ矩形形状のソース、ドレイン
領域6a、8a、およびソース領域6a上のコンタクト
窓10a、11a、・・・、12aが設けられているが
、さらにほぼ矩形形状のソース領域20aが2つのゲー
ト電極22a、24aに挟まれて形成されている。そし
てこのソース領域2Oa上には、コンタクト窓26a、
27a、・・・、28aが配置されている。
また、第1の実施例と同様に、ソース領域6a。
20aのゲート電極4a、22a、24aとの境界線と
平行な辺は、十分に長い長さを有している。
このような初段の入出力トランジスタにおいては、フィ
ールド酸化M2とゲート電極4aとソース領域6aとの
境界点B1においてのみならず、フィールド酸化!2と
ゲート電極22aとソース領域20aとの境界点B2、
およびフィールド酸化M2とゲート電極24 aとソー
ス領域20aとの境界点B3においても、電界が集中し
やすく、静電気ストレスが発生しやすい。
そしてこの変形例においては、第1図のA部に対応する
A1部に示されるように、はぼ矩形形状のソース領域6
aのゲート’S [! 4 aと反対側の角部に凹部が
設けられているだけでなく、はぼ矩形形状のソース領域
20aのフィールド酸化1iI2との境界においても、
A2部に示されるように、凹部が設けられている。
そしてこの人2部に示される凹部においては、A1部の
凹部と同様に、ソース領域20とゲート電極22.24
aとの境界線にほぼ平行な凹部の辺の長さjlと、この
辺からゲート電極22.24aまでの距離d1との比が j1/di≧3.0〜4.5 となっている。
従って、この変形例によれば、A2部の凹部がA1部の
凹部と同様の作用を行ない、フィールド酸化膜2とゲー
ト電極22a、24aとソース領域20aとの境界点B
2.B3とこれらの境界点B2.B3に最も近いコンタ
クト窓26a、28aとの間のソース領域20aの拡散
抵抗が、従来に比べて大きくなる。
このために、境界点B1のみならず、同様に電界が集中
しやすく、静電気ストレスが発生しやすい境界点B2.
B3においても、静電気ストレスのピーク電圧を低下さ
せることができ、従って静電破壊の発生を防止すること
ができる。
(b)第2の実施例 第5図は、本発明の第2の実施例による半導体装置の平
面を示す平面図である。
この第2の実施例によるCMO3a積回路の初段の入出
力トランジスタは、基本的には第1図に示される第1の
実施例と同様な構成で、フィールド酸化JBI2、ポリ
シリコンからなるゲート電極4b、はぼ矩形形状のソー
ス、ドレイン領域6b。
8b、ソース領域6b上のコンタクト窓10bが設けら
れている。
しかし、この第2の実施例は、上記第1の実施例の場合
と異なり、はぼ矩形形状のソース領域6bのゲート電極
4bとの境界線と平行な辺が、十分に長い長さを有して
いない。
このような初段の入出力トランジスタにおいては、フィ
ールド酸化膜2とゲート@ [i 4 bとソース領域
6bとの境界点B4において、電界が集中しやすく、静
電気ストレスが発生しやすい。
こうした第2の実施例においては、はぼ矩形形状のソー
ス領域6bのゲート電極4bとの境界線と平行な辺が、
十分に長い長さを有していないために、ソース領域6b
のゲートt[!4bと反対側の角部に、凹部を設けるこ
とができない、そしてこの凹部を設ける代わりに、フィ
ールド酸化[2とゲート電極4bとソース領域6bとの
境界点B4とこの境界点B4に最も近いコンタクト窓1
0bとを結ぶ線と、このコンタクト窓10bからゲート
電極4bとソース領域6bとの境界線に下ろした垂線と
のなす角度αが、はぼπ/3以上になるように、すなわ
ち π/3≦α≦π/2 になるように、コンタクト窓tabが配置されている。
次に、フィールド酸化膜2とゲート電[,4bとソース
領域6bとの境界点B4とこの境界点B4に最も近いコ
ンタクト窓10bとの間のソース領域6bの拡散抵抗に
ついて、再び第2図を用いて説明する。
なお、ここでは、ソース領域6を6bに、コンタクト窓
10を10bに、境界点Bを84に、それぞれ置き換え
て用いる。
第2図において、ソース領域6bの角部に凹部がない場
合の境界点B4とコンタクト窓10bの境界点B4に近
い側の角部りとの間の概略抵抗値R2は、既に述べてい
るように、 R2”−p −b/a cos’ t:xとなる。但し
、上記のように、コンタクト窓10bの配置によって、 π/3≦α≦π/2 であり、またレイアウト上の都合により、通常a/b=
1.5 である、従って、抵抗値R2は、 R2≦6ρ となる。
また、ソース領域6bの角部に凹部を設けたと仮定した
場合の境界点B4とコンタクト窓10bの角部りとの間
の概略抵抗値R1は、既に述べているように、 R1’eρ・j /d+p −b/a COS’βとな
る。但しレイアウト上の都合により、通常j/d≧1 0≦β≦π/4 a/b=1.5 である、従って、抵抗値R1は、 R1≧ρ(j/d+1.5) となる。
いま、抵抗値R2と抵抗値R1とを比戟すると、抵抗値
R2は、 オ  /d=4.  5 とした場合の抵抗値R1に等しい。
すなわち、境界点B4とコンタクト窓10bとを結ぶ線
と、このコンタクト窓10bからゲート電極4bとソー
ス領域6bとの境界線に下ろした垂線とのなす角度αが π/3≦α≦π/2 になるように、コンタクト窓10bを配置することによ
り、上記第1の実施例において、はぼ矩形形状のソース
領域6のゲート電@4bと反対側の角部に凹部を設け、
ソース領域6とゲート電極4bとの境界線にほぼ平行な
凹部の辺の長さ1とこの辺からゲート電極4bまでの距
離dとの比がj/d=4.5 となるようにすることと、同等の効果を奏することがで
きる。
従って、フィールド酸化M2とゲート電1i4bとソー
ス領域6bとの境界点B4とこの境界点B4に最も近い
コンタクト窓10bとの間のソース領域6bの拡散抵抗
を、従来に比べて大きくすることができる。
このなめに、電界が集中しやすく、静電気ストレスが発
生しやすい境界点B4における静電気ストレスのピーク
電圧を低下させることができ、従って静電破壊の発生を
防止することができる。
なお、本発明者らの第3図に示す回路を用いた静電破壊
実験によれば、角度αが大きくなるに連れて、耐圧も大
きくなる傾向にあることが確認された。従って、パター
ン設計において許容される範囲内で、角度αはできるだ
け大きくすることが望ましい。
次に、第2の実施例の変形例について、第6図を用いて
説明する。
この第2の実a!例によるCMO3集積回路の初段の入
出力トランジスタの変形例は、基本的には第2の実施例
と同様な構成で、フィールド酸化膜2、ポリシリコンか
らなるゲート電f4b、はぼ矩形形状のソース、ドレイ
ン領域6b、8b、およびソース領域6b上のコンタク
ト窓10bが設けられているが、さらにほぼ矩形形状の
ソース領域20bが2つのゲート電極22b、24bに
挟まれて形成されている。そしてこのソース領域20b
上には、コンタクト窓26bが配置されている。
また、第2の実施例と同様に、はぼ矩形形状のソース領
域6b、20bのゲート電極4b、22b、24bとの
境界線と平行な辺が、十分に長い長さを有していない。
このような初段の入出力トランジスタにおいては、フィ
ールド酸化膜2とゲート電極4bとソース領域6bとの
境界点B4においてにみならず、フィールド酸化膜2と
ゲート電極22bとソース領域20bとの境界点B5お
よびフィールド酸化膜2とゲート電[24bとソース領
域20bとの境界点B6においても、電界が集中しやす
く、静電気ストレスが発生しやすい。
この変形例においては、コンタクト窓10bは第2の実
施例のそれと同様に配置されている。そしてこのコンタ
クト窓10bの配置と同様にして、境界点B5とコンタ
クト窓26bとを結ぶ線と、このコンタクト窓26bか
らゲート電極22bとソース領域20bとの境界線に下
ろした垂線とのなす角度α1がほぼπ/3以上になり、
かつ、境界点B6とコンタクト窓26bとを結ぶ線と、
このコンタクト窓26bからゲート電極24 bとソー
ス領域20bとの境界線に下ろした垂線とのなす角度α
1がほぼπ/3以上になるように、コンタクト窓26b
が配置されている。
・従って、この変形例によれば、第2の実施例と同様の
効果を有し、フィールド酸化H2とゲート電極22b、
24bとソース領域20bとの境界点B5.B6とコン
タクト窓26bとの間のソース領域20bの拡散抵抗が
、従来に比べて、数倍に大きくなる。
このために、境界点B4のみならず、同様に電界が集中
しやすく、静電気ストレスが発生しやすい境界点B5.
B6においても、静電気ストレスのピーク電圧を低下さ
せることができ、従って静電破壊の発生を防止すること
ができる。
(c)第3の実施例 第7図は、本発明の第3の実施例による半導体装置の平
面を示す平面図である。
この第3の実施例による保護回路に使用されるMOSト
ランジスタは、フィールド酸化M42により分離された
素子領域に、ポリシリコンからなるゲート電極44を挟
んで、はぼ矩形形状のソース、ドレイン領域46.48
が形成されている。
そしてこれらのソース、トレイン領域46.48上には
、それぞれコンタクト窓50,52.54および56.
58が設けられ、これらのコンタクト窓50,52.5
4および56.58を介して、それぞれソース、ドレイ
ン電極(図示せず)が配線されている。
そしてこの第3の実施例においては、はぼ矩形形状のド
レイン領域48のゲート電極44との境界線と平行な辺
が十分に長い長さを有している。
このようなMOSトランジスタの保護回路においては、
それぞれゲート![#44およびソース領域46が定電
圧ノード、ドレイン領域48が静電気侵入ノードとなっ
ている。そして通常は、フィールド酸化膜42とゲート
電極44とドレイン領域48との境界点B7において電
界が集中しやすく、静電気ストレスが発生しやすい。
このような第3の実施例において、はぼ矩形形状のドレ
イン領域48のゲート電極44と反対側の角部に、A3
部に示されるように、凹部が設けられている。そしてド
レイン領域48とゲート電極44との境界線にほぼ平行
な凹部の辺の長さ12[μm]とこの辺からゲート電極
44までの距Md2[μm]との比が j2/d2≧3.0〜4.5 となっている。
従って、第1図に示す第1の実施例における、はぼ矩形
形状のソース領域6のゲートな極4と反対側の角部に凹
部を設けた場合と全く同様の作用により、この第3の実
施例においても、フィールド酸化11142とゲート電
極44とドレイン領域48との境界点B7とこの境界点
B7に最も近いコンタクト窓56との間のトレイン領域
48の拡散抵抗が、従来に比べて、数倍に大きくなる。
このために、電界が集中しやすく、静電気ストレスが発
生しやすい境界点B7における静電気ストレスのピーク
電圧を低下させることができ、従って静電破壊の発生を
防止することができる。
次に、第3の実施例の変形例について、第8図を用いて
説明する。
この第3の実施例による保護回路に使用されるMOSト
ランジスタの変形例は、基本的には第3の実施例と同様
な構成で、フィールド酸化J1142、ポリシリコンか
らなるゲート電極44a、はぼ矩形形状のソース、ドレ
イン領域46a、48a、およびソース領域46a上の
コンタクト窓56a。
57a、・・・、58aが設けられているが、さらにド
レイン領域60aが2つのゲート電極62a。
64aに挟まれて形成されている。そしてこのドレイン
領域60a上には、コンタクト窓66a。
67a、・・・、68aが配置されている。
そして第3の実施例と同様に、はぼ矩形形状のドレイン
領域48a、60aのゲート電極44a。
62a、64aとの境界線と平行な辺は、十分に長い長
さを有している。
このような保護回路に使用されるトランジスタにおいて
は、フィールド酸化膜42とゲート電極44aとドレイ
ン領域48aとの境界点B8においてにみならず、フィ
ールド酸化膜42とゲート電極62aとドレイン領域6
0aとの境界点B9、およびフィールド酸化膜42とゲ
ート電極64 aとドレイン領域60aとの境界点BI
Oにおいても、電界が集中しやすく、静電気ストレスが
発生しやすい。
この変形例においては、第7図のA3部に対応するA4
部に示されるように、はぼ矩形形状のソース領域48a
のゲート電極44aと反対側の角部に凹部が設けられて
いるだけでなく、はぼ矩形形状のドレイン領域60aの
フィールド酸化1iI42との境界においても、A5部
に示されるように、凹部が設けられている。
そしてこのA5部に示される凹部においては、A4部の
凹部と同様に、ドレイン領域60aとゲートt@62a
、64aとの境界線にほぼ平行な凹部の辺の長さj3と
、この辺からゲート電極62a、64aまでの距離d3
との比が J!3/d3≧3.0〜4.5 となっている。
従って、この変形例によれば、A5部の凹部がA4部の
凹部と同様の作用を行ない、フィールド酸化膜42とゲ
ート電極62a、64aとドレイン領域60aとの境界
点B9.BIOとこれらの境界点B9.BIOに最も近
いコンタクト窓66a、68aとの間のソース領域60
aの拡散抵抗が、従来に比べて、数倍に大きくなる。1
“このために、境界点B8のみならず、同様に電界が集
中しやすく、静電気ストレスが発生しやすい境界点B9
.BIOにおいても、静電気ストレスのピーク電圧を低
下させることができ、従って静電破壊の発生を防止する
ことができる。
(d)第4の実施例 第9図は、本発明の第4の実施例による半導体装置の平
面を示す平面図である。
この第4の実施例による保護回路に使用されるMOSト
ランジスタは、基本的には第7図に示される第3の実施
例と同様な構成で、フィールド酸化膜42、ポリシリコ
ンからなるゲートTh極44b、はぼ矩形形状のソース
、ドレイン領域46b。
48b、ドレイン領域48b上のコンタクト窓56bが
設けられている。
しかし、この第4の実施例は、第3の実施例の場合と異
なり、ドレイン領域48bのゲート電極44bとの境界
線と平行な辺が、十分に長い長さを有していない。
このような保護回路に使用されるトランジスタにおいて
は、フィールド酸化膜42とゲート電極44bとドレイ
ン領域48bとの境界点Bllにおいて、電界が集中し
やすく、静電気ストレスが発生しやすい。
こうした第4の実施例においては、ドレイン領域48b
のゲートfci&44bとの境界線と平行な辺が、十分
に長い長さを有していないために、ドレイン領域48b
のゲート電極44bと反対側の角部に、凹部を設けるこ
とができない、そしてこの凹部を設ける代わりに、フィ
ールド酸化膜42とゲート電@44bとドレイン領域4
8bとの境界点Bllとこの境界点Bllに最も近いコ
ンタクト窓56bとを結ぶ線と、このコンタクト窓56
bからゲート電144bとドレイン領域48bとの境界
線に下ろした垂線とのなす角度α2が、はぼπ/3以上
になるように、すなわちπ/3≦α2≦π/2 になるように、コンタクト窓56bが配置されている。
従って、第5図に示す第2の実施例において、境界点B
IIとコンタクト窓56bとを結ぶ線と、このコンタク
ト窓56bからゲート電極44bとドレイン領域48b
との境界線に下ろした垂線とのなす角度αが π/3≦α≦π/2 になるように、コンタクト窓10bを配置した場合と同
様の効果により、この第4の実施例においても、フィー
ルド酸化M42とゲート電極44bとドレイン領域48
aとの境界点Bllとこの境界点Bllに最も近い定電
圧ノードとしてのコンタクト窓56bとの間のトレイン
領域48aの拡散抵抗が、従来に比べて、数倍に大きく
なる。
このために、電界が集中しやすく、静電気ストレスが発
生しやすい境界点Bllにおける静電気ストレスのピー
ク電圧を低下させることができ、従って静電破壊の発生
を防止することができる。
次に、第4の実施例の変形例について、第10図を用い
て説明する。
この第4の実施例による保護回路に使用されるMOS)
−ランジスタの変形例は、基本的には第4の実施例と同
様な構成で、フィールド酸化膜42、ポリシリコンから
なるゲート電#144 b、はぼ矩形形状のソース、ド
レイン領域46b、48b、ドレイン領域48b上のコ
ンタクト窓56bが配置されているが、さらにドレイン
領域60bが2つのゲートThm62 b 、 64 
bに挟まれて形成されている。そしてこのドレイン領域
60b上には、コンタクト窓66bが設けられている。
そして第4の実施例と同様に、はぼ矩形形状のドレイン
領域48b、60bのゲート電極44b。
62b、64bとの境界線と平行な辺が、十分に長い長
さを有していない。
このような保護回路に使用されるトランジスタにおいて
は、フィールド酸化膜42とゲート電極44bとドレイ
ン領域48bとの境界点Bllにおいてにみならず、フ
ィールド酸化WA42とゲート電極62bとドレイン領
域60bとの境界点B12、およびフィールド酸化11
1A42とゲート電極64bとドレイン領域60bとの
境界点813においても、電界が集中しやすく、静電気
ストレスが発生しやすい。
この変形例においては、コンタクト窓56bは第4の実
施例のそれと同様に配置されている。そしてこのコンタ
クト窓10bの配置と同様にして、境界点B12とコン
タクト窓66bとを結ぶ線と、このコンタクト窓66b
からゲート電極62 bとドレイン領域60bとの境界
線に下ろした垂線とのなす角度α3がほぼπ/3以上に
なり、かつ、境界点B13とコンタクト窓66bとを結
ぶ線と、このコンタクト窓66bからゲートTh f!
64 bとドレイン領域60bとの境界線に下ろした垂
線とのなす角度α3がほぼπ/3以上になるように、コ
ンタクト窓26aが配置されている。
従って、この変形例によれば、第4の実施例と同様の効
果を有し、フィールド酸化膜42とゲート電極62b、
64bとドレイン領域60bとの境界点812,813
とコンタクト窓66bとの間のドレイン領域60bの拡
散抵抗が、従来に比べて、数倍に大きくなる。
このために、境界点Bllのみならず、同様に電界が集
中しやすくて静電気ストレスが発生しやすい境界点B1
2.B13においても、静電気ストレスのピーク電圧を
低下させることができ、従って静電破壊の発生を防止す
ることができる。
[発明の効果] 以上のように本発明によれば、はぼ矩形形状のソース領
域またはドレイン領域のゲート電極と反対側の角部に凹
部を設け、ソース領域またはトレイン領域とゲート電極
との境界線にほぼ平行な凹部の辺の長さ澹と、この辺か
らゲート電極までの距離dとの比が j/d≧1.5 となるようにすることにより、フィールド酸化膜とゲー
ト電極とソース領域またはドレイン領域との境界点とこ
の境界点に最も近いコンタクト窓との間のソース領域ま
たはトレイン領域の拡散抵抗を増大させることができる
ため、電界が集中しやすく、静電気ストレスが発生しや
すい前記境界点における静電気ストレスのピーク電圧を
低下させることができ、従って静電破壊の発生を防止す
ることができる。
また、同様に、ツーイールド酸化膜とゲート電極とソー
ス領域またはドレイン領域との境界点とこの境界点に最
も近いコンタクト窓とを結ぶ線と、このコンタクト窓か
らゲート電極とソース領域またはトレイン領域との境界
線に下ろした垂線とのなす角度αが π/3≦α≦π/2 になるようにコンタクト窓を配置することにより、前記
境界点と前記コンタクト窓との間のソース領域またはド
レイン領域の拡散抵抗を増大させることができるため、
電界が集中しやすくて静電気ストレスが発生しやすい境
界点における静電気ストレスのピーク電圧を低下させる
ことができ、従って静電破壊の発生を防止することがで
きる。
これによって、半導体装置の良品歩留りを向上させ、信
頼性を向上させることができる。
【図面の簡単な説明】
第1図は、本発明の第1の実施例による半導体装置を示
す平面図、 第2図および第3図は、それぞれ本発明の第1の実施例
による半導体装置を説明するための図、第4図は、本発
明の第1の実施例による半導体装置の変形例を示す平面
図、 第5図は、本発明の第2の実施例による半導体装置を示
ず平面図、 第6図は、本発明の第2の実施例による半導体装置の変
形例を示す平面図、 第7図は、本発明の第、3の実施例による半導体装置を
示す平面図、 第8図は、本発明の第3の実施例による半導体装置の変
形例を示す平面図、 第9図は、本発明の第4の実施例による半導体装置を示
す平面図、 第10図は、本発明の第4の実施例による半導体装置の
変形例を示す平面図、 第11図および第12図は、それぞれ従来の半導体装置
を示す平面図である。 図において、 2.42.72・・・・・・フィールド酸化膜、4.4
a、22a、24a、4b、22b、24b、44.4
4a、62a、64a、44b。 62b、64b、74・・・・・・ゲート電極、6.6
a、20,6b、  20b、46.46a。 46b、76・・・・・・ソース領域、8+  8a+
  sb、48.48a、60a、48b、60b、7
8・・・・・・ドレイン領域、10、 12. 14.
 16. 18. 10a、  11a、−・・、  
1 2a、  26a、  27a、−、28a。 10b、  26b、  50. 52. 54. 5
6. 58゜56a、57a、  ・・・、58a、6
6a、67a。 −,68a、56b、66b、80,82,84゜86
・・・・・・コンタクト窓、 19・・・・・・CMO3集積回路、 88・・・・・・ソース電極、 90・・・・・・ドレイン電極、 B、B1.B2.B3.B4.B5.B6、B7、B8
.B9.BIO,Bll、B12.B13、B14.B
15・・・・・・境界点。 2−・−フィールド酬ヒ罠 4−・−ゲートを七I 6・−ソース東 8・・−ドレインS威 10、 12.14. 16. 18−−・コンタクト
窓8−月1芥点 本発明の第1の実施例に誹る半身捧装置を示す平面図第
1図 本発明の第1のl13JL乙よる半導体装置を説明する
ための図第2図 本発明の第1の実施例による半導体装置を説明するため
の図本発明の第2の実施例による半導体装置を示す平面
図第5図 第6図 2−・・フィールド部ピロ罠 4α、22α、 24α・・・ゲート!樋6α、2f)
α−−ソース領域 8α−・−ドレイン阿域 本発明の第1の実施汐]の変形’?Itこよる半導体装
置を示す平面図42−一−フィールド醐l、ll臭 44°−デート電槽 46・・−ソース領域 48−・−ドレイン領域 本発明の第3の実施例による半導体装置を示す平面図第
7図 42−・−フィールド酸化喚 44a、62α、64cL−・ケート電橋46α・−・
ソー凛匿 88、8(?、 slo・・・境關。 本発明の第3の*施ψ1の変形例による半導体装置を示
す平面図トヒ /”M?口 第9図

Claims (1)

  1. 【特許請求の範囲】 1、フィールド酸化膜により分離された素子領域にゲー
    ト電極を挟んで形成されたほぼ矩形形状の第1および第
    2の拡散領域と、これら第1および第2の拡散領域上に
    配置されたコンタクト窓とを有する半導体装置において
    、 前記第1の拡散領域の角部に凹部を設け、前記第1の拡
    散領域と前記ゲート電極との境界線にほぼ平行な前記凹
    部の辺の長さと、この辺から前記ゲート電極までの距離
    との比が、1.5以上である ことを特徴とする半導体装置。 2、フィールド酸化膜により分離された素子領域にゲー
    ト電極を挟んで形成されたほぼ矩形形状の第1および第
    2の拡散領域と、これら第1および第2の拡散領域上に
    配置されたコンタクト窓とを有する半導体装置において
    、 前記フィールド酸化膜と前記ゲート電極と前記第1の拡
    散領域との境界点とこの境界点に最も近いコンタクト窓
    とを結ぶ線と、前記境界点に最も近いコンタクト窓から
    前記ゲート電極と前記第1の拡散領域との境界線に下ろ
    した垂線とのなす角度が、π/3以上になるように、前
    記コンタクト窓が配置されている ことを特徴とする半導体装置。
JP1031485A 1989-02-10 1989-02-10 半導体装置 Expired - Fee Related JPH0824183B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1031485A JPH0824183B2 (ja) 1989-02-10 1989-02-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1031485A JPH0824183B2 (ja) 1989-02-10 1989-02-10 半導体装置

Publications (2)

Publication Number Publication Date
JPH02210838A true JPH02210838A (ja) 1990-08-22
JPH0824183B2 JPH0824183B2 (ja) 1996-03-06

Family

ID=12332571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1031485A Expired - Fee Related JPH0824183B2 (ja) 1989-02-10 1989-02-10 半導体装置

Country Status (1)

Country Link
JP (1) JPH0824183B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451799A (en) * 1992-12-28 1995-09-19 Matsushita Electric Industrial Co., Ltd. MOS transistor for protection against electrostatic discharge
US6414341B1 (en) 1998-09-25 2002-07-02 Nec Corporation Input/output protective device
JP2005191151A (ja) * 2003-12-24 2005-07-14 Nec Electronics Corp 静電気放電保護素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5451799A (en) * 1992-12-28 1995-09-19 Matsushita Electric Industrial Co., Ltd. MOS transistor for protection against electrostatic discharge
US6414341B1 (en) 1998-09-25 2002-07-02 Nec Corporation Input/output protective device
KR100342638B1 (ko) * 1998-09-25 2002-07-04 가네꼬 히사시 입/출력 보호 장치
JP2005191151A (ja) * 2003-12-24 2005-07-14 Nec Electronics Corp 静電気放電保護素子

Also Published As

Publication number Publication date
JPH0824183B2 (ja) 1996-03-06

Similar Documents

Publication Publication Date Title
JPH0558583B2 (ja)
JP2000022175A (ja) 高耐圧半導体装置
JPS63166269A (ja) 相補形横方向絶縁ゲート整流器
JPS641067B2 (ja)
JPH02210838A (ja) 半導体装置
TW311277B (en) Layout pattern for improved MOS device matching
JPH0792448A (ja) 液晶表示装置の入力保護回路
JPS58162065A (ja) ゲ−ト保護回路
JPS6313350B2 (ja)
JPH0256969A (ja) 薄膜半導体装置
JPS58143561A (ja) 半導体装置
TW437050B (en) Electrostatic discharge protection circuit for integrated circuit
JPS6053070A (ja) Mos−fet集積回路装置
JP2920013B2 (ja) 半導体静電保護回路
JPS6195567A (ja) 半導体集積回路装置
JPS62198165A (ja) シヨツトキ接合型電界効果トランジスタ
JP3738369B2 (ja) 半導体集積回路装置
JPS6188539A (ja) Mos電界効果トランジスタ
TW425687B (en) Driver integrated circuit with electrostatic damage protection function
JPS6081868A (ja) 半導体装置
JPS6355871B2 (ja)
JPS6173375A (ja) 半導体集積回路装置
JPS58173868A (ja) Mos形電界効果トランジスタ
JPH02312281A (ja) 伝導度変調型mosfet
JPH01253951A (ja) 半導体集積回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees