JPS6081868A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6081868A JPS6081868A JP58189502A JP18950283A JPS6081868A JP S6081868 A JPS6081868 A JP S6081868A JP 58189502 A JP58189502 A JP 58189502A JP 18950283 A JP18950283 A JP 18950283A JP S6081868 A JPS6081868 A JP S6081868A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- protection diode
- diode
- field effect
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 7
- 230000005669 field effect Effects 0.000 claims abstract description 31
- 230000002633 protecting effect Effects 0.000 abstract description 4
- 230000001681 protective effect Effects 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 5
- 239000002184 metal Substances 0.000 description 4
- 230000003068 static effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 241000288673 Chiroptera Species 0.000 description 1
- 101100121627 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RDI1 gene Proteins 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Protection Of Static Devices (AREA)
- Amplifiers (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、絶縁ゲート型電界効果トランジスタを有する
半導体装置に関し、特にその電界効果トランジスタの絶
縁ゲートを静電破壊あるいはサージ電圧から保護するた
めのツェナーダイオードを備えた絶縁ゲート型電界効果
トランジスタの構造に関する。
半導体装置に関し、特にその電界効果トランジスタの絶
縁ゲートを静電破壊あるいはサージ電圧から保護するた
めのツェナーダイオードを備えた絶縁ゲート型電界効果
トランジスタの構造に関する。
絶縁ゲート型電界効果トランジスタは入力インピーダン
スが非常に高いため、ゲート部に帯電しやすく、帯電し
た静電気によりゲート電極に高電圧がかかったり、外部
よりサージ電圧が加わっ７ｔシすると簡単にゲート絶縁
膜が降伏を起こす。との絶縁膜は一度降伏するとＰＮ接
合のように回復せず、永久破壊となるため、使用上特に
問題がなければ同一チップ内に絶縁ゲート型電界効果ト
ランジスタと同時にツェナーダイオードを形成し、との
ツェナーダイオードを絶縁ゲート型電界効果トランジス
タのゲート・ソース間に接続するのが通例である。しか
しながら、このようにツェナーダイオードをゲート・ソ
ース間に挿入した従来の絶縁ゲート型電界効果トランジ
スタでは立ち上シの早いサージ電圧に対しては効果がな
かった。
スが非常に高いため、ゲート部に帯電しやすく、帯電し
た静電気によりゲート電極に高電圧がかかったり、外部
よりサージ電圧が加わっ７ｔシすると簡単にゲート絶縁
膜が降伏を起こす。との絶縁膜は一度降伏するとＰＮ接
合のように回復せず、永久破壊となるため、使用上特に
問題がなければ同一チップ内に絶縁ゲート型電界効果ト
ランジスタと同時にツェナーダイオードを形成し、との
ツェナーダイオードを絶縁ゲート型電界効果トランジス
タのゲート・ソース間に接続するのが通例である。しか
しながら、このようにツェナーダイオードをゲート・ソ
ース間に挿入した従来の絶縁ゲート型電界効果トランジ
スタでは立ち上シの早いサージ電圧に対しては効果がな
かった。
本発明の目的は、立ち上シの早いサージ電圧に対しても
ゲート保護効果のある絶縁ゲート型電界効果トランジス
タを得ることにある。
ゲート保護効果のある絶縁ゲート型電界効果トランジス
タを得ることにある。
本発明によれば、信号入力端とゲート電極との間の配線
とソース電極間に複数の保護ダイオードを並列に接続し
た絶縁ゲート型電界効果トランジスタを得る。
とソース電極間に複数の保護ダイオードを並列に接続し
た絶縁ゲート型電界効果トランジスタを得る。
次に、図面を用いて本発明をより詳細に説明する。尚、
以下にＮチャンネルＭＯ８型電界効果トランジスタを例
にとって本発明を説明する。
以下にＮチャンネルＭＯ８型電界効果トランジスタを例
にとって本発明を説明する。
第１図は、一般的な保護ダイオード付ＮチャンネルＭＱ
Ｓ型雷１界効果トランジスタの等価回路を示したもので
あシ、ゲート電極１、ドレイン電極２、ソース電極３を
有するＭＯ８型電界効果トランジスタ５のゲート電極１
とソースを極３との間にツェナー効果をもつ、保護ダイ
オードが接続されている。第２図は第１図の保護ダイオ
ード付ＭＱＳ型電界効果トランジスタの半導体チップ上
でのＭＱＳ型電界効果トランジスタと保護ダイオードの
配置および電極配線を示したものである。
Ｓ型雷１界効果トランジスタの等価回路を示したもので
あシ、ゲート電極１、ドレイン電極２、ソース電極３を
有するＭＯ８型電界効果トランジスタ５のゲート電極１
とソースを極３との間にツェナー効果をもつ、保護ダイ
オードが接続されている。第２図は第１図の保護ダイオ
ード付ＭＱＳ型電界効果トランジスタの半導体チップ上
でのＭＱＳ型電界効果トランジスタと保護ダイオードの
配置および電極配線を示したものである。
人力信号を受けるゲート電極パッド７はゲート酸化膜上
のゲート電極金属に配線されるとともに保護ダイオード
６にも配線されている。保護ダイオード６の他の電極は
ソース電極パッド９に電気的につながれている。８はド
レイン電極である。このような配置および電極配線を施
した場合、等価回路は、第３図で表わすことができる。
のゲート電極金属に配線されるとともに保護ダイオード
６にも配線されている。保護ダイオード６の他の電極は
ソース電極パッド９に電気的につながれている。８はド
レイン電極である。このような配置および電極配線を施
した場合、等価回路は、第３図で表わすことができる。
ここで破線Ａで囲われた部分は保護ダイオード、破線Ｂ
で囲われた部分はＭＱＳｆｉ電界効果トランジスタを表
わす。尚、本発明では、ゲート保護効果について取シ扱
うので、ゲート電極パッド１０とソース電極パッド１１
との間にはとれらポンディングパッド間容量１２と保護
ダイオードＡと電界効果トランジスタのゲートソース間
Ｂ１とが並列に接続されている。尚、同図では、ＭＯ８
型雷、界効果トランジスタはそのゲート−ソース間のみ
の等価回路のみを表わし、その他の部分は省略しである
。
で囲われた部分はＭＱＳｆｉ電界効果トランジスタを表
わす。尚、本発明では、ゲート保護効果について取シ扱
うので、ゲート電極パッド１０とソース電極パッド１１
との間にはとれらポンディングパッド間容量１２と保護
ダイオードＡと電界効果トランジスタのゲートソース間
Ｂ１とが並列に接続されている。尚、同図では、ＭＯ８
型雷、界効果トランジスタはそのゲート−ソース間のみ
の等価回路のみを表わし、その他の部分は省略しである
。
保護ダイオードＡは配線インダクタンス１３と保護ダイ
オードの直列動作抵抗１４とその容量１５とが直列に接
続された形となっておυ、同様にゲートソ−ス間Ｂも配
線インダクタンス１６とゲート抵抗１７とゲート容量１
８との直列接続回路となっている。
オードの直列動作抵抗１４とその容量１５とが直列に接
続された形となっておυ、同様にゲートソ−ス間Ｂも配
線インダクタンス１６とゲート抵抗１７とゲート容量１
８との直列接続回路となっている。
第３図の等価回路において、静電気あるいはサージ電圧
として、立ち上がシが鋭く、かつ幅の短いパルスを人力
した場合を考える。また、人力パルス電圧は保護ダイオ
ードの降伏電圧り上であるとする。通常、ポンディング
パッド容量１２は非常に小さく、又、保護ダイオード人
の動作抵抗１４に対してゲート１極バツド１０から保護
ダイオードに至るまでの配線によるインダクタンス分の
インピーダンス１３は充分小さいので、第３図の等価回
路は説明の簡略化のため第４図のような、ポンディング
パッド容量１２と配線によるインダクタンス１３とを無
視した等価回路Ａとして表わすことができる。
として、立ち上がシが鋭く、かつ幅の短いパルスを人力
した場合を考える。また、人力パルス電圧は保護ダイオ
ードの降伏電圧り上であるとする。通常、ポンディング
パッド容量１２は非常に小さく、又、保護ダイオード人
の動作抵抗１４に対してゲート１極バツド１０から保護
ダイオードに至るまでの配線によるインダクタンス分の
インピーダンス１３は充分小さいので、第３図の等価回
路は説明の簡略化のため第４図のような、ポンディング
パッド容量１２と配線によるインダクタンス１３とを無
視した等価回路Ａとして表わすことができる。
まず、第４図破線Ａ′で囲われた保護ダイオードの保護
効果について説明する。保護ダイオードの応答速度は第
４図の等価回路に示した保護ダイオードの直列動作抵抗
１４の抵抗値Ｒｏｉ とその容量１５の容量値ＣＤｓ
の積几Ｄｔｘｃｎｔ の時定数で制限される。すなわち
、入力端子の立ち上υが早く、周波数ｆＤｔ＝１／Ｒｏ
ｌ・Ｃｏｔ以上では保護５− るゲート電極のくびれ部１５のゲート長は従来のように
ゲート電極の中心部に比べて短くならないためトランジ
スタ特性への悪影響は特に生じない。
効果について説明する。保護ダイオードの応答速度は第
４図の等価回路に示した保護ダイオードの直列動作抵抗
１４の抵抗値Ｒｏｉ とその容量１５の容量値ＣＤｓ
の積几Ｄｔｘｃｎｔ の時定数で制限される。すなわち
、入力端子の立ち上υが早く、周波数ｆＤｔ＝１／Ｒｏ
ｌ・Ｃｏｔ以上では保護５− るゲート電極のくびれ部１５のゲート長は従来のように
ゲート電極の中心部に比べて短くならないためトランジ
スタ特性への悪影響は特に生じない。
また、ゲート長の長い部分１２Ｂは短い部分１２Ａ。
に比べてその割合は１／１０以下であるためトランジス
タ特性への影響は極めて小さい。従って、集積度の向−
卜した特性の均一なＭＯＳＦＥＴが得られるため、例え
ば均一な特性を有する２個のＭＯＳＦＥＴから構成され
るスタティック型メモリセルな製造する場合、その歩留
りは著しく向上する。
タ特性への影響は極めて小さい。従って、集積度の向−
卜した特性の均一なＭＯＳＦＥＴが得られるため、例え
ば均一な特性を有する２個のＭＯＳＦＥＴから構成され
るスタティック型メモリセルな製造する場合、その歩留
りは著しく向上する。
第６図は本発明の他の実施例のゲート電極近傍の平面図
であセ、ゲート電極２２のゲート長の長い部分の形状が
異なる以外は第４図とほぼ同一である。ゲート長の長い
部分はその突出部がほぼ三角形となっているため第４図
の場合に比べその面積は小さくなシ、トランジスタ特性
への影響は更に小さくなる。
であセ、ゲート電極２２のゲート長の長い部分の形状が
異なる以外は第４図とほぼ同一である。ゲート長の長い
部分はその突出部がほぼ三角形となっているため第４図
の場合に比べその面積は小さくなシ、トランジスタ特性
への影響は更に小さくなる。
第５図は第６図に示したゲート電極２２を形成するため
に用いられるマスクの平面図である。フ６− 分をもつ電圧がゲート絶縁膜上のゲート電極金属に印加
されるためと考えられる。これを防止するには、保護ダ
イオードの時定数ｔｎｌ＝几Ｄｉ・Ｃｎｔを小さくす乙
とと、すなわち直列抵抗１４の抵抗値Ｒｏｔおよび容量
１５の容−６・値Ｃｏｉを減らすことが必要であるが、
製造上直列抵抗１４と容量１５との値は相反するパラメ
ータであシ、両者を同時に小さくすることは不可能であ
る。このため、保護ダイオードの時定数の減少にはおの
ずと限界があった。
に用いられるマスクの平面図である。フ６− 分をもつ電圧がゲート絶縁膜上のゲート電極金属に印加
されるためと考えられる。これを防止するには、保護ダ
イオードの時定数ｔｎｌ＝几Ｄｉ・Ｃｎｔを小さくす乙
とと、すなわち直列抵抗１４の抵抗値Ｒｏｔおよび容量
１５の容−６・値Ｃｏｉを減らすことが必要であるが、
製造上直列抵抗１４と容量１５との値は相反するパラメ
ータであシ、両者を同時に小さくすることは不可能であ
る。このため、保護ダイオードの時定数の減少にはおの
ずと限界があった。
次に、第５ワに本発明の一実施例を示す。すなわち、ゲ
ート酸化膜上のゲート１！極７とゲートポンディングバ
ット７とを結ぶ配線電極の途中に複数個のツェナー特性
を有する保護ダイオード６を並列に接続している。（第
５図では２個に分割した場合を示している）。この電界
効果トランジスタを等価回路で書き直すと第６図のよう
になる。
ート酸化膜上のゲート１！極７とゲートポンディングバ
ット７とを結ぶ配線電極の途中に複数個のツェナー特性
を有する保護ダイオード６を並列に接続している。（第
５図では２個に分割した場合を示している）。この電界
効果トランジスタを等価回路で書き直すと第６図のよう
になる。
破線Ａ′で囲われた２つの部分がおのおの保護ダイオー
ドに相当する。電界効果トランジスタのソースΦゲート
を極バット１０，１１間のポンディングパッド間容量１
２とソース・ゲート間Ｂとはこれら保護ダイオードＡ′
に並列に入っている。
ドに相当する。電界効果トランジスタのソースΦゲート
を極バット１０，１１間のポンディングパッド間容量１
２とソース・ゲート間Ｂとはこれら保護ダイオードＡ′
に並列に入っている。
本実施例の場合には保護ダイオードにともなう配線イン
ダクタンス１３ はゲート電極バット１０からの配線に
挿入されている。１４’、１５’は保洒ダイオードの動
作抵抗とその容量である。今、第６図の破線Ａ″で囲わ
れた複数の保護ダイオードのうちｉ ’（ｒ！Ａを取シ
出した第７図の等価回路に注目して説明する。配線イン
ダクタンス１３ のインダクタンスをり、動作抵抗１４
′ の抵抗値を几、その容ｆｔ１５’の容量値をＣ１入
力端子をｖ月出力電圧をＶＯ，インダクタンス１３′
と抵抗１４′ 等に流れる電流をＬとして、この回路の
回路方程式１％式％ （２） となる。へカパルス幅は非常に短いので第２式の左辺第
２項は無視すると、これは積分回路と同等であシ ■ Ｖｏ＝−Ｖ量ｄｔ （３） と表わされる。又この時の伝達間数Ｋ （ｗ）は１ 第５図に示した本発明の実施例によれば、第７図に示し
た等価回路が第６図のように直列に接続されたことにな
シ、この分割挿入された保額ダイオード部の伝達関数に
’（ｗ） は と表わされることになる。これから解るように、保護ダ
イオードはその数ｎが増す程低域通過フイルメとしての
働きが高まる。
ダクタンス１３ はゲート電極バット１０からの配線に
挿入されている。１４’、１５’は保洒ダイオードの動
作抵抗とその容量である。今、第６図の破線Ａ″で囲わ
れた複数の保護ダイオードのうちｉ ’（ｒ！Ａを取シ
出した第７図の等価回路に注目して説明する。配線イン
ダクタンス１３ のインダクタンスをり、動作抵抗１４
′ の抵抗値を几、その容ｆｔ１５’の容量値をＣ１入
力端子をｖ月出力電圧をＶＯ，インダクタンス１３′
と抵抗１４′ 等に流れる電流をＬとして、この回路の
回路方程式１％式％ （２） となる。へカパルス幅は非常に短いので第２式の左辺第
２項は無視すると、これは積分回路と同等であシ ■ Ｖｏ＝−Ｖ量ｄｔ （３） と表わされる。又この時の伝達間数Ｋ （ｗ）は１ 第５図に示した本発明の実施例によれば、第７図に示し
た等価回路が第６図のように直列に接続されたことにな
シ、この分割挿入された保額ダイオード部の伝達関数に
’（ｗ） は と表わされることになる。これから解るように、保護ダ
イオードはその数ｎが増す程低域通過フイルメとしての
働きが高まる。
通常、インタフタンス分は素子の高周波特性を損うほど
大きくはないので、素子特性をそこなう−Ｑ＋ ことかないように複数個挿入された保護ダイオードはそ
の全容量が、従来構造の保護ダイオードの容量ＣＤＩと
同じになるように複数に分割して形成され、これら保護
ダイオードの全面積を従来構造の保護ダづオードの面積
とほぼ同じになるようにすれば良い。また、このように
複数個に分割された保護ダイオードのおのおの直列抵抗
Ｒはｆｏ＝ｍ−が大きくなυ過ぎないように、各保護ダ
イＬ オードの大きさを選定し、これらによって保護ダイオー
ドの分割個数を決めればよい。尚、分割挿入された１個
あたりの保護ダづオードの直列抵抗Ｒは保護ダイオード
の全面積一定の条件下では分割挿入された保護ダイオー
ドの総周囲長が従来構造の保護ダイオードの周囲長より
短くなることはないので、常にＲＪｎ ＲＤ ｓ の関
係にあり、また、分割挿入された１個あたりの保護ダイ
オードの容量Ｃは従来の保護ダイオードの容量ＣＤＩの
１／ｎとなるため、複数に分割して挿入された保護ダイ
オードの全体としての時定数は従来の保護ダイオ１０−
一 −ドの時定数ｔＤｔより短くできる。従って、保護ダイ
オード自体のサージ吸収効果も上昇することになる。
大きくはないので、素子特性をそこなう−Ｑ＋ ことかないように複数個挿入された保護ダイオードはそ
の全容量が、従来構造の保護ダイオードの容量ＣＤＩと
同じになるように複数に分割して形成され、これら保護
ダイオードの全面積を従来構造の保護ダづオードの面積
とほぼ同じになるようにすれば良い。また、このように
複数個に分割された保護ダイオードのおのおの直列抵抗
Ｒはｆｏ＝ｍ−が大きくなυ過ぎないように、各保護ダ
イＬ オードの大きさを選定し、これらによって保護ダイオー
ドの分割個数を決めればよい。尚、分割挿入された１個
あたりの保護ダづオードの直列抵抗Ｒは保護ダイオード
の全面積一定の条件下では分割挿入された保護ダイオー
ドの総周囲長が従来構造の保護ダイオードの周囲長より
短くなることはないので、常にＲＪｎ ＲＤ ｓ の関
係にあり、また、分割挿入された１個あたりの保護ダイ
オードの容量Ｃは従来の保護ダイオードの容量ＣＤＩの
１／ｎとなるため、複数に分割して挿入された保護ダイ
オードの全体としての時定数は従来の保護ダイオ１０−
一 −ドの時定数ｔＤｔより短くできる。従って、保護ダイ
オード自体のサージ吸収効果も上昇することになる。
尚、本発明は絶縁ゲート型電界効果トランジスタを有し
、かつゲート保護ダイオードを有する集積回路を含む半
導体装置についても適用可能であυ、なにも実施例に限
定解釈されるものではない。
、かつゲート保護ダイオードを有する集積回路を含む半
導体装置についても適用可能であυ、なにも実施例に限
定解釈されるものではない。
第１図は従来の保護ダイオードは絶縁ゲート型電界効果
トランジスメの等価回路である。 第２図は従来の保護ダイオード付絶縁ゲート型電界効果
トランジスタのチップ内の配置、配線を示した平面概略
図である。 第３図は、第２図に示したような配置、配線を施した保
護ダイオード付絶縁ゲート型電界効果トランジスタの等
価回路である。 第４図は第３図の等価回路を簡略化したものである。 第５図は本発明の一実施例による保護ダイオード付電界
効果トランジスタの構造、配置、配線を示した平面概略
図である。 第６図は本発明の一実施例によるところの保護ダイオー
ド付電界効果トランジスタの等価回路である 第７図は第６図の破線Ａ“内の等価回路を取シ出した等
価回路図である。 １・・・・・・ゲート電極、２・川・・ドレイン電極、
３・・・・・・ソース電極、４・・・・・・保護ダイオ
ード、訃・・・・・ＭＯ８型電界効果トランジスタ、６
・・・・・・保護ダイオード、７・・・・・・ゲート電
極パッド“、８・・・・・・ドレイン電極パッド、９・
・・・・・ソース電極パッド、１０・・・・・・ゲート
電極パッド、１１・・・・・・ソース電極パッド、１２
・・・・・・ポンディングパッド容量、１３・・・・・
・ゲート端子から保護ダイオードまでの配線インダクタ
ンス、１４・・・・・・保護ダイオードの直列動作抵抗
ＲＤＩ１，１５・・・・・・保護ダイオードの容量ＣＤ
Ｉ。 １６・・・・・・保護ダイオードからゲート酸化膜上の
ゲートメタルまでおよびゲート酸化膜上のゲートメタル
による配線インダクタンス、１７・・・・・・ゲート抵
抗、１８・・・・・・ゲート容量、６′・・・・・・保
護ダイオード、１３′・・・・・・保護ダイオード間の
配線インダクタンス、１イ・・・・・・保護ダイオード
の直列抵抗、１５・・・・・・保護ダイオードの容量。 １３− 竿 ｌ 図 第２図 ／３ ’ Ａ 、−と−、、、ｙＢ ′へ ： ：ｉシ／乙 Ｉ２＼：じニア□ １ ：： ： 、ｌ、 ／６ １１ ： ダ−゛−一−１ １４開昭ＧＯ−８１８６８（５）
トランジスメの等価回路である。 第２図は従来の保護ダイオード付絶縁ゲート型電界効果
トランジスタのチップ内の配置、配線を示した平面概略
図である。 第３図は、第２図に示したような配置、配線を施した保
護ダイオード付絶縁ゲート型電界効果トランジスタの等
価回路である。 第４図は第３図の等価回路を簡略化したものである。 第５図は本発明の一実施例による保護ダイオード付電界
効果トランジスタの構造、配置、配線を示した平面概略
図である。 第６図は本発明の一実施例によるところの保護ダイオー
ド付電界効果トランジスタの等価回路である 第７図は第６図の破線Ａ“内の等価回路を取シ出した等
価回路図である。 １・・・・・・ゲート電極、２・川・・ドレイン電極、
３・・・・・・ソース電極、４・・・・・・保護ダイオ
ード、訃・・・・・ＭＯ８型電界効果トランジスタ、６
・・・・・・保護ダイオード、７・・・・・・ゲート電
極パッド“、８・・・・・・ドレイン電極パッド、９・
・・・・・ソース電極パッド、１０・・・・・・ゲート
電極パッド、１１・・・・・・ソース電極パッド、１２
・・・・・・ポンディングパッド容量、１３・・・・・
・ゲート端子から保護ダイオードまでの配線インダクタ
ンス、１４・・・・・・保護ダイオードの直列動作抵抗
ＲＤＩ１，１５・・・・・・保護ダイオードの容量ＣＤ
Ｉ。 １６・・・・・・保護ダイオードからゲート酸化膜上の
ゲートメタルまでおよびゲート酸化膜上のゲートメタル
による配線インダクタンス、１７・・・・・・ゲート抵
抗、１８・・・・・・ゲート容量、６′・・・・・・保
護ダイオード、１３′・・・・・・保護ダイオード間の
配線インダクタンス、１イ・・・・・・保護ダイオード
の直列抵抗、１５・・・・・・保護ダイオードの容量。 １３− 竿 ｌ 図 第２図 ／３ ’ Ａ 、−と−、、、ｙＢ ′へ ： ：ｉシ／乙 Ｉ２＼：じニア□ １ ：： ： 、ｌ、 ／６ １１ ： ダ−゛−一−１ １４開昭ＧＯ−８１８６８（５）
Claims (1)
- 絶縁ゲート型電界効果トランジスタを有し、該絶縁ゲー
ト型電界効果トランジスタのゲートおよびソース電極間
にゲート保護ダイオードを接続した半導体装置において
、信号入力端から前記絶縁ゲート型電界効果トランジス
タのゲート絶縁膜上のゲート電極に至るまでの配線とソ
ース電極との間に複数個のゲート保護ダイオードを並列
に挿入、配線したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58189502A JPS6081868A (ja) | 1983-10-11 | 1983-10-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58189502A JPS6081868A (ja) | 1983-10-11 | 1983-10-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6081868A true JPS6081868A (ja) | 1985-05-09 |
| JPH0510829B2 JPH0510829B2 (ja) | 1993-02-10 |
Family
ID=16242339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58189502A Granted JPS6081868A (ja) | 1983-10-11 | 1983-10-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6081868A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1061581A1 (fr) * | 1999-06-15 | 2000-12-20 | STMicroelectronics S.A. | Circuit de protection et de filtrage |
| US6304126B1 (en) | 1997-09-29 | 2001-10-16 | Stmicroelectronics S.A. | Protection circuit that can be associated with a filter |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5263075A (en) * | 1975-11-19 | 1977-05-25 | Toshiba Corp | Semiconductor integrated circuit |
| JPS52149481A (en) * | 1976-06-08 | 1977-12-12 | Toshiba Corp | Semiconductor integrated circuit device and its production |
| JPS57190359A (en) * | 1981-05-19 | 1982-11-22 | Toshiba Corp | Protecting device for semiconductor |
-
1983
- 1983-10-11 JP JP58189502A patent/JPS6081868A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5263075A (en) * | 1975-11-19 | 1977-05-25 | Toshiba Corp | Semiconductor integrated circuit |
| JPS52149481A (en) * | 1976-06-08 | 1977-12-12 | Toshiba Corp | Semiconductor integrated circuit device and its production |
| JPS57190359A (en) * | 1981-05-19 | 1982-11-22 | Toshiba Corp | Protecting device for semiconductor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6304126B1 (en) | 1997-09-29 | 2001-10-16 | Stmicroelectronics S.A. | Protection circuit that can be associated with a filter |
| EP1061581A1 (fr) * | 1999-06-15 | 2000-12-20 | STMicroelectronics S.A. | Circuit de protection et de filtrage |
| FR2795237A1 (fr) * | 1999-06-15 | 2000-12-22 | St Microelectronics Sa | Circuit de protection et de filtrage |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0510829B2 (ja) | 1993-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5473500A (en) | Electrostatic discharge circuit for high speed, high voltage circuitry | |
| US10944255B2 (en) | Ultra low capacitance transient voltage suppressor | |
| US6104588A (en) | Low noise electrostatic discharge protection circuit for mixed signal CMOS integrated circuits | |
| US6801417B2 (en) | Semiconductor integrated circuit device | |
| JP2830783B2 (ja) | 半導体装置 | |
| US5663678A (en) | ESD protection device | |
| US8730624B2 (en) | Electrostatic discharge power clamp with a JFET based RC trigger circuit | |
| EP0371663A1 (en) | Integrated circuit output buffer having improved ESD protection | |
| JPS6081868A (ja) | 半導体装置 | |
| KR19990004618A (ko) | 반도체 정전기 보호회로 | |
| JPH0327566A (ja) | サージ保護装置 | |
| JP3025373B2 (ja) | 半導体集積回路 | |
| EP0335965B1 (en) | Phantom esd protection circuit employing e-field crowding | |
| US7054122B2 (en) | VDDCORE to VSS ESD clamp made of core device | |
| CN107452734A (zh) | 半导体器件 | |
| JPH0379120A (ja) | 入力保護回路 | |
| DE69233443T2 (de) | Integrierte Schaltung mit einer hohen Spannungsfestigkeit | |
| JPS617660A (ja) | 半導体装置 | |
| US11177251B2 (en) | Circuit overvoltage protection | |
| JP3757040B2 (ja) | 半導体装置のデータ出力回路 | |
| JPS613442A (ja) | 半導体装置 | |
| JP2766490B2 (ja) | 半導体装置 | |
| JPH0758786B2 (ja) | 半導体装置 | |
| JPS6164151A (ja) | 入力保護回路 | |
| JPS60115253A (ja) | 半導体集積回路装置 |