CN101593774B - P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管 - Google Patents

Abstract

本发明涉及P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，包括衬底，其上设埋氧化层，埋氧化层上设P型掺杂半导体区，P型掺杂半导体区上设N阱和P型漏区，N阱上设P型源区和N型接触区，N阱表面设栅氧化层，N阱表面的P型源区、N型接触区和栅氧化层以外区域及P型掺杂半导体区表面的P型漏区以外区域设场氧化层，栅氧化层表面设多晶硅栅，场氧化层、N型接触区、P型源区、多晶硅栅及P型漏区的表面设氧化层，P型源区、N型接触区、多晶硅栅和P型漏区上连金属层，在N阱和P型漏区之间的P型掺杂半导体区上表面设上槽区，在P型掺杂半导体区和埋氧化层的接触部位设下槽区。该结构能大大提高器件的耐压性，显著降低器件导通电阻。

Description

P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管

技术领域

本发明涉及一种适用于高压应用的绝缘体上硅的横向双扩散金属氧化物半导体晶体管(SOI LDMOS)的结构，属于功率半导体器件技术领域。

背景技术

功率半导体器件是电力电子系统进行能量控制和转换的基本电子元件，电力电子技术的不断发展为半导体功率器件开拓了广泛的应用领域，而半导体功率器件的导通电阻和击穿电压等特性则决定了电力电子系统的效率、功耗等基本性能。以横向双扩散金属氧化物半导体晶体管为代表的现代电力电子器件和相关产品在工业、能源、交通等用电的场合发挥着日益重要的作用，是机电一体化设备、新能源技术、空间和海洋技术、办公自动化及家用电器等实现高性能、高效率、轻量小型的技术基础。

随着绝缘体上硅的横向双扩散金属氧化物半导体晶体管的出现，以普通横向双扩散金属氧化物半导体晶体管无法比拟的优点(功耗低、抗干扰能力强、集成密度高、速度快、消除闩锁效应)而得到广泛垂青。为使绝缘体上硅的横向双扩散金属氧化物半导体晶体管有更好的应用，提高绝缘体上硅器件的击穿电压，进一步降低绝缘体上硅的横向双扩散金属氧化物半导体晶体管的导通电阻是个重要的研究课题。

在相关的技术中，提出可以减少N型掺杂半导体区的掺杂浓度，不但可以减少纵向电场的峰值，提高器件的纵向耐压值，而且同时可以提高横向的器件耐压值，但是会使得器件的导通电阻大大增加，增加了器件的功耗。

还有提出在P型衬底中埋入一个高掺杂的N型浮空层，就可在纵向上形成两个反向耐压的PN结，从而提高纵向的耐压值，但是这种结构是将漏区的高电场重新分配到源区和器件的中间区域，所以不利于源区和中间区域的耐压。

发明内容

本发明的目的是克服现有技术存在的不足，提供一种P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，旨在有效提高器件的耐压，降低器件导通电阻。

本发明的目的通过以下技术方案来实现：

P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，包括：半导体衬底，在所述半导体衬底上设置有埋氧化层，在所述埋氧化层上设有P型掺杂半导体区，在所述P型掺杂半导体区上设有N阱和P型漏区，在所述N阱上设有P型源区和N型接触区，在所述N阱的表面设有栅氧化层且栅氧化层自N阱延伸至P型掺杂半导体区，在所述N阱表面的P型源区、N型接触区和栅氧化层的以外区域及P型掺杂半导体区表面的P型漏区以外区域设有场氧化层，在所述栅氧化层的表面设有多晶硅栅且多晶硅栅延伸至场氧化层的表面，在所述场氧化层、N型接触区、P型源区、多晶硅栅及P型漏区的表面设有氧化层，在所述P型源区、N型接触区、多晶硅栅和P型漏区上分别连接有金属层，特点是：在所述N阱与P型漏区之间的P型掺杂半导体区上表面设有上槽区，在所述P型掺杂半导体区与埋氧化层的接触部位设有下槽区。

进一步地，上述的P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其中，所述上槽区与下槽区其位置上下完全对齐。

更进一步地，上述的P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其中，所述上槽区和下槽区中填充二氧化硅。

再进一步地，上述的P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其中，所述上槽区和下槽区的形状呈矩形或梯形。

再进一步地，上述的P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其中，所述上槽区左端与栅氧化层右端之间的水平距离在0.5μm～2μm，所述下槽区左端与栅氧化层右端之间的水平距离在0.5μm～2μm；所述上槽区右端与P型漏区左端之间的水平距离在0.5μm～2μm，所述下槽区右端与P型漏区左端之间的水平距离在0.5μm～2μm。

再进一步地，上述的P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其中，所述上槽区的深度是P型掺杂半导体区总厚度的1/4～1/3，所述下槽区的深度是P型掺杂半导体区总厚度的1/4～1/3。

本发明技术方案突出的实质性特点和显著的进步主要体现在：

①通过在P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的N阱和P型漏区之间的P型掺杂半导体区上表面设上槽区，在P型掺杂半导体区和埋氧化层的接触的地方设下槽区，确保器件P型漏区接高电压时，上槽区和下槽区可辅助漂移区纵向耗尽，使得漂移区在更高浓度下完全耗尽且不增加漂移区中的横向电场，从而使器件导通电阻大幅降低的同时击穿电压显著提高；

②P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的N阱和P型漏区之间的P型掺杂半导体区上表面设上槽区，可承担较大的横向电压，提高器件的总体耐压；

③P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的N阱和P型漏区之间的P型掺杂半导体区上表面设上槽区，可承担较大的横向电压，因而可在同样的横向击穿电压条件下，减小P型掺杂半导体区的长度，从而有效地减少了器件所占的面积，同时有效的降低器件导通电阻；

④P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的P型掺杂半导体区和埋氧化层的接触的地方设下槽区，可将埋氧层上表面感应的正电荷限制在漏区下方，防止因感应的正电荷在横向电场的作用下被扫入P型源区而与表面沟道一起形成“双沟”现象。

附图说明

下面结合附图对本发明技术方案作进一步说明：

图1：没有上槽区和下槽区常规结构的高压P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管结构示意图；

图2：有上槽区和下槽区结构的高压P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管结构示意图；

图3：没有上槽区和下槽区常规结构的高压P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管和有上槽区和下槽区结构的高压P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管击穿电压与外延硅层厚度关系的模拟结果图；

图4：没有上槽区和下槽区常规结构的高压P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管和有上槽区和下槽区结构的高压P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的漏极电流随漏极电压变化的模拟结果图(栅极电压保持5V)。

图中各附图标记的含义见下表：

附图标记	含义	附图标记	含义	附图标记	含义
						1	场氧化层	2	金属层	3	栅氧化层
4	多晶硅栅	5	氧化层	6	N阱
						7	P型掺杂半导体区	8	埋氧化层	9	半导体衬底
10	P型漏区	11	P型源区	12	N型接触区
						13	上槽区	14	下槽区

具体实施方式

常规结构的高压P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管结构，如图1所示。而本发明提供一种能够有效提高器件的耐压、并且可以降低器件导通电阻的P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管。

如图2所示，P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，包括：半导体衬底9，在半导体衬底9上设置有埋氧化层8，在埋氧化层8上设有P型掺杂半导体区7，在P型掺杂半导体区7上设有N阱6和P型漏区10，在N阱6上设有P型源区11和N型接触区12，在N阱6的表面设有栅氧化层3且栅氧化层3自N阱6延伸至P型掺杂半导体区7，在N阱6表面的P型源区11、N型接触区12和栅氧化层3的以外区域及P型掺杂半导体区7表面的P型漏区10以外区域设有场氧化层1，在栅氧化层3的表面设有多晶硅栅4且多晶硅栅4延伸至场氧化层1的表面，在场氧化层1、N型接触区12、P型源区11、多晶硅栅4及P型漏区10的表面设有氧化层5，在P型源区11、N型接触区12、多晶硅栅4和P型漏区10上分别连接有金属层2。

其中，在N阱6与P型漏区10之间的P型掺杂半导体区7上表面设有上槽区13，在P型掺杂半导体区7与埋氧化层8的接触部位设有下槽区14。上槽区13与下槽区14其位置上下完全对齐。上槽区13和下槽区14中填充二氧化硅。上槽区13和下槽区14的形状呈矩形或梯形。上槽区13左端与栅氧化层3右端之间的水平距离在0.5μm～2μm，下槽区14左端与栅氧化层3右端之间的水平距离在0.5μm～2μm；上槽区13右端与P型漏区10左端之间的水平距离在0.5μm～2μm，下槽区14右端与P型漏区10左端之间的水平距离在0.5μm～2μm。上槽区13的深度是P型掺杂半导体区7总厚度的1/4～1/3，下槽区14的深度是P型掺杂半导体区7总厚度的1/4～1/3。

本发明上述结构的制备工艺为：1)选择一块P型的硅片，在表面热生长一层薄氧化膜，淀积光刻胶，然后利用一块掩膜版进行光刻，接着刻蚀出所需的一定宽度和深度的沟槽，再通过生长垫氧、淀积氧化层的方法填满沟槽，形成下槽区，最后用化学机械抛光法使其平坦化。2)取另一块硅片热生长氧化层，然后经过抛光处理后与前一块硅片在高温下完成键合；接着将第一块硅片减薄、磨平，使之达到所需的绝缘体上硅有源层厚度。3)制作常规的横向双扩散金属氧化物半导体晶体管，包括N型阱注入、P型掺杂半导体区上表面的上槽区的刻蚀和二氧化硅的填充，场氧的制备，栅氧的生长，刻蚀，多晶硅的淀积、刻蚀，然后制备高浓度源漏注入区和衬底接触注入区，最后制备引线孔、铝引线及钝化处理。

通过在P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的N阱6和P型漏区10之间的P型掺杂半导体区7上表面设上槽区13，在P型掺杂半导体区7和埋氧化层8的接触的地方设下槽区14，确保器件P型漏区10接高电压时，上槽区13和下槽区14可辅助漂移区纵向耗尽，使得漂移区(图中的P型掺杂半导体区7)在更高浓度下完全耗尽且不增加漂移区中的横向电场，从而使器件导通电阻大幅降低的同时击穿电压显著提高，如图3所示，看出器件的击穿电压大大提高。

P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的N阱6和P型漏区10之间的P型掺杂半导体区7上表面设上槽区13，可承担较大的横向电压，提高器件的总体耐压。

P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的N阱6和P型漏区10之间的P型掺杂半导体区7上表面设上槽区13，可承担较大的横向电压，因而可在同样的横向击穿电压条件下，减小P型掺杂半导体区7的长度，从而有效地减少了器件所占的面积，同时可以有效的降低器件导通电阻，如图4所示，看出在相同的栅极电压和漏极电压条件下器件的漏极电流明显增大，说明器件的导通电阻降低。

P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管的P型掺杂半导体区7和埋氧化层8的接触的地方设下槽区14，可将埋氧层8上表面感应的正电荷限制在漏区下方，防止因感应的正电荷在横向电场的作用下被扫入P型源区11而与表面沟道一起形成“双沟”现象。

需要理解到的是：上述说明并非是对本发明的限制，在本发明构思范围内，所进行的添加、变换、替换等，也应属于本发明的保护范围。

Claims (6)

1.P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，包括：半导体衬底(9)，在所述半导体衬底(9)上设置有埋氧化层(8)，在所述埋氧化层(8)上设有P型掺杂半导体区(7)，在所述P型掺杂半导体区(7)上设有N阱(6)和P型漏区(10)，在所述N阱(6)上设有P型源区(11)和N型接触区(12)，部分所述N阱(6)和部分所述P型掺杂半导体区(7)的上方设有栅氧化层(3)，在所述N阱(6)表面的P型源区(11)、N型接触区(12)和栅氧化层(3)的以外区域及P型掺杂半导体区(7)表面的P型漏区(10)以外区域设有场氧化层(1)，在所述栅氧化层(3)的表面设有多晶硅栅(4)且多晶硅栅(4)延伸至场氧化层(1)的表面，在所述场氧化层(1)、N型接触区(12)、P型源区(11)、多晶硅栅(4)及P型漏区(10)的表面设有氧化层(5)，在所述P型源区(11)、N型接触区(12)、多晶硅栅(4)和P型漏区(10)上分别连接有金属层(2)，其特征在于：在所述N阱(6)与P型漏区(10)之间的P型掺杂半导体区(7)上表面设有上槽区(13)，在所述P型掺杂半导体区(7)与埋氧化层(8)的接触部位设有下槽区(14)。

2.根据权利要求1所述的P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其特征在于：所述上槽区(13)与下槽区(14)其位置上下完全对齐。

3.根据权利要求1所述的P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其特征在于：所述上槽区(13)和下槽区(14)中填充二氧化硅。

4.根据权利要求1所述的P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其特征在于：所述上槽区(13)和下槽区(14)的形状呈矩形或梯形。

5.根据权利要求1所述的P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其特征在于：所述上槽区(13)左端与栅氧化层(3)右端之间的水平距离在0.5μm～2μm，所述下槽区(14)左端与栅氧化层(3)右端之间的水平距离在0.5μm～2μm；所述上槽区(13)右端与P型漏区(10)左端之间的水平距离在0.5μm～2μm，所述下槽区(14)右端与P型漏区(10)左端之间的水平距离在0.5μm～2μm。

6.根据权利要求1所述的P型绝缘体上硅的横向双扩散金属氧化物半导体晶体管，其特征在于：所述上槽区(13)的深度是P型掺杂半导体区(7)总厚度的1/4～1/3，所述下槽区(14)的深度是P型掺杂半导体区(7)总厚度的1/4～1/3。

Images