CN101714552B - 等离子显示驱动芯片用高低压器件及制备方法 - Google Patents
等离子显示驱动芯片用高低压器件及制备方法 Download PDFInfo
- Publication number
- CN101714552B CN101714552B CN 200910212764 CN200910212764A CN101714552B CN 101714552 B CN101714552 B CN 101714552B CN 200910212764 CN200910212764 CN 200910212764 CN 200910212764 A CN200910212764 A CN 200910212764A CN 101714552 B CN101714552 B CN 101714552B
- Authority
- CN
- China
- Prior art keywords
- trap
- type
- voltage
- heavy doping
- type heavy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种等离子显示驱动芯片用高低压器件及制备方法,所述器件由高压N型横向绝缘栅双极型晶体管、高压P型横向双扩散金属氧化物半导体场效应晶体管、高压N型横向双扩散金属氧化物半导体场效应晶体管、高压二极管和低压器件构成;所述制备方法为:在P型衬底上制作埋氧层,淀积P型外延层,制作高压器件的高压N阱和高压P阱,高压N型横向绝缘栅双极型晶体管和高压N型横向双扩散金属氧化物半导体场效应晶体管的P型体区,各低压阱。本发明所述芯片结构具有芯片功耗低,芯片面积小,可靠性高的优点,而且能够兼容标准低压互补型金属氧化物半导体场效应晶体管的制造工艺。
Description
技术领域
本发明涉及一种显示器驱动芯片用高低压器件及其制备方法,尤其适用于等离子显示器(Plasma Display Panel,PDP)用行选址驱动芯片和列选址驱动芯片。
背景技术
等离子显示器是由行驱动芯片和列驱动芯片共同控制驱动,从而实现图像的显示。芯片内部电路由低压逻辑控制电路和高压输出驱动器件两部分组成,其中高压输出驱动器件直接点亮和控制PDP显示屏。随着驱动芯片的设计水平和工艺制造水平的不断提高,低成本、高频率、高可靠性、低功耗等特征已经成为显示器驱动芯片的发展方向。基于低压互补型金属氧化物半导体场效应晶体管的低压逻辑控制电路的制造工艺基本成熟,除了在电路层面进行电路改进外,在器件工艺方面的改进潜力越来越小,然而占用芯片较大面积,占芯片制造成本较高的高压输出驱动器件部分改进潜力很大。传统驱动芯片基本由高压P型横向双扩散金属氧化物半导体场效应晶体管和高压N型横向双扩散金属氧化物半导体场效应晶体管来作为高压输出驱动器件,然而高压横向双扩散金属氧化物半导体场效应晶体管的电流能力不足,设计上为了满足对电流能力的需要,芯片内一般均是由几个高压横向双扩散金属氧化物半导体场效应晶体管相并联实现电流能力的提高,这样就是以付出更大芯片面积为代价的,同时并联器件的匀流问题会影响到芯片的可靠性。如今高压N型横向绝缘栅双极型晶体管的制作工艺水平逐渐成熟,由于高压N型横向绝缘栅双极型晶体管的电流能力比高压横向双扩散金属氧化物半导体场效应晶体管强很多,在相同电流能力下,高压N型横向绝缘栅双极型晶体管的尺寸要小很多,会节省很大的芯片面积,在芯片的成本、可靠性和功耗等方面会有较大的改进。传统的隔离方式主要是基于体硅的PN结隔离或单槽隔离,其中PN隔离结构占用芯片面积可达20%以上,而单槽隔离对芯片的面积占用很小,可以控制在5%以内,然而在隔离的可靠性方面仍存在不足。本发明是基于绝缘体上硅技术,同时采用双槽隔离充分发挥绝缘体上硅结构理想的全介质隔离性能、相对简单的隔离工艺、显著减弱的寄生效应,使其速度高、功耗低、耐高温运行的优点得以体现。
发明内容
本发明提供一种显示器驱动芯片用高低压器件及其制备方法,尤其适用于等离子显示器用行选址驱动芯片和列选址驱动芯片,所述芯片结构具有芯片功耗低,芯片面积小,可靠性高的优点,而且能够兼容标准低压互补型金属氧化物半导体场效应晶体管的制造工艺。
本发明所述等离子显示驱动芯片用高低压器件的技术方案如下:
一种等离子显示驱动芯片用高低压器件,包括P型衬底,在P型衬底上设有埋氧层,在埋氧层上设有高压N型横向绝缘栅双极型晶体管、高压P型横向双扩散金属氧化物半导体场效应晶体管、高压N型横向双扩散金属氧化物半导体场效应晶体管、高压二极管和低压器件,其特征在于高压N型横向绝缘栅双极型晶体管与高压P型横向双扩散金属氧化物半导体场效应晶体管相邻且高压N型横向绝缘栅双极型晶体管的漏端与高压P型横向双扩散金属氧化物半导体场效应晶体管的源端相邻;高压P型横向双扩散金属氧化物半导体场效应晶体管与高压N型横向双扩散金属氧化物半导体场效应晶体管相邻且高压P型横向双扩散金属氧化物半导体场效应晶体管的漏端与高压N型横向双扩散金属氧化物半导体场效应晶体管的源端相邻;高压二极管位于高压N型横向双扩散金属氧化物半导体场效应晶体管与低压器件之间;在高压N型横向绝缘栅双极型晶体管一侧设有第一双槽结构,在高压N型横向绝缘栅双极型晶体管另一侧与高压P型横向双扩散金属氧化物半导体场效应晶体管之间设有第二双槽结构;在高压P型横向双扩散金属氧化物半导体场效应晶体管与高压N型横向双扩散金属氧化物半导体场效应晶体管之间设有第三双槽结构;在高压N型横向双扩散金属氧化物半导体场效应晶体管与高压二极管之间设有第四双槽结构;在高压二极管与低压器件之间设有第五双槽结构;在低压器件另一侧没有槽结构隔离;第一双槽结构由平行设置的第一氧化隔离层和第二氧化隔离层组成,第二双槽结构由平行设置的第一氧化隔离层和第二氧化隔离层组成,第三双槽结构由平行设置的第一氧化隔离层和第二氧化隔离层组成,第四双槽结构由平行设置的第一氧化隔离层和第二氧化隔离层组成,第五双槽结构由平行设置的第一氧化隔离层和第二氧化隔离层组成。
所述显示器驱动芯片用高低压器件的制备方法如下:
第一步:取杂质浓度为1.0e15cm-3的P型衬底,对其进行预清洗;在P型衬底上制备埋氧层;然后生长P型杂质浓度为1e15cm-3的外延层;通过剂量为5e12cm-2的磷离子注入,在P型外延层上制作高压N型横向绝缘栅双极型晶体管的高压N阱、高压P型横向双扩散金属氧化物半导体场效应晶体管的高压N阱、高压N型横向双扩散金属氧化物半导体场效应晶体管的高压N阱和高压二极管的高压N阱,简单处理快速热退火后,直接普注剂量为3e12cm-2的硼并高温退火形成高压P阱;在P型外延层上制作高压N型横向绝缘栅双极型晶体管的P型体区和高压N型横向双扩散金属氧化物半导体场效应晶体管的P型体区;在P型外延层上制作高压N型横向绝缘栅双极型晶体管的低压N阱,高压P型横向双扩散金属氧化物半导体场效应晶体管的低压N阱,高压N型横向双扩散金属氧化物半导体场效应晶体管的低压N阱,高压二极管的低压N阱和低压器件的低压N阱;接着在简单处理快速热退火后,普注硼形成高压N型横向绝缘栅双极型晶体管的低压P阱,高压P型横向双扩散金属氧化物半导体场效应晶体管的低压P阱,高压N型横向双扩散金属氧化物半导体场效应晶体管的低压P阱,高压二极管的低压P阱和低压器件的低压P阱;然后在高压N型横向绝缘栅双极型晶体管的低压N阱内制作N型缓冲层,高压N型横向双扩散金属氧化物半导体场效应晶体管的低压N阱内制作N型缓冲层,高压P型横向双扩散金属氧化物半导体场效应晶体管的低压N阱内制作N型体区,低压器件的低压N阱内制作低压N阱;再接着刻蚀隔离槽结构,场氧化层的生长,填充槽,然后进行对高压P型横向双扩散金属氧化物半导体场效应晶体管漂移区上方场氧化层进行反刻得到栅氧化层;然后进行场氧注入,形成高压P型横向双扩散金属氧化物半导体场效应晶体管的P型阱、漏端P型缓冲层和低压器件低压P阱上齐纳二极管的P型阱,高压N型横向双扩散金属氧化物半导体场效应晶体管和低压器件中N型金属氧化物半导体场效应晶体管的阈值调整注入;接下来高压N型横向绝缘栅双极型晶体管、高压N型横向双扩散金属氧化物半导体场效应晶体管的厚栅氧生长和低压器件中低压互补型金属氧化物半导体场效应晶体管的薄栅氧生长,淀积刻蚀多晶硅形成高压N型横向绝缘栅双极型晶体管的多晶硅栅极和场板,高压P型横向双扩散金属氧化物半导体场效应晶体管的多晶硅栅极,高压N型横向双扩散金属氧化物半导体场效应晶体管的多晶硅栅极和场板,高压二极管的多晶硅场板,低压管的多晶硅栅极和多晶硅电阻条。
第二步:制备高压N型横向绝缘栅双极型晶体管的源端N型重掺杂阱,高压P型横向双扩散金属氧化物半导体场效应晶体管的源端N型重掺杂体接触阱,高压N型横向双扩散金属氧化物半导体场效应晶体管的源端N型重掺杂阱和漏端N型重掺杂阱、高压二极管的N型重掺杂阱及低压器件的N型重掺杂阱区,高压N型横向绝缘栅双极型晶体管的P型重掺杂体接触阱和漏端P型重掺杂阱,高压P型横向双扩散金属氧化物半导体场效应晶体管的源端P型重掺杂阱和漏端P型重掺杂阱、高压N型横向双扩散金属氧化物半导体场效应晶体管的P型重掺杂体接触阱、高压二极管的P型重掺杂阱以及低压器件的P型重掺杂阱区;淀积氧化层,刻蚀接触孔,蒸铝,反刻铝,形成电极,最后,钝化处理。
这些步骤与标准低压外延互补型金属氧化物半导体场效应晶体管工艺兼容,与现有技术相比,本发明具有如下优点:
(1)本发明采用高压N型横向绝缘栅双极型晶体管代替高压横向双扩散金属氧化物半导体场效应晶体管作为高压输出驱动器件,使得芯片中高压器件所占的面积降低,成本下降,功耗降低,可靠性增加。
(2)本发明是基于SOI工艺,其埋氧层将外延层与衬底完全电隔离,避免了体硅或外延工艺的衬底漏电流问题,芯片功耗更低,可靠性能更好。
(3)本发明采用双槽结构作为高压器件之间或高压器件与低压器件之间的隔离,这样的隔离结构,使器件间实现了全介质隔离,抗闩锁性能更好,同时隔离结构的面积非常小,相对较宽的单槽工艺实现容易、隔离可靠性更高。
(4)本发明的高压P型横向双扩散金属氧化物半导体场效应晶体管的源区和厚栅氧相接鸟嘴区域的下方设有P型阱区,这样可以保证器件有效开启。
(5)本发明先制备高压部分所特有结构,然后再制备低压及低压与高压部分共有的结构,鉴于低压器件部分制备在后,高压器件部分的制备在先,故不会对低压金属氧化物半导体场效应晶体管管产生影响,所以本发明的高压器件结构的制备方法能够兼容标准低压互补型金属氧化物半导体场效应晶体管的制造工艺。
(6)本发明中高低压器件较为齐全,高压部分包括:高压N型横向绝缘栅双极型晶体管、高压P型横向双扩散金属氧化物半导体场效应晶体管、高压N型横向双扩散金属氧化物半导体场效应晶体管、高压二极管,低压部分包括:低压互补型金属氧化物半导体场效应晶体管,齐纳二极管,低压二极管,多晶硅电阻,使PDP驱动芯片设计在器件使用方面更加方便灵活。
附图说明
图1是本发明的等离子显示驱动芯片用高低压器件剖面图。
图2是本发明的等离子显示驱动芯片用高低压器件剖面图,图示了根据本发明的SOI高压显示器驱动芯片由初始状态的P型衬底经过一系列工艺最终完成器件制作的整个制备工艺步骤。
图3是本发明的等离子显示驱动芯片用高低压器件模拟图,其中图3(a)示出了基于同一工艺、结构基本相同的高压N型横向绝缘栅双极型晶体管(n-channel Lateral Insulated Gate Bipolar Transistor,nLIGBT)和高压N型横向双扩散金属氧化物半导体场效应晶体管(n-channel Lateral Double Diffuse MOSFET,nLDMOS)开态电流曲线比较图;图3(b)示出了高压N型横向绝缘栅双极型晶体管和高压N型横向双扩散金属氧化物半导体场效应晶体管击穿特性曲线比较图。
具体实施方式
实施例1
下面结合附图,对本发明结构作详细说明,如图1所示,一种等离子显示驱动芯片用高低压器件,包括P型衬底10,在P型衬底10上设有埋氧层8,在埋氧层8上设有高压N型横向绝缘栅双极型晶体管1、高压P型横向双扩散金属氧化物半导体场效应晶体管2、高压N型横向双扩散金属氧化物半导体场效应晶体管3、高压二极管4和低压器件5,其特征在于高压N型横向绝缘栅双极型晶体管1与高压P型横向双扩散金属氧化物半导体场效应晶体管2相邻且高压N型横向绝缘栅双极型晶体管1的漏端与高压P型横向双扩散金属氧化物半导体场效应晶体管2的源端相邻;高压P型横向双扩散金属氧化物半导体场效应晶体管2与高压N型横向双扩散金属氧化物半导体场效应晶体管3相邻且高压P型横向双扩散金属氧化物半导体场效应晶体管2的漏端与高压N型横向双扩散金属氧化物半导体场效应晶体管3的源端相邻;高压二极管4位于高压N型横向双扩散金属氧化物半导体场效应晶体管3与低压器件5之间;在高压N型横向绝缘栅双极型晶体管1一侧设有第一双槽结构,在高压N型横向绝缘栅双极型晶体管1另一侧与高压P型横向双扩散金属氧化物半导体场效应晶体管2之间设有第二双槽结构;在高压P型横向双扩散金属氧化物半导体场效应晶体管2与高压N型横向双扩散金属氧化物半导体场效应晶体管3之间设有第三双槽结构;在高压N型横向双扩散金属氧化物半导体场效应晶体管3与高压二极管4之间设有第四双槽结构;在高压二极管4与低压器件5之间设有第五双槽结构;在低压器件5另一侧没有槽结构隔离;第一双槽结构由平行设置的第一氧化隔离层91A和第二氧化隔离层91B组成,第二双槽结构由平行设置的第一氧化隔离层92A和第二氧化隔离层92B组成,第三双槽结构由平行设置的第一氧化隔离层93A和第二氧化隔离层93B组成,第四双槽结构由平行设置的第一氧化隔离层94A和第二氧化隔离层94B组成,第五双槽结构由平行设置的第一氧化隔离层95A和第二氧化隔离层95B组成。
上述第一双槽结构用于高压N型横向绝缘栅双极型晶体管1与本发明以外且制作于同一片芯片上的其它器件的隔离;若与低压器件5相邻的是高压器件,则应加入双槽结构进行隔离。在本实施例中,第一双槽结构、第二双槽结构、第三双槽结构、第四双槽结构和第五双槽结构中均填充以二氧化硅介质。
上述高压N型横向绝缘栅双极型晶体管(1)包括P型外延层(71),在P型外延层(71)内设有P型体区(11)和高压N阱(12),除高压N阱(12)以外的区域均为高压P阱,在高压N阱(12)上设有低压N阱(18),在低压N阱(18)上设有N型缓冲层(13),在N型缓冲层(13)上设有漏端P型重掺杂阱(19),在低压N阱(18)以外的区域设有低压P阱(16),在低压P阱(16)上设有P型重掺杂体接触阱(14)和源端N型重掺杂阱(15),在P型重掺杂体接触阱(14)和源端N型重掺杂阱(15)、漏端P型重掺杂阱(19)及沟道区以外的区域均设有场氧化层(9),在栅氧化层(50)上方及低压P阱(16)和漏端P型重掺杂阱(19)之间的场氧化层(9)近源一端上方设有多晶硅栅极和场板(17),在场氧化层(9)、P型重掺杂体接触阱(14)、源端N型重掺杂阱(15)、多晶硅栅极和场板(17)和漏端P型重掺杂阱(19)的上方设有氧化层(6),在P型重掺杂体接触阱(14)、源端N型重掺杂阱(15)、多晶硅栅极(17)及漏端P型重掺杂阱(19)上分别连接有金属引线。
上述高压P型横向双扩散金属氧化物半导体场效应晶体管2主要由高压N阱20、低压N阱21、低压P阱22、N型体区23、栅氧化层24、N型重掺杂体接触阱25、源端P型重掺杂阱26、P型阱27、多晶硅栅极28、漏端P型缓冲层29、漏端P型重掺杂阱30及高压N阱20以外的区域均为高压P阱构成。
上述高压N型横向双扩散金属氧化物半导体场效应晶体管3主要由P型体区31、高压N阱32、N型缓冲层33、P型重掺杂体接触阱34、源端N型重掺杂阱35、低压P阱36、多晶硅栅极和场板37、低压N阱38、漏端N型重掺杂阱39及高压P阱等构成。
上述高压二极管4主要由高压N阱40、P型重掺杂阱41、低压P阱42、多晶硅场板43、低压N阱44、N型重掺杂阱45和高压P阱等构成。
上述低压器件5中低压互补型金属氧化物半导体场效应晶体管由低压N型MOS管和低压P型MOS管构成,低压P型MOS管设置在低压N阱46上N型阱47中,低压N型MOS管设置在低压P阱48中。
上述低压器件5中齐纳二极管主要由低压P阱48上场注P阱49及N型重掺杂阱构成。
上述低压器件5中低压二极管主要由低压P阱48和N型重掺杂阱构成。
上述低压器件5中多晶硅电阻主要由多晶硅条构成。
实施例2
本发明的等离子显示驱动芯片用高低压器件的制备方法如下:
第一步:取杂质浓度为1.0e15cm-3的P型衬底10,对其进行预清洗如图2(a)所示;在P型衬底10上制备埋氧层8如图2(b)所示;然后生长P型杂质浓度为1e15cm-3的外延层7如图2(c)所示;通过剂量为5e12cm-2的磷离子注入,在P型外延层7上制作高压N型横向绝缘栅双极型晶体管1的高压N阱12、高压P型横向双扩散金属氧化物半导体场效应晶体管2的高压N阱20、高压N型横向双扩散金属氧化物半导体场效应晶体管3的高压N阱32和高压二极管4的高压N阱40,简单处理快速热退火后,直接普注剂量为3e12cm-2的硼并高温退火形成高压P阱如图2(d)所示;在P型外延层7上制作高压N型横向绝缘栅双极型晶体管1的P型体区11和高压N型横向双扩散金属氧化物半导体场效应晶体管3的P型体区31如图2(e)所示;在P型外延层7上制作高压N型横向绝缘栅双极型晶体管1的低压N阱18,高压P型横向双扩散金属氧化物半导体场效应晶体管2的低压N阱21,高压N型横向双扩散金属氧化物半导体场效应晶体管3的低压N阱38,高压二极管4的低压N阱44和低压器件5的低压N阱46如图2(f)所示;接着在简单处理快速热退火后,普注硼形成高压N型横向绝缘栅双极型晶体管1的低压P阱16,高压P型横向双扩散金属氧化物半导体场效应晶体管2的低压P阱22,高压N型横向双扩散金属氧化物半导体场效应晶体管3的低压P阱36,高压二极管4的低压P阱42和低压器件5的低压P阱48如图2(g)所示;然后在高压N型横向绝缘栅双极型晶体管1的低压N阱18内制作N型缓冲层13,高压N型横向双扩散金属氧化物半导体场效应晶体管3的低压N阱38内制作N型缓冲层33,高压P型横向双扩散金属氧化物半导体场效应晶体管2的低压N阱21内制作N型体区23,低压器件5的低压N阱46内制作低压N阱47如图2(h)所示;再接着刻蚀隔离槽结构,场氧化层9的生长,填充槽,然后进行对高压P型横向双扩散金属氧化物半导体场效应晶体管2漂移区上方场氧化层9进行反刻得到栅氧化层24如图2(i)所示;然后进行场氧注入,形成高压P型横向双扩散金属氧化物半导体场效应晶体管2的P型阱27、漏端P型缓冲层29和低压器件5低压P阱48上齐纳二极管的P型阱49,高压N型横向双扩散金属氧化物半导体场效应晶体管3和低压器件5中N型金属氧化物半导体场效应晶体管的阈值调整注入如图2(j)所示;接下来高压N型横向绝缘栅双极型晶体管1、高压N型横向双扩散金属氧化物半导体场效应晶体管3的厚栅氧生长和低压器件5中低压互补型金属氧化物半导体场效应晶体管的薄栅氧生长,淀积刻蚀多晶硅形成高压N型横向绝缘栅双极型晶体管1的多晶硅栅极和场板17,高压P型横向双扩散金属氧化物半导体场效应晶体管2的多晶硅栅极28,高压N型横向双扩散金属氧化物半导体场效应晶体管3的多晶硅栅极和场板37,高压二极管4的多晶硅场板43,低压管的多晶硅栅极和多晶硅电阻条如图2(k)所示。
第二步:制备高压N型横向绝缘栅双极型晶体管1的源端N型重掺杂阱15,高压P型横向双扩散金属氧化物半导体场效应晶体管2的源端N型重掺杂体接触阱25,高压N型横向双扩散金属氧化物半导体场效应晶体管3的源端N型重掺杂阱35和漏端N型重掺杂阱39、高压二极管4的N型重掺杂阱45及低压器件5的N型重掺杂阱区,高压N型横向绝缘栅双极型晶体管1的P型重掺杂体接触阱14和漏端P型重掺杂阱19,高压P型横向双扩散金属氧化物半导体场效应晶体管2的源端P型重掺杂阱26和漏端P型重掺杂阱30、高压N型横向双扩散金属氧化物半导体场效应晶体管3的P型重掺杂体接触阱34、高压二极管4的P型重掺杂阱41以及低压器件5的P型重掺杂阱区如图2(l)所示;淀积氧化层6,刻蚀接触孔,蒸铝,反刻铝,形成电极,最后,钝化处理如图2(m)所示。
参照图3(a)可以看出,高压N型横向绝缘栅双极型晶体管比基于相同工艺结构基本相同的高压N型横向双扩散金属氧化物半导体场效应晶体管开态电流高出一倍多,相同电流能力条件下高压N型横向绝缘栅双极型晶体管代替高压N型横向双扩散金属氧化物半导体场效应晶体管将使器件尺寸缩小50%以上。
参照图3(b)可以看出,高压N型横向绝缘栅双极型晶体管与基于相同工艺结构基本相同的高压N型横向双扩散金属氧化物半导体场效应晶体管相比,击穿电压基本相同。说明在电流能力提高的同时器件的关态耐压水平基本不变。
Claims (9)
1.一种等离子显示驱动芯片用高低压器件,它由如下部分组成:P型衬底(10),在所述P型衬底(10)上设有埋氧层(8),在所述埋氧层(8)上设有高压N型横向绝缘栅双极型晶体管(1)、高压P型横向双扩散金属氧化物半导体场效应晶体管(2)、高压N型横向双扩散金属氧化物半导体场效应晶体管(3)、高压二极管(4)和低压器件(5),其特征在于,所述高压N型横向绝缘栅双极型晶体管(1)与所述高压P型横向双扩散金属氧化物半导体场效应晶体管(2)相邻且高压N型横向绝缘栅双极型晶体管(1)的漏端与所述高压P型横向双扩散金属氧化物半导体场效应晶体管(2)的源端相邻,所述高压P型横向双扩散金属氧化物半导体场效应晶体管(2)与所述高压N型横向双扩散金属氧化物半导体场效应晶体管(3)相邻且所述高压P型横向双扩散金属氧化物半导体场效应晶体管(2)的漏端与所述高压N型横向双扩散金属氧化物半导体场效应晶体管(3)的源端相邻,所述高压二极管(4)位于所述高压N型横向双扩散金属氧化物半导体场效应晶体管(3)与所述低压器件(5)之间,在所述高压N型横向绝缘栅双极型晶体管(1)一侧设有第一双槽结构,在所述高压N型横向绝缘栅双极型晶体管(1)另一侧与所述高压P型横向双扩散金属氧化物半导体场效应晶体管(2)之间设有第二双槽结构,在所述高压P型横向双扩散金属氧化物半导体场效应晶体管(2)与所述高压N型横向双扩散金属氧化物半导体场效应晶体管(3)之间设有第三双槽结构,在所述高压N型横向双扩散金属氧化物半导体场效应晶体管(3)与所述高压二极管(4)之间设有第四双槽结构,在所述高压二极管(4)与所述低压器件(5)之间设有第五双槽结构,在所述低压器件(5)另一侧没有槽结构隔离,所述第一双槽结构由平行设置的第一氧化隔离层(91A)和第二氧化隔离层(91B)组成,所述第二双槽结构由平行设置的第一氧化隔离层(92A)和第二氧化隔离层(92B)组成,所述第三双槽结构由平行设置的第一氧化隔离层(93A)和第二氧化隔离层(93B)组成,所述第四双槽结构由平行设置的第一氧化隔离层(94A)和第二氧化隔离层(94B)组成,所述第五双槽结构由平行设置的第一氧化隔离层(95A)和第二氧化隔离层(95B)组成。
2.根据权利要求1所述的等离子显示驱动芯片用高低压器件,其特征在于,所述高压N型横向绝缘栅双极型晶体管(1)包括P型外延层(71),在所述P型外延层(71)内设有P型体区(11)和高压N阱(12),除所述高压N阱(12)以外的区域均为高压P阱,在所述高压N阱(12)上设有低压N阱(18),在所述低压N阱(18)上设有N型缓冲层(13),在所述N型缓冲层(13)上设有漏端P型重掺杂阱(19),在所述低压N阱(18)以外的区域设有低压P阱(16),在所述低压P阱(16)上设有P型重掺杂体接触阱(14)和源端N型重掺杂阱(15),在所述P型重掺杂体接触阱(14)和所述源端N型重掺杂阱(15)、所述漏端P型重掺杂阱(19)及沟道区以外的区域均设有场氧化层(9),在栅氧化层(50)上方及所述低压P阱(16)和所述漏端P型重掺杂阱(19)之间的所述场氧化层(9)近源一端上方设有多晶硅栅极和场板(17),在所述场氧化层(9)、所述P型重掺杂体接触阱(14)、所述源端N型重掺杂阱(15)、所述多晶硅栅极和场板(17)和所述漏端P型重掺杂阱(19)的上方设有氧化层(6),在所述P型重掺杂体接触阱(14)、所述源端N型重掺杂阱(15)、所述多晶硅栅极(17)及所述漏端P型重掺杂阱(19)上分别连接有金属引线。
3.根据权利要求1所述的等离子显示驱动芯片用高低压器件,其特征在于,所述高压P型横向双扩散金属氧化物半导体场效应晶体管(2)包括P型外延层(72),在所述P型外延层(72)内设有高压N阱(20),除高压N阱(20)以外的区域均为高压P阱,在所述高压N阱(20)上设有低压N阱(21),在所述低压N阱(21)上设有N型体区(23),在所述低压N阱(21)以外的区域设有低压P阱(22),在所述低压P阱(22)上设有P型缓冲层(29),在所述P型缓冲层(29)上设有漏端P型重掺杂阱(30),在所述N型体区(23)上设有N型重掺杂体接触阱(25)和源端P型重掺杂阱(26),在所述漏端P型重掺杂阱(30)、所述N型重掺杂体接触阱(25)和所述源端P型重掺杂阱(26)以外的区域均设有栅氧化层(24)和场氧化层(9)且所述栅氧化层(24)位于所述源端P型重掺杂阱(26)与所述漏端P型重掺杂阱(30)之间,在所述栅氧化层(24)的与所述源端P型重掺杂阱(26)相邻的鸟嘴下方设有P型阱(27), 在所述栅氧化层(24)上方设有多晶硅栅极(28),在所述场氧化层(9)、所述栅氧化层(24)、所述N型重掺杂体接触阱(25)、所述源端P型重掺杂阱(26)、所述多晶硅栅极(28)及所述漏端P型重掺杂阱(30)的上方设有氧化层(6),在所述N型重掺杂体接触阱(25)、所述源端P型重掺杂阱(26)、所述多晶硅栅极(28)及所述漏端P型重掺杂阱(30)上分别连接有金属引线。
4.根据权利要求1所述的等离子显示驱动芯片用高低压器件,其特征在于,所述高压N型横向双扩散金属氧化物半导体场效应晶体管(3)包括P型外延层(73),在所述P型外延层(73)内设有P型体区(31)和高压N阱(32),除所述高压N阱(32)以外的区域均为高压P阱,在所述高压N阱(32)上设有低压N阱(38),在所述低压N阱(38)上设有N型缓冲层(33),在所述N型缓冲层(33)上设有漏端N型重掺杂阱(39),在低所述压N阱(38)以外的区域设有低压P阱(36),在所述低压P阱(36)上设有P型重掺杂体接触阱(34)和源端N型重掺杂阱(35),在所述P型重掺杂体接触阱(34)和所述源端N型重掺杂阱(35)、所述漏端N型重掺杂阱(39)及沟道区以外的区域均设有场氧化层(9),在所述栅氧化层(50)上方和低压P阱(36)与所述漏端N型重掺杂阱(39)之间的场氧化层(9)近源一端上方设有多晶硅栅极和场板(37),在所述场氧化层(9)、所述P型重掺杂体接触阱(34)、所述源端N型重掺杂阱(35)、所述多晶硅栅极和场板(37)和所述漏端N型重掺杂阱(39)的上方设有氧化层(6),在所述P型重掺杂体接触阱(34)、所述源端N型重掺杂阱(35)、所述多晶硅栅极和场板(37)及所述漏端N型重掺杂阱(39)上分别连接有金属引线。
5.根据权利要求1所述的等离子显示驱动芯片用高低压器件,其特征在于,所述高压二极管(4)包括P型外延层(74),在所述P型外延层(74)内设有高压N阱(40)、低压N阱(44),在所述高压N阱(40)以外的区域均为高压P阱,在所述低压N阱(44)上设有N型重掺杂阱(45),在所述低压N阱(44)以外区域均为低压P阱(42),在所述低压P阱(42)上设有P型重掺杂阱(41), 在所述低压P阱(42)上P型重掺杂阱(41)和所述低压N阱(44)上N型重掺杂阱(45)以外的区域均设有场氧化层(9),在所述P型重掺杂阱(41)和所述N型重掺杂阱(45)之间的场氧化层(9)上方设有多晶硅场板(43),在所述场氧化层(9)、所述P型重掺杂阱(41)、所述多晶硅场板(43)及所述N型重掺杂阱(45)的上方设有氧化层(6),在所述P型重掺杂阱(41)和所述N型重掺杂阱(45)上分别连接有金属引线。
6.根据权利要求2所述的等离子显示驱动芯片用高低压器件,其特征在于,所述第一双槽结构、所述第二双槽结构、所述第三双槽结构、所述第四双槽结构及所述第五双槽结构始自所述埋氧层(8),进入P型外延层(7)并止于所述半导体管的氧化层(6)。
7.根据权利要求2或4所述的等离子显示驱动芯片用高低压器件,其特征在于,所述高压N型横向绝缘栅双极型晶体管(1)的P型体区(11)和所述高压N型横向双扩散金属氧化物半导体场效应晶体管(3)的P型体区(31)贯穿整个所述外延层(7)。
8.根据权利要求2、3、4或5所述的等离子显示驱动芯片用高低压器件,其特征在于,所述高压N型横向绝缘栅双极型晶体管(1)的高压N阱(12)、所述高压P型横向双扩散金属氧化物半导体场效应晶体管(2)的高压N阱(20)、所述高压N型横向双扩散金属氧化物半导体场效应晶体管(3)的高压N阱(32)和所述高压二极管(4)的高压N阱(40)贯穿整个所述外延层(7)。
9.一种用于如权力要求1所述的等离子显示驱动芯片用高低压器件的制备方法,其特征在于:包括以下制备步骤:
第一步:取杂质浓度为1.0e15cm-3的所述P型衬底(10),对其进行预清洗;在所述P型衬底(10)上制备所述埋氧层(8);然后生长P型杂质浓度为1e15cm-3的外延层(7);通过剂量为5e12cm-2的磷离子注入,在所述P型外延层(7)上制作所述高压N型横向绝缘栅双极型晶体管(1)的高压N阱(12)、
器件(5)中低压互补型金属氧化物半导体场效应晶体管的薄栅氧生长,淀积刻蚀多晶硅形成所述高压N型横向绝缘栅双极型晶体管(1)的多晶硅栅极和场板(17),所述高压P型横向双扩散金属氧化物半导体场效应晶体管(2)的多晶硅栅极(28),所述高压N型横向双扩散金属氧化物半导体场效应晶体管(3)的多晶硅栅极和场板(37),所述高压二极管(4)的多晶硅场板(43),低压管的多晶硅栅极和多晶硅电阻条。
第二步:制备所述高压N型横向绝缘栅双极型晶体管(1)的源端N型重掺杂阱(15),所述高压P型横向双扩散金属氧化物半导体场效应晶体管(2)的源端N型重掺杂体接触阱(25),所述高压N型横向双扩散金属氧化物半导体场效应晶体管(3)的源端N型重掺杂阱(35)和漏端N型重掺杂阱(39)、高压二极管(4)的N型重掺杂阱(45)及所述低压器件(5)的N型重掺杂阱区,所述高压N型横向绝缘栅双极型晶体管(1)的P型重掺杂体接触阱(14)和漏端P型重掺杂阱(19),所述高压P型横向双扩散金属氧化物半导体场效应晶体管(2)的源端P型重掺杂阱(26)和漏端P型重掺杂阱(30)、所述高压N型横向双扩散金属氧化物半导体场效应晶体管(3)的P型重掺杂体接触阱(34)、高压二极管(4)的P型重掺杂阱(41)以及低压器件(5)的P型重掺杂阱区;淀积氧化层(6),刻蚀接触孔,蒸铝,反刻铝,形成电极,最后,钝化处理。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910212764 CN101714552B (zh) | 2009-11-09 | 2009-11-09 | 等离子显示驱动芯片用高低压器件及制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910212764 CN101714552B (zh) | 2009-11-09 | 2009-11-09 | 等离子显示驱动芯片用高低压器件及制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101714552A CN101714552A (zh) | 2010-05-26 |
CN101714552B true CN101714552B (zh) | 2011-05-25 |
Family
ID=42418005
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910212764 Active CN101714552B (zh) | 2009-11-09 | 2009-11-09 | 等离子显示驱动芯片用高低压器件及制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101714552B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101969050B (zh) | 2010-08-27 | 2013-04-24 | 东南大学 | 一种绝缘体上硅可集成大电流n型组合半导体器件 |
CN102231389A (zh) * | 2011-05-27 | 2011-11-02 | 四川长虹电器股份有限公司 | 用于pdp驱动芯片的p型金属氧化物半导体管 |
CN102306656B (zh) * | 2011-08-23 | 2013-03-20 | 东南大学 | 一种高压驱动电路的隔离结构 |
US9214457B2 (en) | 2011-09-20 | 2015-12-15 | Alpha & Omega Semiconductor Incorporated | Method of integrating high voltage devices |
CN102664181B (zh) * | 2012-05-15 | 2014-10-22 | 上海先进半导体制造股份有限公司 | 一种超高压bcd半导体工艺以及超高压bcd器件 |
CN110350032A (zh) * | 2018-04-04 | 2019-10-18 | 无锡华润上华科技有限公司 | 一种半导体器件 |
CN111415932B (zh) * | 2020-03-30 | 2022-10-04 | 电子科技大学 | 高压自举二极管复合器件结构 |
CN113270423B (zh) * | 2021-05-08 | 2023-06-23 | 电子科技大学 | 一种抗辐射soi器件及制造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1864269A (zh) * | 2002-05-21 | 2006-11-15 | 皇家飞利浦电子股份有限公司 | Soi-ldmos器件 |
-
2009
- 2009-11-09 CN CN 200910212764 patent/CN101714552B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1864269A (zh) * | 2002-05-21 | 2006-11-15 | 皇家飞利浦电子股份有限公司 | Soi-ldmos器件 |
Non-Patent Citations (1)
Title |
---|
JP特开2005-45080A 2005.02.17 |
Also Published As
Publication number | Publication date |
---|---|
CN101714552A (zh) | 2010-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101714552B (zh) | 等离子显示驱动芯片用高低压器件及制备方法 | |
CN102270663B (zh) | 具有超结结构的平面型功率mosfet器件及其制造方法 | |
CN101964344B (zh) | 基于绝缘体上硅平板显示器驱动芯片及其制备方法 | |
CN101510561B (zh) | 超结纵向双扩散金属氧化物半导体管 | |
CN102306656A (zh) | 一种高压驱动电路的隔离结构 | |
CN105161540A (zh) | 一种具有低米勒电容的vdmos器件结构及其制备方法 | |
CN100547792C (zh) | 等离子平板显示器驱动芯片结构及其制备方法 | |
CN104659090B (zh) | Ldmos器件及制造方法 | |
CN101587901B (zh) | 绝缘体上硅材料的平板显示器驱动芯片及制备方法 | |
CN101969072B (zh) | 降压用耗尽型n型横向双扩散金属氧化物半导体晶体管 | |
CN105914208A (zh) | 半导体集成电路装置及其制造方法 | |
CN100394616C (zh) | 可集成的高压vdmos晶体管结构及其制备方法 | |
CN103745988B (zh) | 一种高压驱动电路的隔离结构 | |
CN101834202B (zh) | 降低热载流子效应的n型横向绝缘栅双极型器件 | |
CN104282751B (zh) | 高集成度高迁移率源漏栅辅控型无结晶体管 | |
CN100414714C (zh) | 一种部分耗尽soi结构的mos晶体管及其制作方法 | |
CN100358155C (zh) | 等离子体平板显示器寻址驱动芯片制备方法 | |
CN101447432A (zh) | 双扩散场效应晶体管制造方法 | |
CN102723304A (zh) | 用于直接驱动功率器件的n阱高压栅驱动芯片的制备方法 | |
CN202259309U (zh) | 一种高压驱动电路的隔离结构 | |
CN101447433B (zh) | 双扩散场效应晶体管制造方法 | |
CN202120920U (zh) | 用于高压集成电路的金属绝缘栅场效应管结构 | |
CN1996616A (zh) | 厚栅高压p型金属氧化物半导体管及其制备方法 | |
CN101452956B (zh) | 高压pmos器件及制造方法 | |
CN102769038A (zh) | 一种抗闩锁n型绝缘体上硅横向双扩散场效应晶体管 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |