CN103035525A - 高压隔离n型ldmos器件的制造方法 - Google Patents

高压隔离n型ldmos器件的制造方法 Download PDF

Info

Publication number
CN103035525A
CN103035525A CN2011103052907A CN201110305290A CN103035525A CN 103035525 A CN103035525 A CN 103035525A CN 2011103052907 A CN2011103052907 A CN 2011103052907A CN 201110305290 A CN201110305290 A CN 201110305290A CN 103035525 A CN103035525 A CN 103035525A
Authority
CN
China
Prior art keywords
type
dark
trap
concentration
traps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103052907A
Other languages
English (en)
Other versions
CN103035525B (zh
Inventor
刘剑
段文婷
孙尧
陈瑜
陈华伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110305290.7A priority Critical patent/CN103035525B/zh
Publication of CN103035525A publication Critical patent/CN103035525A/zh
Application granted granted Critical
Publication of CN103035525B publication Critical patent/CN103035525B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种高压隔离N型LDMOS器件的制造方法，首先，通过在器件的P型阱区域及漏端区域两个不同区域下方分别注入较浓的N型离子，并且伴随强的深推阱工艺，形成两个较深的隔离的非常深N型阱，然后，采用较淡的注入条件，并且伴随弱的深推阱条件，形成两个较浅的连通的深N型阱，使在器件漏端漂移区形成浅的结深。本发明的高压隔离N型LDMOS器件的制造方法制造高压隔离N型LDMOS，能在小的横向尺寸下保证器件的耐压、优化比导通电阻，并且成本低。

Description

高压隔离N型LDMOS器件的制造方法
技术领域
本发明涉及半导体技术，特别涉及一种高压隔离N型LDMOS器件的制造方法。
背景技术
高压隔离N型LDMOS(横向双扩散金属氧化物半导体管)器件由于设计灵活、比导通电阻(Rdson)低、响应速度快等优点，大量的应用在电源管理芯片设计中。高压隔离N型LDMOS器件与普通N型LDMOS器件相比，在其P型阱(P body)区域下会进行深N型阱(Deep N well，DNW)注入，以作为隔离用途。所以，高压隔离N型LDMOS的源端(source，N+)和P型阱引出端(bulk)所允许连接的电位可在0电位(ground)和漏端(drain)所加载的电位(一般为Vdd，线路最高电位)之间浮动。而普通N型LDMOS器件其源端(source，N+)和P型阱引出端(bulk)只能允许接0电位(与P型衬底电位相一致)。因此，高压隔离N型LDMOS器件设计较为灵活，用途广泛。但是，这种深N型阱(Deep N well，DNW)隔离P型阱(P body)区域的结构给高压隔离N型LDMOS器件的研发带来很大的困难。在考虑高压器件漏端漂移区(drain drift)满足器件耐压需求的同时，还要保证垂直方向上的PNP(P body-DNW-P型衬底)的穿通问题。
图1为传统的高压隔离N型LDMOS器件的结构剖面图。虚线区域内为垂直方向上的PNP(P body-DNW-P型衬底)结构。点画线区域内为漏端N型漂移区(drain drift)，用以满足器件耐压需求。
传统的高压N型LDMOS器件的制造方法包括以下步骤：
一、在P型硅衬底上形成掩蔽膜，刻蚀掩蔽膜到硅衬底上表面，形成一个离子注入选择窗口；
二、进行N型离子注入及扩散，注入磷离子的剂量为6E12～1E13个/CM2、能量为1000Kev～2000Kev，扩散的温度为1100℃～1200℃、时间为5～10小时，在所述离子注入选择窗口下形成一深N型阱；
三、进行P型离子注入及扩散，在所述深N型阱一端形成P型阱；
四、形成浅沟槽隔离STI；
五、多晶硅栅形成；
六、在所述P型阱上形成源端及体端，在所述深N型阱另一端形成漏端。
传统的高压N型LDMOS器件的制造方法，是采用深推阱(thermaldrive-in)的工艺方法，采用较高掺杂浓度6E12～1E13个/CM2、能量为1000Kev～2000Kev的深N型阱注入条件，并伴随强的推阱(thermaldrive-in)工艺(温度为1100℃～1200℃、时间为5～10小时)，使深N型阱(Deep N well，DNW)在垂直方向上浓(体浓度达到1E15～1E16个/CM3)而深(深度由器件的耐压要求和P body的结深决定)，来确保PNP(Pbody-DNW-P型衬底)的穿通要求。但是为了满足器件耐压需求，深N型阱(Deep N well，DNW)也涵盖高压器件漏端漂移区(drain drift)。在确保垂直方向上的PNP(P body-DNW-P型衬底)穿通要求的同时，过深的深N型阱会导致器件漏端漂移区无法全耗尽(fully deplete)，器件的耐压只能依靠延长该区域的横向尺寸来满足。横向尺寸的增加直接会导致比导通电阻(Rdson)大幅增加，器件性能变差。器件的耐压要求越大，比导通电阻(Rdson)劣化越明显。
针对这种情况，现有技术中大多采用N型埋层+外延的工艺方法来满足器件在垂直方向上的PNP(P body-DNW-P型衬底)的穿通要求；对横向器件漏端漂移区(drain drift)，采用Resurf的方法来进行设计，以期达到器件的耐压与比导通电阻(Rdson)的优化，从而提升器件性能，但是，采用N型埋层+外延的工艺方法，以及Resurf的方法，成本较高。
发明内容
本发明要解决的技术问题是，提供一种高压隔离N型LDMOS器件的制造方法，能在小的横向尺寸下保证器件的耐压、优化比导通电阻，并且成本低。
为解决上述技术问题，本发明的高压隔离N型LDMOS器件的制造方法，包括以下步骤：
一、在P型硅衬底上形成掩蔽膜，刻蚀掩蔽膜到硅衬底上表面，形成左右两个非常深N型阱离子注入选择窗口；
二、进行第一浓度的N型离子注入；
三、进行第一强度的N型离子扩散，形成两个相隔离的非常深N型阱；
四、在P型硅衬底上形成掩蔽膜，刻蚀掩蔽膜到硅衬底上表面，在两个非常深N型阱上方分别形成一个宽度大于相应非常深N型阱的宽度的深N型阱注入选择窗口；
五、进行第二浓度的N型离子注入，第二浓度小于第一浓度；
六、进行第二强度的N型离子扩散，第二强度弱于第一强度，形成相连通的两个深N型阱，两个深N型阱较两个非常深N型阱浅；
七、进行P型离子注入和扩散，在左边的非常深N型阱上形成一P型阱；
八、形成浅沟槽隔离；
九、在两个深N型阱的交界区域上方形成多晶硅栅；
十、在右边的非常深N型阱上形成漏端，在左边的非常深N型阱VDNW上的P型阱上形成源端及体端。
较佳的，步骤一中所形成的左右两个非常深N型阱离子注入选择窗口间的掩蔽膜宽度大于2um，步骤四中所形成的两个深N型阱注入选择窗口间的掩蔽膜宽度大于等于0.5um且小于等于2um。
较佳的，第一浓度的N型离子注入是浓度为6E12～1E13个/CM2、能量为1000Kev～2000Kev的磷离子注入，第一强度的N型离子扩散是温度为1100℃～1200℃、时间为5～10小时的磷离子扩散，第二浓度的N型离子注入是浓度为E12～5E12个/CM2、能量为200Kev～400Kev的磷离子注入，第二强度的N型离子扩散是温度为1000℃～1100℃、时间为1～3小时的磷离子扩散。
本发明的高压隔离N型LDMOS器件的制造方法，由非常深N型阱(VeryDeep N well，VDNW)和深N型阱(Deep N well，DNW)分别控制垂直方向上的PNP(P body-DNW-P型衬底)的穿通和横向漏端漂移区耐压与比导通电阻(Rdson)的优化。首先，通过在器件的P型阱(P body)区域及漏端区域两个不同区域下方分别注入较浓的N型离子，并且伴随强的深推阱(thermal drive-in)工艺，形成两个非常深N型阱(Very Deep N well，VDNW)。在P型阱(P body)区域下方的非常深N型阱用以确保隔离和垂直方向上的PNP(P body-DNW-P型衬底)的穿通要求；在漏端区域下方的非常深N型阱会改善漏端漂移区(drain drift)的掺杂浓度分布，使比导通电阻(Rdson)得以优化。其次，保留传统的深N型阱(Deep N well，DNW)注入，但对其工艺结构进行改动，在版图上(layer-out)将深N型阱(DeepN well，DNW)注入分为间距为0.5um～2um的两个区域，在工艺上，采用较淡的注入条件，并且伴随弱的深推阱(thermal drive-in)条件，使在器件漏端漂移区形成浅的结深，由于采用较淡的深N型阱及浅的结深，P型衬底从底部辅助使器件漏端漂移区全耗尽(fully deplete)，从而在小的横向尺寸下保证器件的耐压，同时也优化了比导通电阻(Rdson)，使器件的性能得以提升。
附图说明
下面结合附图和具体实施方式对本发明作进一步的详细说明。
图1是传统的高压隔离N型LDMOS器件结构剖面图；
图2是本发明的高压隔离N型LDMOS器件的制造方法一实施方式，P型硅衬底上形成两个非常深N型阱离子注入选择窗口，进行较浓的N型离子注入示意图；
图3是本发明的高压隔离N型LDMOS器件的制造方法一实施方式，进行较强的N型离子扩散，形成两个非常深N型阱示意图；
图4是本发明的高压隔离N型LDMOS器件的制造方法一实施方式，P型硅衬底上形成两个深N型阱DNW注入选择窗口示意图；
图5是本发明的高压隔离N型LDMOS器件的制造方法一实施方式，进行较淡的N型离子注入后的示意图；
图6是本发明的高压隔离N型LDMOS器件的制造方法一实施方式，进行较弱的N型离子扩散，形成两个较浅的深N型阱示意图；
图7是本发明的高压隔离N型LDMOS器件的制造方法一实施方式，进行P型离子注入和扩散，在左边的非常深N型阱上形成P型阱示意图；
图8是本发明的高压隔离N型LDMOS器件的制造方法一实施方式，形成浅沟槽隔离示意图；
图9是本发明的高压隔离N型LDMOS器件的制造方法一实施方式，形成多晶硅栅示意图；
图10是本发明的高压隔离N型LDMOS器件的制造方法一实施方式，在右边的非常深N型阱上形成漏端，在所述P型阱上形成源端及体端示意图。
具体实施方式
本发明的高压隔离N型LDMOS器件的制造方法一实施方式如图2到图10所示，包括以下步骤：
一、在P型硅衬底上形成掩蔽膜，刻蚀掩蔽膜到硅衬底上表面，形成左右两个非常深N型阱VDNW离子注入选择窗口，所形成的左右两个非常深N型阱离子注入选择窗口间的掩蔽膜宽度W大于2um，如图2所示；
二、进行第一浓度的N型离子注入，如进行浓度为6E12～1E13个/CM2、能量为1000Kev～2000Kev的磷离子注入，如图2所示；
三、进行第一强度的N型离子扩散，如进行温度为1100℃～1200℃、时间为5～10小时的磷离子扩散，形成相隔离的两个非常深N型阱VDNW，如图3所示；
四、在P型硅衬底上形成掩蔽膜，刻蚀掩蔽膜到硅衬底上表面，在两个非常深N型阱VDNW上方分别形成一个宽度大于相应非常深N型阱VDNW的宽度的深N型阱DNW注入选择窗口，所形成的两个深N型阱DNW注入选择窗口间的掩蔽膜宽度大于等于0.5um且小于等于2um，如图4所示；
五、进行第二浓度的N型离子注入，第二浓度小于第一浓度，如进行浓度为E12～5E12个/CM2、能量为200Kev～400Kev的磷离子注入，如图5所示；
六、进行第二强度的N型离子扩散，第二强度弱于第一强度，如进行温度为1000℃～1100℃、时间为1～3小时的磷离子扩散，形成相连通的两个深N型阱DNW，两个深N型阱DNW较两个非常深N型阱VDNW浅，如图6所示；
七、进行P型离子(如硼B)注入和扩散，在左边的非常深N型阱VDNW上形成一P型阱，如图7所示；
八、形成浅沟槽隔离STI，如图8所示；
九、在两个深N型阱DNW的交界区域上方形成多晶硅栅，如图9所示；
十、在右边的非常深N型阱VDNW上形成漏端，在左边的非常深N型阱VDNW上的P型阱上形成源端及体端，如图10所示。
本发明的高压隔离N型LDMOS器件的制造方法，由非常深N型阱(VeryDeep N well，VDNW)和深N型阱(Deep N well，DNW)分别控制垂直方向上的PNP(P body-DNW-P型衬底)的穿通和横向漏端漂移区耐压与比导通电阻(Rdson)的优化。首先，通过在器件的P型阱(P body)区域及漏端区域两个不同区域下方分别注入较浓的N型离子，并且伴随强的深推阱(thermal drive-in)工艺，形成两个非常深N型阱(Very Deep N well，VDNW)。在P型阱(P body)区域下方的非常深N型阱用以确保隔离和垂直方向上的PNP(P body-DNW-P型衬底)的穿通要求；在漏端区域下方的非常深N型阱会改善漏端漂移区(drain drift)的掺杂浓度分布，使比导通电阻(Rdson)得以优化。其次，保留传统的深N型阱(Deep N well，DNW)注入，但对其工艺结构进行改动，在版图上(layer-out)将深N型阱(DeepN well，DNW)注入分为间距为0.5um～2um的两个区域，在工艺上，采用较淡的注入条件，并且伴随弱的深推阱(thermal drive-in)条件，使在器件漏端漂移区形成浅的结深，由于采用较淡的深N型阱及浅的结深，P型衬底从底部辅助使器件漏端漂移区全耗尽(fully deplete)，从而在小的横向尺寸下保证器件的耐压，同时也优化了比导通电阻(Rdson)，使器件的性能得以提升。本发明的高压隔离N型LDMOS器件的制造方法，工艺简单灵活，容易实现，并且相比埋层+外延的工艺方法，成本大幅下降。

Claims (4)

1.一种高压隔离N型LDMOS器件的制造方法，其特征在于，包括以下步骤：
一、在P型硅衬底上形成掩蔽膜，刻蚀掩蔽膜到硅衬底上表面，形成左右两个非常深N型阱离子注入选择窗口；
二、进行第一浓度的N型离子注入；
三、进行第一强度的N型离子扩散，形成两个相隔离的非常深N型阱；
四、在P型硅衬底上形成掩蔽膜，刻蚀掩蔽膜到硅衬底上表面，在两个非常深N型阱上方分别形成一个宽度大于相应非常深N型阱的宽度的深N型阱注入选择窗口；
五、进行第二浓度的N型离子注入，第二浓度小于第一浓度；
六、进行第二强度的N型离子扩散，第二强度弱于第一强度，形成两个相连通的深N型阱，两个深N型阱较两个非常深N型阱浅；
七、进行P型离子注入和扩散，在左边的非常深N型阱上形成一P型阱；
八、形成浅沟槽隔离；
九、在两个深N型阱的交界区域上方形成多晶硅栅；
十、在右边的非常深N型阱上形成漏端，在左边的非常深N型阱VDNW上的P型阱上形成源端及体端。
2.根据权利要求1所述的高压隔离N型LDMOS器件的制造方法，其特征在于，步骤一中所形成的左右两个非常深N型阱离子注入选择窗口间的掩蔽膜宽度大于2um，步骤四中所形成的两个深N型阱注入选择窗口间的掩蔽膜宽度大于等于0.5um且小于等于2um。
3.根据权利要求1所述的高压隔离N型LDMOS器件的制造方法，其特征在于，第一浓度的N型离子注入是浓度为6E12～1E13个/CM2、能量为1000Kev～2000Kev的磷离子注入，第一强度的N型离子扩散是温度为1100℃～1200℃、时间为5～10小时的磷离子扩散，第二浓度的N型离子注入是浓度为E12～5E12个/CM2、能量为200Kev～400Kev的磷离子注入，第二强度的N型离子扩散是温度为1000℃～1100℃、时间为1～3小时的磷离子扩散。
4.根据权利要求1所述的高压隔离N型LDMOS器件的制造方法，其特征在于，步骤七中的P型离子为硼。
CN201110305290.7A 2011-10-10 2011-10-10 高压隔离n型ldmos器件的制造方法 Active CN103035525B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110305290.7A CN103035525B (zh) 2011-10-10 2011-10-10 高压隔离n型ldmos器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110305290.7A CN103035525B (zh) 2011-10-10 2011-10-10 高压隔离n型ldmos器件的制造方法

Publications (2)

Publication Number Publication Date
CN103035525A true CN103035525A (zh) 2013-04-10
CN103035525B CN103035525B (zh) 2015-06-03

Family

ID=48022307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110305290.7A Active CN103035525B (zh) 2011-10-10 2011-10-10 高压隔离n型ldmos器件的制造方法

Country Status (1)

Country Link
CN (1) CN103035525B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187435A (zh) * 2011-12-28 2013-07-03 上海华虹Nec电子有限公司 高压隔离n型ldmos器件及其制造方法
CN105810740A (zh) * 2016-04-19 2016-07-27 上海华虹宏力半导体制造有限公司 高压ldmos器件及工艺方法
CN105870188A (zh) * 2016-04-19 2016-08-17 上海华虹宏力半导体制造有限公司 高压ldmos器件及工艺方法
CN107026200A (zh) * 2015-09-18 2017-08-08 安普林荷兰有限公司 半导体器件和制造半导体器件的方法
CN114050181A (zh) * 2022-01-07 2022-02-15 北京芯可鉴科技有限公司 一种nldmos器件及制备方法、芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074579A (zh) * 2009-11-17 2011-05-25 美格纳半导体有限会社 半导体装置
CN102130163A (zh) * 2010-01-18 2011-07-20 上海华虹Nec电子有限公司 Esd高压dmos器件及其制造方法
CN102130164A (zh) * 2010-01-18 2011-07-20 上海华虹Nec电子有限公司 Ldmos的埋层

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074579A (zh) * 2009-11-17 2011-05-25 美格纳半导体有限会社 半导体装置
CN102130163A (zh) * 2010-01-18 2011-07-20 上海华虹Nec电子有限公司 Esd高压dmos器件及其制造方法
CN102130164A (zh) * 2010-01-18 2011-07-20 上海华虹Nec电子有限公司 Ldmos的埋层

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103187435A (zh) * 2011-12-28 2013-07-03 上海华虹Nec电子有限公司 高压隔离n型ldmos器件及其制造方法
CN103187435B (zh) * 2011-12-28 2016-06-08 上海华虹宏力半导体制造有限公司 高压隔离n型ldmos器件及其制造方法
CN107026200A (zh) * 2015-09-18 2017-08-08 安普林荷兰有限公司 半导体器件和制造半导体器件的方法
CN107026200B (zh) * 2015-09-18 2021-06-29 安普林荷兰有限公司 半导体器件和制造半导体器件的方法
CN105810740A (zh) * 2016-04-19 2016-07-27 上海华虹宏力半导体制造有限公司 高压ldmos器件及工艺方法
CN105870188A (zh) * 2016-04-19 2016-08-17 上海华虹宏力半导体制造有限公司 高压ldmos器件及工艺方法
CN105810740B (zh) * 2016-04-19 2019-04-09 上海华虹宏力半导体制造有限公司 高压ldmos器件及工艺方法
CN105870188B (zh) * 2016-04-19 2019-04-09 上海华虹宏力半导体制造有限公司 高压ldmos器件及工艺方法
CN114050181A (zh) * 2022-01-07 2022-02-15 北京芯可鉴科技有限公司 一种nldmos器件及制备方法、芯片
CN114050181B (zh) * 2022-01-07 2022-03-22 北京芯可鉴科技有限公司 一种nldmos器件及制备方法、芯片

Also Published As

Publication number Publication date
CN103035525B (zh) 2015-06-03

Similar Documents

Publication Publication Date Title
CN104992977B (zh) Nldmos器件及其制造方法
US8933534B2 (en) Isolation structure of high-voltage driving circuit
KR101688831B1 (ko) 반도체 집적회로 장치 및 그 제조방법
CN104518023B (zh) 高压ldmos器件
CN104347683A (zh) 半导体器件
CN102412126B (zh) 超高压ldmos的工艺制作方法
CN103579351A (zh) 一种具有超结埋层的横向扩散金属氧化物半导体器件
CN105097914A (zh) 横向扩散金属氧化物半导体器件及其制造方法
CN103151376A (zh) 沟槽-栅极resurf半导体器件及其制造方法
CN103035525B (zh) 高压隔离n型ldmos器件的制造方法
CN104022162B (zh) Bcd工艺中的隔离型横向齐纳二极管及其制造方法
CN103178087B (zh) 超高压ldmos器件结构及制备方法
CN101740392A (zh) Ldmos晶体管、半导体器件及其制造方法
CN102130169B (zh) 具有屏蔽栅的功率mos器件结构及其制备方法
CN103633089B (zh) 多晶硅电阻及其制造方法
CN107785365B (zh) 集成有结型场效应晶体管的器件及其制造方法
CN103872123A (zh) N沟道射频ldmos器件及制造方法
CN102983161B (zh) 非埋层的双深n型阱高压隔离n型ldmos及制造方法
CN108598151A (zh) 能提高耐压能力的半导体器件终端结构及其制造方法
CN105140289A (zh) N型ldmos器件及工艺方法
CN103107191B (zh) 高压p型ldmos结构及其制造方法
CN104201203B (zh) 高耐压ldmos器件及其制造方法
CN104538441B (zh) 射频ldmos器件及其制造方法
CN103022125A (zh) Bcd工艺中的nldmos器件及制造方法
CN102386227A (zh) 双向表面电场减弱的漏极隔离dddmos晶体管及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140108

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140108

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant