CN101587901B - 绝缘体上硅材料的平板显示器驱动芯片及制备方法 - Google Patents
绝缘体上硅材料的平板显示器驱动芯片及制备方法 Download PDFInfo
- Publication number
- CN101587901B CN101587901B CN2009100327506A CN200910032750A CN101587901B CN 101587901 B CN101587901 B CN 101587901B CN 2009100327506 A CN2009100327506 A CN 2009100327506A CN 200910032750 A CN200910032750 A CN 200910032750A CN 101587901 B CN101587901 B CN 101587901B
- Authority
- CN
- China
- Prior art keywords
- type
- voltage
- heavy doping
- trap
- mos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title abstract description 6
- 239000012212 insulator Substances 0.000 title description 3
- 239000002210 silicon-based material Substances 0.000 title 1
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 38
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 15
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 15
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 8
- 238000001704 evaporation Methods 0.000 claims abstract description 4
- 238000002161 passivation Methods 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 41
- 229920005591 polysilicon Polymers 0.000 claims description 41
- 239000004065 semiconductor Substances 0.000 claims description 37
- 230000003647 oxidation Effects 0.000 claims description 32
- 238000007254 oxidation reaction Methods 0.000 claims description 32
- 150000004706 metal oxides Chemical class 0.000 claims description 30
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 25
- 239000001301 oxygen Substances 0.000 claims description 24
- 229910052760 oxygen Inorganic materials 0.000 claims description 24
- 229910052751 metal Inorganic materials 0.000 claims description 22
- 239000002184 metal Substances 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 21
- 238000002360 preparation method Methods 0.000 claims description 15
- 230000000295 complement effect Effects 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 239000011248 coating agent Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 6
- 239000004411 aluminium Substances 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 230000008020 evaporation Effects 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims 3
- 210000003323 beak Anatomy 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 238000000151 deposition Methods 0.000 abstract 1
- 230000015556 catabolic process Effects 0.000 description 5
- 230000005684 electric field Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009826 distribution Methods 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
显示器驱动芯片，由高压P型横向金属氧化物半导体管、高压N型横向金属氧化物半导体管、高压二极管和低压器件构成，各高压器件之间和高压与低压器件之间以始自埋氧层经过N型外延层终止于器件表面场氧并填充有二氧化硅的双槽隔离，在高压N型横向金属氧化物半导体管和高压二极管电极下方的埋氧层上方设有部分N型或P型重掺杂埋层。制备方法：在P型衬底上制作埋氧层，在埋氧层上方制作部分N型或P型重掺杂埋层，淀积N型外延层，制作高压N型横向金属氧化物半导体管和高压二极管的高压P阱及高压P型横向金属氧化物半导体管的P型漂移区，高压管的缓冲层、低压器件的低压阱，源漏区及接触孔，蒸铝，反刻铝，形成电极和金属场板，钝化处理。
Description
技术领域
本发明涉及一种显示器驱动芯片及其制备方法，尤其适用于等离子显示器(PDP)用行选址驱动芯片和列选址驱动芯片。
背景技术
等离子显示器驱动芯片主要由低压互补型横向金属氧化物半导体管逻辑电路控制高压器件输出电路组成。虽然显示屏尺寸在不断增加，而实际控制显示的芯片却朝着高度集成，尺寸变小，频率提高，功耗降低，性能更好，成本更低的方向发展。由于低压互补型横向金属氧化物半导体管工艺基本成熟，且功耗很低，所以驱动芯片整体性能的提高除了电路层面的改进外，主要集中在功率器件的设计和工艺方面。目前主要由横向双扩散金属氧化物半导体管作为常用等离子显示器驱动芯片的输出级高压器件，它的天然优势就是能够在较高频率下工作，而且功耗较低，符合显示器驱动芯片的基本要求。然而传统体硅或埋层工艺下，器件为了达到100V以上的高压，对外压层厚度要求比较高，同时由于衬底与器件相连接会产生衬底漏电流使器件功耗增加，而且会影响器件的可靠性，进而影响整个芯片的性能和可靠性；而且传统的高压器件隔离方式主要是单槽填充二氧化硅和多晶硅隔离、深结隔离和pn结自隔离，这些隔离方式都占用了很大比例的芯片面积，尤其是pn结隔离方式，芯片用于隔离的面积就超过20％。然而本发明采用先进的SOI(绝缘体上硅)工艺，由埋氧层切断了器件和埋氧下方衬底的电学联系，器件之间均以填充有二氧化硅的双槽结构隔离，在降低器件漏电功耗的同时还有效的隔离了各个器件的相互影响，在高压器件的周围全部使用双槽隔离，这种隔离方式虽然比单槽多占用了些许面积，但是双槽曹宽度窄，填充工艺容易实现，最重要的是隔离可靠性高，隔离结构对芯片面积的占用不足5％，提高了芯片利用率。尽管SOI材料成本比外延材料高，但是SOI工艺已经基本成熟，可以实现规模生产，降低成本，提高性能。
发明内容
本发明提供一种显示器驱动芯片及其制备方法，尤其适用于离子显示器用行选址驱动芯片，所述芯片结构能具有芯片功耗低，芯片面积小，可靠性高的优点，而且能够兼容标准低压互补型横向金属氧化物半导体管的制造工艺。
本发明所述显示器驱动芯片的技术方案如下：
一种显示器驱动芯片，包括P型衬底，在P型衬底上设有埋氧层，在埋氧层上设有高压P型横向金属氧化物半导体管、高压N型横向金属氧化物半导体管、高压二极管和低压器件，高压P型横向金属氧化物半导体管与高压N型横向金属氧化物半导体管相邻且高压P型横向金属氧化物半导体管的漏端与高压N型横向金属氧化物半导体管的源端相邻，高压二极管位于高压N型横向金属氧化物半导体管与低压器件之间，在高压P型横向金属氧化物半导体管一侧设有第一双槽结构，在高压P型横向金属氧化物半导体管另一侧与高压N型横向金属氧化物半导体管之间设有第二双槽结构，在高压N型横向金属氧化物半导体管与高压二极管之间设有第三双槽结构，在高压二极管与低压器件之间设有第四双槽结构，在低压器件之间没有槽结构隔离，在低压器件另一侧设有第五双槽结构，第一双槽结构由平行设置的第一氧化隔离层和第二氧化隔离层组成，第二双槽结构由平行设置的第一氧化隔离层和第二氧化隔离层组成，第三双槽结构由平行设置的第一氧化隔离层和第二氧化隔离层组成，第四双槽结构由平行设置的第一氧化隔离层和第二氧化隔离层组成，第五双槽结构由平行设置的第一氧化隔离层和第二氧化隔离层组成。
所述显示器驱动芯片的制备方法如下：
第一步：取杂质浓度为1.0e15cm-3的P型衬底，对其进行预清洗；在P型衬底上制备埋氧层；然后生长N型杂质浓度为1.5e15cm-3的外延层，同时通过剂量为3e13cm-2的硼离子注入，在N型外延层上制作第一P型重掺杂埋层、第二P型重掺杂埋层和第三P型重掺杂埋层，通过剂量为3e12cm-2的砷离子注入形成高压N型横向金属氧化物半导体管的N型埋层和高压二极管的N型埋层；在N型外延层上制作高压N型横向金属氧化物半导体管的P型体区和高压二极管的P型体区；然后在N型外延层上制作高压P型横向金属氧化物半导体管的P型漂移区；接下来在N型外延层上制作高压N型横向金属氧化物半导体管的漏端N型缓冲层和低压器件的低压P阱；再接着进行场氧化层的生长，然后进行对高压P型横向金属氧化物半导体管漂移区上方场氧化层进行反刻得到栅氧；然后进行场氧注入，形成P型阱区和低压器件中阱电阻的低压P阱；然后调整沟道阈值电压注入，高压N型横向金属氧化物半导体管的厚栅氧生长和低压器件中低压互补型横向金属氧化物半导体管的薄栅氧生长，淀积刻蚀多晶硅形成高压P型横向金属氧化物半导体管的多晶硅栅极和多晶硅场板、高压N型横向金属氧化物半导体管的多晶硅栅极和多晶硅场板、高压二极管的多晶硅栅极和多晶硅场板以及低压管的多晶硅栅极；刻蚀隔离槽结构，填充、淀积二氧化硅层形成氧化层。
第二步：刻蚀氧化层制备高压P型横向金属氧化物半导体管的N型重掺杂阱、高压N型横向金属氧化物半导体管的源端N型重掺杂阱、高压N型横向金属氧化物半导体管的漏端N型阱区、高压二极管的源端N型重掺杂阱以及低压管的N型重掺杂阱区，高压P型横向金属氧化物半导体管的源端P型重掺杂阱、高压P型横向金属氧化物半导体管的漏端P型重掺杂阱、高压N型横向金属氧化物半导体管的P型重掺杂体接触阱、高压二极管的漏端P型重掺杂阱以及低压管的P型重掺杂阱区，接触孔刻蚀，蒸铝，反刻铝，形成电极和高压P型横向金属氧化物半导体管的金属场板、高压N型横向金属氧化物半导体管的金属场板和高压二极管的金属场板，最后，钝化处理。
这些步骤与标准低压外延互补型横向金属氧化物半导体管工艺兼容，与现有技术相比，本发明具有如下优点：
(1)本发明结构及制备方法，基于SOI材料，埋氧层将外延层与衬底完全电隔离，避免了体硅或体硅外延的衬底漏电流问题，芯片功耗更低，可靠性能更好。
(2)本发明采用双槽结构作为高压器件之间或高压器件与低压器件之间的隔离，这样的隔离结构，使器件间实现了全介质隔离，抗闩锁性能更好，同时隔离结构的面积非常小，低于芯片总面积的5％，工艺实现相对较宽的单槽容易。
(3)本发明的高压P型横向双扩散金属氧化物半导体管的漏区的下方均设有部分P型重掺杂埋层，可以有效提高器件纵向耐压水平，同时在多个P型横向双扩散金属氧化物半导体管并联时可以代替隔离槽起到有效的隔离效果。
(4)高压N型横向双扩散金属氧化物半导体管的漏区和高压二极管的阳极阱区的下方均设有部分N型埋层，可以有效提高器件纵向耐压水平。
(5)本发明的高压N型横向双扩散金属氧化物半导体管的源端高压P型阱区下方和高压二极管的阴极高压P阱区的下方均设有部分P型重掺杂埋层，可以有效防止沟道穿通提高器件横向耐压，同时在多个N型横向双扩散金属氧化物半导体管并联时可以代替隔离槽起到有效的隔离效果。
(6)本发明的高压P型横向双扩散金属氧化物半导体管、高压N型横向双扩散金属氧化物半导体管和高压二极管的多晶硅场板近高压端上方都有金属场板进一步降低端点峰值电场，有效提高器件的横向耐压水平，有利于降低芯片面积。
(7)本发明的高压P型横向双扩散金属氧化物半导体管的源区和厚栅氧相接区域的下方设有P型阱区，这样可以保证器件有效开启。
(8)本发明同时将高压P型横向双扩散金属氧化物半导体管和高压N型横向双扩散金属氧化物半导体管组成高压互补型横向金属氧化物半导体管器件结构，采用互补型横向金属氧化物半导体管工艺方法制作，并且先制备高压部分所特有结构，然后再制备低压及低压与高压部分共有的结构，鉴于低压器件部分制备在后，高压器件部分的制备在先，故不会对低压金属氧化物半导体管管产生影响，所以，本发明的高压器件结构的制备方法能够兼容标准低压外互补型横向金属氧化物半导体管的制造工艺。
附图说明
图1是剖面图，图示了本发明实施例的结构剖面。
图2是剖面图，各图示出了根据本发明的SOI高压显示器驱动芯片由初始状态的P型衬底经过一系列工艺最终完成器件制作的制备工艺例子，详细说明见具体实施方式，实施例2。
图3是器件模拟图，其中图3(a)示了高压N型横向双扩散金属氧化物半导体管关态等势线分布情况，其中Vs为源极电势，Vg为栅极电势，Vd为漏极电势，Vsub为衬底电势，图3(b)示了高压N型横向双扩散金属氧化物半导体管优化前后关态漏源电压Vds＝200V时，漏端正下方纵向电场强度分布情况。
图4是器件特性曲线图，其中图4(a)示出了高压N型横向双扩散金属氧化物半导体管优化前后开态电流曲线比较图，图4(b)示出了高压N型横向双扩散金属氧化物半导体管优化前后击穿特性曲线比较图，图4(c)示出了高压二极管优化前后反向击穿特性曲线比较图。
具体实施方式
实施例1
下面结合附图，对本发明结构作详细说明，如图1所示，一种平板显示器驱动芯片，包括P型衬底9，在P型衬底9上设有埋氧层7，在埋氧层7上设有高压P型横向金属氧化物半导体管1、高压N型横向金属氧化物半导体管2、高压二极管3、低压器件4，其特征在于高压P型横向金属氧化物半导体管1与高压N型横向金属氧化物半导体管2相邻且高压P型横向金属氧化物半导体管1的漏端与高压N型横向金属氧化物半导体管2的源端相邻，高压二极管3位于高压N型横向金属氧化物半导体管2与低压器件4之间，在高压P型横向金属氧化物半导体管1一侧设有第一双槽结构，在高压P型横向金属氧化物半导体管1另一侧与高压N型横向金属氧化物半导体管2之间设有第二双槽结构，在高压N型横向金属氧化物半导体管2与高压二极管3之间设有第三双槽结构，在高压二极管3与低压器件4之间设有第四双槽结构，在低压器件4之间没有槽结构隔离，在低压器件4另一侧设有第五双槽结构，第一双槽结构由平行设置的第一氧化隔离层91A和第二氧化隔离层91B组成，第二双槽结构由平行设置的第一氧化隔离层92A和第二氧化隔离层92B组成，第三双槽结构由平行设置的第一氧化隔离层93A和第二氧化隔离层93B组成，第四双槽结构由平行设置的第一氧化隔离层94A和第二氧化隔离层94B组成，第五双槽结构由平行设置的第一氧化隔离层95A和第二氧化隔离层95B组成。
上述第一双槽结构用于高压P型横向金属氧化物半导体管1与本发明以外且制作于同一片芯片上的其它器件的隔离；第五双槽结构用于低压器件4与本发明以外且制作于同一片芯片上的其它高压器件的隔离。若与低压器件4相邻的还是低压器件，则取消此双槽结构。在本实施例中，第一双槽结构、第二双槽结构、第三双槽结构、第四双槽结构和第五双槽结构中均填充以二氧化硅介质。
上述高压P型横向金属氧化物半导体管1主要由P型重掺杂埋层10、P型漂移区11、场氧化层5、栅氧化层12、源端P型重掺杂阱13、金属场板14、多晶硅栅15，P型阱16、漏端P型重掺杂阱17以及N型重掺杂阱18构成。
上述高压N型横向金属氧化物半导体管2主要由场氧化层5、P型重掺杂体接触阱19、源端N型重掺杂阱20、多晶硅栅极和场板21、金属场板22、漏端N型阱区23、漏端N型缓冲层24、P型体区25、P型重掺杂埋层26以及N型埋层27构成。
上述高压二极管3主要由场氧化层5、N型埋层28、P型重掺杂埋层29、P型体区30、源端N型重掺杂阱31、金属场板32、多晶硅场板33和漏端P型重掺杂阱34构成。
上述低压器件4中低压互补型横向金属氧化物半导体管由低压N型MOS管和低压P型MOS管构成，低压N型MOS管设置在P型阱35中，低压P型MOS管设置在N型外延层84中。
上述低压器件4中低压阱电阻主要由低压P型阱36构成。
实施例2
本发明显示器驱动芯片的制备方法如下：
第一步：取杂质浓度为1.0e15cm-3的P型衬底9如图2(a)所示，对其进行预清洗；在P型衬底9上制备埋氧层7如图2(b)所示；然后生长N型杂质浓度为1.5e15cm-3的外延层8，同时通过剂量为3e13cm-2的硼离子注入，在N型外延层8上制作第一P型重掺杂埋层10、第二P型重掺杂埋层26和第三P型重掺杂埋层29，通过剂量为3e12cm-2的砷离子注入形成高压N型横向金属氧化物半导体管2的N型埋层27和高压二极管3的N型埋层28如图2(c)所示；在N型外延层8上制作高压N型横向金属氧化物半导体管2的P型体区25和高压二极管3的P型体区30如图2(d)所示；然后在N型外延层8上制作高压P型横向金属氧化物半导体管1的P型漂移区11如图2(e)所示；接下来在N型外延层8上制作高压N型横向金属氧化物半导体管2的漏端N型缓冲层24和低压器件4的低压P阱35如图2(f)所示；再接着进行场氧化层5的生长，然后进行对高压P型横向金属氧化物半导体管1漂移区上方场氧化层5进行反刻得到栅氧12如图2(g)所示；然后进行场氧注入，形成P型阱区16和低压器件4中阱电阻的低压P阱36如图2(h)所示；然后调整沟道阈值电压注入，高压N型横向金属氧化物半导体管2的厚栅氧生长和低压器件4中低压互补型横向金属氧化物半导体管的薄栅氧生长，淀积刻蚀多晶硅形成高压P型横向金属氧化物半导体管1的多晶硅栅极和多晶硅场板15、高压N型横向金属氧化物半导体管2的多晶硅栅极和多晶硅场板21、高压二极管3的多晶硅栅极和多晶硅场板33以及低压管的多晶硅栅极如图2(i)所示；刻蚀隔离槽结构，填充、淀积二氧化硅层形成氧化层6如图2(j)所示。
第二步：刻蚀氧化层6制备高压P型横向金属氧化物半导体管1的N型重掺杂阱18、高压N型横向金属氧化物半导体管2的源端N型重掺杂阱20、高压N型横向金属氧化物半导体管2的漏端N型阱区23、高压二极管3的源端N型重掺杂阱31以及低压管的N型重掺杂阱区，高压P型横向金属氧化物半导体管1的源端P型重掺杂阱13、高压P型横向金属氧化物半导体管1的漏端P型重掺杂阱17、高压N型横向金属氧化物半导体管2的P型重掺杂体接触阱19、高压二极管3的漏端P型重掺杂阱34以及低压管的P型重掺杂阱区，接触孔刻蚀，蒸铝，反刻铝，形成电极和高压P型横向金属氧化物半导体管1的金属场板14、高压N型横向金属氧化物半导体管2的金属场板22和高压二极管3的金属场板32，最后，钝化处理如图2(k)所示。
参照图3(b)可以看出，优化结构的高压N型横向双扩散金属氧化物半导体管埋氧层中电场强度比传统结构高压N型横向双扩散金属氧化物半导体管提高了1/3以上，这样在漏极电压一定的情况下就可以有效降低外延层中的电场强度，提高器件的纵向击穿电压，具有更高的可靠性。
参照图4(a)可以看出，相较传统结构的高压N型横向双扩散金属氧化物半导体管优化结构高压N型横向双扩散金属氧化物半导体管开态电流的饱和区更接近水平，饱和效果更好，引进埋层结构改善了器件开态电流的饱和区特性，改善了开态电流曲线上翘严重造成的器件失效问题，同样有利于提高器件和芯片的可靠性。
参照图4(b)可以看出，优化结构的高压N型横向双扩散金属氧化物半导体管击穿电压明显比传统结构的高压N型横向双扩散金属氧化物半导体管高，关态击穿特性更好。
参照图4(c)可以看出，优化结构的高压二极管击穿电压明显比传统结构的高压二极管高，关态击穿特性更好，在相同击穿电压条件下，优化结构的器件尺寸更小，芯片利用率更好，有利于降低芯片成本。
Claims (6)
1.一种显示器驱动芯片，包括P型衬底(9)，在P型衬底(9)上设有埋氧层(7)，在埋氧层(7)上设有高压P型横向金属氧化物半导体管(1)、高压N型横向金属氧化物半导体管(2)、高压二极管(3)和低压器件(4)，其特征在于高压P型横向金属氧化物半导体管(1)与高压N型横向金属氧化物半导体管(2)相邻且高压P型横向金属氧化物半导体管(1)的漏端与高压N型横向金属氧化物半导体管(2)的源端相邻，高压二极管(3)位于高压N型横向金属氧化物半导体管(2)与低压器件(4)之间，在高压P型横向金属氧化物半导体管(1)一侧设有第一双槽结构，在高压P型横向金属氧化物半导体管(1)另一侧与高压N型横向金属氧化物半导体管(2)之间设有第二双槽结构，在高压N型横向金属氧化物半导体管(2)与高压二极管(3)之间设有第三双槽结构，在高压二极管(3)与低压器件(4)之间设有第四双槽结构，在低压器件(4)内部没有槽结构隔离，在低压器件(4)另一侧设有第五双槽结构，第一双槽结构由平行设置的第一氧化隔离层(91A)和第二氧化隔离层(91B)组成，第二双槽结构由平行设置的第一氧化隔离层(92A)和第二氧化隔离层(92B)组成，第三双槽结构由平行设置的第一氧化隔离层(93A)和第二氧化隔离层(93B)组成，第四双槽结构由平行设置的第一氧化隔离层(94A)和第二氧化隔离层(94B)组成，第五双槽结构由平行设置的第一氧化隔离层(95A)和第二氧化隔离层(95B)组成。
2.根据权利要求1所述的显示器驱动芯片，其特征在于高压P型横向金属氧化物半导体管(1)包括N型外延层(81)，在N型外延层(81)内设有P型漂移区(11)、漏端P型重掺杂阱(17)及N型重掺杂阱(18)，在P型漂移区(11)上设有源端P型重掺杂阱(13)，在外延层(81)及P型漂移区(11)上的源端P型重掺杂阱(13)、漏端P型重掺杂阱(17)及N型重掺杂阱(18)以外的区域设有栅氧化层(12)和场氧化层(5)且栅氧化层(12)位于源端P型重掺杂阱(13)与漏端P型重掺杂阱(17)之间，在栅氧化层(12)的与漏端P型重掺杂阱(17)相邻的鸟嘴下方设有P型阱(16)，在源端P型重掺杂阱(13)与P型阱(16)之间的栅氧化层(12)上方设有多晶硅栅极(15)，在场氧化层(5)、栅氧化层(12)、源端P型重掺杂阱(13)、多晶硅栅极(15)、漏端P型重掺杂阱(17)及N型重掺杂阱(18)的上方设有二氧化硅氧化层(6)，在源端P型重掺杂阱(13)、多晶硅栅极(15)、漏端P型重掺杂阱(17)及N型重掺杂阱(18)上分别连接有金属引线，在二氧化硅氧化层(6)上设有金属场板(14)且金属场板(14)位于与源端P型重掺杂阱(13)相邻的多晶硅栅极(15)端部上方，在P型漂移区(11)的下方设有P型重掺杂埋层(10)且P型重掺杂埋层(10)位于源端P型重掺杂阱(13)的下方，所述P型重掺杂埋层(10)始于P型漂移区(11)并止于埋氧层(7)。
3.根据权利要求1所述的显示器驱动芯片，其特征在于高压N型横向金属氧化物半导体管(2)包括N型外延层(82)，在N型外延层(82)内设有P型体区(25)、漏端N型缓冲层(24)，在P型体区(25)上设有P型重掺杂体接触阱(19)和源端N型重掺杂阱(20)，在漏端N型缓冲层(24)内部设有漏端N型阱区(23)，在外延层(82)上方的P型重掺杂体接触阱(19)左侧，P型体区(25)和漏端N型阱区(23)之间以及漏端N型阱区(23)的右侧区域均设有场氧化层(5)，在P型体区(25)上方，源端N型重掺杂阱(20)右侧的沟道区上方以及P型体区(25)和漏端N型阱区(23)之间的场氧化层(5)上方设有多晶硅栅极和场板(21)，在P型重掺杂体接触阱(19)、源端N型重掺杂阱(20)、多晶硅栅极和场板(21)、漏端N型阱区(23)及场氧化层(5)的上方设有二氧化硅氧化层(6)，在P型重掺杂体接触阱(19)、源端N型重掺杂阱(20)、多晶硅栅极和场板(21)、漏端N型阱区(23)上分别连接有金属引线，在二氧化硅氧化层(6)上设有金属场板(22)且金属场板(22)位于与漏端N型掺杂阱(23)相邻的多晶硅栅极(21)端部上方，在漏端N型缓冲层(24)正下方设有N型埋层(27)，且N型埋层(27)宽度与漏端N型缓冲层(24)相当，在P型体区(25)的下方设有P型重掺杂埋层(26)且P型重掺杂埋层(26)宽度与P型体区(25)相当，所述P型重掺杂埋层(26)始于P型体区(25)并止于埋氧层(7)。
4.根据权利要求1所述的显示器驱动芯片，其特征在于高压二极管(3)包括N型外延层(83)，在N型外延层(83)内设有P型体区(30)、源端N型重掺杂阱(31)，在P型体区(30)上设有漏端P型重掺杂阱(34)，在N型外延层(83)及P型体区(30)上的漏端P型重掺杂阱(34)和源端N型重掺杂阱(31)以外的区域设有场氧化层(5)，在漏端P型重掺杂阱(34)与源端N型重掺杂阱(31)之间的场氧化层(5)上方设有多晶硅场板(33)，在场氧化层(5)、漏端P型重掺杂阱(34)、多晶硅场板(33)及源端N型重掺杂阱(31)的上方设有二氧化硅氧化层(6)，在漏端P型重掺杂阱(34)、多晶硅场板(33)及源端N型重掺杂阱(31)上分别连接有金属引线，在二氧化硅氧化层(6)上设有金属场板(32)且金属场板(32)位于与漏端P型重掺杂阱(34)相邻的多晶硅场板(33)端部上方，在源端N型重掺杂阱(31)正下方设有N型埋层(28)，且N型埋层(28)宽度与源端N型重掺杂阱(31)相当，在P型体区(30)的下方设有P型重掺杂埋层(29)且P型重掺杂埋层(29)宽度与P型体区(30)相当，所述P型重掺杂埋层(29)始于P型体区(30)并止于埋氧层(7)。
5.根据权利要求2、3或4所述的显示器驱动芯片，其特征在于第一双槽结构、第二双槽结构、第三双槽结构、第四双槽结构及第五双槽结构始自埋氧层(7)，进入N型外延层(8)并止于上述的二氧化硅氧化层(6)。
6.一种权利要求1所述显示器驱动芯片的制备方法，其特征在于：
第一步：取杂质浓度为1.0e15cm-3的P型衬底(9)，对其进行预清洗；在P型衬底(9)上制备埋氧层(7)；然后生长N型杂质浓度为1.5e15cm-3的外延层(8)，同时通过剂量为3e13cm-2的硼离子注入，在N型外延层(8)上制作第一P型重掺杂埋层(10)、第二P型重掺杂埋层(26)和第三P型重掺杂埋层(29)，通过剂量为3e12cm-2的砷离子注入形成高压N型横向金属氧化物半导体管(2)的N型埋层(27)和高压二极管(3)的N型埋层(28)；在N型外延层(8)上制作高压N型横向金属氧化物半导体管(2)的P型体区(25)和高压二极管(3)的P型体区(30)；然后在N型外延层(8)上制作高压P型横向金属氧化物半导体管(1)的P型漂移区(11)；接下来在N型外延层(8)上制作高压N型横向金属氧化物半导体管(2)的漏端N型缓冲层(24)和低压器件(4)的第一低压P阱(35)；再接着进行场氧化层(5)的生长，然后对高压P型横向金属氧化物半导体管(1)漂移区上方场氧化层(5)进行反刻得到栅氧(12)；然后进行场氧注入，形成P型阱区(16)和低压器件(4)中阱电阻的第二低压P阱(36)；然后调整沟道阈值电压注入，高压N型横向金属氧化物半导体管(2)的厚栅氧生长和低压器件(4)中低压互补型横向金属氧化物半导体管的薄栅氧生长，淀积刻蚀多晶硅形成高压P型横向金属氧化物半导体管(1)的多晶硅栅极和多晶硅场板(15)、高压N型横向金属氧化物半导体管(2)的多晶硅栅极和多晶硅场板(21)、高压二极管(3)的多晶硅栅极和多晶硅场板(33)以及低压器件的多晶硅栅极；刻蚀隔离槽结构，填充、淀积二氧化硅层形成二氧化硅氧化层(6)，
第二步：刻蚀二氧化硅氧化层(6)制备高压P型横向金属氧化物半导体管(1)的N型重掺杂阱(18)、高压N型横向金属氧化物半导体管(2)的源端N型重掺杂阱(20)、高压N型横向金属氧化物半导体管(2)的漏端N型阱区(23)、高压二极管(3)的源端N型重掺杂阱(31)以及低压器件的N型重掺杂阱区，高压P型横向金属氧化物半导体管(1)的源端P型重掺杂阱(13)、高压P型横向金属氧化物半导体管(1)的漏端P型重掺杂阱(17)、高压N型横向金属氧化物半导体管(2)的P型重掺杂体接触阱(19)、高压二极管(3)的漏端P型重掺杂阱(34)以及低压器件的P型重掺杂阱区，接触孔刻蚀，蒸铝，反刻铝，形成电极和高压P型横向金属氧化物半导体管(1)的金属场板(14)、高压N型横向金属氧化物半导体管(2)的金属场板(22)和高压二极管(3)的金属场板(32)，最后，钝化处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100327506A CN101587901B (zh) | 2009-06-19 | 2009-06-19 | 绝缘体上硅材料的平板显示器驱动芯片及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2009100327506A CN101587901B (zh) | 2009-06-19 | 2009-06-19 | 绝缘体上硅材料的平板显示器驱动芯片及制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101587901A CN101587901A (zh) | 2009-11-25 |
| CN101587901B true CN101587901B (zh) | 2012-02-01 |
Family
ID=41372044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2009100327506A Expired - Fee Related CN101587901B (zh) | 2009-06-19 | 2009-06-19 | 绝缘体上硅材料的平板显示器驱动芯片及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101587901B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8268697B2 (en) * | 2010-03-19 | 2012-09-18 | Monolithic Power Systems, Inc. | Silicon-on-insulator devices with buried depletion shield layer |
| CN102201448B (zh) * | 2011-05-16 | 2013-01-30 | 四川长虹电器股份有限公司 | 高压pmos双槽隔离的soi晶片 |
| CN102394221A (zh) * | 2011-11-17 | 2012-03-28 | 上海先进半导体制造股份有限公司 | 60伏高压ldpmos结构及其制造方法 |
| CN105448973A (zh) * | 2014-08-18 | 2016-03-30 | 无锡华润上华半导体有限公司 | 阱电阻结构及其制造方法及绝缘体上硅器件 |
| CN106803501B (zh) * | 2017-02-08 | 2019-08-13 | 上海华虹宏力半导体制造有限公司 | 孔链电阻 |
-
2009
- 2009-06-19 CN CN2009100327506A patent/CN101587901B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101587901A (zh) | 2009-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101964344B (zh) | 基于绝缘体上硅平板显示器驱动芯片及其制备方法 | |
| CN101510561B (zh) | 超结纵向双扩散金属氧化物半导体管 | |
| CN101714552B (zh) | 等离子显示驱动芯片用高低压器件及制备方法 | |
| CN102280487B (zh) | 一种沟槽结构的功率mosfet器件及其制造方法 | |
| CN101552291B (zh) | N沟道超结纵向双扩散金属氧化物半导体管 | |
| CN102097480B (zh) | N型超结横向双扩散金属氧化物半导体管 | |
| CN101587901B (zh) | 绝缘体上硅材料的平板显示器驱动芯片及制备方法 | |
| CN210110783U (zh) | 一种集成高性能的ldmos结构 | |
| CN108091685A (zh) | 一种提高耐压的半超结mosfet结构及其制备方法 | |
| CN106409912A (zh) | 高频率大功率沟槽mos场效应管及其制造方法 | |
| CN101026190A (zh) | 沟槽高压n型金属氧化物半导体管及其制备工艺 | |
| CN106129117A (zh) | 一种高可靠性的横向双扩散金属氧化物半导体管 | |
| CN114038914A (zh) | 双重耐压半导体功率器件及其制备方法 | |
| CN100547792C (zh) | 等离子平板显示器驱动芯片结构及其制备方法 | |
| CN100394616C (zh) | 可集成的高压vdmos晶体管结构及其制备方法 | |
| CN103745988B (zh) | 一种高压驱动电路的隔离结构 | |
| CN106505106A (zh) | 一种高雪崩耐量的屏蔽栅功率晶体管及其制备方法 | |
| CN106158927A (zh) | 一种优化开关特性的超结半导体器件及制造方法 | |
| CN102097481B (zh) | P型超结横向双扩散金属氧化物半导体管 | |
| CN101834202A (zh) | 降低热载流子效应的n型横向绝缘栅双极型器件 | |
| CN101447432A (zh) | 双扩散场效应晶体管制造方法 | |
| CN108198853B (zh) | 一种双通道变掺杂ldmos器件及其制造方法 | |
| CN201904341U (zh) | P型超结横向双扩散金属氧化物半导体管 | |
| CN101447433B (zh) | 双扩散场效应晶体管制造方法 | |
| CN103779404B (zh) | P沟道注入效率增强型绝缘栅双极型晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120201 |