JP5594407B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5594407B2 JP5594407B2 JP2013153212A JP2013153212A JP5594407B2 JP 5594407 B2 JP5594407 B2 JP 5594407B2 JP 2013153212 A JP2013153212 A JP 2013153212A JP 2013153212 A JP2013153212 A JP 2013153212A JP 5594407 B2 JP5594407 B2 JP 5594407B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- well
- drain
- well layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
ョン層7は、pウェル層73の表面層の一部に、n+ドレイン層5と、n+ソース層6と、に接するように設けられている。n-デプレッション層7の上には、ゲート酸化膜9を介
してゲート電極10が設けられている。また、エンハンスメント型MOSFET102において、pウェル層73の表面層の一部には、n+ドレイン層11と、n+ソース層12と、が互いに離れて設けられている。pチャネル層13は、pウェル層73の表面層の一部に、n+ドレイン層11と、n+ソース層12と、に接するように設けられている。pチャネル層13の上には、ゲート酸化膜15を介してゲート電極16が設けられている。さらに、pウェル層73の表面層の一部には、p+ピックアップ層74が設けられている。p+ピックアップ層74は、フィールド酸化膜19によってエンハンスメント型MOSFET102と隔てられている。
電気的に接続されている。基準電圧を出力する出力端子Vrefは、デプレッション型MOSFET101のn+ソース層6およびゲート電極10と、エンハンスメント型MOS
FET102のn+ドレイン層11およびゲート電極16と、に電気的に接続されている
。グランド端子GNDは、エンハンスメント型MOSFET102のn+ソース層12お
よびp+ピックアップ層74に電気的に接続されている。このような構成のMOS基準電
圧回路を用いることで、たとえば、セル数が1つのリチウムイオンバッテリのセル電圧を高精度に検出することができる。
(実施の形態1)
図1は、実施の形態1にかかる半導体装置の構造を示す断面図である。また、図2は、実施の形態1にかかる半導体装置の構成を示す回路図である。図1に示すように、実施の形態1にかかる半導体装置は、p基板1の表面層にnウェル層2が設けられている。このnウェル層2は、フローティング層としての機能を果たしている。nウェル層2の表面層の一部には、pウェル層3と、pウェル層4とが、互いに離れて設けられている。pウェル層3の表面層には、デプレッション型NMOSFET21が設けられ、pウェル層4の表面層には、エンハンスメント型NMOSFET22が設けられている。
表面層の一部に設けられている。n+ソース層6は、pウェル層3の表面層の一部に、n+ドレイン層5と離れて設けられている。n-デプレッション層7は、pウェル層3の表面
層の一部に、n+ドレイン層5およびn+ソース層6と接するように設けられている。n-
デプレッション層7には、たとえば、リン(P31)などの不純物がドープされている。p+ピックアップ層8は、pウェル層3の表面層の一部に設けられている。n-デプレッション層7の上には、ゲート酸化膜9を介してゲート電極10が設けられている。ゲート酸化膜9は、たとえば、厚さが170Åである。
4の表面層の一部に設けられている。n+ソース層12は、pウェル層4の表面層の一部
に、n+ドレイン層11と離れて設けられている。p-チャネル層13は、pウェル層4の表面層の一部に、n+ドレイン層11およびn+ソース層12と接するように設けられている。p+ピックアップ層14は、pウェル層4の表面層の一部に設けられている。p-チャネル層13の上には、ゲート酸化膜15を介してゲート電極16が設けられている。ゲート酸化膜15は、たとえば、厚さが170Åである。
ート電極10と、エンハンスメント型NMOSFET22のn+ドレイン層11およびゲ
ート電極16と、に電気的に接続される。高電位側端子VHは、デプレッション型NMOSFET21のn+ドレイン層5に電気的に接続される。また、低電位側端子VLは、デ
プレッション型NMOSFET21のp+ピックアップ層8と、エンハンスメント型NM
OSFET22のn+ソース層12およびp+ピックアップ層14と、に電気的に接続される。
上に、ゲート酸化膜9を、たとえば、170Åの厚さで形成する。さらに、ゲート酸化膜9の上に、ゲート電極10を堆積する。
17,18,19越しにインプラして、n+ドレイン層5,11とn+ソース層6,12を形成する。また、p+領域以外にマスク遮蔽をして、ゲート電極10,16とフィールド
酸化膜17,18,19越しにインプラして、p+ピックアップ層8、14を形成する。
およびゲート電極10と、エンハンスメント型NMOSFET22のn+ドレイン層11
およびゲート電極16と、に電気的に接続する。また、高電位側端子VHを、デプレッション型NMOSFET21のn+ドレイン層5に電気的に接続する。また、低電位側端子
VLを、デプレッション型NMOSFET21のp+ピックアップ層8と、エンハンスメ
ント型NMOSFET22のn+ソース層12およびp+ピックアップ層14に電気的に接続する。図2において、符号31がデプレッション型NMOSFETであり、符号32がエンハンスメント型NMOSFETである。
(実施の形態2)
図4は、実施の形態2にかかる半導体装置の構造を示す断面図である。実施の形態2にかかる半導体装置は、実施の形態1にかかる半導体装置と異なり、ゲート酸化膜51,52の厚さが300Å程度である。一般的に、MOSFETでは、ゲート酸化膜の厚さに対して3.0〜3.3MV/cmの範囲が推奨動作電圧となっているため、耐圧が10V程
度であれば、ゲート酸化膜の厚さが300Åとなる。
(実施の形態3)
図5は、実施の形態3にかかる半導体装置の構造を示す断面図である。実施の形態3にかかる半導体装置は、実施の形態1または実施の形態2にかかる半導体装置と異なり、エピタキシャル基板を用いて作製されている。図5に示すように、エピタキシャル基板は、p基板1上にn埋め込み層71を介して、pエピタキシャル層72を積層した構成となっている。pエピタキシャル層72は、フローティング層としての機能を果たしている。pエピタキシャル層72の表面層には、pウェル層73が設けられている。pウェル層73の表面層の一部には、デプレッション型NMOSFET101と、エンハンスメント型NMOSFET102と、が互いに離れて設けられている。
2 nウェル層
3,4 pウェル層
5,11 n+ドレイン層
6,12 n+ソース層
7 n-デプレッション層
8,14 p+ピックアップ層
9,15 ゲート酸化膜
10,16 ゲート電極
17,18,19 フィールド酸化膜
21 デプレッション型NMOSFET
22 エンハンスメント型NMOSFET
Claims (5)
- 第1導電型の基板の表面層に設けられた第2導電型の第1ウェル層と、
前記第1ウェル層の表面層の一部に設けられた第1導電型の第2ウェル層と、
前記第1ウェル層の表面層の一部に、前記第2ウェル層と離れて設けられた第1導電型の第3ウェル層と、
前記第2ウェル層に設けられたデプレッション型MOSFETと、
前記第3ウェル層に設けられたエンハンスメント型MOSFETと、
を備え、
前記デプレッション型MOSFETは、
前記第2ウェル層の表面層の一部に設けられた第2導電型の第1ドレイン層と、
前記第2ウェル層の表面層の一部に、前記第1ドレイン層と離れて設けられた第2導電型の第1ソース層と、
前記第2ウェル層の表面層の一部に、前記第1ドレイン層と、前記第1ソース層と、に接するように設けられた第2導電型のデプレッション層と、
前記第2ウェル層の表面層の一部に設けられた第1導電型の第1ピックアップ層と、
前記デプレッション層の上に、第1ゲート酸化膜を介して設けられた第1ゲート電極と、
を備え、
前記エンハンスメント型MOSFETは、
前記第3ウェル層の表面層の一部に設けられた第2導電型の第2ドレイン層と、
前記第3ウェル層の表面層の一部に、前記第2ドレイン層と離れて設けられた第2導電型の第2ソース層と、
前記第3ウェル層の表面層の一部に、前記第2ドレイン層と、前記第2ソース層と、に接するように設けられた第1導電型のチャネル層と、
前記第3ウェル層の表面層の一部に設けられた第1導電型の第2ピックアップ層と、
前記チャネル層の上に、第2ゲート酸化膜を介して設けられた第2ゲート電極と、
を備え、
前記第1ウェル層はフローティング電位にすることを特徴とする半導体装置。 - 第1導電型の基板に第2導電型の埋め込み層を介して設けられた第1導電型のエピタキシャル層と、
前記エピタキシャル層の表面層に設けられた第1導電型のウェル層と、
前記ウェル層の表面層の一部に設けられたデプレッション型MOSFETと、
前記ウェル層の表面層の一部に、前記デプレッション型MOSFETと離れて設けられたエンハンスメント型MOSFETと、
を備え、
前記エピタキシャル層はフローティング電位にすることを特徴とする半導体装置。 - 前記第1ゲート電極および前記第1ソース層と、前記第2ゲート電極および前記第2ドレイン層と、に電気的に接続された出力端子と、
前記第1ドレイン層に、電気的に接続された高電位側端子と、
前記第1ピックアップ層と、前記第2ソース層および前記第2ピックアップ層と、に電気的に接続された低電位側端子と、
を備えることを特徴とする請求項1に記載の半導体装置。 - 前記デプレッション型MOSFETは、
前記ウェル層の表面層の一部に設けられた第2導電型の第1ドレイン層と、
前記ウェル層の表面層の一部に、前記第1ドレイン層と離れて設けられた第2導電型の第1ソース層と、
前記ウェル層の表面層の一部に、前記第1ドレイン層と、前記第1ソース層と、に接するように設けられた第2導電型のデプレッション層と、
前記ウェル層の表面層の一部に設けられた第1導電型の第1ピックアップ層と、
前記デプレッション層の上に、第1ゲート酸化膜を介して設けられた第1ゲート電極と、
を備え、
前記エンハンスメント型MOSFETは、
前記ウェル層の表面層の一部に設けられた第2導電型の第2ドレイン層と、
前記ウェル層の表面層の一部に、前記第2ドレイン層と離れて設けられた第2導電型の第2ソース層と、
前記ウェル層の表面層の一部に、前記第2ドレイン層と、前記第2ソース層と、に接するように設けられた第1導電型のチャネル層と、
前記チャネル層の上に、第2ゲート酸化膜を介して設けられた第2ゲート電極と、
を備えることを特徴とする請求項2に記載の半導体装置。 - 前記第1ゲート電極および前記第1ソース層と、前記第2ゲート電極および前記第2ドレイン層と、に電気的に接続された出力端子と、
前記第1ドレイン層に、電気的に接続された高電位側端子と、
前記第1ピックアップ層と、前記第2ソース層および前記第2ピックアップ層と、に電気的に接続された低電位側端子と、
を備えることを特徴とする請求項4に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013153212A JP5594407B2 (ja) | 2013-07-24 | 2013-07-24 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013153212A JP5594407B2 (ja) | 2013-07-24 | 2013-07-24 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007238924A Division JP5369413B2 (ja) | 2007-09-14 | 2007-09-14 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013243390A JP2013243390A (ja) | 2013-12-05 |
JP5594407B2 true JP5594407B2 (ja) | 2014-09-24 |
Family
ID=49843924
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013153212A Expired - Fee Related JP5594407B2 (ja) | 2013-07-24 | 2013-07-24 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5594407B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4084872B2 (ja) * | 1997-08-28 | 2008-04-30 | 株式会社リコー | ボルテージレギュレータ |
JP2002170886A (ja) * | 2000-09-19 | 2002-06-14 | Seiko Instruments Inc | 基準電圧用半導体装置とその製造方法 |
JP4691846B2 (ja) * | 2001-07-16 | 2011-06-01 | 富士電機システムズ株式会社 | Mos基準電圧回路およびその製造方法 |
TWI294159B (en) * | 2004-11-12 | 2008-03-01 | Taiwan Semiconductor Mfg | Semiconductor structure for isolating integrated circuits of various operating voltages |
WO2006131986A1 (ja) * | 2005-06-10 | 2006-12-14 | Fujitsu Limited | 半導体装置、半導体システム、および半導体装置の製造方法 |
-
2013
- 2013-07-24 JP JP2013153212A patent/JP5594407B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013243390A (ja) | 2013-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9165943B2 (en) | ON-SOI integrated circuit comprising a thyristor (SCR) for protection against electrostatic discharges | |
TWI550771B (zh) | Reference voltage generating device | |
US20110299337A1 (en) | Methods and apparatus for an isfet | |
JP5369413B2 (ja) | 半導体装置 | |
US10453840B2 (en) | Semiconductor integrated circuit | |
US8102002B2 (en) | System and method for isolated NMOS-based ESD clamp cell | |
US20100044748A1 (en) | Electrostatic discharge protection device | |
US20140017821A1 (en) | On-SOI integrated circuit comprising a triac for protection against electrostatic discharges | |
JP4593126B2 (ja) | 半導体装置 | |
WO2011104773A1 (ja) | 不揮発性半導体記憶装置 | |
JP6425546B2 (ja) | 水素センサシステム | |
US20150295571A1 (en) | Radiation-Hardened Dual Gate Semiconductor Transistor Devices Containing Various Improved Structures Including MOSFET Gate and JFET Gate Structures and Related Methods | |
JP2008021847A (ja) | 半導体装置のesd保護回路 | |
JP2014187082A (ja) | 半導体装置 | |
JP2006140371A (ja) | 静電破壊保護機能を備えた半導体装置、及び静電破壊保護回路 | |
WO2011156233A1 (en) | Apparatus and method for integrated circuit protection | |
TWI612639B (zh) | 半導體積體電路裝置 | |
JP5594407B2 (ja) | 半導体装置 | |
JP6192163B2 (ja) | 半導体回路装置の製造方法および半導体回路装置 | |
JP3221437B2 (ja) | 入力保護回路 | |
US8674352B2 (en) | Overvoltage testing apparatus | |
KR101131553B1 (ko) | 일정 기준 전류에 대해 면적을 줄일 수 있는 기준 전압 발생기 | |
JP4252511B2 (ja) | 半導体装置 | |
JP2011174712A (ja) | 電流検出回路及び半導体集積回路 | |
EP3336896A1 (en) | Apparatus and method for electronic systems reliability |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130724 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140708 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140721 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5594407 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |