JP4691846B2 - Ｍｏｓ基準電圧回路およびその製造方法 - Google Patents
Ｍｏｓ基準電圧回路およびその製造方法 Download PDFInfo
- Publication number
- JP4691846B2 JP4691846B2 JP2001214742A JP2001214742A JP4691846B2 JP 4691846 B2 JP4691846 B2 JP 4691846B2 JP 2001214742 A JP2001214742 A JP 2001214742A JP 2001214742 A JP2001214742 A JP 2001214742A JP 4691846 B2 JP4691846 B2 JP 4691846B2
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage circuit
- type mosfet
- temperature
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、ディプレション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴで構成されるＭＯＳ基準電圧回路およびその製造方法に関する。
【０００２】
【従来の技術】
基準電圧回路はＩＣ内で全ての制御の基準として使われ、温度や電源電圧の変動にも影響されず、常に、一定の電圧を発生することが要求される回路である。
図５は、ＭＯＳ基準電圧回路の路構成を示す。この回路はデプレション型ＭＯＳＦＥＴ５１とエンハンスメント型ＭＯＳＦＥＴ５２で構成され、それぞれが所定のチャネル長Ｌｄ、Ｌｅ、チャネル幅Ｗｄ、Ｗｅを有している。Ｖccは電源高電位端子、Ｖref はＭＯＳ基準電圧回路の出力電圧端子、ＧＮＤはグランド端子である。
【０００３】
また、出力電圧、消費電流は（２）、（３）式で表される。
【０００４】
【数２】
Ｖref ＝Ｖthe −Ｖthd 〔〔（ｋd （Ｗｄ／Ｌｄ）〕／〔（ｋe （Ｗｅ／Ｌｅ）〕〕1/2 ・・・・・（２）
Ｉcc＝（ｋd ／２）（Ｗｄ／Ｌｄ）（Ｖthd ）2 ・・・・（３）
但し、Ｖthd はデプレッション型ＭＯＳＦＥＴ５１のゲートしきい値電圧（Ｖ）、Ｖthe はエンハンスメント型ＭＯＳＦＥＴ５２のゲートしきい値電圧（Ｖ）、ｋd はデプレッション型ＭＯＳＦＥＴ５１のコンダクタンス（Ａ／Ｖ）、ｋe はエンハンスメント型ＭＯＳＦＥＴ５２のコンダクタンス（Ａ／Ｖ）である。
【０００５】
式（２）において、温度による形状の変化がないとすると、温度特性をもつパラメータはしきい値電圧Ｖthd 、Ｖthe とコンダクタンスｋd 、ｋe である。
ここで（２）式において、
【０００６】
【数３】
ＶD ＝Ｖthd 〔（Ｋｄ／Ｋｅ）〕1/2
Ｋ＝〔（Ｗｄ／Ｌｄ）／（Ｗｅ／Ｌｅ）〕1/2
と定義すると、
【０００７】
【数４】
Ｖref ＝Ｖthe −ＶD Ｋ・・・・（４）
と表される。
エンハンスＭＯＳとデプレッションＭＯＳの各しきい値電圧Ｖthe とＶthd の温度特性は負で、ほぼ線形に減少する特性を持っている。さらにＭＯＳのコンダクタンスの比の温度依存性はデプレッションＭＯＳのしきい値温度依存性に比べ一桁程度小さいことが予想されるので、（４）式のもほぼ線形であると考えられる。
【０００８】
したがって、（４）式において、Ｖthe ＝ａ1 Ｔ＋ｂ1 、ＶD ＝ａ2 Ｔ＋ｂ2 と近似して（４）式に代入すると
【０００９】
【数５】
Ｖref ＝（ａ1 −Ｋａ2 ）Ｔ＋（ｂ1 −Ｋｂ2 ）・・・・（５）
となる。ここでＴは温度である。
基準電圧回路の温度特性は（５）式を温度Ｔで微分することによって求められる。
【００１０】
【数６】
（ｄＶref ／ｄＴ）＝ａ1 −Ｋａ2 ・・・・（６）
従来は上式より、基準電圧出力Ｖref の温度変化による変動を無くすには第一項と第二項の温度特性が同じになるようにサイズ比Ｋ、すなわちエンハンスＭＯＳとデプレッションＭＯＳのサイズを決定してきた。
【００１１】
【発明が解決しようとする課題】
しかしながら（６）式は、エンハンス型ＭＯＳＦＥＴ、デプレッション型ＭＯＳＦＥＴの各しきい値電圧の曲線性とコンダクタンスの温度依存性を無視し、各しきい値電圧の温度依存性は一次式で近似し、コンダクタンスの温度依存性はないものとして、理想化したものであるのであり、実際は温度が変化すると、設計値より基準電圧の温度ドリフト（電圧変動）が大きくなるという問題点があった。このような基準電圧の温度特性の悪化は、検出電圧の仕様が厳しいリチウムイオン二次電池充電保護用ＩＣ（集積回路）等で特に問題となっている。
【００１２】
この発明の目的は、前記の課題を解決して、基準電圧の温度ドリフト（温度による電圧変動）が小さいＭＯＳ基準電圧回路とその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
前記の目的を達成するために、ディプレション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとが直列接続され、前記ディプレション型ＭＯＳＦＥＴが高電位端子に、前記エンハンスメント型ＭＯＳＦＥＴが低電位側端子にそれぞれ接続され、両ＭＯＳＦＥＴの接続点と両ＭＯＳＦＥＴのゲートとが出力端子に接続されたＭＯＳ基準電圧回路の製造方法において、
ディプレション型ＭＯＳＦＥＴのチャネル領域を形成するために打ち込むイオンドーズ量Ｘｄ〔×１０ 12 ｃｍ -2 〕が、次式（１）を満足するものとする。
【００１４】
【数７】
０．９×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕≦Ｘｄ≦１．１×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕・・・・（１）
但し、Ｔｍ＝（Ｔ 1 ＋Ｔ 2 ）／２、Ｔｍは中間温度（℃）、Ｔ 1 はＭＯＳ基準電圧回路の許容温度範囲の最低値（℃）、Ｔ 2 はＭＯＳ基準電圧回路の許容温度範囲の最高値（℃）、Ｌｄは前記のディプレション型ＭＯＳＦＥＴのチャネル長（μｍ）である。この許容温度範囲とは、ＭＯＳ基準電圧回路が使用できる温度範囲で、仕様書などに記載される温度範囲（仕様温度範囲）を指す。
【００１５】
また、上記の製造方法によって製造されたＭＯＳ基準電圧回路が、ディプレション型ＭＯＳＦＥＴのチャネル領域の表面濃度を、１×１０ 16 ｃｍ -3 以上で、１×１０ 17 ｃｍ -3 以下の範囲であるものとする。
〔作用〕
本発明ではデプレッションＭＯＳ基準電圧回路の温度ドリフトがある許容温度範囲（仕様温度範囲）内で最適となるように、デプレッションＭＯＳのチャネル領域を形成するためのイオン打ち込み量（以下Ｄｅｐ Ｄｏｓｅ量Ｘｄという）とデプレッションＭＯＳのチャネル長Ｌｄの関係を明かにした。具体的には以下に示す。
【００１６】
基準電圧回路のパラメータとしてはサイズに関してはＷｄ、Ｌｄ、Ｗｅ、Ｌｅの四種類がある。サイズ比Ｋのみを考えた場合は、ある値を得る為にはどのパラメータを変更しても同じであるが、基準電圧回路を設計する上で重要である消費電流の見地から見ると（３）式から分かるようにＷｄ、Ｌｄが影響してくる。
また樹脂によるモールドという観点から見ると、基準電圧回路は回路のサイズが小さいと、モールド時の出力電圧の変動が大きく、さらに温度特性が悪いことが経験的に分かっている。 従って、Ｗｄ、Ｌｄは大きくする必要があるが、Ｗｄをあまり大きくすると、消費電流を小さく抑える必要がある時はＬｄも共に大きくする必要があり、面積が非常に大きくなる。よって、サイズ比Ｋを変化させる時はＬｄを変化させて設計すると都合が良い。
【００１７】
また、消費電流を決定する他の要素としてのｋd とＶthd は、デプレッションＭＯＳのＤｅｐ Ｄｏｓｅ量を制御することによって調整が可能である。
以上のような理由から、温度ドリフトの良い基準電圧回路のサイズ設計を行ううえで、数あるパラメータの中で、デプレッションＭＯＳのＬｄとＤｅｐ Ｄｏｓｅ量を変化させて設計することが最良であると考えられる。
【００１８】
よって、デプレッションＭＯＳ基準電圧回路の中のデプレッションＭＯＳのチャネル長Ｌｄと、そのＤｅｐ Ｄｏｓｅ量を変化させた回路を試作した。
始めにデプレッションＭＯＳ基準電圧回路において、デプレッションＭＯＳのチャネル長Ｌｄを幾つか変化させたＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）を試作した。
【００１９】
Ｗｅ＝１０μｍ、Ｌｅ＝１６０μｍ、Ｗｄ＝１２μｍであり、Ｌｄ＝２４０μｍから１０、２０μｍ変化させたＬｄ＝２４０、２５０、２６０μｍの三種類のＴＥＧを作成した。さらにこのデプレッションＭＯＳのＤｅｐ Ｄｏｓｅ量を、各Ｌｄに対して２．８〜３．２×１０12ｃｍ-2と０．１×１０12ｃｍ-2刻みで変化させた。
【００２０】
この試作したＴＥＧを各条件において、温度−１０〜７０℃の範囲で変化させたときの温度ドリフトを測定した。温度ドリフトの測定結果の代表例を図５に示す。
図６は、Ｌｄ＝２４０μｍ、Ｄｅｐ Ｄｏｓｅ量＝３．１×１０12ｃｍ-2における、サンプルの測定波形である。図６から明かな様に、温度ドリフトは二次曲線で良く近似できることがわかる。これは（６）式から分かるように、温度係数が正にも負にもなる事と一致する。
【００２１】
図６の、デプレッションＭＯＳ基準電圧回路の温度特性は上に凸の二次曲線、すなわち、
【００２２】
【数８】
ｙ＝ａ（ｘ−ｂ）2 ＋ｃ・・・・（７）
の形式で表される。ここで、ｙはＭＯＳ基準電圧回路の出力電圧、ｘは温度、ａは係数、ｂは、基準電圧がピーク値を示す温度である。
【００２３】
上記の様に測定波形全てに二次曲線の近似を用いると、各測定波形に対しての二次曲線の二次係数ａと頂点の温度（上に凸の頂点ｂ）が得られる。
図７は、ピーク値の温度ｂとＤｅｐ Ｄｏｓｅ量Ｘｄの関係を、チャネル長Ｌｄをパラメータとして示した図である。図７は、Ｌｄ＝２４０、２５０、２６０μｍで、Ｄｅｐ Ｄｏｓｅ量Ｘｄ＝２．８〜３．２×１０12ｃｍ-2の５点の組み合わた試料で実験したデータと、この実験データから得られた近似式（直線）である。
【００２４】
この図より、出力電圧のピークを示す温度（ピーク値の温度ｂ）はデプレッション型ＭＯＳＦＥＴのドーズ量（Ｄｅｐ Ｄｏｓｅ量Ｘｄ）の増加に伴い、高温側にシフトしていることが分かる。
また、チャネル長Ｌｄを大きくするにつれて、同じドーズ量（Ｄｅｐ Ｄｏｓｅ量Ｘｄ）でもピーク値の温度ｂは低温側にシフトしていることが分かる。
【００２５】
したがって、この二つのパラメータを変化させることによって、温度ドリフトによる出力電圧のピーク値を示す温度（ピーク値の温度ｂ（℃））を設定することが可能であることがわかる。
ここで、これらのＬｄ＝２４０、２５０、２６０μｍにおけるピーク温度ｂとＤｅｐ Ｄｏｓｅ量Ｘｄ（×１０12ｃｍ-2）の関係を図６から数式化すると
【００２６】
【数９】
Ｘｄ＝〔ｂ＋（１．７５Ｌｄ＋２３０）〕／〔（０．３Ｌｄ＋１４９）〕・・・・・（８）
という関係が得られる。
【００２７】
基準電圧の許容できる変動（温度ドリフト）は、ＭＯＳ基準電圧回路の出力電圧が１Ｖの場合には、１０ｍＶであり、これはＤｅｐ Ｄｏｓｅ量Ｘｄのバラツキに換算すると±１０％に相当することが実験的に分かっている。
ある許容温度範囲（仕様温度範囲）Ｔ１≦Ｔ≦Ｔ２（℃）において、基準電圧回路の温度特性が最も良くなるのは、ピーク値の温度ｂが温度範囲の中間Ｔｍ〔Ｔｍ＝（Ｔ１＋Ｔ２）／２〕（℃）と一致した時である。
【００２８】
従って、基準電圧の変動を１０ｍＶ以内に抑制するためのＤｅｐ Ｄｏｓｅ量Ｘｄ（×１０12ｃｍ-2）の範囲は次式の様になる。
【００２９】
【数１０】
０．９×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕≦Ｘｄ≦１．１×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕・・・・・（１）
【００３０】
【発明の実施の形態】
図１は、この発明の第１実施例のＭＯＳ基準電圧回路を形成した半導体集積回路装置であり、同図（ａ）は要部断面図、同図（ｂ）は同図（ａ）のデプレション型ＭＯＳＦＥＴのチャネル形成箇所の斜視図である。
ｐ基板１の表面層にｐウエル領域２を形成し、ｐウエル領域２の表面層にデプレション型ｎチャネルＭＯＳＦＥＴ２１とエンハンスメント型ｎチャネルＭＯＳＦＥＴ２２とｐ+ 領域１２をそれぞれ離して形成する。デプレション型ｎチャネルＭＯＳＦＥＴ２１は、ｎ+ ドレイン領域３とｎ+ ソース領域４と、ｐチャネル領域５（このｐチャネル領域５は、ｐベース領域の役目をする）の表面層に形成されたｎ層６（ＲＯＭインプラ層とも言われる層で、この層が実際のｎ型のチャネル領域となる）と、ｎ層６上に形成されるゲート電極７で構成される。このｎ層６は、Ｖ族の元素をイオン注入で打ち込み、所定の熱処理を行うことで形成される。また、エンハンスメント型ｎチャネルＭＯＳＦＥＴ２２は、ｎ+ ドレイン領域８と、ｎ+ ソース領域９と、ｐチャネル領域１０と、ゲート電極１１で構成される。ゲート電極７とｎ+ ソース領域４とｎ+ ドレイン領域８とゲート電極１１が接続し、出力端子Ｖref と接続する。電源高電位端子Ｖccはｎ+ ドレイン領域３と接続し、グランド端子ＧＮＤはｐ+ 領域１２と接続する。この等価回路は図４と同じである。図中のＬｄはチャネル長、Ｗｄはチャネル幅である。
【００３１】
前記のデプレション型ｎチャネルＭＯＳＦＥＴ２１のチャネル（電子の通路となる）であるｎ層６（ＲＯＭインプラ層とも言われる）の表面濃度を１×１０16ｃｍ-3〜１×１０17ｃｍ-3とすることで、ＭＯＳ基準電圧回路の出力電圧の変動（温度ドリフト）を、−１０℃から７０℃の許容温度範囲（仕様温度範囲）で、１０ｍＶ以下に抑制することができる。この表面濃度の範囲を超えると、ピーク温度（基準電圧がピークとなる温度）が−１０℃から７０℃の許容温度範囲（仕様温度範囲）外になり、出力電圧の変動は１０ｍＶより大きくなる。
【００３２】
図２は、この発明の第２実施例の，ＭＯＳ基準電圧回路の製造方法であり、同図（ａ）から同図（ｃ）は工程順に示した要部工程断面図である。
同図（ａ）において、ｐ基板１の表面層に、ｐウエル領域２と選択酸化膜１３とｐチャネル領域５、１０を形成する。このｐチャネル領域５、１０は、ドーズ量１．２×１０12ｃｍ-2のボロンを打ち込み同時に形成される。しかし、ｐチャネル領域１０のみを形成して、デプレション型ｎチャネルＭＯＳＦＥＴ２１のｐベース領域の働きをするｐチャネル領域５は必ずしも形成しなくても構わない。また、ｐウエル領域２の表面濃度は１０15ｃｍ-3のオーダである。
【００３３】
同図（ｂ）において、レジスト１４をマスクにｐチャネル領域５（この領域は前記のデプレション型ｎチャネルＭＯＳＦＥＴ２１のｐベース領域の働きをする）の表面層に所定のドーズ量（Ｄｅｐ Ｄｏｓｅ量）のｎ型不純物１５をイオン注入１６で導入する。
同図（ｃ）において、打ち込んだｎ型不純物１５を熱処理し、ｎ型のチャネル領域となるｎ層６を形成する。前記のｐチャネル領域５、１０の表面濃度は５×１０16ｃｍ-3であり、ｐチャネル領域５、１０の表面濃度を差し引いたｎ層６の表面濃度が１×１０16ｃｍ-3から１×１０17ｃｍ-3の範囲に入るように、また、次式に示すＸｄの不等式が満足されるような所定のドーズ量を設定する。また、ｐチャネル領域５が無い場合には、ｐウエル領域２の表面濃度（１０15ｃｍ-3のオーダ）を差し引いたｎ層６の表面濃度が１×１０16ｃｍ-3から１×１０17ｃｍ-3の範囲に入るように、また、次式に示すＸｄの不等式が満足されるような所定のドース量を設定する。その後に、図示しないゲート酸化膜上にゲート電極７、１１を形成し、このゲート電極７、１１と選択酸化膜１３をマスクにｎ型不純物をイオン注入し、熱処理してｎ+ ドレイン領域３、８、ｎ+ ソース領域４、９を形成する。その後、ｐ+ 領域１２を形成する。つぎに、Ｖcc、Ｖｒｅｆ、ＧＮＤの各端子を図のように接続して、デプレッション型ＭＯＳＦＥＴ２１とエンハンスメント型ＭＯＳＦＥＴ２２で構成されるＭＯＳ基準電圧回路が完成する。
【００３４】
前記のデプレション型ｎチャネルＭＯＳＦＥＴ２１のチャネルであるｎ層６を形成するときのイオン注入時の不純物ドーズ量（Ｄｅｐ Ｄｏｓｅ量Ｘｄ〔×１０12ｃｍ-2〕）を、次式で決めることにより、Ｔ１≦Ｔ≦Ｔ２の許容温度範囲（仕様温度範囲）において、ＭＯＳ基準電圧回路の出力電圧の変動を所定の小さな値（例えば、Ｔ１＝−１０℃、Ｔ２＝７０℃の場合は、１０ｍＶ）以下に抑制することができる。
【００３５】
【数１１】
０．９×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕≦Ｘｄ≦１．１×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕・・・・（１）
但し、Ｌｄはチャネル長（μｍ）、Ｔｍは中間温度（℃）で（Ｔ１＋Ｔ２）／２である。このＸｄの範囲は、当然、ｎ層６がｐ型に反転しない範囲で決める。
【００３６】
例えば、許容温度範囲（仕様温度範囲）が−１０℃≦Ｔ≦７０℃とすると、Ｔｍ＝３０℃となる。従って（８）式より、各Ｌｄに対し丁度Ｔｍ＝３０℃を取り得るＤｅｐ Ｄｏｓｅ量Ｘｄを計算すると、Ｌｄ＝２４０μｍの時はＤｅｐ Ｄｏｓｅ量Ｘｄ＝３．０７×１０12ｃｍ-2、Ｌｄ＝２５０μｍの時はＤｅｐ Ｄｏｓｅ量Ｘｄ＝３．１１×１０12ｃｍ-2、Ｌｄ＝２６０μｍの時はＤｅｐ Ｄｏｓｅ量Ｘｄ＝３．１５×１０12ｃｍ-2となり、そのときの基準電圧の出力電圧の変動を表１に示す。
【００３７】
【表１】
Ｔｍ＝３０℃になるように、Ｌｄに対する最適なＤｅｐ Ｄｏｓｅ量Ｘｄとすることで、基準電圧回路の出力電圧が１Ｖの場合に、−１０℃〜７０℃の温度範囲で電圧変動は２ｍＶ程度に抑制することができる。また、この最適なＤｅｐ Ｄｏｓｅ量Ｘｄに対して±１０％以内にｎ層６のドース量を定めることで、ＭＯＳ基準電圧回路の出力電圧（１Ｖの場合）の変動を１０ｍＶ以下に抑制することができる。
【００３８】
図３は、Ｌｄ＝２４０μｍ、Ｄｅｐ Ｄｏｓｅ量Ｘｄ＝３．０７×１０12ｃｍ-2とした場合のＭＯＳ基準電圧回路の出力電圧と温度の関係を示す図である。
出力電圧の変動（温度ドリフト）が、−１０℃〜７０℃の許容温度範囲（仕様温度範囲）で、２ｍＶ以内に抑制されている。
図４は、Ｌｄ＝２４０μｍで、Ｄｅｐ Ｄｏｓｅ量Ｘｄを変化させた場合の基準電圧の変動を示す図である。許容温度範囲は−１０℃≦Ｔ≦７０℃である。この許容温度範囲では、Ｔｍ＝３０℃に対応するＤｅｐ Ｄｏｓｅ量Ｘｄ＝３．０７×１０12ｃｍ-2であり、このＤｅｐ Ｄｏｓｅ量Ｘｄに対する±１０％以内（２．７６×１０12ｃｍ-2と３．３８×１０12ｃｍ-2の範囲）で、電圧変動は１０ｍＶ以内となっている。
【００３９】
【発明の効果】
この発明によれば、デプレション型ＭＯＳＦＥＴのチャネルの表面濃度を１×１０16ｃｍ-3〜１×１０17ｃｍ-3とすることで、−１０℃≦Ｔ≦７０℃の許容温度範囲（仕様温度範囲）内で、基準電圧の変動を１０ｍＶ以内に抑えことができる。
【００４０】
また、不純物ドーズ量（Ｄｅｐ Ｄｏｓｅ量Ｘｄ〔×１０12ｃｍ-2〕）を次式で決めることにより、Ｔ１≦Ｔ≦Ｔ２の所定の許容温度範囲（仕様温度範囲）において、ＭＯＳ基準電圧回路の出力電圧の変動を小さく抑制することができる。この許容温度範囲（仕様温度範囲９が−１０℃≦Ｔ≦７０℃では、基準電圧の変動を１０ｍＶ以内に抑えることができる。
【００４１】
【数１２】
０．９×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕≦Ｘｄ≦１．１×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕・・・・（１）
但し、Ｌｄはチャネル長（μｍ）、Ｔｍは中間温度（℃）で（Ｔ１＋Ｔ２）／２である。
【図面の簡単な説明】
【図１】この発明の第１実施例のＭＯＳ基準電圧回路を形成した半導体集積回路装置であり、（ａ）は要部断面図、（ｂ）は（ａ）のデプレション型ＭＯＳＦＥＴのチャネル形成箇所の斜視図
【図２】この発明の第２実施例の，ＭＯＳ基準電圧回路の製造方法であり、（ａ）から（ｃ）は工程順に示した要部工程断面図
【図３】Ｌｄ＝２４０μｍ、Ｄｅｐ Ｄｏｓｅ量Ｘｄ＝３．０７×１０12ｃｍ-2とした場合の基準電圧回路の出力電圧と温度の関係を示す図
【図４】Ｌｄ＝２４０μｍで、Ｄｅｐ Ｄｏｓｅ量Ｘｄを変化させた場合の基準電圧の変動を示す図
【図５】ＭＯＳ基準電圧回路図
【図６】出力電圧と温度の関係を示す図
【図７】ピーク値の温度ｂとＤｅｐ Ｄｏｓｅ量Ｘｄの関係を示す図
【符号の説明】
１ ｐ基板
２ ｐウエル領域
３ ｎ+ ドレイン領域（デプレション型ＭＯＳＦＥＴ）
４ ｎ+ ソース領域（デプレション型ＭＯＳＦＥＴ）
５ ｐチャネル領域（デプレション型ＭＯＳＦＥＴ）
６ ｎ層（デプレション型ＭＯＳＦＥＴ）
７ ゲート電極（デプレション型ＭＯＳＦＥＴ）
８ ｎ+ ドレイン領域（エンハンスメント型ＭＯＳＦＥＴ）
９ ｎ+ ソース領域（エンハンスメント型ＭＯＳＦＥＴ）
１０ ｐチャネル領域（エンハンスメント型ＭＯＳＦＥＴ）
１１ ゲート電極（エンハンスメント型ＭＯＳＦＥＴ）
１２ ｐ+ 領域
２１ デプレション型ＭＯＳＦＥＴ
２２ エンハンスメント型ＭＯＳＦＥＴ
Ｖcc 電源高電位端子
Ｖref 出力端子
ＧＮＤ グランド端子
Ｌｄ チャネル長（デプレション型ＭＯＳＦＥＴ）
Ｗｄ チャネル幅（デプレション型ＭＯＳＦＥＴ）
【発明の属する技術分野】
この発明は、ディプレション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴで構成されるＭＯＳ基準電圧回路およびその製造方法に関する。
【０００２】
【従来の技術】
基準電圧回路はＩＣ内で全ての制御の基準として使われ、温度や電源電圧の変動にも影響されず、常に、一定の電圧を発生することが要求される回路である。
図５は、ＭＯＳ基準電圧回路の路構成を示す。この回路はデプレション型ＭＯＳＦＥＴ５１とエンハンスメント型ＭＯＳＦＥＴ５２で構成され、それぞれが所定のチャネル長Ｌｄ、Ｌｅ、チャネル幅Ｗｄ、Ｗｅを有している。Ｖccは電源高電位端子、Ｖref はＭＯＳ基準電圧回路の出力電圧端子、ＧＮＤはグランド端子である。
【０００３】
また、出力電圧、消費電流は（２）、（３）式で表される。
【０００４】
【数２】
Ｖref ＝Ｖthe −Ｖthd 〔〔（ｋd （Ｗｄ／Ｌｄ）〕／〔（ｋe （Ｗｅ／Ｌｅ）〕〕1/2 ・・・・・（２）
Ｉcc＝（ｋd ／２）（Ｗｄ／Ｌｄ）（Ｖthd ）2 ・・・・（３）
但し、Ｖthd はデプレッション型ＭＯＳＦＥＴ５１のゲートしきい値電圧（Ｖ）、Ｖthe はエンハンスメント型ＭＯＳＦＥＴ５２のゲートしきい値電圧（Ｖ）、ｋd はデプレッション型ＭＯＳＦＥＴ５１のコンダクタンス（Ａ／Ｖ）、ｋe はエンハンスメント型ＭＯＳＦＥＴ５２のコンダクタンス（Ａ／Ｖ）である。
【０００５】
式（２）において、温度による形状の変化がないとすると、温度特性をもつパラメータはしきい値電圧Ｖthd 、Ｖthe とコンダクタンスｋd 、ｋe である。
ここで（２）式において、
【０００６】
【数３】
ＶD ＝Ｖthd 〔（Ｋｄ／Ｋｅ）〕1/2
Ｋ＝〔（Ｗｄ／Ｌｄ）／（Ｗｅ／Ｌｅ）〕1/2
と定義すると、
【０００７】
【数４】
Ｖref ＝Ｖthe −ＶD Ｋ・・・・（４）
と表される。
エンハンスＭＯＳとデプレッションＭＯＳの各しきい値電圧Ｖthe とＶthd の温度特性は負で、ほぼ線形に減少する特性を持っている。さらにＭＯＳのコンダクタンスの比の温度依存性はデプレッションＭＯＳのしきい値温度依存性に比べ一桁程度小さいことが予想されるので、（４）式のもほぼ線形であると考えられる。
【０００８】
したがって、（４）式において、Ｖthe ＝ａ1 Ｔ＋ｂ1 、ＶD ＝ａ2 Ｔ＋ｂ2 と近似して（４）式に代入すると
【０００９】
【数５】
Ｖref ＝（ａ1 −Ｋａ2 ）Ｔ＋（ｂ1 −Ｋｂ2 ）・・・・（５）
となる。ここでＴは温度である。
基準電圧回路の温度特性は（５）式を温度Ｔで微分することによって求められる。
【００１０】
【数６】
（ｄＶref ／ｄＴ）＝ａ1 −Ｋａ2 ・・・・（６）
従来は上式より、基準電圧出力Ｖref の温度変化による変動を無くすには第一項と第二項の温度特性が同じになるようにサイズ比Ｋ、すなわちエンハンスＭＯＳとデプレッションＭＯＳのサイズを決定してきた。
【００１１】
【発明が解決しようとする課題】
しかしながら（６）式は、エンハンス型ＭＯＳＦＥＴ、デプレッション型ＭＯＳＦＥＴの各しきい値電圧の曲線性とコンダクタンスの温度依存性を無視し、各しきい値電圧の温度依存性は一次式で近似し、コンダクタンスの温度依存性はないものとして、理想化したものであるのであり、実際は温度が変化すると、設計値より基準電圧の温度ドリフト（電圧変動）が大きくなるという問題点があった。このような基準電圧の温度特性の悪化は、検出電圧の仕様が厳しいリチウムイオン二次電池充電保護用ＩＣ（集積回路）等で特に問題となっている。
【００１２】
この発明の目的は、前記の課題を解決して、基準電圧の温度ドリフト（温度による電圧変動）が小さいＭＯＳ基準電圧回路とその製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
前記の目的を達成するために、ディプレション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとが直列接続され、前記ディプレション型ＭＯＳＦＥＴが高電位端子に、前記エンハンスメント型ＭＯＳＦＥＴが低電位側端子にそれぞれ接続され、両ＭＯＳＦＥＴの接続点と両ＭＯＳＦＥＴのゲートとが出力端子に接続されたＭＯＳ基準電圧回路の製造方法において、
ディプレション型ＭＯＳＦＥＴのチャネル領域を形成するために打ち込むイオンドーズ量Ｘｄ〔×１０ 12 ｃｍ -2 〕が、次式（１）を満足するものとする。
【００１４】
【数７】
０．９×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕≦Ｘｄ≦１．１×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕・・・・（１）
但し、Ｔｍ＝（Ｔ 1 ＋Ｔ 2 ）／２、Ｔｍは中間温度（℃）、Ｔ 1 はＭＯＳ基準電圧回路の許容温度範囲の最低値（℃）、Ｔ 2 はＭＯＳ基準電圧回路の許容温度範囲の最高値（℃）、Ｌｄは前記のディプレション型ＭＯＳＦＥＴのチャネル長（μｍ）である。この許容温度範囲とは、ＭＯＳ基準電圧回路が使用できる温度範囲で、仕様書などに記載される温度範囲（仕様温度範囲）を指す。
【００１５】
また、上記の製造方法によって製造されたＭＯＳ基準電圧回路が、ディプレション型ＭＯＳＦＥＴのチャネル領域の表面濃度を、１×１０ 16 ｃｍ -3 以上で、１×１０ 17 ｃｍ -3 以下の範囲であるものとする。
〔作用〕
本発明ではデプレッションＭＯＳ基準電圧回路の温度ドリフトがある許容温度範囲（仕様温度範囲）内で最適となるように、デプレッションＭＯＳのチャネル領域を形成するためのイオン打ち込み量（以下Ｄｅｐ Ｄｏｓｅ量Ｘｄという）とデプレッションＭＯＳのチャネル長Ｌｄの関係を明かにした。具体的には以下に示す。
【００１６】
基準電圧回路のパラメータとしてはサイズに関してはＷｄ、Ｌｄ、Ｗｅ、Ｌｅの四種類がある。サイズ比Ｋのみを考えた場合は、ある値を得る為にはどのパラメータを変更しても同じであるが、基準電圧回路を設計する上で重要である消費電流の見地から見ると（３）式から分かるようにＷｄ、Ｌｄが影響してくる。
また樹脂によるモールドという観点から見ると、基準電圧回路は回路のサイズが小さいと、モールド時の出力電圧の変動が大きく、さらに温度特性が悪いことが経験的に分かっている。 従って、Ｗｄ、Ｌｄは大きくする必要があるが、Ｗｄをあまり大きくすると、消費電流を小さく抑える必要がある時はＬｄも共に大きくする必要があり、面積が非常に大きくなる。よって、サイズ比Ｋを変化させる時はＬｄを変化させて設計すると都合が良い。
【００１７】
また、消費電流を決定する他の要素としてのｋd とＶthd は、デプレッションＭＯＳのＤｅｐ Ｄｏｓｅ量を制御することによって調整が可能である。
以上のような理由から、温度ドリフトの良い基準電圧回路のサイズ設計を行ううえで、数あるパラメータの中で、デプレッションＭＯＳのＬｄとＤｅｐ Ｄｏｓｅ量を変化させて設計することが最良であると考えられる。
【００１８】
よって、デプレッションＭＯＳ基準電圧回路の中のデプレッションＭＯＳのチャネル長Ｌｄと、そのＤｅｐ Ｄｏｓｅ量を変化させた回路を試作した。
始めにデプレッションＭＯＳ基準電圧回路において、デプレッションＭＯＳのチャネル長Ｌｄを幾つか変化させたＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）を試作した。
【００１９】
Ｗｅ＝１０μｍ、Ｌｅ＝１６０μｍ、Ｗｄ＝１２μｍであり、Ｌｄ＝２４０μｍから１０、２０μｍ変化させたＬｄ＝２４０、２５０、２６０μｍの三種類のＴＥＧを作成した。さらにこのデプレッションＭＯＳのＤｅｐ Ｄｏｓｅ量を、各Ｌｄに対して２．８〜３．２×１０12ｃｍ-2と０．１×１０12ｃｍ-2刻みで変化させた。
【００２０】
この試作したＴＥＧを各条件において、温度−１０〜７０℃の範囲で変化させたときの温度ドリフトを測定した。温度ドリフトの測定結果の代表例を図５に示す。
図６は、Ｌｄ＝２４０μｍ、Ｄｅｐ Ｄｏｓｅ量＝３．１×１０12ｃｍ-2における、サンプルの測定波形である。図６から明かな様に、温度ドリフトは二次曲線で良く近似できることがわかる。これは（６）式から分かるように、温度係数が正にも負にもなる事と一致する。
【００２１】
図６の、デプレッションＭＯＳ基準電圧回路の温度特性は上に凸の二次曲線、すなわち、
【００２２】
【数８】
ｙ＝ａ（ｘ−ｂ）2 ＋ｃ・・・・（７）
の形式で表される。ここで、ｙはＭＯＳ基準電圧回路の出力電圧、ｘは温度、ａは係数、ｂは、基準電圧がピーク値を示す温度である。
【００２３】
上記の様に測定波形全てに二次曲線の近似を用いると、各測定波形に対しての二次曲線の二次係数ａと頂点の温度（上に凸の頂点ｂ）が得られる。
図７は、ピーク値の温度ｂとＤｅｐ Ｄｏｓｅ量Ｘｄの関係を、チャネル長Ｌｄをパラメータとして示した図である。図７は、Ｌｄ＝２４０、２５０、２６０μｍで、Ｄｅｐ Ｄｏｓｅ量Ｘｄ＝２．８〜３．２×１０12ｃｍ-2の５点の組み合わた試料で実験したデータと、この実験データから得られた近似式（直線）である。
【００２４】
この図より、出力電圧のピークを示す温度（ピーク値の温度ｂ）はデプレッション型ＭＯＳＦＥＴのドーズ量（Ｄｅｐ Ｄｏｓｅ量Ｘｄ）の増加に伴い、高温側にシフトしていることが分かる。
また、チャネル長Ｌｄを大きくするにつれて、同じドーズ量（Ｄｅｐ Ｄｏｓｅ量Ｘｄ）でもピーク値の温度ｂは低温側にシフトしていることが分かる。
【００２５】
したがって、この二つのパラメータを変化させることによって、温度ドリフトによる出力電圧のピーク値を示す温度（ピーク値の温度ｂ（℃））を設定することが可能であることがわかる。
ここで、これらのＬｄ＝２４０、２５０、２６０μｍにおけるピーク温度ｂとＤｅｐ Ｄｏｓｅ量Ｘｄ（×１０12ｃｍ-2）の関係を図６から数式化すると
【００２６】
【数９】
Ｘｄ＝〔ｂ＋（１．７５Ｌｄ＋２３０）〕／〔（０．３Ｌｄ＋１４９）〕・・・・・（８）
という関係が得られる。
【００２７】
基準電圧の許容できる変動（温度ドリフト）は、ＭＯＳ基準電圧回路の出力電圧が１Ｖの場合には、１０ｍＶであり、これはＤｅｐ Ｄｏｓｅ量Ｘｄのバラツキに換算すると±１０％に相当することが実験的に分かっている。
ある許容温度範囲（仕様温度範囲）Ｔ１≦Ｔ≦Ｔ２（℃）において、基準電圧回路の温度特性が最も良くなるのは、ピーク値の温度ｂが温度範囲の中間Ｔｍ〔Ｔｍ＝（Ｔ１＋Ｔ２）／２〕（℃）と一致した時である。
【００２８】
従って、基準電圧の変動を１０ｍＶ以内に抑制するためのＤｅｐ Ｄｏｓｅ量Ｘｄ（×１０12ｃｍ-2）の範囲は次式の様になる。
【００２９】
【数１０】
０．９×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕≦Ｘｄ≦１．１×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕・・・・・（１）
【００３０】
【発明の実施の形態】
図１は、この発明の第１実施例のＭＯＳ基準電圧回路を形成した半導体集積回路装置であり、同図（ａ）は要部断面図、同図（ｂ）は同図（ａ）のデプレション型ＭＯＳＦＥＴのチャネル形成箇所の斜視図である。
ｐ基板１の表面層にｐウエル領域２を形成し、ｐウエル領域２の表面層にデプレション型ｎチャネルＭＯＳＦＥＴ２１とエンハンスメント型ｎチャネルＭＯＳＦＥＴ２２とｐ+ 領域１２をそれぞれ離して形成する。デプレション型ｎチャネルＭＯＳＦＥＴ２１は、ｎ+ ドレイン領域３とｎ+ ソース領域４と、ｐチャネル領域５（このｐチャネル領域５は、ｐベース領域の役目をする）の表面層に形成されたｎ層６（ＲＯＭインプラ層とも言われる層で、この層が実際のｎ型のチャネル領域となる）と、ｎ層６上に形成されるゲート電極７で構成される。このｎ層６は、Ｖ族の元素をイオン注入で打ち込み、所定の熱処理を行うことで形成される。また、エンハンスメント型ｎチャネルＭＯＳＦＥＴ２２は、ｎ+ ドレイン領域８と、ｎ+ ソース領域９と、ｐチャネル領域１０と、ゲート電極１１で構成される。ゲート電極７とｎ+ ソース領域４とｎ+ ドレイン領域８とゲート電極１１が接続し、出力端子Ｖref と接続する。電源高電位端子Ｖccはｎ+ ドレイン領域３と接続し、グランド端子ＧＮＤはｐ+ 領域１２と接続する。この等価回路は図４と同じである。図中のＬｄはチャネル長、Ｗｄはチャネル幅である。
【００３１】
前記のデプレション型ｎチャネルＭＯＳＦＥＴ２１のチャネル（電子の通路となる）であるｎ層６（ＲＯＭインプラ層とも言われる）の表面濃度を１×１０16ｃｍ-3〜１×１０17ｃｍ-3とすることで、ＭＯＳ基準電圧回路の出力電圧の変動（温度ドリフト）を、−１０℃から７０℃の許容温度範囲（仕様温度範囲）で、１０ｍＶ以下に抑制することができる。この表面濃度の範囲を超えると、ピーク温度（基準電圧がピークとなる温度）が−１０℃から７０℃の許容温度範囲（仕様温度範囲）外になり、出力電圧の変動は１０ｍＶより大きくなる。
【００３２】
図２は、この発明の第２実施例の，ＭＯＳ基準電圧回路の製造方法であり、同図（ａ）から同図（ｃ）は工程順に示した要部工程断面図である。
同図（ａ）において、ｐ基板１の表面層に、ｐウエル領域２と選択酸化膜１３とｐチャネル領域５、１０を形成する。このｐチャネル領域５、１０は、ドーズ量１．２×１０12ｃｍ-2のボロンを打ち込み同時に形成される。しかし、ｐチャネル領域１０のみを形成して、デプレション型ｎチャネルＭＯＳＦＥＴ２１のｐベース領域の働きをするｐチャネル領域５は必ずしも形成しなくても構わない。また、ｐウエル領域２の表面濃度は１０15ｃｍ-3のオーダである。
【００３３】
同図（ｂ）において、レジスト１４をマスクにｐチャネル領域５（この領域は前記のデプレション型ｎチャネルＭＯＳＦＥＴ２１のｐベース領域の働きをする）の表面層に所定のドーズ量（Ｄｅｐ Ｄｏｓｅ量）のｎ型不純物１５をイオン注入１６で導入する。
同図（ｃ）において、打ち込んだｎ型不純物１５を熱処理し、ｎ型のチャネル領域となるｎ層６を形成する。前記のｐチャネル領域５、１０の表面濃度は５×１０16ｃｍ-3であり、ｐチャネル領域５、１０の表面濃度を差し引いたｎ層６の表面濃度が１×１０16ｃｍ-3から１×１０17ｃｍ-3の範囲に入るように、また、次式に示すＸｄの不等式が満足されるような所定のドーズ量を設定する。また、ｐチャネル領域５が無い場合には、ｐウエル領域２の表面濃度（１０15ｃｍ-3のオーダ）を差し引いたｎ層６の表面濃度が１×１０16ｃｍ-3から１×１０17ｃｍ-3の範囲に入るように、また、次式に示すＸｄの不等式が満足されるような所定のドース量を設定する。その後に、図示しないゲート酸化膜上にゲート電極７、１１を形成し、このゲート電極７、１１と選択酸化膜１３をマスクにｎ型不純物をイオン注入し、熱処理してｎ+ ドレイン領域３、８、ｎ+ ソース領域４、９を形成する。その後、ｐ+ 領域１２を形成する。つぎに、Ｖcc、Ｖｒｅｆ、ＧＮＤの各端子を図のように接続して、デプレッション型ＭＯＳＦＥＴ２１とエンハンスメント型ＭＯＳＦＥＴ２２で構成されるＭＯＳ基準電圧回路が完成する。
【００３４】
前記のデプレション型ｎチャネルＭＯＳＦＥＴ２１のチャネルであるｎ層６を形成するときのイオン注入時の不純物ドーズ量（Ｄｅｐ Ｄｏｓｅ量Ｘｄ〔×１０12ｃｍ-2〕）を、次式で決めることにより、Ｔ１≦Ｔ≦Ｔ２の許容温度範囲（仕様温度範囲）において、ＭＯＳ基準電圧回路の出力電圧の変動を所定の小さな値（例えば、Ｔ１＝−１０℃、Ｔ２＝７０℃の場合は、１０ｍＶ）以下に抑制することができる。
【００３５】
【数１１】
０．９×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕≦Ｘｄ≦１．１×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕・・・・（１）
但し、Ｌｄはチャネル長（μｍ）、Ｔｍは中間温度（℃）で（Ｔ１＋Ｔ２）／２である。このＸｄの範囲は、当然、ｎ層６がｐ型に反転しない範囲で決める。
【００３６】
例えば、許容温度範囲（仕様温度範囲）が−１０℃≦Ｔ≦７０℃とすると、Ｔｍ＝３０℃となる。従って（８）式より、各Ｌｄに対し丁度Ｔｍ＝３０℃を取り得るＤｅｐ Ｄｏｓｅ量Ｘｄを計算すると、Ｌｄ＝２４０μｍの時はＤｅｐ Ｄｏｓｅ量Ｘｄ＝３．０７×１０12ｃｍ-2、Ｌｄ＝２５０μｍの時はＤｅｐ Ｄｏｓｅ量Ｘｄ＝３．１１×１０12ｃｍ-2、Ｌｄ＝２６０μｍの時はＤｅｐ Ｄｏｓｅ量Ｘｄ＝３．１５×１０12ｃｍ-2となり、そのときの基準電圧の出力電圧の変動を表１に示す。
【００３７】
【表１】
【００３８】
図３は、Ｌｄ＝２４０μｍ、Ｄｅｐ Ｄｏｓｅ量Ｘｄ＝３．０７×１０12ｃｍ-2とした場合のＭＯＳ基準電圧回路の出力電圧と温度の関係を示す図である。
出力電圧の変動（温度ドリフト）が、−１０℃〜７０℃の許容温度範囲（仕様温度範囲）で、２ｍＶ以内に抑制されている。
図４は、Ｌｄ＝２４０μｍで、Ｄｅｐ Ｄｏｓｅ量Ｘｄを変化させた場合の基準電圧の変動を示す図である。許容温度範囲は−１０℃≦Ｔ≦７０℃である。この許容温度範囲では、Ｔｍ＝３０℃に対応するＤｅｐ Ｄｏｓｅ量Ｘｄ＝３．０７×１０12ｃｍ-2であり、このＤｅｐ Ｄｏｓｅ量Ｘｄに対する±１０％以内（２．７６×１０12ｃｍ-2と３．３８×１０12ｃｍ-2の範囲）で、電圧変動は１０ｍＶ以内となっている。
【００３９】
【発明の効果】
この発明によれば、デプレション型ＭＯＳＦＥＴのチャネルの表面濃度を１×１０16ｃｍ-3〜１×１０17ｃｍ-3とすることで、−１０℃≦Ｔ≦７０℃の許容温度範囲（仕様温度範囲）内で、基準電圧の変動を１０ｍＶ以内に抑えことができる。
【００４０】
また、不純物ドーズ量（Ｄｅｐ Ｄｏｓｅ量Ｘｄ〔×１０12ｃｍ-2〕）を次式で決めることにより、Ｔ１≦Ｔ≦Ｔ２の所定の許容温度範囲（仕様温度範囲）において、ＭＯＳ基準電圧回路の出力電圧の変動を小さく抑制することができる。この許容温度範囲（仕様温度範囲９が−１０℃≦Ｔ≦７０℃では、基準電圧の変動を１０ｍＶ以内に抑えることができる。
【００４１】
【数１２】
０．９×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕≦Ｘｄ≦１．１×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕・・・・（１）
但し、Ｌｄはチャネル長（μｍ）、Ｔｍは中間温度（℃）で（Ｔ１＋Ｔ２）／２である。
【図面の簡単な説明】
【図１】この発明の第１実施例のＭＯＳ基準電圧回路を形成した半導体集積回路装置であり、（ａ）は要部断面図、（ｂ）は（ａ）のデプレション型ＭＯＳＦＥＴのチャネル形成箇所の斜視図
【図２】この発明の第２実施例の，ＭＯＳ基準電圧回路の製造方法であり、（ａ）から（ｃ）は工程順に示した要部工程断面図
【図３】Ｌｄ＝２４０μｍ、Ｄｅｐ Ｄｏｓｅ量Ｘｄ＝３．０７×１０12ｃｍ-2とした場合の基準電圧回路の出力電圧と温度の関係を示す図
【図４】Ｌｄ＝２４０μｍで、Ｄｅｐ Ｄｏｓｅ量Ｘｄを変化させた場合の基準電圧の変動を示す図
【図５】ＭＯＳ基準電圧回路図
【図６】出力電圧と温度の関係を示す図
【図７】ピーク値の温度ｂとＤｅｐ Ｄｏｓｅ量Ｘｄの関係を示す図
【符号の説明】
１ ｐ基板
２ ｐウエル領域
３ ｎ+ ドレイン領域（デプレション型ＭＯＳＦＥＴ）
４ ｎ+ ソース領域（デプレション型ＭＯＳＦＥＴ）
５ ｐチャネル領域（デプレション型ＭＯＳＦＥＴ）
６ ｎ層（デプレション型ＭＯＳＦＥＴ）
７ ゲート電極（デプレション型ＭＯＳＦＥＴ）
８ ｎ+ ドレイン領域（エンハンスメント型ＭＯＳＦＥＴ）
９ ｎ+ ソース領域（エンハンスメント型ＭＯＳＦＥＴ）
１０ ｐチャネル領域（エンハンスメント型ＭＯＳＦＥＴ）
１１ ゲート電極（エンハンスメント型ＭＯＳＦＥＴ）
１２ ｐ+ 領域
２１ デプレション型ＭＯＳＦＥＴ
２２ エンハンスメント型ＭＯＳＦＥＴ
Ｖcc 電源高電位端子
Ｖref 出力端子
ＧＮＤ グランド端子
Ｌｄ チャネル長（デプレション型ＭＯＳＦＥＴ）
Ｗｄ チャネル幅（デプレション型ＭＯＳＦＥＴ）
Claims (2)
- ディプレション型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴとが直列接続され、前記ディプレション型ＭＯＳＦＥＴが高電位端子に、前記エンハンスメント型ＭＯＳＦＥＴが低電位側端子にそれぞれ接続され、両ＭＯＳＦＥＴの接続点と両ＭＯＳＦＥＴのゲートとが出力端子に接続されたＭＯＳ基準電圧回路の製造方法において、
ディプレション型ＭＯＳＦＥＴのチャネル領域を形成するために打ち込むイオンドーズ量Ｘｄ〔×１０12ｃｍ-2〕が、次式（１）を満足することを特徴とするＭＯＳ基準電圧回路の製造方法。
【数１】
０．９×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕≦Ｘｄ≦１．１×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕・・・・（１）
（但し、Ｔｍ＝（Ｔ1 ＋Ｔ2 ）／２、Ｔｍは中間温度（℃）、Ｔ1 はＭＯＳ基準電圧回路の許容温度範囲の最低値（℃）、Ｔ2 はＭＯＳ基準電圧回路の許容温度範囲の最高値（℃）、Ｌｄは前記のディプレション型ＭＯＳＦＥＴのチャネル長（μｍ）である。） - ディプレション型ＭＯＳＦＥＴのチャネル領域の表面濃度が、１×１０ 16 ｃｍ -3 以上で、１×１０ 17 ｃｍ -3 以下の範囲であることを特徴とする請求項１に記載のＭＯＳ基準電圧回路の製造方法により製造されたＭＯＳ基準電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214742A JP4691846B2 (ja) | 2001-07-16 | 2001-07-16 | Ｍｏｓ基準電圧回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214742A JP4691846B2 (ja) | 2001-07-16 | 2001-07-16 | Ｍｏｓ基準電圧回路およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031678A JP2003031678A (ja) | 2003-01-31 |
| JP4691846B2 true JP4691846B2 (ja) | 2011-06-01 |
Family
ID=19049506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001214742A Expired - Fee Related JP4691846B2 (ja) | 2001-07-16 | 2001-07-16 | Ｍｏｓ基準電圧回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4691846B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4713280B2 (ja) * | 2005-08-31 | 2011-06-29 | 株式会社リコー | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 |
| JP4847103B2 (ja) * | 2005-11-07 | 2011-12-28 | 株式会社リコー | ハーフバンドギャップリファレンス回路 |
| JP2007158105A (ja) * | 2005-12-06 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 集積回路およびその製造方法 |
| JP5369413B2 (ja) * | 2007-09-14 | 2013-12-18 | 富士電機株式会社 | 半導体装置 |
| JP2011023944A (ja) * | 2009-07-15 | 2011-02-03 | Ricoh Co Ltd | 温度補償回路及びそれを用いた水晶発振回路 |
| JP5736296B2 (ja) * | 2011-10-03 | 2015-06-17 | セイコーインスツル株式会社 | 半導体装置の製造方法 |
| JP6013851B2 (ja) * | 2012-09-27 | 2016-10-25 | エスアイアイ・セミコンダクタ株式会社 | 基準電圧発生装置 |
| JP5594407B2 (ja) * | 2013-07-24 | 2014-09-24 | 富士電機株式会社 | 半導体装置 |
| JP7009033B2 (ja) | 2018-02-06 | 2022-01-25 | エイブリック株式会社 | 基準電圧発生装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56108258A (en) * | 1980-02-01 | 1981-08-27 | Seiko Instr & Electronics Ltd | Semiconductor device |
| JPS57159056A (en) * | 1981-03-07 | 1982-10-01 | Itt | Reference voltage source for monolithic integrated circuit |
| JPH08184505A (ja) * | 1994-11-02 | 1996-07-16 | Seiko Instr Inc | 温度検出装置 |
| JPH09326469A (ja) * | 1996-06-04 | 1997-12-16 | Seiko Instr Inc | 基準電圧回路およびその設計方法 |
| JP2002006968A (ja) * | 2000-06-23 | 2002-01-11 | Ricoh Co Ltd | 基準電圧発生回路及び電源装置 |
| JP2002252289A (ja) * | 2001-02-27 | 2002-09-06 | Fuji Electric Co Ltd | 半導体集積回路装置およびその製造方法 |
-
2001
- 2001-07-16 JP JP2001214742A patent/JP4691846B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56108258A (en) * | 1980-02-01 | 1981-08-27 | Seiko Instr & Electronics Ltd | Semiconductor device |
| JPS57159056A (en) * | 1981-03-07 | 1982-10-01 | Itt | Reference voltage source for monolithic integrated circuit |
| JPH08184505A (ja) * | 1994-11-02 | 1996-07-16 | Seiko Instr Inc | 温度検出装置 |
| JPH09326469A (ja) * | 1996-06-04 | 1997-12-16 | Seiko Instr Inc | 基準電圧回路およびその設計方法 |
| JP2002006968A (ja) * | 2000-06-23 | 2002-01-11 | Ricoh Co Ltd | 基準電圧発生回路及び電源装置 |
| JP2002252289A (ja) * | 2001-02-27 | 2002-09-06 | Fuji Electric Co Ltd | 半導体集積回路装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003031678A (ja) | 2003-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7820517B2 (en) | Control of hot carrier injection in a metal-oxide semiconductor device | |
| TWI634744B (zh) | 低速開關應用的ｍｏｓｆｅｔ開關電路及製備方法、負載切換方法 | |
| TWI550771B (zh) | Reference voltage generating device | |
| JP2934390B2 (ja) | 双方向電流阻止ｍｏｓｆｅｔ及び双方向電流阻止ｍｏｓｆｅｔのオン抵抗を低減する方法 | |
| US9343458B2 (en) | Isolation structure for ESD device | |
| JP5540026B2 (ja) | 高耐圧トランジスタ及びその製造方法 | |
| US20050062125A1 (en) | Lateral short-channel dmos, method of manufacturing the same, and semiconductor device | |
| JPH08181314A (ja) | 低閾値電圧ｍｏｓトランジスタおよびその製造方法 | |
| US10056481B2 (en) | Semiconductor device structure | |
| JP5461699B2 (ja) | チャネルを空乏化する界面電荷を有するゲート絶縁層を備えたトランジスタ及び関連した製造方法 | |
| JP4691846B2 (ja) | Ｍｏｓ基準電圧回路およびその製造方法 | |
| Soler et al. | High-voltage 4H-SiC power MOSFETs with Boron-doped gate oxide | |
| KR20150131195A (ko) | 수직 전계 효과 디바이스들의 온도 보상을 위한 디바이스 아키텍처 및 방법 | |
| US11309413B2 (en) | Semiconductor device with improved short circuit withstand time and methods for manufacturing the same | |
| TWI612639B (zh) | 半導體積體電路裝置 | |
| US4306185A (en) | Breakdown voltage protection circuit | |
| TW466704B (en) | Integrated circuit | |
| KR20070069195A (ko) | 금속-산화물-반도체 디바이스 및 그 제조 방법 | |
| US7736961B2 (en) | High voltage depletion FET employing a channel stopping implant | |
| Vestling et al. | A novel high-frequency high-voltage LDMOS transistor using an extended gate RESURF technology | |
| CN103681796A (zh) | 多晶硅二极管带隙基准 | |
| KR20110094584A (ko) | 고전압 반도체 소자 제조방법 | |
| Chiranu et al. | LDD structure influence on n-MOSFET parameters | |
| US20240011856A1 (en) | Pressure detection device and manufacturing method | |
| CN111316447B (zh) | 用于减轻碳化硅mosfet器件中的短沟道效应的方法和组件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080617 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |