JP2003031678A - Ｍｏｓ基準電圧回路およびその製造方法 - Google Patents
Ｍｏｓ基準電圧回路およびその製造方法Info
- Publication number
- JP2003031678A JP2003031678A JP2001214742A JP2001214742A JP2003031678A JP 2003031678 A JP2003031678 A JP 2003031678A JP 2001214742 A JP2001214742 A JP 2001214742A JP 2001214742 A JP2001214742 A JP 2001214742A JP 2003031678 A JP2003031678 A JP 2003031678A
- Authority
- JP
- Japan
- Prior art keywords
- reference voltage
- voltage circuit
- temperature
- mos
- type mosfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】基準電圧の温度ドリフト（温度による電圧変
動）が小さいＭＯＳ基準電圧回路とその製造方法を提供
すること。 【解決手段】デプレション型ｎチャネルＭＯＳＦＥＴ２
１のチャネルであるｎ層６を形成するときのイオン注入
時の不純物ドーズ量（Ｄｅｐ Ｄｏｓｅ量Ｘｄ〔×１０
12ｃｍ-2〕）を、次式で決めることにより、Ｔ１≦Ｔ≦
Ｔ２の温度範囲において、ＭＯＳ基準電圧回路の出力電
圧の変動を所定の小さな値（例えば、Ｔ１＝−１０℃、
Ｔ２＝７０℃の場合は、１０ｍＶ）以下に抑制すること
ができる。 【数１】０．９×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３
０）〕／（０．３Ｌｄ＋１４９）〕≦Ｘｄ≦１．１×
〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ
＋１４９）〕 但し、Ｌｄはチャネル長（μｍ）、Ｔｍは中間温度
（℃）で（Ｔ１＋Ｔ２）／２である。
動）が小さいＭＯＳ基準電圧回路とその製造方法を提供
すること。 【解決手段】デプレション型ｎチャネルＭＯＳＦＥＴ２
１のチャネルであるｎ層６を形成するときのイオン注入
時の不純物ドーズ量（Ｄｅｐ Ｄｏｓｅ量Ｘｄ〔×１０
12ｃｍ-2〕）を、次式で決めることにより、Ｔ１≦Ｔ≦
Ｔ２の温度範囲において、ＭＯＳ基準電圧回路の出力電
圧の変動を所定の小さな値（例えば、Ｔ１＝−１０℃、
Ｔ２＝７０℃の場合は、１０ｍＶ）以下に抑制すること
ができる。 【数１】０．９×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３
０）〕／（０．３Ｌｄ＋１４９）〕≦Ｘｄ≦１．１×
〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ
＋１４９）〕 但し、Ｌｄはチャネル長（μｍ）、Ｔｍは中間温度
（℃）で（Ｔ１＋Ｔ２）／２である。
Description
【０００１】
【発明の属する技術分野】この発明は、ディプレション
型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴで構
成されるＭＯＳ基準電圧回路およびその製造方法に関す
る。
型ＭＯＳＦＥＴとエンハンスメント型ＭＯＳＦＥＴで構
成されるＭＯＳ基準電圧回路およびその製造方法に関す
る。
【０００２】
【従来の技術】基準電圧回路はＩＣ内で全ての制御の基
準として使われ、温度や電源電圧の変動にも影響され
ず、常に、一定の電圧を発生することが要求される回路
である。図５は、ＭＯＳ基準電圧回路の路構成を示す。
この回路はデプレション型ＭＯＳＦＥＴ５１とエンハン
スメント型ＭＯＳＦＥＴ５２で構成され、それぞれが所
定のチャネル長Ｌｄ、Ｌｅ、チャネル幅Ｗｄ、Ｗｅを有
している。Ｖccは電源高電位端子、Ｖref はＭＯＳ基準
電圧回路の出力電圧端子、ＧＮＤはグランド端子であ
る。
準として使われ、温度や電源電圧の変動にも影響され
ず、常に、一定の電圧を発生することが要求される回路
である。図５は、ＭＯＳ基準電圧回路の路構成を示す。
この回路はデプレション型ＭＯＳＦＥＴ５１とエンハン
スメント型ＭＯＳＦＥＴ５２で構成され、それぞれが所
定のチャネル長Ｌｄ、Ｌｅ、チャネル幅Ｗｄ、Ｗｅを有
している。Ｖccは電源高電位端子、Ｖref はＭＯＳ基準
電圧回路の出力電圧端子、ＧＮＤはグランド端子であ
る。
【０００３】また、出力電圧、消費電流は（２）、
（３）式で表される。
（３）式で表される。
【０００４】
【数２】
Ｖref ＝Ｖthe −Ｖthd 〔〔（ｋd （Ｗｄ／Ｌｄ）〕／〔（ｋe （Ｗｅ／Ｌｅ）
〕〕1/2 ・・・・・（２）
Ｉcc＝（ｋd ／２）（Ｗｄ／Ｌｄ）（Ｖthd ）2 ・・・・（３）
但し、Ｖthd はデプレッション型ＭＯＳＦＥＴ５１のゲ
ートしきい値電圧（Ｖ）、Ｖthe はエンハンスメント型
ＭＯＳＦＥＴ５２のゲートしきい値電圧（Ｖ）、ｋd は
デプレッション型ＭＯＳＦＥＴ５１のコンダクタンス
（Ａ／Ｖ）、ｋe はエンハンスメント型ＭＯＳＦＥＴ５
２のコンダクタンス（Ａ／Ｖ）である。
ートしきい値電圧（Ｖ）、Ｖthe はエンハンスメント型
ＭＯＳＦＥＴ５２のゲートしきい値電圧（Ｖ）、ｋd は
デプレッション型ＭＯＳＦＥＴ５１のコンダクタンス
（Ａ／Ｖ）、ｋe はエンハンスメント型ＭＯＳＦＥＴ５
２のコンダクタンス（Ａ／Ｖ）である。
【０００５】式（２）において、温度による形状の変化
がないとすると、温度特性をもつパラメータはしきい値
電圧Ｖthd 、Ｖthe とコンダクタンスｋd 、ｋe であ
る。ここで（２）式において、
がないとすると、温度特性をもつパラメータはしきい値
電圧Ｖthd 、Ｖthe とコンダクタンスｋd 、ｋe であ
る。ここで（２）式において、
【０００６】
【数３】ＶD ＝Ｖthd 〔（Ｋｄ／Ｋｅ）〕1/2
Ｋ＝〔（Ｗｄ／Ｌｄ）／（Ｗｅ／Ｌｅ）〕1/2
と定義すると、
【０００７】
【数４】Ｖref ＝Ｖthe −ＶD Ｋ・・・・（４）
と表される。エンハンスＭＯＳとデプレッションＭＯＳ
の各しきい値電圧Ｖthe とＶthd の温度特性は負で、ほ
ぼ線形に減少する特性を持っている。さらにＭＯＳのコ
ンダクタンスの比の温度依存性はデプレッションＭＯＳ
のしきい値温度依存性に比べ一桁程度小さいことが予想
されるので、（４）式のもほぼ線形であると考えられ
る。
の各しきい値電圧Ｖthe とＶthd の温度特性は負で、ほ
ぼ線形に減少する特性を持っている。さらにＭＯＳのコ
ンダクタンスの比の温度依存性はデプレッションＭＯＳ
のしきい値温度依存性に比べ一桁程度小さいことが予想
されるので、（４）式のもほぼ線形であると考えられ
る。
【０００８】したがって、（４）式において、Ｖthe ＝
ａ1 Ｔ＋ｂ1 、ＶD ＝ａ2 Ｔ＋ｂ2と近似して（４）式
に代入すると
ａ1 Ｔ＋ｂ1 、ＶD ＝ａ2 Ｔ＋ｂ2と近似して（４）式
に代入すると
【０００９】
【数５】
Ｖref ＝（ａ1 −Ｋａ2 ）Ｔ＋（ｂ1 −Ｋｂ2 ）・・・・（５）
となる。ここでＴは温度である。基準電圧回路の温度特
性は（５）式を温度Ｔで微分することによって求められ
る。
性は（５）式を温度Ｔで微分することによって求められ
る。
【００１０】
【数６】
（ｄＶref ／ｄＴ）＝ａ1 −Ｋａ2 ・・・・（６）
従来は上式より、基準電圧出力Ｖref の温度変化による
変動を無くすには第一項と第二項の温度特性が同じにな
るようにサイズ比Ｋ、すなわちエンハンスＭＯＳとデプ
レッションＭＯＳのサイズを決定してきた。
変動を無くすには第一項と第二項の温度特性が同じにな
るようにサイズ比Ｋ、すなわちエンハンスＭＯＳとデプ
レッションＭＯＳのサイズを決定してきた。
【００１１】
【発明が解決しようとする課題】しかしながら（６）式
は、エンハンス型ＭＯＳＦＥＴ、デプレッション型ＭＯ
ＳＦＥＴの各しきい値電圧の曲線性とコンダクタンスの
温度依存性を無視し、各しきい値電圧の温度依存性は一
次式で近似し、コンダクタンスの温度依存性はないもの
として、理想化したものであるのであり、実際は温度が
変化すると、設計値より基準電圧の温度ドリフト（電圧
変動）が大きくなるという問題点があった。このような
基準電圧の温度特性の悪化は、検出電圧の仕様が厳しい
リチウムイオン二次電池充電保護用ＩＣ（集積回路）等
で特に問題となっている。
は、エンハンス型ＭＯＳＦＥＴ、デプレッション型ＭＯ
ＳＦＥＴの各しきい値電圧の曲線性とコンダクタンスの
温度依存性を無視し、各しきい値電圧の温度依存性は一
次式で近似し、コンダクタンスの温度依存性はないもの
として、理想化したものであるのであり、実際は温度が
変化すると、設計値より基準電圧の温度ドリフト（電圧
変動）が大きくなるという問題点があった。このような
基準電圧の温度特性の悪化は、検出電圧の仕様が厳しい
リチウムイオン二次電池充電保護用ＩＣ（集積回路）等
で特に問題となっている。
【００１２】この発明の目的は、前記の課題を解決し
て、基準電圧の温度ドリフト（温度による電圧変動）が
小さいＭＯＳ基準電圧回路とその製造方法を提供するこ
とにある。
て、基準電圧の温度ドリフト（温度による電圧変動）が
小さいＭＯＳ基準電圧回路とその製造方法を提供するこ
とにある。
【００１３】
【課題を解決するための手段】前記の目的を達成するた
めに、ディプレション型ＭＯＳＦＥＴとエンハンスメン
ト型ＭＯＳＦＥＴとが直列接続され、前記ディプレショ
ン型ＭＯＳＦＥＴが高電位端子に、前記エンハンスメン
ト型ＭＯＳＦＥＴが低電位側端子にそれぞれ接続され、
両ＭＯＳＦＥＴの接続点と両ＭＯＳＦＥＴのゲートとが
出力端子に接続されたＭＯＳ基準電圧回路において、デ
ィプレション型ＭＯＳＦＥＴのチャネル領域の表面濃度
を、１×１０16ｃｍ-3以上で、１×１０17ｃｍ-3以下の
範囲にする。
めに、ディプレション型ＭＯＳＦＥＴとエンハンスメン
ト型ＭＯＳＦＥＴとが直列接続され、前記ディプレショ
ン型ＭＯＳＦＥＴが高電位端子に、前記エンハンスメン
ト型ＭＯＳＦＥＴが低電位側端子にそれぞれ接続され、
両ＭＯＳＦＥＴの接続点と両ＭＯＳＦＥＴのゲートとが
出力端子に接続されたＭＯＳ基準電圧回路において、デ
ィプレション型ＭＯＳＦＥＴのチャネル領域の表面濃度
を、１×１０16ｃｍ-3以上で、１×１０17ｃｍ-3以下の
範囲にする。
【００１４】また、ディプレション型ＭＯＳＦＥＴのチ
ャネル領域を形成するために打ち込むイオンドーズ量Ｘ
ｄ〔×１０12ｃｍ-2〕が、次式（１）を満足するものと
する。
ャネル領域を形成するために打ち込むイオンドーズ量Ｘ
ｄ〔×１０12ｃｍ-2〕が、次式（１）を満足するものと
する。
【００１５】
【数７】
０．９×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕≦
Ｘｄ≦１．１×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９
）〕・・・・（１）
但し、Ｔｍ＝（Ｔ1 ＋Ｔ2 ）／２、Ｔｍは中間温度
（℃）、Ｔ1 はＭＯＳ基準電圧回路の許容温度範囲の最
低値（℃）、Ｔ2 はＭＯＳ基準電圧回路の許容温度範囲
の最高値（℃）、Ｌｄは前記のディプレション型ＭＯＳ
ＦＥＴのチャネル長（μｍ）である。この許容温度範囲
とは、ＭＯＳ基準電圧回路が使用できる温度範囲で、仕
様書などに記載される温度範囲（仕様温度範囲）を指
す。 〔作用〕本発明ではデプレッションＭＯＳ基準電圧回路
の温度ドリフトがある許容温度範囲（仕様温度範囲）内
で最適となるように、デプレッションＭＯＳのチャネル
領域を形成するためのイオン打ち込み量（以下Ｄｅｐ
Ｄｏｓｅ量Ｘｄという）とデプレッションＭＯＳのチャ
ネル長Ｌｄの関係を明かにした。具体的には以下に示
す。
（℃）、Ｔ1 はＭＯＳ基準電圧回路の許容温度範囲の最
低値（℃）、Ｔ2 はＭＯＳ基準電圧回路の許容温度範囲
の最高値（℃）、Ｌｄは前記のディプレション型ＭＯＳ
ＦＥＴのチャネル長（μｍ）である。この許容温度範囲
とは、ＭＯＳ基準電圧回路が使用できる温度範囲で、仕
様書などに記載される温度範囲（仕様温度範囲）を指
す。 〔作用〕本発明ではデプレッションＭＯＳ基準電圧回路
の温度ドリフトがある許容温度範囲（仕様温度範囲）内
で最適となるように、デプレッションＭＯＳのチャネル
領域を形成するためのイオン打ち込み量（以下Ｄｅｐ
Ｄｏｓｅ量Ｘｄという）とデプレッションＭＯＳのチャ
ネル長Ｌｄの関係を明かにした。具体的には以下に示
す。
【００１６】基準電圧回路のパラメータとしてはサイズ
に関してはＷｄ、Ｌｄ、Ｗｅ、Ｌｅの四種類がある。サ
イズ比Ｋのみを考えた場合は、ある値を得る為にはどの
パラメータを変更しても同じであるが、基準電圧回路を
設計する上で重要である消費電流の見地から見ると
（３）式から分かるようにＷｄ、Ｌｄが影響してくる。
また樹脂によるモールドという観点から見ると、基準電
圧回路は回路のサイズが小さいと、モールド時の出力電
圧の変動が大きく、さらに温度特性が悪いことが経験的
に分かっている。 従って、Ｗｄ、Ｌｄは大きくする必
要があるが、Ｗｄをあまり大きくすると、消費電流を小
さく抑える必要がある時はＬｄも共に大きくする必要が
あり、面積が非常に大きくなる。よって、サイズ比Ｋを
変化させる時はＬｄを変化させて設計すると都合が良
い。
に関してはＷｄ、Ｌｄ、Ｗｅ、Ｌｅの四種類がある。サ
イズ比Ｋのみを考えた場合は、ある値を得る為にはどの
パラメータを変更しても同じであるが、基準電圧回路を
設計する上で重要である消費電流の見地から見ると
（３）式から分かるようにＷｄ、Ｌｄが影響してくる。
また樹脂によるモールドという観点から見ると、基準電
圧回路は回路のサイズが小さいと、モールド時の出力電
圧の変動が大きく、さらに温度特性が悪いことが経験的
に分かっている。 従って、Ｗｄ、Ｌｄは大きくする必
要があるが、Ｗｄをあまり大きくすると、消費電流を小
さく抑える必要がある時はＬｄも共に大きくする必要が
あり、面積が非常に大きくなる。よって、サイズ比Ｋを
変化させる時はＬｄを変化させて設計すると都合が良
い。
【００１７】また、消費電流を決定する他の要素として
のｋd とＶthd は、デプレッションＭＯＳのＤｅｐ Ｄ
ｏｓｅ量を制御することによって調整が可能である。以
上のような理由から、温度ドリフトの良い基準電圧回路
のサイズ設計を行ううえで、数あるパラメータの中で、
デプレッションＭＯＳのＬｄとＤｅｐ Ｄｏｓｅ量を変
化させて設計することが最良であると考えられる。
のｋd とＶthd は、デプレッションＭＯＳのＤｅｐ Ｄ
ｏｓｅ量を制御することによって調整が可能である。以
上のような理由から、温度ドリフトの良い基準電圧回路
のサイズ設計を行ううえで、数あるパラメータの中で、
デプレッションＭＯＳのＬｄとＤｅｐ Ｄｏｓｅ量を変
化させて設計することが最良であると考えられる。
【００１８】よって、デプレッションＭＯＳ基準電圧回
路の中のデプレッションＭＯＳのチャネル長Ｌｄと、そ
のＤｅｐ Ｄｏｓｅ量を変化させた回路を試作した。始
めにデプレッションＭＯＳ基準電圧回路において、デプ
レッションＭＯＳのチャネル長Ｌｄを幾つか変化させた
ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）を試
作した。
路の中のデプレッションＭＯＳのチャネル長Ｌｄと、そ
のＤｅｐ Ｄｏｓｅ量を変化させた回路を試作した。始
めにデプレッションＭＯＳ基準電圧回路において、デプ
レッションＭＯＳのチャネル長Ｌｄを幾つか変化させた
ＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）を試
作した。
【００１９】Ｗｅ＝１０μｍ、Ｌｅ＝１６０μｍ、Ｗｄ
＝１２μｍであり、Ｌｄ＝２４０μｍから１０、２０μ
ｍ変化させたＬｄ＝２４０、２５０、２６０μｍの三種
類のＴＥＧを作成した。さらにこのデプレッションＭＯ
ＳのＤｅｐ Ｄｏｓｅ量を、各Ｌｄに対して２．８〜
３．２×１０12ｃｍ-2と０．１×１０12ｃｍ-2刻みで変
化させた。
＝１２μｍであり、Ｌｄ＝２４０μｍから１０、２０μ
ｍ変化させたＬｄ＝２４０、２５０、２６０μｍの三種
類のＴＥＧを作成した。さらにこのデプレッションＭＯ
ＳのＤｅｐ Ｄｏｓｅ量を、各Ｌｄに対して２．８〜
３．２×１０12ｃｍ-2と０．１×１０12ｃｍ-2刻みで変
化させた。
【００２０】この試作したＴＥＧを各条件において、温
度−１０〜７０℃の範囲で変化させたときの温度ドリフ
トを測定した。温度ドリフトの測定結果の代表例を図５
に示す。図６は、Ｌｄ＝２４０μｍ、Ｄｅｐ Ｄｏｓｅ
量＝３．１×１０12ｃｍ-2における、サンプルの測定波
形である。図６から明かな様に、温度ドリフトは二次曲
線で良く近似できることがわかる。これは（６）式から
分かるように、温度係数が正にも負にもなる事と一致す
る。
度−１０〜７０℃の範囲で変化させたときの温度ドリフ
トを測定した。温度ドリフトの測定結果の代表例を図５
に示す。図６は、Ｌｄ＝２４０μｍ、Ｄｅｐ Ｄｏｓｅ
量＝３．１×１０12ｃｍ-2における、サンプルの測定波
形である。図６から明かな様に、温度ドリフトは二次曲
線で良く近似できることがわかる。これは（６）式から
分かるように、温度係数が正にも負にもなる事と一致す
る。
【００２１】図６の、デプレッションＭＯＳ基準電圧回
路の温度特性は上に凸の二次曲線、すなわち、
路の温度特性は上に凸の二次曲線、すなわち、
【００２２】
【数８】ｙ＝ａ（ｘ−ｂ）2 ＋ｃ・・・・（７）
の形式で表される。ここで、ｙはＭＯＳ基準電圧回路の
出力電圧、ｘは温度、ａは係数、ｂは、基準電圧がピー
ク値を示す温度である。
出力電圧、ｘは温度、ａは係数、ｂは、基準電圧がピー
ク値を示す温度である。
【００２３】上記の様に測定波形全てに二次曲線の近似
を用いると、各測定波形に対しての二次曲線の二次係数
ａと頂点の温度（上に凸の頂点ｂ）が得られる。図７
は、ピーク値の温度ｂとＤｅｐ Ｄｏｓｅ量Ｘｄの関係
を、チャネル長Ｌｄをパラメータとして示した図であ
る。図７は、Ｌｄ＝２４０、２５０、２６０μｍで、Ｄ
ｅｐ Ｄｏｓｅ量Ｘｄ＝２．８〜３．２×１０12ｃｍ-2
の５点の組み合わた試料で実験したデータと、この実験
データから得られた近似式（直線）である。
を用いると、各測定波形に対しての二次曲線の二次係数
ａと頂点の温度（上に凸の頂点ｂ）が得られる。図７
は、ピーク値の温度ｂとＤｅｐ Ｄｏｓｅ量Ｘｄの関係
を、チャネル長Ｌｄをパラメータとして示した図であ
る。図７は、Ｌｄ＝２４０、２５０、２６０μｍで、Ｄ
ｅｐ Ｄｏｓｅ量Ｘｄ＝２．８〜３．２×１０12ｃｍ-2
の５点の組み合わた試料で実験したデータと、この実験
データから得られた近似式（直線）である。
【００２４】この図より、出力電圧のピークを示す温度
（ピーク値の温度ｂ）はデプレッション型ＭＯＳＦＥＴ
のドーズ量（Ｄｅｐ Ｄｏｓｅ量Ｘｄ）の増加に伴い、
高温側にシフトしていることが分かる。また、チャネル
長Ｌｄを大きくするにつれて、同じドーズ量（Ｄｅｐ
Ｄｏｓｅ量Ｘｄ）でもピーク値の温度ｂは低温側にシフ
トしていることが分かる。
（ピーク値の温度ｂ）はデプレッション型ＭＯＳＦＥＴ
のドーズ量（Ｄｅｐ Ｄｏｓｅ量Ｘｄ）の増加に伴い、
高温側にシフトしていることが分かる。また、チャネル
長Ｌｄを大きくするにつれて、同じドーズ量（Ｄｅｐ
Ｄｏｓｅ量Ｘｄ）でもピーク値の温度ｂは低温側にシフ
トしていることが分かる。
【００２５】したがって、この二つのパラメータを変化
させることによって、温度ドリフトによる出力電圧のピ
ーク値を示す温度（ピーク値の温度ｂ（℃））を設定す
ることが可能であることがわかる。ここで、これらのＬ
ｄ＝２４０、２５０、２６０μｍにおけるピーク温度ｂ
とＤｅｐ Ｄｏｓｅ量Ｘｄ（×１０12ｃｍ-2）の関係を
図６から数式化すると
させることによって、温度ドリフトによる出力電圧のピ
ーク値を示す温度（ピーク値の温度ｂ（℃））を設定す
ることが可能であることがわかる。ここで、これらのＬ
ｄ＝２４０、２５０、２６０μｍにおけるピーク温度ｂ
とＤｅｐ Ｄｏｓｅ量Ｘｄ（×１０12ｃｍ-2）の関係を
図６から数式化すると
【００２６】
【数９】
Ｘｄ＝〔ｂ＋（１．７５Ｌｄ＋２３０）〕／〔（０．３Ｌｄ＋１４９）〕・・・
・・（８）
という関係が得られる。
【００２７】基準電圧の許容できる変動（温度ドリフ
ト）は、ＭＯＳ基準電圧回路の出力電圧が１Ｖの場合に
は、１０ｍＶであり、これはＤｅｐ Ｄｏｓｅ量Ｘｄの
バラツキに換算すると±１０％に相当することが実験的
に分かっている。ある許容温度範囲（仕様温度範囲）Ｔ
１≦Ｔ≦Ｔ２（℃）において、基準電圧回路の温度特性
が最も良くなるのは、ピーク値の温度ｂが温度範囲の中
間Ｔｍ〔Ｔｍ＝（Ｔ１＋Ｔ２）／２〕（℃）と一致した
時である。
ト）は、ＭＯＳ基準電圧回路の出力電圧が１Ｖの場合に
は、１０ｍＶであり、これはＤｅｐ Ｄｏｓｅ量Ｘｄの
バラツキに換算すると±１０％に相当することが実験的
に分かっている。ある許容温度範囲（仕様温度範囲）Ｔ
１≦Ｔ≦Ｔ２（℃）において、基準電圧回路の温度特性
が最も良くなるのは、ピーク値の温度ｂが温度範囲の中
間Ｔｍ〔Ｔｍ＝（Ｔ１＋Ｔ２）／２〕（℃）と一致した
時である。
【００２８】従って、基準電圧の変動を１０ｍＶ以内に
抑制するためのＤｅｐ Ｄｏｓｅ量Ｘｄ（×１０12ｃｍ
-2）の範囲は次式の様になる。
抑制するためのＤｅｐ Ｄｏｓｅ量Ｘｄ（×１０12ｃｍ
-2）の範囲は次式の様になる。
【００２９】
【数１０】
０．９×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕≦
Ｘｄ≦１．１×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９
）〕・・・・・（１）
【００３０】
【発明の実施の形態】図１は、この発明の第１実施例の
ＭＯＳ基準電圧回路を形成した半導体集積回路装置であ
り、同図（ａ）は要部断面図、同図（ｂ）は同図（ａ）
のデプレション型ＭＯＳＦＥＴのチャネル形成箇所の斜
視図である。ｐ基板１の表面層にｐウエル領域２を形成
し、ｐウエル領域２の表面層にデプレション型ｎチャネ
ルＭＯＳＦＥＴ２１とエンハンスメント型ｎチャネルＭ
ＯＳＦＥＴ２２とｐ+ 領域１２をそれぞれ離して形成す
る。デプレション型ｎチャネルＭＯＳＦＥＴ２１は、ｎ
+ ドレイン領域３とｎ+ ソース領域４と、ｐチャネル領
域５（このｐチャネル領域５は、ｐベース領域の役目を
する）の表面層に形成されたｎ層６（ＲＯＭインプラ層
とも言われる層で、この層が実際のｎ型のチャネル領域
となる）と、ｎ層６上に形成されるゲート電極７で構成
される。このｎ層６は、Ｖ族の元素をイオン注入で打ち
込み、所定の熱処理を行うことで形成される。また、エ
ンハンスメント型ｎチャネルＭＯＳＦＥＴ２２は、ｎ+
ドレイン領域８と、ｎ+ ソース領域９と、ｐチャネル領
域１０と、ゲート電極１１で構成される。ゲート電極７
とｎ+ ソース領域４とｎ+ ドレイン領域８とゲート電極
１１が接続し、出力端子Ｖref と接続する。電源高電位
端子Ｖccはｎ+ ドレイン領域３と接続し、グランド端子
ＧＮＤはｐ+ 領域１２と接続する。この等価回路は図４
と同じである。図中のＬｄはチャネル長、Ｗｄはチャネ
ル幅である。
ＭＯＳ基準電圧回路を形成した半導体集積回路装置であ
り、同図（ａ）は要部断面図、同図（ｂ）は同図（ａ）
のデプレション型ＭＯＳＦＥＴのチャネル形成箇所の斜
視図である。ｐ基板１の表面層にｐウエル領域２を形成
し、ｐウエル領域２の表面層にデプレション型ｎチャネ
ルＭＯＳＦＥＴ２１とエンハンスメント型ｎチャネルＭ
ＯＳＦＥＴ２２とｐ+ 領域１２をそれぞれ離して形成す
る。デプレション型ｎチャネルＭＯＳＦＥＴ２１は、ｎ
+ ドレイン領域３とｎ+ ソース領域４と、ｐチャネル領
域５（このｐチャネル領域５は、ｐベース領域の役目を
する）の表面層に形成されたｎ層６（ＲＯＭインプラ層
とも言われる層で、この層が実際のｎ型のチャネル領域
となる）と、ｎ層６上に形成されるゲート電極７で構成
される。このｎ層６は、Ｖ族の元素をイオン注入で打ち
込み、所定の熱処理を行うことで形成される。また、エ
ンハンスメント型ｎチャネルＭＯＳＦＥＴ２２は、ｎ+
ドレイン領域８と、ｎ+ ソース領域９と、ｐチャネル領
域１０と、ゲート電極１１で構成される。ゲート電極７
とｎ+ ソース領域４とｎ+ ドレイン領域８とゲート電極
１１が接続し、出力端子Ｖref と接続する。電源高電位
端子Ｖccはｎ+ ドレイン領域３と接続し、グランド端子
ＧＮＤはｐ+ 領域１２と接続する。この等価回路は図４
と同じである。図中のＬｄはチャネル長、Ｗｄはチャネ
ル幅である。
【００３１】前記のデプレション型ｎチャネルＭＯＳＦ
ＥＴ２１のチャネル（電子の通路となる）であるｎ層６
（ＲＯＭインプラ層とも言われる）の表面濃度を１×１
０16ｃｍ-3〜１×１０17ｃｍ-3とすることで、ＭＯＳ基
準電圧回路の出力電圧の変動（温度ドリフト）を、−１
０℃から７０℃の許容温度範囲（仕様温度範囲）で、１
０ｍＶ以下に抑制することができる。この表面濃度の範
囲を超えると、ピーク温度（基準電圧がピークとなる温
度）が−１０℃から７０℃の許容温度範囲（仕様温度範
囲）外になり、出力電圧の変動は１０ｍＶより大きくな
る。
ＥＴ２１のチャネル（電子の通路となる）であるｎ層６
（ＲＯＭインプラ層とも言われる）の表面濃度を１×１
０16ｃｍ-3〜１×１０17ｃｍ-3とすることで、ＭＯＳ基
準電圧回路の出力電圧の変動（温度ドリフト）を、−１
０℃から７０℃の許容温度範囲（仕様温度範囲）で、１
０ｍＶ以下に抑制することができる。この表面濃度の範
囲を超えると、ピーク温度（基準電圧がピークとなる温
度）が−１０℃から７０℃の許容温度範囲（仕様温度範
囲）外になり、出力電圧の変動は１０ｍＶより大きくな
る。
【００３２】図２は、この発明の第２実施例の，ＭＯＳ
基準電圧回路の製造方法であり、同図（ａ）から同図
（ｃ）は工程順に示した要部工程断面図である。同図
（ａ）において、ｐ基板１の表面層に、ｐウエル領域２
と選択酸化膜１３とｐチャネル領域５、１０を形成す
る。このｐチャネル領域５、１０は、ドーズ量１．２×
１０12ｃｍ-2のボロンを打ち込み同時に形成される。し
かし、ｐチャネル領域１０のみを形成して、デプレショ
ン型ｎチャネルＭＯＳＦＥＴ２１のｐベース領域の働き
をするｐチャネル領域５は必ずしも形成しなくても構わ
ない。また、ｐウエル領域２の表面濃度は１０15ｃｍ-3
のオーダである。
基準電圧回路の製造方法であり、同図（ａ）から同図
（ｃ）は工程順に示した要部工程断面図である。同図
（ａ）において、ｐ基板１の表面層に、ｐウエル領域２
と選択酸化膜１３とｐチャネル領域５、１０を形成す
る。このｐチャネル領域５、１０は、ドーズ量１．２×
１０12ｃｍ-2のボロンを打ち込み同時に形成される。し
かし、ｐチャネル領域１０のみを形成して、デプレショ
ン型ｎチャネルＭＯＳＦＥＴ２１のｐベース領域の働き
をするｐチャネル領域５は必ずしも形成しなくても構わ
ない。また、ｐウエル領域２の表面濃度は１０15ｃｍ-3
のオーダである。
【００３３】同図（ｂ）において、レジスト１４をマス
クにｐチャネル領域５（この領域は前記のデプレション
型ｎチャネルＭＯＳＦＥＴ２１のｐベース領域の働きを
する）の表面層に所定のドーズ量（Ｄｅｐ Ｄｏｓｅ
量）のｎ型不純物１５をイオン注入１６で導入する。同
図（ｃ）において、打ち込んだｎ型不純物１５を熱処理
し、ｎ型のチャネル領域となるｎ層６を形成する。前記
のｐチャネル領域５、１０の表面濃度は５×１０16ｃｍ
-3であり、ｐチャネル領域５、１０の表面濃度を差し引
いたｎ層６の表面濃度が１×１０16ｃｍ-3から１×１０
17ｃｍ-3の範囲に入るように、また、次式に示すＸｄの
不等式が満足されるような所定のドーズ量を設定する。
また、ｐチャネル領域５が無い場合には、ｐウエル領域
２の表面濃度（１０15ｃｍ-3のオーダ）を差し引いたｎ
層６の表面濃度が１×１０16ｃｍ-3から１×１０17ｃｍ
-3の範囲に入るように、また、次式に示すＸｄの不等式
が満足されるような所定のドース量を設定する。その後
に、図示しないゲート酸化膜上にゲート電極７、１１を
形成し、このゲート電極７、１１と選択酸化膜１３をマ
スクにｎ型不純物をイオン注入し、熱処理してｎ+ ドレ
イン領域３、８、ｎ+ ソース領域４、９を形成する。そ
の後、ｐ+ 領域１２を形成する。つぎに、Ｖcc、Ｖｒｅ
ｆ、ＧＮＤの各端子を図のように接続して、デプレッシ
ョン型ＭＯＳＦＥＴ２１とエンハンスメント型ＭＯＳＦ
ＥＴ２２で構成されるＭＯＳ基準電圧回路が完成する。
クにｐチャネル領域５（この領域は前記のデプレション
型ｎチャネルＭＯＳＦＥＴ２１のｐベース領域の働きを
する）の表面層に所定のドーズ量（Ｄｅｐ Ｄｏｓｅ
量）のｎ型不純物１５をイオン注入１６で導入する。同
図（ｃ）において、打ち込んだｎ型不純物１５を熱処理
し、ｎ型のチャネル領域となるｎ層６を形成する。前記
のｐチャネル領域５、１０の表面濃度は５×１０16ｃｍ
-3であり、ｐチャネル領域５、１０の表面濃度を差し引
いたｎ層６の表面濃度が１×１０16ｃｍ-3から１×１０
17ｃｍ-3の範囲に入るように、また、次式に示すＸｄの
不等式が満足されるような所定のドーズ量を設定する。
また、ｐチャネル領域５が無い場合には、ｐウエル領域
２の表面濃度（１０15ｃｍ-3のオーダ）を差し引いたｎ
層６の表面濃度が１×１０16ｃｍ-3から１×１０17ｃｍ
-3の範囲に入るように、また、次式に示すＸｄの不等式
が満足されるような所定のドース量を設定する。その後
に、図示しないゲート酸化膜上にゲート電極７、１１を
形成し、このゲート電極７、１１と選択酸化膜１３をマ
スクにｎ型不純物をイオン注入し、熱処理してｎ+ ドレ
イン領域３、８、ｎ+ ソース領域４、９を形成する。そ
の後、ｐ+ 領域１２を形成する。つぎに、Ｖcc、Ｖｒｅ
ｆ、ＧＮＤの各端子を図のように接続して、デプレッシ
ョン型ＭＯＳＦＥＴ２１とエンハンスメント型ＭＯＳＦ
ＥＴ２２で構成されるＭＯＳ基準電圧回路が完成する。
【００３４】前記のデプレション型ｎチャネルＭＯＳＦ
ＥＴ２１のチャネルであるｎ層６を形成するときのイオ
ン注入時の不純物ドーズ量（Ｄｅｐ Ｄｏｓｅ量Ｘｄ
〔×１０12ｃｍ-2〕）を、次式で決めることにより、Ｔ
１≦Ｔ≦Ｔ２の許容温度範囲（仕様温度範囲）におい
て、ＭＯＳ基準電圧回路の出力電圧の変動を所定の小さ
な値（例えば、Ｔ１＝−１０℃、Ｔ２＝７０℃の場合
は、１０ｍＶ）以下に抑制することができる。
ＥＴ２１のチャネルであるｎ層６を形成するときのイオ
ン注入時の不純物ドーズ量（Ｄｅｐ Ｄｏｓｅ量Ｘｄ
〔×１０12ｃｍ-2〕）を、次式で決めることにより、Ｔ
１≦Ｔ≦Ｔ２の許容温度範囲（仕様温度範囲）におい
て、ＭＯＳ基準電圧回路の出力電圧の変動を所定の小さ
な値（例えば、Ｔ１＝−１０℃、Ｔ２＝７０℃の場合
は、１０ｍＶ）以下に抑制することができる。
【００３５】
【数１１】
０．９×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕≦
Ｘｄ≦１．１×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９
）〕・・・・（１）
但し、Ｌｄはチャネル長（μｍ）、Ｔｍは中間温度
（℃）で（Ｔ１＋Ｔ２）／２である。このＸｄの範囲
は、当然、ｎ層６がｐ型に反転しない範囲で決める。
（℃）で（Ｔ１＋Ｔ２）／２である。このＸｄの範囲
は、当然、ｎ層６がｐ型に反転しない範囲で決める。
【００３６】例えば、許容温度範囲（仕様温度範囲）が
−１０℃≦Ｔ≦７０℃とすると、Ｔｍ＝３０℃となる。
従って（８）式より、各Ｌｄに対し丁度Ｔｍ＝３０℃を
取り得るＤｅｐ Ｄｏｓｅ量Ｘｄを計算すると、Ｌｄ＝
２４０μｍの時はＤｅｐ Ｄｏｓｅ量Ｘｄ＝３．０７×
１０12ｃｍ-2、Ｌｄ＝２５０μｍの時はＤｅｐ Ｄｏｓ
ｅ量Ｘｄ＝３．１１×１０12ｃｍ-2、Ｌｄ＝２６０μｍ
の時はＤｅｐ Ｄｏｓｅ量Ｘｄ＝３．１５×１０12ｃｍ
-2となり、そのときの基準電圧の出力電圧の変動を表１
に示す。
−１０℃≦Ｔ≦７０℃とすると、Ｔｍ＝３０℃となる。
従って（８）式より、各Ｌｄに対し丁度Ｔｍ＝３０℃を
取り得るＤｅｐ Ｄｏｓｅ量Ｘｄを計算すると、Ｌｄ＝
２４０μｍの時はＤｅｐ Ｄｏｓｅ量Ｘｄ＝３．０７×
１０12ｃｍ-2、Ｌｄ＝２５０μｍの時はＤｅｐ Ｄｏｓ
ｅ量Ｘｄ＝３．１１×１０12ｃｍ-2、Ｌｄ＝２６０μｍ
の時はＤｅｐ Ｄｏｓｅ量Ｘｄ＝３．１５×１０12ｃｍ
-2となり、そのときの基準電圧の出力電圧の変動を表１
に示す。
【００３７】
【表１】
Ｔｍ＝３０℃になるように、Ｌｄに対する最適なＤｅｐ
Ｄｏｓｅ量Ｘｄとすることで、基準電圧回路の出力電
圧が１Ｖの場合に、−１０℃〜７０℃の温度範囲で電圧
変動は２ｍＶ程度に抑制することができる。また、この
最適なＤｅｐ Ｄｏｓｅ量Ｘｄに対して±１０％以内に
ｎ層６のドース量を定めることで、ＭＯＳ基準電圧回路
の出力電圧（１Ｖの場合）の変動を１０ｍＶ以下に抑制
することができる。
Ｄｏｓｅ量Ｘｄとすることで、基準電圧回路の出力電
圧が１Ｖの場合に、−１０℃〜７０℃の温度範囲で電圧
変動は２ｍＶ程度に抑制することができる。また、この
最適なＤｅｐ Ｄｏｓｅ量Ｘｄに対して±１０％以内に
ｎ層６のドース量を定めることで、ＭＯＳ基準電圧回路
の出力電圧（１Ｖの場合）の変動を１０ｍＶ以下に抑制
することができる。
【００３８】図３は、Ｌｄ＝２４０μｍ、Ｄｅｐ Ｄｏ
ｓｅ量Ｘｄ＝３．０７×１０12ｃｍ -2とした場合のＭＯ
Ｓ基準電圧回路の出力電圧と温度の関係を示す図であ
る。出力電圧の変動（温度ドリフト）が、−１０℃〜７
０℃の許容温度範囲（仕様温度範囲）で、２ｍＶ以内に
抑制されている。図４は、Ｌｄ＝２４０μｍで、Ｄｅｐ
Ｄｏｓｅ量Ｘｄを変化させた場合の基準電圧の変動を
示す図である。許容温度範囲は−１０℃≦Ｔ≦７０℃で
ある。この許容温度範囲では、Ｔｍ＝３０℃に対応する
Ｄｅｐ Ｄｏｓｅ量Ｘｄ＝３．０７×１０12ｃｍ-2であ
り、このＤｅｐ Ｄｏｓｅ量Ｘｄに対する±１０％以内
（２．７６×１０12ｃｍ-2と３．３８×１０12ｃｍ-2の
範囲）で、電圧変動は１０ｍＶ以内となっている。
ｓｅ量Ｘｄ＝３．０７×１０12ｃｍ -2とした場合のＭＯ
Ｓ基準電圧回路の出力電圧と温度の関係を示す図であ
る。出力電圧の変動（温度ドリフト）が、−１０℃〜７
０℃の許容温度範囲（仕様温度範囲）で、２ｍＶ以内に
抑制されている。図４は、Ｌｄ＝２４０μｍで、Ｄｅｐ
Ｄｏｓｅ量Ｘｄを変化させた場合の基準電圧の変動を
示す図である。許容温度範囲は−１０℃≦Ｔ≦７０℃で
ある。この許容温度範囲では、Ｔｍ＝３０℃に対応する
Ｄｅｐ Ｄｏｓｅ量Ｘｄ＝３．０７×１０12ｃｍ-2であ
り、このＤｅｐ Ｄｏｓｅ量Ｘｄに対する±１０％以内
（２．７６×１０12ｃｍ-2と３．３８×１０12ｃｍ-2の
範囲）で、電圧変動は１０ｍＶ以内となっている。
【００３９】
【発明の効果】この発明によれば、デプレション型ＭＯ
ＳＦＥＴのチャネルの表面濃度を１×１０16ｃｍ-3〜１
×１０17ｃｍ-3とすることで、−１０℃≦Ｔ≦７０℃の
許容温度範囲（仕様温度範囲）内で、基準電圧の変動を
１０ｍＶ以内に抑えことができる。
ＳＦＥＴのチャネルの表面濃度を１×１０16ｃｍ-3〜１
×１０17ｃｍ-3とすることで、−１０℃≦Ｔ≦７０℃の
許容温度範囲（仕様温度範囲）内で、基準電圧の変動を
１０ｍＶ以内に抑えことができる。
【００４０】また、不純物ドーズ量（Ｄｅｐ Ｄｏｓｅ
量Ｘｄ〔×１０12ｃｍ-2〕）を次式で決めることによ
り、Ｔ１≦Ｔ≦Ｔ２の所定の許容温度範囲（仕様温度範
囲）において、ＭＯＳ基準電圧回路の出力電圧の変動を
小さく抑制することができる。この許容温度範囲（仕様
温度範囲９が−１０℃≦Ｔ≦７０℃では、基準電圧の変
動を１０ｍＶ以内に抑えることができる。
量Ｘｄ〔×１０12ｃｍ-2〕）を次式で決めることによ
り、Ｔ１≦Ｔ≦Ｔ２の所定の許容温度範囲（仕様温度範
囲）において、ＭＯＳ基準電圧回路の出力電圧の変動を
小さく抑制することができる。この許容温度範囲（仕様
温度範囲９が−１０℃≦Ｔ≦７０℃では、基準電圧の変
動を１０ｍＶ以内に抑えることができる。
【００４１】
【数１２】
０．９×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕≦
Ｘｄ≦１．１×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９
）〕・・・・（１）
但し、Ｌｄはチャネル長（μｍ）、Ｔｍは中間温度
（℃）で（Ｔ１＋Ｔ２）／２である。
（℃）で（Ｔ１＋Ｔ２）／２である。
【図１】この発明の第１実施例のＭＯＳ基準電圧回路を
形成した半導体集積回路装置であり、（ａ）は要部断面
図、（ｂ）は（ａ）のデプレション型ＭＯＳＦＥＴのチ
ャネル形成箇所の斜視図
形成した半導体集積回路装置であり、（ａ）は要部断面
図、（ｂ）は（ａ）のデプレション型ＭＯＳＦＥＴのチ
ャネル形成箇所の斜視図
【図２】この発明の第２実施例の，ＭＯＳ基準電圧回路
の製造方法であり、（ａ）から（ｃ）は工程順に示した
要部工程断面図
の製造方法であり、（ａ）から（ｃ）は工程順に示した
要部工程断面図
【図３】Ｌｄ＝２４０μｍ、Ｄｅｐ Ｄｏｓｅ量Ｘｄ＝
３．０７×１０12ｃｍ-2とした場合の基準電圧回路の出
力電圧と温度の関係を示す図
３．０７×１０12ｃｍ-2とした場合の基準電圧回路の出
力電圧と温度の関係を示す図
【図４】Ｌｄ＝２４０μｍで、Ｄｅｐ Ｄｏｓｅ量Ｘｄ
を変化させた場合の基準電圧の変動を示す図
を変化させた場合の基準電圧の変動を示す図
【図５】ＭＯＳ基準電圧回路図
【図６】出力電圧と温度の関係を示す図
【図７】ピーク値の温度ｂとＤｅｐ Ｄｏｓｅ量Ｘｄの
関係を示す図
関係を示す図
１ ｐ基板
２ ｐウエル領域
３ ｎ+ ドレイン領域（デプレション型ＭＯＳＦＥ
Ｔ） ４ ｎ+ ソース領域（デプレション型ＭＯＳＦＥＴ） ５ ｐチャネル領域（デプレション型ＭＯＳＦＥＴ） ６ ｎ層（デプレション型ＭＯＳＦＥＴ） ７ ゲート電極（デプレション型ＭＯＳＦＥＴ） ８ ｎ+ ドレイン領域（エンハンスメント型ＭＯＳＦ
ＥＴ） ９ ｎ+ ソース領域（エンハンスメント型ＭＯＳＦＥ
Ｔ） １０ ｐチャネル領域（エンハンスメント型ＭＯＳＦ
ＥＴ） １１ ゲート電極（エンハンスメント型ＭＯＳＦＥ
Ｔ） １２ ｐ+ 領域 ２１ デプレション型ＭＯＳＦＥＴ ２２ エンハンスメント型ＭＯＳＦＥＴ Ｖcc 電源高電位端子 Ｖref 出力端子 ＧＮＤ グランド端子 Ｌｄ チャネル長（デプレション型ＭＯＳＦＥＴ） Ｗｄ チャネル幅（デプレション型ＭＯＳＦＥＴ）
Ｔ） ４ ｎ+ ソース領域（デプレション型ＭＯＳＦＥＴ） ５ ｐチャネル領域（デプレション型ＭＯＳＦＥＴ） ６ ｎ層（デプレション型ＭＯＳＦＥＴ） ７ ゲート電極（デプレション型ＭＯＳＦＥＴ） ８ ｎ+ ドレイン領域（エンハンスメント型ＭＯＳＦ
ＥＴ） ９ ｎ+ ソース領域（エンハンスメント型ＭＯＳＦＥ
Ｔ） １０ ｐチャネル領域（エンハンスメント型ＭＯＳＦ
ＥＴ） １１ ゲート電極（エンハンスメント型ＭＯＳＦＥ
Ｔ） １２ ｐ+ 領域 ２１ デプレション型ＭＯＳＦＥＴ ２２ エンハンスメント型ＭＯＳＦＥＴ Ｖcc 電源高電位端子 Ｖref 出力端子 ＧＮＤ グランド端子 Ｌｄ チャネル長（デプレション型ＭＯＳＦＥＴ） Ｗｄ チャネル幅（デプレション型ＭＯＳＦＥＴ）
Claims (2)
- 【請求項１】ディプレション型ＭＯＳＦＥＴとエンハン
スメント型ＭＯＳＦＥＴとが直列接続され、前記ディプ
レション型ＭＯＳＦＥＴが高電位端子に、前記エンハン
スメント型ＭＯＳＦＥＴが低電位側端子にそれぞれ接続
され、両ＭＯＳＦＥＴの接続点と両ＭＯＳＦＥＴのゲー
トとが出力端子に接続されたＭＯＳ基準電圧回路におい
て、 ディプレション型ＭＯＳＦＥＴのチャネル領域の表面濃
度が、１×１０16ｃｍ -3以上で、１×１０17ｃｍ-3以下
の範囲にあることを特徴とするＭＯＳ基準電圧回路。 - 【請求項２】ディプレション型ＭＯＳＦＥＴとエンハン
スメント型ＭＯＳＦＥＴとが直列接続され、前記ディプ
レション型ＭＯＳＦＥＴが高電位端子に、前記エンハン
スメント型ＭＯＳＦＥＴが低電位側端子にそれぞれ接続
され、両ＭＯＳＦＥＴの接続点と両ＭＯＳＦＥＴのゲー
トとが出力端子に接続されたＭＯＳ基準電圧回路の製造
方法において、 ディプレション型ＭＯＳＦＥＴのチャネル領域を形成す
るために打ち込むイオンドーズ量Ｘｄ〔×１０12ｃ
ｍ-2〕が、次式（１）を満足することを特徴とするＭＯ
Ｓ基準電圧回路の製造方法。 【数１】 ０．９×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９）〕≦ Ｘｄ≦１．１×〔〔Ｔｍ＋（１．７５Ｌｄ＋２３０）〕／（０．３Ｌｄ＋１４９ ）〕・・・・（１） （但し、Ｔｍ＝（Ｔ1 ＋Ｔ2 ）／２、Ｔｍは中間温度
（℃）、Ｔ1 はＭＯＳ基準電圧回路の許容温度範囲の最
低値（℃）、Ｔ2 はＭＯＳ基準電圧回路の許容温度範囲
の最高値（℃）、Ｌｄは前記のディプレション型ＭＯＳ
ＦＥＴのチャネル長（μｍ）である。）
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214742A JP4691846B2 (ja) | 2001-07-16 | 2001-07-16 | Ｍｏｓ基準電圧回路およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001214742A JP4691846B2 (ja) | 2001-07-16 | 2001-07-16 | Ｍｏｓ基準電圧回路およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003031678A true JP2003031678A (ja) | 2003-01-31 |
| JP4691846B2 JP4691846B2 (ja) | 2011-06-01 |
Family
ID=19049506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001214742A Expired - Fee Related JP4691846B2 (ja) | 2001-07-16 | 2001-07-16 | Ｍｏｓ基準電圧回路およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4691846B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007066046A (ja) * | 2005-08-31 | 2007-03-15 | Ricoh Co Ltd | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 |
| JP2007128395A (ja) * | 2005-11-07 | 2007-05-24 | Ricoh Co Ltd | ハーフバンドギャップリファレンス回路 |
| JP2007158105A (ja) * | 2005-12-06 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 集積回路およびその製造方法 |
| JP2009071101A (ja) * | 2007-09-14 | 2009-04-02 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| JP2011023944A (ja) * | 2009-07-15 | 2011-02-03 | Ricoh Co Ltd | 温度補償回路及びそれを用いた水晶発振回路 |
| JP2013080793A (ja) * | 2011-10-03 | 2013-05-02 | Seiko Instruments Inc | 半導体装置の製造方法 |
| JP2013243390A (ja) * | 2013-07-24 | 2013-12-05 | Fuji Electric Co Ltd | 半導体装置 |
| JP2014071515A (ja) * | 2012-09-27 | 2014-04-21 | Seiko Instruments Inc | 基準電圧発生装置 |
| CN110119178A (zh) * | 2018-02-06 | 2019-08-13 | 艾普凌科有限公司 | 基准电压产生装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56108258A (en) * | 1980-02-01 | 1981-08-27 | Seiko Instr & Electronics Ltd | Semiconductor device |
| JPS57159056A (en) * | 1981-03-07 | 1982-10-01 | Itt | Reference voltage source for monolithic integrated circuit |
| JPH08184505A (ja) * | 1994-11-02 | 1996-07-16 | Seiko Instr Inc | 温度検出装置 |
| JPH09326469A (ja) * | 1996-06-04 | 1997-12-16 | Seiko Instr Inc | 基準電圧回路およびその設計方法 |
| JP2002006968A (ja) * | 2000-06-23 | 2002-01-11 | Ricoh Co Ltd | 基準電圧発生回路及び電源装置 |
| JP2002252289A (ja) * | 2001-02-27 | 2002-09-06 | Fuji Electric Co Ltd | 半導体集積回路装置およびその製造方法 |
-
2001
- 2001-07-16 JP JP2001214742A patent/JP4691846B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56108258A (en) * | 1980-02-01 | 1981-08-27 | Seiko Instr & Electronics Ltd | Semiconductor device |
| JPS57159056A (en) * | 1981-03-07 | 1982-10-01 | Itt | Reference voltage source for monolithic integrated circuit |
| JPH08184505A (ja) * | 1994-11-02 | 1996-07-16 | Seiko Instr Inc | 温度検出装置 |
| JPH09326469A (ja) * | 1996-06-04 | 1997-12-16 | Seiko Instr Inc | 基準電圧回路およびその設計方法 |
| JP2002006968A (ja) * | 2000-06-23 | 2002-01-11 | Ricoh Co Ltd | 基準電圧発生回路及び電源装置 |
| JP2002252289A (ja) * | 2001-02-27 | 2002-09-06 | Fuji Electric Co Ltd | 半導体集積回路装置およびその製造方法 |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4713280B2 (ja) * | 2005-08-31 | 2011-06-29 | 株式会社リコー | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 |
| JP2007066046A (ja) * | 2005-08-31 | 2007-03-15 | Ricoh Co Ltd | 基準電圧発生回路及び基準電圧発生回路を使用した定電圧回路 |
| JP2007128395A (ja) * | 2005-11-07 | 2007-05-24 | Ricoh Co Ltd | ハーフバンドギャップリファレンス回路 |
| JP2007158105A (ja) * | 2005-12-06 | 2007-06-21 | Matsushita Electric Ind Co Ltd | 集積回路およびその製造方法 |
| US8148785B2 (en) | 2007-09-14 | 2012-04-03 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2009071101A (ja) * | 2007-09-14 | 2009-04-02 | Fuji Electric Device Technology Co Ltd | 半導体装置 |
| US8507998B2 (en) | 2007-09-14 | 2013-08-13 | Fuji Electric Co., Ltd. | Semiconductor device |
| JP2011023944A (ja) * | 2009-07-15 | 2011-02-03 | Ricoh Co Ltd | 温度補償回路及びそれを用いた水晶発振回路 |
| JP2013080793A (ja) * | 2011-10-03 | 2013-05-02 | Seiko Instruments Inc | 半導体装置の製造方法 |
| JP2014071515A (ja) * | 2012-09-27 | 2014-04-21 | Seiko Instruments Inc | 基準電圧発生装置 |
| JP2013243390A (ja) * | 2013-07-24 | 2013-12-05 | Fuji Electric Co Ltd | 半導体装置 |
| CN110119178A (zh) * | 2018-02-06 | 2019-08-13 | 艾普凌科有限公司 | 基准电压产生装置 |
| KR20190095113A (ko) | 2018-02-06 | 2019-08-14 | 에이블릭 가부시키가이샤 | 기준 전압 발생 장치 |
| US10886267B2 (en) | 2018-02-06 | 2021-01-05 | Ablic Inc. | Reference voltage generation device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4691846B2 (ja) | 2011-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7820517B2 (en) | Control of hot carrier injection in a metal-oxide semiconductor device | |
| US4021835A (en) | Semiconductor device and a method for fabricating the same | |
| US4472871A (en) | Method of making a plurality of MOSFETs having different threshold voltages | |
| JP2662095B2 (ja) | 低減化したゲートおよび拡散キャパシタンスをもつフェルミしきい電圧電界効果トランジスタ | |
| US4114255A (en) | Floating gate storage device and method of fabrication | |
| US20050280083A1 (en) | Standby current reduction over a process window with a trimmable well bias | |
| US7709875B2 (en) | Memory cell comprising one MOS transistor with an isolated body having an improved read sensitivity | |
| Lou et al. | A novel single-device DC method for extraction of the effective mobility and source-drain resistances of fresh and hot-carrier degraded drain-engineered MOSFET's | |
| JP2008124492A (ja) | 輪郭形成タブ・フェルミスレショルド電界効果型トランジスタとその製造方法 | |
| JPH08181314A (ja) | 低閾値電圧ｍｏｓトランジスタおよびその製造方法 | |
| US20090096507A1 (en) | Integrated Semiconductor Metal-Insulator-Semiconductor Capacitor | |
| US10056481B2 (en) | Semiconductor device structure | |
| US11164967B2 (en) | Power silicon carbide based MOSFET transistors with improved short circuit capabilities and methods of making such devices | |
| JP2003031678A (ja) | Ｍｏｓ基準電圧回路およびその製造方法 | |
| KR20150131195A (ko) | 수직 전계 효과 디바이스들의 온도 보상을 위한 디바이스 아키텍처 및 방법 | |
| US20210111279A1 (en) | Semiconductor device with improved short circuit withstand time and methods for manufacturing the same | |
| JP2003008028A (ja) | 半導体装置 | |
| TW201448052A (zh) | 利用氟摻雜形成半導體設備結構之方法及相應的半導體設備結構 | |
| JPH08236754A (ja) | ｐチャネル型高耐圧ＭＯＳＦＥＴ | |
| US20080023763A1 (en) | Threshold-voltage trimming of insulated-gate power devices | |
| Buchanan et al. | SOS device radiation effects and hardening | |
| US7736961B2 (en) | High voltage depletion FET employing a channel stopping implant | |
| US20030151092A1 (en) | Power mosfet device with reduced snap-back and being capable of increasing avalanche-breakdown current endurance, and method of manafacturing the same | |
| Lee et al. | Device simulation modeling of 1200 V SiC MOSFETs | |
| US20180097014A1 (en) | Fdsoi-type field-effect transistors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080617 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100930 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101005 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110125 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140304 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |