TWI634744B - 低速開關應用的ｍｏｓｆｅｔ開關電路及製備方法、負載切換方法 - Google Patents

低速開關應用的ｍｏｓｆｅｔ開關電路及製備方法、負載切換方法 Download PDF

Info

Publication number
TWI634744B
TWI634744B TW104110202A TW104110202A TWI634744B TW I634744 B TWI634744 B TW I634744B TW 104110202 A TW104110202 A TW 104110202A TW 104110202 A TW104110202 A TW 104110202A TW I634744 B TWI634744 B TW I634744B
Authority
TW
Taiwan
Prior art keywords
transistor
terminal
mos transistor
trench
voltage
Prior art date
Application number
TW104110202A
Other languages
English (en)
Other versions
TW201539979A (zh
Inventor
燮光 雷
時謙 伍
王曉彬
Original Assignee
萬國半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 萬國半導體股份有限公司 filed Critical 萬國半導體股份有限公司
Publication of TW201539979A publication Critical patent/TW201539979A/zh
Application granted granted Critical
Publication of TWI634744B publication Critical patent/TWI634744B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H03K17/164—Soft switching using parallel switching arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本發明涉及的一種開關電路包括導電類型相同的第一金屬氧化物半導體場效電晶體(Metal-Oxide-Semiconductor Field-Effect Transistor；MOSFET)和第二金屬氧化物半導體場效電晶體，並聯在第一端和第二端之間。第一和第二金屬氧化物半導體場效電晶體的閘極端分別耦接到控制端，接收控制信號，接通或斷開開關電路，其中控制信號以緩慢的切換速率，從第一電壓位準切換至第二電壓位準。第一金屬氧化物半導體場效電晶體具有第一臨界電壓，第二金屬氧化物半導體場效電晶體具有第二臨界電壓，第一臨界電壓小於第二臨界電壓。

Description

低速開關應用的MOSFET開關電路及製備方法、負載切換 方法
本發明涉及半導體元件，更確切地說，是提供包括一對並聯的MOSFET元件的開關電路，一對MOSFET元件具有不同的臨界電壓特性和不同的電晶體尺寸。
在可攜式電子設備引入負載開關，將可實現電源管理功能。確切地說，可攜式電子設備須延長電池壽命，同時保持性能水準。可攜式電子設備中所用的負載開關可以使系統根據當前所使用的外部設備或子電路做出電源管理決策。當可攜式電子設備引入負載開關時，可攜式電子設備會控制負載開關將電壓軌連接或不連接至特定的負載。此負載開關能夠在需要時提供一種為負載供電的方式，以便最大程度地發揮電子設備的性能。
負載開關電路通常是使用開/關控制信號所控制的開關元件所達成。典型的開關元件例如為MOSFET(金屬-氧化物-半導體場效應電晶體)元件，當控制信號接通電晶體時，會將電源電壓傳導至特定負載。負載開關電路可以配置成高側開關和/或低側開關。例如第1(a)圖至第1(c)圖表 示傳統的負載開關電路的實施例。更確切地說，第1(a)圖表示配置成高側開關的負載開關電路。負載開關電路包括負載開關LS1，將負載10連接到電壓源12，在本範例中，電壓源12為電池電壓VBAT。對於高側開關來說，負載開關LS1通常配置成PMOS電晶體。
第1(b)圖表示為低側開關配置的負載開關電路。其中負載開關電路包括負載開關LS2，將負載10連接到電壓源12，在這個實施例中，電壓源12為電池電壓VBAT。對於該低側開關來說，負載開關LS2通常配置成NMOS電晶體，如第1(c)圖所示的元件符號。參見第1(c)圖所示，低側負載開關是利用NMOS電晶體M10來實施並且將電壓源12耦接至負載10，於實施例中負載10表示為電阻器RLoad。電晶體M10由控制電壓Vin在節點14處進行控制，控制電壓Vin通常是慢斜升電壓信號。慢斜升電壓控制信號用於緩慢接通負載開關，避免負載10經歷突波電流。
然而，當負載開關電晶體M10的閘極電壓傾斜上升時，電晶體可能會長時間偏壓在飽和區或線性模式下。當在飽和區偏壓時，電晶體M10被操作在很高的汲極電流和很高的閘極源極電壓下工作。當電晶體M10靜止在飽和區時，並且在高電流和高電壓下工作很長時間之後，負載開關電晶體M10會產生熱量。負載開關上多餘的熱量在控制電壓傾斜上升時間內，會產生熱耗散效應，導致永久性的元件故障。
在一個可選擇的實施例中，本發明提供了一種具有第一端、第二端和控制端的開關電路，主要包括：導電類型相同的第一MOS電晶體和第二MOS電晶體，在第一端和第二端之間並聯，第一和第二MOS電晶 體的閘極端分別耦接到控制端，以接收控制信號，使開關電路接通或斷開，控制信號在第一電壓位準和第二電壓位準間切換，第一電壓位準用於斷開第一和第二MOS電晶體，第二電壓位準用於接通第一和第二MOS電晶體，其中第一MOS電晶體具有第一臨界電壓，第二MOS電晶體具有第二臨界電壓，第一臨界電壓小於第二臨界電壓。
上述開關電路，第一MOS電晶體具有第一電晶體面積，第二MOS電晶體具有第二電晶體面積，第一電晶體面積小於第二電晶體面積。第一MOS電晶體和第二MOS電晶體都由獨立的電晶體構成。第一MOS電晶體和第二MOS電晶體皆形成在同一個半導體基板上。
上述開關電路，第一MOS電晶體包括電晶體元件的第一陣列，以及第二MOS電晶體包括電晶體元件的第二陣列，並且將電晶體元件的第一陣列均勻分佈在電晶體元件的第二陣列中。該第一MOS電晶體面積在第二MOS電晶體面積的5%至45%之間。
上述開關電路，第一MOS電晶體具有第一轉移電導值，第二MOS電晶體具有第二轉移電導值，第一轉移電導值小於第二轉移電導值。每個第一MOS電晶體和第二MOS電晶體都包括溝渠式電晶體，其閘極端形成在半導體層中的溝渠中。
上述開關電路，第一MOS電晶體和第二MOS電晶體形成在半導體晶片中，第一MOS電晶體包括溝渠式電晶體元件的第一陣列，第二MOS電晶體包括溝渠式電晶體元件的第二陣列，電晶體元件的第一陣列均勻分佈在電晶體元件的第二陣列中。
上述開關電路，溝渠式電晶體元件的第一陣列包括具有第一 閘氧化層厚度的溝渠式電晶體元件，溝渠式電晶體元件的第二陣列包括具有第二閘氧化層厚度的溝渠式電晶體元件，第一閘氧化層厚度大於第二閘氧化層厚度。溝渠式電晶體元件的第一陣列包括具有第一通道長度的溝渠式電晶體元件，溝渠式電晶體元件的第二陣列包括具有第二通道長度的溝渠式電晶體元件，第一通道長度大於第二通道長度。
上述開關電路，第二MOS電晶體包括具有閘極端的溝渠式電晶體，閘極端形成在半導體層中的溝渠中，第一MOS電晶體包括具有平面閘極的電晶體，平面閘極形成在半導體層的頂面上。
上述開關電路，包括耦接到第一MOS電晶體的源極端上的電阻器，提供源極穩流。
上述開關電路，第一MOS電晶體和第二MOS電晶體包括NMOS電晶體，控制信號包括以第一切換速率從低電壓位準切換至高電壓位準的電壓信號，以便接通NMOS電晶體，以及包括以第二切換速率從高電壓位準切換至低電壓位準的電壓信號，以便斷開NMOS電晶體。
上述開關電路，配置第一和第二MOS電晶體，用於低側開關，每一個第一和第二MOS電晶體包含耦接到第一端的第一電流處理端，以及耦接到第二端的第二電流處理端，第一端耦接到負載上，第二端耦接到電壓源的負電壓端。
上述開關電路，第一MOS電晶體和第二MOS電晶體包括PMOS電晶體，控制信號包括以第三切換速率，從高電壓位準切換至低電壓位準的電壓信號，以接通PMOS電晶體，以及包括以第四切換速率，從低電壓位準切換至高電壓位準的電壓信號，用以斷開PMOS電晶體。
上述開關電路，配置第一和第二MOS電晶體用於高側開關，每一個第一和第二MOS電晶體都包含耦接到第一端的第一電流處理端，以及包含耦接到第二端的第二電流處理端，其中第一端耦接到電壓源的正電壓端，第二端耦接到負載。
上述開關電路，控制信號的切換速率在5伏/秒至1000伏/秒之間。
在一個可選擇的實施例中，本發明還提供一種用於形成開關電路的方法，主要包括下列步驟：形成半導體層；在半導體層中形成溝渠式電晶體元件的陣列，溝渠式電晶體元件由溝渠閘極結構定義；在第一組溝渠式電晶體元件中，形成具有第一導電類型的本體區，本體區的摻雜濃度與第一臨界電壓有關；在第二組溝渠式電晶體元件中，形成具有第一導電類型的本體區，本體區的摻雜濃度與第二臨界電壓有關，第一臨界電壓小於第二臨界電壓；在溝渠式電晶體元件的陣列中形成源極區；在第一組溝渠式電晶體元件中，形成具有第一臨界電壓的第一MOS電晶體；在第二組溝渠式電晶體元件中，形成具有第二臨界電壓的第二MOS電晶體；將第一MOS電晶體和第二MOS電晶體的第一電流處理端電性連接起來；將第一MOS電晶體和第二MOS電晶體的第二電流處理端電連接起來；並且為第一和第二MOS電晶體的閘極端來提供控制信號。
上述的方法，第一組溝渠式電晶體元件在半導體層中的配置於第二組溝渠式電晶體元件的區域之中。上述的方法，第一MOS電晶體具有第一電晶體面積，第二MOS電晶體具有第二電晶體面積，第一電晶體面積小於第二電晶體面積。
在另一個可選擇的實施例中，本發明還提供一種將負載切換至電路節點的方法，主要包括以下步驟：形成一種含有第一MOS電晶體和第二MOS電晶體並聯的開關電路，第一MOS電晶體具有第一臨界電壓和第一電晶體面積，第二MOS電晶體具有第二臨界電壓和第二電晶體面積；在負載和電路節點之間，耦接開關電路；提供控制信號，接通開關電路，控制信號在第一電壓位準和第二電壓位準間切換；當控制信號達到第一臨界電壓時，接通第一MOS電晶體；穿過或經由負載和電路節點之間的第一MOS電晶體，傳導電流；當控制信號達到第二臨界電壓時，接通第二MOS電晶體；並且穿過或經由負載和電路節點之間的第一和第二MOS電晶體，傳導電流。
上述的方法，第一電晶體面積小於第二電晶體面積。
LS1、LS2‧‧‧負載開關
10‧‧‧負載
12‧‧‧電壓源
14、14’‧‧‧節點
16、18‧‧‧曲線
20‧‧‧虛線
50、60‧‧‧負載開關電路
52、62‧‧‧第一端(汲極端)
54、64‧‧‧第二端
Vin‧‧‧慢斜升控制電壓信號
M1、M2‧‧‧NMOS電晶體
M1’、M2’‧‧‧PMOS電晶體
70、90、100‧‧‧並聯電晶體對
75、135‧‧‧半導體層(汲極区)
76、96、132‧‧‧閘氧化層
77‧‧‧多晶矽層
78、79、99、136‧‧‧本體區
80、134‧‧‧源極區
81‧‧‧區域
82‧‧‧絕緣層(介電層)
84‧‧‧接觸窗口
85、140‧‧‧導體層(金屬層)
86‧‧‧介電層
130‧‧‧平面閘極
87‧‧‧第一次全面本體佈植
88‧‧‧光阻層
89‧‧‧第二次全面本體佈植
以下的詳細說明及附圖提出了本發明的各個實施例。
第1(a)圖至第1(c)圖表示傳統的負載開關電路範例。
第2圖表示MOSFET元件的汲極電流與閘源極電壓之間的轉移特性。
第3(a)圖至第3(b)圖表示本發明實施例中的開關電路。
第4圖表示在本發明的實施例中，用於構成負載開關電路的並聯電晶體對的剖面圖。
第5圖表示在本發明的可選擇實施例中，構成負載開關電路的並聯電晶體對的剖面圖。
第6圖表示在本發明的可選擇實施例中，構成負載開關電路的並聯電晶體對的剖面圖。
第7(a)圖至第7(c)圖表示在本發明的可選擇實施例中，包含有穩流電阻器的並聯電晶體對的剖面圖。
第8(a)圖至第8(h)圖表示在本發明的可選擇實施例中，實現第4圖所示的並聯電晶體對的製程過程。
本發明可以以各種方式實現，包括作為一個製程；一種裝置；一個系統；和/或一種物質合成物。在本說明書中，這些實現方式或本發明可能採用的任意一種其他方式，都可以稱為技術。一般來說，可以在本發明的範圍內變換所述製程步驟的順序。
本發明的一個或多個實施例的詳細說明以及附圖解釋了本發明的原理。雖然，本發明與這些實施例在一起提出，但是本發明的範圍 並不局限於任何實施例。本發明的範圍僅由申請專利範圍內容所限定，本 發明包含多種可選方案、修正以及等效方案。在以下說明中，所提出的各種具體細節用於全面理解本發明。這些細節用於解釋說明，無需這些詳細細節中的部分細節或全部細節，依據申請專利範圍內容，就可以實現本發明。為了條理清晰，本發明相關技術領域中眾所周知的技術材料並沒有詳細說明，以免對本發明產生不必要的混淆。
依據本發明的實施例，一種開關電路包括一對並聯MOSFET元件，這些MOSFET元件具有不同的臨界電壓特性和不同的電晶 體尺寸。開關電路通常由慢斜升控制電壓信號控制，接通開關電路。當控制電壓緩慢上升時，首先接通具有低臨界電壓和具有較小區域/尺寸/面積的第一MOSFET元件傳導電流，然後接通具有較高臨界電壓和具有較大區域/尺寸/面積的該第二MOSFET元件。根據這種方式，只有當汲源極電壓被第一MOSFET元件降低後，才會接通具有較大區域的第二MOSFET元件，從而避免熱散失引起的開關電路故障。在一些實施例中，開關電路中並聯的電晶體同時形成在同一單片半導體晶片/基板上，第一MOSFET元件均勻分佈在半導體晶片/基板上，實現最佳化的功率消耗。
在本發明的實施例中，開關電路用作負載開關，切換負載，從而將負載連接到電壓源。當開關電路用於切換負載時，本發明所述的開關電路有時稱為“負載開關”或“負載開關電路”。要注意的是，本發明所述的開關電路還有其他應用，用作負載開關至少其中一個範例。通常來說，本發明所述的開關電路包括耦接到第一電路節點的第一端，耦接到第二電路節點的第二端，以及耦接的控制端，用於接收控制信號，接通或斷開開關電路。在一些實施例中，第一電路節點耦接到負載上，該第二電路節點耦接到電壓源上。
第2圖表示MOSFET元件的汲極電流和閘源極電壓(gate to source voltage)之間的轉移特性。參見第2圖，對於指定的汲源極電壓(或汲極電壓)VDS來說，當MOSFET元件的閘源極電壓(或閘極電壓(gate Voltage))VGS高於指定的臨界電壓時，電晶體開始傳導汲極電流IDS。尤其是，汲極電流IDS相對於閘極電壓來說增長迅速。然而，汲極電流IDS顯示出一定的溫度相關特性。曲線16和曲線18表示在27℃至125℃的溫度範 圍內，MOSFET元件的汲極電流變化狀況。確切地說，隨著溫度的升高，汲極電流開始傳導的臨界電壓降低，同時汲極電流的傾斜度(轉移電導)也降低。因此，在一定溫度範圍內，MOSFET元件的汲極電流與閘極電壓之間，在參考汲極位準IDS0處具有汲極電流交叉點用虛線20表示。例如較低的第一溫度值條件下的汲極電流IDS曲線16與較高的第二溫度值條件下的汲極電流IDS曲線18具有一個交叉點，用虛線20表示，交叉點表示了一個參考汲極電流IDS0位準。
如果MOSFET元件在汲極電流交叉點下方的區域內工作，即當前的實際汲極電流低於參考汲極電流IDS0位準，則隨著元件變熱，操作溫度升高，汲極電流動作會從曲線16移向曲線18，汲極電流增大。也就是說，汲極電流相對於溫度的變化大於零(dI/dT>0)。隨著操作溫度和汲極電流持續升高，產生的熱散失會導致元件故障。然而，如果MOSFET元件在汲極電流交叉點以上的區域內工作，即當前的實際汲極電流大於汲極電流IDS0位準，則隨著元件變熱，運行溫度升高，汲極電流動作會從曲線16移向曲線18，汲漏極電流實際減小。也就是說，汲極電流相對於溫度的變化小於零(dI/dT<0)。在該工作區域，MOSFET元件避開了熱散失，變成了熱穩定元件。
對作為負載開關的MOSFET元件來說，必須在大於參考該汲極電流IDS0位準的實際汲極電流下操作MOSFET元件，使得當MOSFET元件被慢斜升控制電壓信號緩慢接通時，確保熱穩定性。然而當電晶體在大於參考汲極電流IDS0位準的實際汲極電流下操作時，電流密度將會很高，其中大量電流被推入電晶體。為了實現很高的電流密度，需要使用小面積 的電晶體，導致於不預期的高導通電阻(RDSon)會在電晶體處發生。
如果MOSFET要在參考汲極電流IDS0位準以上的熱穩定區操作，必須使用具低的轉移電導(gm)的MOSFET元件，這是因為電晶體的較低轉移電導，會推動汲極電流交叉點(即虛線20)或參考汲極電流IDS0位準降低，使參考汲極電流IDS0以上的實際汲極電流更易運行。然而，低轉移電導也會導致不預期的很高的導通電阻(RDSon)在電晶體處產生。
第3(a)圖和第3(b)圖表示本發明可選擇的實施例中的開關電路。第3(a)圖表示利用N-型MOSFET元件(或NMOS電晶體)，將開關電路作為低側開關結構中的負載開關，第3(b)圖則表示利用P-型MOSFET元件(或PMOS電晶體)，將開關電路作為高側開關結構中的負載開關。本發明所述的用於高側或低側開關的開關電路結構，除了所用的電晶體極性不同之外，其他特性基本都一樣。
參見第3(a)圖，開關與負載開關電路50耦接，以切換電壓源12至負載10，負載10耦接在負載開關電路50與電壓源12正極之間。 在該實施例中，電壓源12為電池電壓VBAT，負載10用電阻器RLoad表示。 負載開關電路50包括耦接到第一電路節點的第一端52耦接到第二電路節點的第二端54，以及控制端(節點14)耦接以接受慢斜升控制信號Vin。在本實施例中，負載開關電路50包括第一N-型MOSFET元件(NMOS電晶體M1)和第二N-型MOSFET(NMOS電晶體M2)，它們在第一端52和第二端54之間並聯。在本範例中，第一端52耦接到負載10上，第二端54耦接到電壓源12的負端子上。也就是說，NMOS電晶體M1和M2的汲極端，在第一端52處連接在一起，並且耦接到負載10上，而NMOS電晶體 M1和M2各自的源極端，在第二端54處連接在一起，並且耦接到電壓源(即接地電壓)12的負端子上。NMOS電晶體M1和M2各自具有受該慢斜升控制電壓Vin(在節點14處)驅動的閘極端，慢斜升控制電壓Vin利用緩慢升高的電壓信號，緩慢接通NMOS電晶體。也就是說，慢斜升控制電壓Vin為上升的電壓信號，從第一電壓位準升至第二以及更高的電壓位準。所配置的NMOS電晶體M1和M2具有不同的臨界電壓特性以及不同的電晶體尺寸。
慢斜升控制電壓Vin以很緩慢的切換速率在第一電壓位準和第二電壓位準間切換，是指慢斜升控制電壓Vin並非直接從其中之一的電壓位準瞬間轉變到另一者的電壓位準(切換時間大於零)，而是以預設的變化速率/切換速率逐步從其中之一的電壓位準傾斜地上升或下降到另一者的電壓位準。例如針對NMOS電晶體，是以預設的大於零的第一變化速率/切換速率從低位準的第一電壓逐步傾斜地上升到高位準的第二電壓來接通NMOS電晶體，或以預設的大於零的第二變化速率/切換速率從高位準的第一電壓逐步傾斜地下降到低位準的第二電壓來斷開NMOS電晶體。另外針對PMOS電晶體，則是以預設的大於零的第三變化速率/切換速率從高位準的第一電壓逐步傾斜地下降到低位準的第二電壓來接通PMOS電晶體，或以預設的大於零的第四變化速率/切換速率從低位準的第一電壓逐步傾斜地上升到高位準的第二電壓來斷開PMOS電晶體。以上模式同樣適用於慢斜升控制電壓Vin從第二電壓切換到第一電壓的情況。
(us原文[0024])更具體地說，第一NMOS電晶體M1的臨界電壓(VTH)低於第二NMOS電晶體M2的臨界電壓。因此，使用相同的 閘極電壓VGS，第一NMOS電晶體M1在第二NMOS電晶體M2之前接通，並開始傳導電流。此外，第一NMOS電晶體M1的電晶體面積小於第二MOS電晶體M2。在一些實施例中，第一NMOS電晶體M1的電晶體面積是第二NMOS電晶體M2的電晶體面積的一部分。因此，第一NMOS電晶體M1的轉移電導(低gm)也會小於第二NMOS電晶體M2的轉移電導。憑藉較低的轉移電導，第一NMOS電晶體M1的導通電阻RDSon將大於該第二NMOS電晶體M2。換言之，第二NMOS電晶體M2的導通電阻RDSon小於第一NMOS電晶體M1。然而，憑藉較低的轉移電導，第一NMOS電晶體M1在曲線的交叉點表示的參考汲極電流IDS0位準將低於第二NMOS電晶體M2，也即IDS02>IDS01。因此，其更容易加偏壓於第一NMOS電晶體M1至熱穩定工作區以達到參考電流IDS0以上。
為了便於理解，負載開關電路50中兩個並聯的NMOS電晶體M1和M2的電晶體特性匯總如下表：
第3(b)圖表示負載開關電路60耦接且將電壓源12(電池電壓 VBAT)切換至負載10(電阻器RLoad)，負載10耦接在電壓源12負極和負載開關電路60之間。負載開關電路60包括與第一端62耦接的第一電路節點，與第二端64耦接的第二電路節點，以及將控制端(節點14)耦接以接收慢斜升控制電壓信號Vin。在本實施例中，負載開關電路60作為高側開關，且其包括第一P-型MOSFET元件(PMOS電晶體M1')和第二P-型MOSFET元件(PMOS電晶體M2')，在第一端62和第二端64之間並聯。在本範例中，第一端62與電壓源12的正極端耦接，第二端64耦接到負載10上。 也就是說，PMOS電晶體M1'和M2'各自的源極端與第一端62處連接在一起，並且耦接到電壓源12的正極端上，PMOS電晶體M1'和M2'各自的汲極端在第二端64處連接在一起，並且耦接到負載10上。PMOS電晶體M1'和M2'各自的閘極端將共同藉由慢斜升控制電壓Vin(在節點14'處)驅動，慢斜升控制電壓Vin利用緩慢降低的電壓信號緩慢接通PMOS電晶體。也就是說，慢斜升控制電壓Vin為下降的電壓信號，從第一電壓位準降至較低的第二電壓位準。參照與上述負載開關電路50中的電晶體M1和M2相同的方式，PMOS電晶體M1'和M2'具有不同的臨界電壓特性和不同的電晶體尺寸。尤其是，PMOS電晶體M1'與PMOS電晶體M2'相比，具有較低的臨界電壓和較小的面積。PMOS電晶體M1'和M2'的特性與上述電晶體M1和M2和上述圖表中所述的特性類似。
要理解的是，PMOS電晶體的臨界電壓為負電壓值。在本發明中，PMOS電晶體M1'的臨界電壓低PMOS電晶體M2'，是指PMOS電晶體M1'的臨界電壓與PMOS電晶體M2'相比，更加接近於零。也就是說，PMOS電晶體M1'臨界電壓的絕對值小於PMOS電晶體M2'臨界電壓的絕對 值。
在以下說明中，參照第3(a)圖所示的NMOS電晶體負載開關電路，將簡要介紹負載開關電路的操作及製程。要注意的是，通過適當地改變電壓和摻雜物極性，第3(b)圖所表示的PMOS電晶體負載開關電路的操作和結構與NMOS負載開關電路類似。例如，在負載開關電路的操作中，利用慢斜升控制電壓信號Vin接通負載開關電路。對於NMOS電晶體負載開關來說，控制電壓信號為慢升電壓信號。對於PMOS電晶體負載開關來說，控制電壓信號為緩慢降電壓信號。在本說明書中，慢斜升控制電壓信號是指電壓信號以緩慢的變化速率(例如：僅作為範例說明但不構成限制的5V/秒至1000V/秒)，從無源電壓位準轉換到有源電壓位準。無源電壓位準是指用於斷開MOS電晶體的電壓位準，有源電壓位準是指用於完全接通MOS電晶體的電壓位準。此外，在本實施例中，要注意的是，NMOS電晶體M1或PMOS電晶體M1'是指在負載開關電路的並聯電晶體對中的其中一個電晶體，其電晶體面積和臨界電壓均小於電晶體對中的另一個電晶體，另一個電晶體稱為NMOS電晶體M2或PMOS電晶體M2'。
參照第3(a)圖所示的負載開關電路50，下面將主要介紹本發明中負載開關電路的操作情況。啟動慢斜升控制電壓信號Vin，接通負載開關電路50。控制電壓信號Vin為慢斜升信號，可以緩慢接通負載開關電路50。在一些作為範例且不會構成限制中，控制電壓信號Vin的變化速率為10V/秒；電晶體M1的臨界電壓VTH1大致上可能為1V左右，電晶體M2的臨界電壓VTH2大致上可能為2.5V左右；電晶體M1的面積約為電晶體M2面積的20%左右。在其他實施例中，電晶體M1的面積約為電晶體M2 的5%至45%。這些特性同樣也適用於電晶體M1'和M2'之間。
當慢斜升控制電壓信號Vin達到電晶體M1的臨界電壓VTH1時，首先接通電晶體M1，傳導電流。此時，流經負載10的全部電流都通過電晶體M1傳導。由於電晶體M1具有較小的面積和較低的參考汲極電流IDS0值，因此當只接通電晶體M1時，流經電晶體的大電流密度使電晶體M1偏置在汲極電流交叉點(即它的參考汲極電流IDS01位準)以上的區域中運行。因此，當控制電壓信號Vin緩慢上升時，電晶體M1在汲極電流交叉點(參考汲極電流IDS01)上的熱穩定區中操作，可避免發生熱散失。
隨著電晶體M1的接通和傳導電流，電晶體M1降低了在汲極端52(節點52)的電壓，使得降低了通過電晶體M1和M2上的汲源極電壓VDS。然後，隨著慢斜升控制電壓信號Vin緩慢上升至電晶體M2的臨界電壓VTH2，電晶體M2接通，與電晶體M1分擔負載電流。更確切地說，接通電晶體M1和M2，並將經過負載10的電流予以分流。然而，由於在節點52的汲極電壓已經被電晶體M1降低，所以電晶體M2並沒有很高的汲極電壓VDS。因此，當電晶體M2被慢斜升控制電壓信號Vin接通時，電晶體M2不會在很高的汲極電壓區中操作，而避免了電晶體M2發生熱散失和損壞。
通過緩慢降低慢斜升控制電壓信號Vin，可以中斷負載開關電路50。當慢斜升控制電壓信號Vin低於臨界電壓VTH2時，電晶體M2被斷開，並且電晶體M1仍然在它的參考汲極電流IDS01上方的熱穩定區中傳導。其中當慢斜升控制電壓信號Vin降至低於該臨界電壓VTH1以下時，電晶體M1同樣也會被中斷。
在負載開關電路操作時，負載開關電路的功率消耗只有在控制電壓的躍升過程中很高。為了確保安全的電路操作，當負載開關電路接通之後，負載開關電路的功率消耗降低時，負載開關電路的MOSFET元件必須承受控制電壓緩慢上升。在本發明所述的負載開關電路中，電晶體M1在初始的控制電壓躍升過程中接通，並且施加偏壓使得在汲極電流交叉點以上的熱穩定區中操作。然後，接通電晶體M2，功率消耗會顯著降低，負載開關電路不再受到熱散失的影響。
在本發明所述的開關電路中，在電晶體M2接通之前電晶體M1在躍升期間消耗了全部功率。在本發明的一些實施例中，可以利用獨立的電晶體M1和M2(或電晶體M1'和M2')，以形成本發明所述的開關電路。在其他實施例中，本發明所述的開關電路形成在單片半導體晶片上，電晶體M1和M2形成在同一個半導體基板上。在一些實施例中，具有低臨界電壓和較小面積的電晶體M1均勻地分佈在半導體晶片上，以最佳化開關電路的功率消耗。更確切地說，電晶體M1像是多晶體晶胞均勻地分佈在半導體晶片的較大面積上，而不是分佈在半導體晶片的一個區域中。將電晶體M1分佈在大面積的半導體晶片上，可以在很大的面積上分散功率消耗，以降低有效的熱阻抗及避免半導體晶片的局部加熱。在一些實施例中，電晶體M1的面積約為電晶體M2面積的5%至45%，電晶體M1作為電晶體元件，分佈在設置有電晶體M2的電晶體面積或區域上。
在其他實施例中，可以通過改變電晶體M1和M2的臨界電壓，最佳化負載開關電路的功率消耗。還可選擇改變電晶體M1和M2的面積比，以最佳化負載開關電路的功率消耗。在本發明的可選擇的實施例中， 利用不同的半導體結構與技術，將飽和區中的電晶體操作最佳化，可以形成具有低臨界和小面積的電晶體M1。在一些可選但非限制性的實施例中，可以使用較長的通道(longer channel)、較厚的閘氧化層(thicker gate oxide)或源極穩流(source ballasting)，也可以形成電晶體M1，這將在下文詳細介紹。
本發明的負載開關電路與傳統的負載開關電路相比，具有許多優點。首先，本發明的負載開關電路利用一對並聯的MOSFET元件，其中一個MOSFET元件在控制信號緩慢上升時，在汲極電流交叉點以上的熱穩定區中操作，從而保證了熱穩定性。只有當汲極電壓被降低之後，才會接通第二個較大的MOSFET元件，因此避免了熱散失。其次，負載開關電路在最初的上升階段，先使用具有高導通電阻的小型MOSFET，然後使用具有低導通電阻的較大型的MOSFET，用於負載開關正常操作。因此，雖然電晶體M1使負載開關電路損失了一塊很小的區域，但是負載開關電路仍然可以根據需要，在很低的導通電阻下工作。最後，本發明所述的負載開關電路配置簡便，可以選擇電晶體M1和M2的臨界電壓和面積比，使針對不同應用時，負載開關電路的操作和功率消耗達到最佳化。
可以用不同的方法，形成本發明所述的負載開關電路中的並聯電晶體對(電晶體M1和M2)，以獲得所需的臨界電壓差和電晶體面積比。在本發明的實施例中，負載開關電路中的並聯電晶體對用作溝渠式電晶體。在本發明中，溝渠式電晶體是指MOS電晶體中的閘極形成在半導體層中的溝渠中，垂直通道沿本體區中的溝渠側壁形成，本體區在源極區和汲極區之間，源極區形成在半導體層的正面，汲極區通常形成在半導體層 中或半導體層的背面。此外，在本發明的實施例中，利用帶有溝渠式電晶體元件的陣列，在負載開關電路中形成並聯的電晶體對。第4圖表示並聯電晶體對的剖面圖，可以利用電晶體對形成本發明實施例中的負載開關電路。參見第4圖，並聯電晶體對70包括電晶體M1和M2，它們作為第一導電類型的半導體層75中的溝渠式電晶體。當並聯電晶體對為NMOS電晶體時，半導體層75為N-型導電類型。當並聯電晶體對為PMOS電晶體時，半導體層75為P-型導電類型。在下文中，將按照電晶體M1和M2為NMOS電晶體，介紹並聯電晶體對70的結構。要理解的是，通過更換導電類型可以按照相同的方式形成PMOS電晶體。
在一些實施例中，半導體層75包括半導體基板或者包括半導體基板以及形成在基板上的磊晶層。半導體層75的真實結構顯得對於實施本發明並不那麼十分重要。在第4圖所示的溝渠式電晶體結構中，半導體層75作為電晶體對的汲極區。在實施例中，可以通過形成在半導體層75背面的背部汲極端，電性連接汲極區。在其他實施例中，汲極接觸可以被提高而設置到離溝渠有一定距離的半導體層75的正面。
形成在半導體層75中的溝渠，定義出了電晶體元件的陣列，以構成電晶體M1和M2。具體地說，電晶體M1和M2之間面積比的實現，是將第一部分元件分配給電晶體M1，將第二部分元件分配給電晶體M2，第一部分元件和第二部分元件之比，在電晶體M1和M2之間形成了電晶體面積比。此外，為了改善電晶體M1的熱阻抗，需要將用作電晶體M1的電晶體元件(如第一部分元件)均勻地分佈在電晶體M2的電晶體元件(如第二部分元件)中。在本實施例中，對電晶體M1來說電晶體元件形 成在設置有作為電晶體M2的四個電晶體元件的一個區域中。
電晶體M1和M2包括形成在溝渠具有閘氧化層76為襯層的溝渠中的閘極電極，溝渠溝渠並用多晶矽層77將溝渠填滿。本體區78、79形成在鄰近於電晶體以形成電晶體的通道區。本體區78、79的導電類型與半導體層75相反(例如P-型)。本體區78、79有時也稱為井區。源極區80形成在每個本體區中的半導體層正面。源極區80的導電類型與半導體層75相同(例如N-型)。絕緣層82(通常為介電層)，用以形成以隔離溝渠及源極區。接觸窗84經由半導體層的頂面至本體區78形成在絕緣層82內，並且穿過半導體層的頂面到達本體區78。導體層85(例如金屬層)形成接觸窗內而將電晶體的源極及本體電性短路且對於所有電晶體元件的所有的源極區相互連接。導體層85覆蓋在絕緣層82之上並且在形成導體層85時它的一部分一併填充在接觸窗84中，以便短接電晶體的源極和本體，而且將包含電晶體M1和M2的電晶體器件元件的全部源極區電性互連起來。
藉此以形成電晶體元件，對本體區78和79的摻雜濃度程度而可以選擇，使得電晶體M1的本體區79相較於電晶體M2的本體區78有較低的臨界電壓的臨界電壓。例如，本體區79相較於本體區78為輕摻雜。因此，電晶體M1形成在具有較低的臨界電壓(低VTH)的本體區79的電晶體元件中，電晶體M2形成在具有本體區78的電晶體元件中。藉由共用作為共汲極區(common drain region)的半導體層75及利用導體層85將所有的源極區互相連接而將電晶體M1和M2以並聯方式連接。閘極電極的接觸會在適當的區域形成於溝渠內並將所有的閘極電極電性連接，並且將 閘極電極電性連接到慢斜升控制電壓信號Vin(控制電壓訊號)。
因此，利用不同的本體區78、79中的摻雜濃度程度，可以使並聯電晶體對70的電晶體M1和M2具有不同的臨界電壓。更確切地說，電晶體M1形成在低VTH本體區中。另外，通過在一部分電晶體元件中形成低VTH本體區79，剩餘的電晶體元件具有高臨界電壓本體區78，使並聯電晶體對70的電晶體M1和M2具有不同面積比。
在本發明的可選擇的實施例中，利用在飽和區的最佳化性能，而延長持續時間的特點，來形成電晶體M1。第5圖表示一種並聯電晶體對的剖面圖，利用電晶體對可以形成本發明可選擇的實施例中所述的負載開關電路。參見第5圖，並聯電晶體對90包括電晶體M1和M2，按照上述第4圖所示的相同方法，可以作為溝渠式電晶體。然而，在第5圖所表示的實施例中，電晶體M1形成在具有低VTH本體區99、較長的通道溝渠和較厚的閘氧化層96的電晶體元件中。尤其是，對電晶體M1來說，鄰近電晶體元件的閘氧化層96的厚度大於對電晶體M2，鄰近於電晶體元件閘氧化層76的厚度。另外，第5圖顯示了本體區99、78在汲極區75中形成不同深度，電晶體M1的低VTH本體區99比電晶體M2的本體區78更深，以便在源極區80和汲極區75中的汲極區之間提供一條更長的通道，電晶體M1的電晶體元件的溝渠深度已經增加以容置更深的本體區。如此的結構，該半導體層75位於本體區之下的那一部分即作為電晶體的汲極區。且因上述用作電晶體M1的電晶體器件的溝渠深度增大，亦即用於設置電晶體M1的閘極電極的溝渠要比用於設置電晶體M2的閘極電極的溝渠更深一些，以容納更深的本體區。另因電晶體M1具有較厚的閘氧化層96和較長 的通道，可進一步地降低其轉移電導。在一個可選擇但非限制的範例中，忽略了鄰近於VTH本體區99，在電晶體元件的源極區80，使得沒有電晶體形成在那些電晶體元件中。例如在可選擇的實施例中，在電晶體M1的溝渠到電晶體M2的溝渠之間的過渡區的本體區78中沒有摻雜形成源極區80，可認為在電晶體M1的溝渠朝向於電晶體M2的側壁附近的本體區78中省略源極區80，但在電晶體M1的溝渠背離於電晶體M2的側壁附近的本體區99中形成源極區80，和在電晶體M2的溝渠背離於電晶體M1的側壁附近的本體區78中形成源極區80。因此，在半導體基板或半導體層75上，可以形成具有厚閘氧化層96和低VTH本體區99的電晶體M1以及具有薄閘氧化層76和高臨界電壓本體區78的電晶體M2。
在本發明的可選擇實施例中，利用帶有平面閘極的垂直型電晶體，形成電晶體M1，電晶體M2作為溝渠式電晶體。第6圖表示一種並聯電晶體對的截面圖，可用於形成本發明可選擇的實施例中所述的負載開關電路。參見第6圖，並聯電晶體對100包括利用平面閘極製成的電晶體M1，以及做為溝渠式電晶體的電晶體M2。電晶體M2的溝渠式電晶體結構與上述第4圖所示相同，這將在下文中詳細介紹。在本實施例中，利用平面閘極130，形成電晶體M1，平面閘極130形成在半導體層135的頂面上，並且通過閘氧化層132，與半導體層135絕緣。平面閘極130位於本體區136上方，構成電晶體的通道區。植入在本體區136頂部的源極區134形成在平面閘極130的兩側。在操作時，半導體層135作為電晶體的汲極區，電晶體具有橫向通道以及通向該半導體層135的垂直電流通路，橫向通道在平面閘極130下方的本體區136中。形成一些向下貫穿電晶體M1 的源極區134延伸到本體區136的接觸窗，同時製備另一些接觸窗向下貫穿溝渠式的電晶體M2的源極區延伸到其本體區(參見第4圖)，並且金屬層140的一部分填充在這些接觸窗內，利用金屬層140，將平面閘極電晶體M1的源極區134和溝渠閘極電晶體M2的源極區電連接起來。可以選擇平面閘極電晶體M1的臨界電壓和電晶體尺寸，最佳化電晶體M1，以便在飽和區中操作。
在本發明的可選擇的實施例中，可以在電晶體M1上增加源極流(source ballasting)。包括第7(a)圖至第7(c)圖表示在本發明的可選擇的實施例中，一種含有穩流電阻器(ballast resistor)的並聯電晶體對。參見第7(a)圖，可以在電晶體M1的源極端增加穩流電阻器RB，以便平均分配所有電晶體元件上的電流密度，例如穩流電阻器RB連接在電晶體M1的源極端和該第二端54之間(或穩流電阻連接於電晶體M1'的源極和第一端62之間)。第7(b)圖重覆了第4圖，表示在低VTH電晶體M1的源極端，引入穩流電阻器RB。在一些實施例中，可以通過簡單改變源極光罩的佈局，實現增加穩流電阻器RB，不會影響電晶體M1和M2的其他正常形成過程。 在一個可選擇的實施例中，在源極摻雜物植入的步驟中將摻雜光罩的佈局較之常規製程或第4圖而略微改變，光罩遮蔽住本體區79的局部區域，從而不在本體區79的整個頂部佈植源極區80，例如本體區79頂部的一部分區域81沒有佈植源極離子。第7(c)圖表示佈局變化的一個範例。參見第7(c)圖，通過除去區域81中的源極區80，可以形成源極穩流電阻器RB。因此，在區域81中，半導體層75中只有低VTH本體區79而沒有源極區80。一些填充金屬等導電材質所形成的接觸栓塞可以形成在接觸窗84中，接觸窗84 可以位於源極區80和/或區域81上方。設置於區域81上方的接觸窗84則沒有穿過源極區80而是直接向下延伸到半導體層75中的本體區79。因此源極電流必須流經縮小後的為擴散區的源極區80，觸及到形成在接觸窗84中的接觸栓塞。縮小後的源極區80提高了源極電阻，構成該穩流電阻器RB。
包括第8(a)圖至第8(h)圖表示在本發明的實施例中，如第4圖所示的並聯電晶體對的形成過程。參見第8(a)圖，溝渠形成在半導體層75中。閘氧化層76生長在溝渠中，閘氧化層76附著在溝渠側壁和底部，並用多晶矽閘極層77填充溝渠。介電層86形成在溝渠上方，覆蓋溝渠，並且覆蓋在半導體層75上方作為佈植緩衝層。
參見第8(b)圖，利用第一次全面本體佈植(first blanket body implant)87，為電晶體M1來形成低臨界電壓的本體區。參見第8(c)圖，用光阻層88作為光罩，光罩將用於遮蔽形成電晶體M1的電晶體元件，利用第二次全面本體植入(second blanket body implant)89，為電晶體M2形成高臨界電壓的本體區。於熱退火之後，第二次佈植摻雜物、第一次佈植摻雜物對應分別形成本體區78和79，如第8(d)圖所示。
參見第8(e)圖，利用源極佈植，在半導體層75的頂面上形成源極區80。然後在半導體層75的正面沉積平坦式的介電層82(如BPSG層)，如第8(f)圖所示。接觸窗84形成在介電層82中，穿過源極區80，進入本體區78、79，如第8(g)圖所示。然後如第8(h)圖所示，再沉積金屬層85覆蓋在介電層82上方，金屬層85的一部分同時還填充在接觸窗84內，電性連接所有的源極區80，構成並聯的電晶體對。
上述形成製程僅用於解釋說明，不加以限制。還可以使用其他形成方法，形成上述並聯電晶體對，用於負載開關電路。
在上述實施例中，MOSFET元件或MOS元件具有源極、汲極和閘極端。要注意的是，MOS電晶體的源極和汲極端在有些時候可以互換，通常稱為電流處理端。MOS電晶體的閘極端有時稱為控制端。
雖然為了表述清楚，以上內容對實施例進行了詳細介紹，但是本發明並不局限於上述細節。實施本發明還有許多可選方案。文中的實施例僅用於解釋說明，不用於局限。

Claims (18)

  1. 一種具有一第一端、一第二端和一控制端的一開關電路，包括：具有相同導電類型的一第一MOS電晶體和一第二MOS電晶體，並聯在一第一端和一第二端之間，該第一和該第二MOS電晶體的一汲極端分別耦接到該第一端，該第一和該第二MOS電晶體的一源極端分別耦接到該第二端，該第一和該第二MOS電晶體的一閘極端分別耦接到一共同控制端，以接收一控制信號，使一開關電路接通或斷開，該控制信號在一第一電壓位準和一第二電壓位準之間切換，該第一電壓位準用於斷開該第一和該第二MOS電晶體，該第二電壓位準用於接通該第一和該第二MOS電晶體；其中該第一MOS電晶體具有一第一臨界電壓，該第二MOS電晶體具有一第二臨界電壓，該第一臨界電壓小於該第二臨界電壓，該第一MOS電晶體的跨導大於該第二MOS電晶體的跨導，其中，該第一MOS電晶體具有一第一電晶體面積，該第二MOS電晶體具有一第二電晶體面積，該第一電晶體面積小於該第二電晶體面積；其中回應於耦合以驅動該第一MOS電晶體和該第二MOS電晶體的該閘極端的該控制信號，該第一MOS電晶體回應於切換到該第二電壓位準的該控制信號而在該第二MOS電晶體之前導通，並且該第二MOS電晶體回應於切換到該第一電壓位準的該控制信號而在該第一MOS電晶體之前截止。
  2. 如申請專利範圍1項所述之開關電路，其中該第一MOS電晶體和該第二MOS電晶體都由獨立的電晶體構成。
  3. 如申請專利範圍第1項所述之開關電路，其中該第一MOS電晶體和該第二MOS電晶體形成在一半導體晶片上。
  4. 如申請專利範圍第3項所述之開關電路，其中該第一MOS電晶體包括該電晶體元件的一第一陣列，該第二MOS電晶體包括電晶體元件的一第二陣列，該電晶體元件的該第一陣列均勻分佈在該電晶體元件的該第二陣列中。
  5. 如申請專利範圍第1項所述之開關電路，其中該第一電晶體面積在該第二電晶體面積的5%至45%之間。
  6. 如申請專利範圍第1項所述之開關電路，其中每一該第一MOS電晶體和每一該第二MOS電晶體都包括一溝渠式電晶體，一閘極端形成在一半導體層中的一溝渠中。
  7. 如申請專利範圍第6項所述之開關電路，其中該第一MOS電晶體和該第二MOS電晶體形成在一半導體晶片中，該第一MOS電晶體包括一溝渠式電晶體元件的一第一陣列，該第二MOS電晶體包括一溝渠式電晶體元件的一第二陣列，該電晶體元件的該第一陣列均勻分佈在該電晶體元件的該第二陣列中。
  8. 如申請專利範圍7項所述之開關電路，其中該溝渠式電晶體元件的該第一陣列包括具有一第一閘氧化層厚度的一溝渠式電晶體元件，該溝渠式電晶體元件的該第二陣列包括具有一第二閘氧化層厚度的一溝渠式電晶體元件，該第一閘氧化層厚度大於該第二閘氧化層厚度。
  9. 如申請專利範圍第7項所述之開關電路，其中該溝渠式電晶體元件的該第一陣列包括具有一第一通道長度的該溝渠式電晶體元件，該溝渠式電晶體元件的該第二陣列包括具有一第二通道長度的該溝渠式電晶體元件，該第一通道長度大於該第二通道長度。
  10. 如申請專利範圍第3項所述之開關電路，其中該第二MOS電晶體包括具有一閘極端的一溝渠式電晶體，該閘極端形成在該半導體層中的溝渠中，該第一MOS電晶體包括具有一平面閘極的電晶體，該平面閘極形成在該半導體層的一頂面上。
  11. 如申請專利範圍第1項所述之開關電路，其中還包括耦接到該第一MOS電晶體的源極端上的一電阻器，提供源極穩流。
  12. 如申請專利範圍第1項所述之開關電路，其中該第一和該第二MOS電晶體包括一NMOS電晶體，一控制信號包括以一第一切換速率從一低電壓位準切換至一高電壓位準的一電壓信號，以便接通該NMOS電晶體，以及以一第二切換速率從一高電壓位準切換至一低電壓位準的一電壓信號，以便斷開該NMOS電晶體。
  13. 如申請專利範圍第12項所述之開關電路，其中配置該第一和該第二MOS電晶體，用於一低側開關，每一該第一和每一該第二MOS電晶體都耦接到該第一端的一第一電流處理端，以及耦接到該第二端的一第二電流處理端，該第一端耦接到一負載上，該第二端耦接到一電壓源的一負電壓端。
  14. 如申請專利範圍第1項所述之開關電路，其中該第一和該第二MOS電晶體包括一PMOS電晶體，一控制信號包括以一第三切換速率，從一高電壓位準切換至一低電壓位準的一電壓信號，以接通該PMOS電晶體，以及以一第四切換速率，從一低電壓位準切換至一高電壓位準的一電壓信號，以斷開該PMOS電晶體。
  15. 如申請專利範圍第14項所述之開關電路，其中配置該第一和該第二MOS電晶體用於一高側開關，每一該第一和每一該第二MOS電晶體都有耦接到該第一端的一第一電流處理端以及耦接到該第二端的一第二電流處理端，其中該第一端耦接到一電壓源的一正電壓端，該第二端耦接到一負載。
  16. 如申請專利範圍第1項所述之開關電路，其中該控制信號的切換速率在5伏/秒至1000伏/秒之間。
  17. 一種具有一第一端、一第二端和一控制端的一開關電路，包括：具有相同導電類型的一第一MOS電晶體和一第二MOS電晶體，並聯在一第一端和一第二端之間，該第一和該第二MOS電晶體的一汲極端分別耦接到該第一端，該第一和該第二MOS電晶體的一源極端分別耦接到該第二端，該第一和該第二MOS電晶體的一閘極端分別耦接到一共同控制端，以接收一控制信號，使一開關電路接通或斷開，該控制信號在一第一電壓位準和一第二電壓位準之間切換，該第一電壓位準用於斷開該第一和該第二MOS電晶體，該第二電壓位準用於接通該第一和該第二MOS電晶體；其中該第一MOS電晶體具有一第一臨界電壓，該第二MOS電晶體具有一第二臨界電壓，該第一臨界電壓小於該第二臨界電壓；其中該第一MOS電晶體和該第二MOS電晶體形成在一半導體晶片中，該第一MOS電晶體包括一溝渠式電晶體元件的一第一陣列，該第二MOS電晶體包括該溝渠式電晶體元件的一第二陣列，該溝渠式電晶體元件的該第一陣列均勻分佈在該溝渠式電晶體元件的該第二陣列中，該溝渠式電晶體元件的該第一陣列包括具有一第一閘氧化層厚度的一溝渠式電晶體元件，該溝渠式電晶體元件的該第二陣列包括具有一第二閘氧化層厚度的一溝渠式電晶體元件，該第一閘氧化層厚度大於該第二閘氧化層厚度。
  18. 一種具有一第一端、一第二端和一控制端的一開關電路，包括：具有相同導電類型的一第一MOS電晶體和一第二MOS電晶體，並聯在一第一端和一第二端之間，該第一和該第二MOS電晶體的一汲極端分別耦接到該第一端，該第一和該第二MOS電晶體的一源極端分別耦接到該第二端，該第一和該第二MOS電晶體的一閘極端分別耦接到一共同控制端，以接收一控制信號，使一開關電路接通或斷開，該控制信號在一第一電壓位準和一第二電壓位準之間切換，該第一電壓位準用於斷開該第一和該第二MOS電晶體，該第二電壓位準用於接通該第一和該第二MOS電晶體；其中該第一MOS電晶體具有一第一臨界電壓，該第二MOS電晶體具有一第二臨界電壓，該第一臨界電壓小於該第二臨界電壓；其中該第一MOS電晶體和該第二MOS電晶體形成在一半導體晶片上，該第二MOS電晶體包括具有一閘極端的一溝渠式電晶體，該閘極端形成在該半導體層中的溝渠中，該第一MOS電晶體包括具有一平面閘極的電晶體，該平面閘極形成在該半導體層的一頂面上。
TW104110202A 2014-04-14 2015-03-30 低速開關應用的ｍｏｓｆｅｔ開關電路及製備方法、負載切換方法 TWI634744B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/252,568 US10418899B2 (en) 2014-04-14 2014-04-14 MOSFET switch circuit for slow switching application
US14/252,568 2014-04-14

Publications (2)

Publication Number Publication Date
TW201539979A TW201539979A (zh) 2015-10-16
TWI634744B true TWI634744B (zh) 2018-09-01

Family

ID=54265895

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104110202A TWI634744B (zh) 2014-04-14 2015-03-30 低速開關應用的ｍｏｓｆｅｔ開關電路及製備方法、負載切換方法

Country Status (3)

Country Link
US (1) US10418899B2 (zh)
CN (1) CN104979346B (zh)
TW (1) TWI634744B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013111574B4 (de) 2013-10-21 2017-01-12 Wago Verwaltungsgesellschaft Mbh Federkraftklemmanschluss und Steckverbinder
DE102015220265A1 (de) * 2015-10-19 2017-04-20 Robert Bosch Gmbh Halbleiterbauelement mit einer Mehrzahl von Zellen und Steuergerät für ein Fahrzeug
US10388781B2 (en) 2016-05-20 2019-08-20 Alpha And Omega Semiconductor Incorporated Device structure having inter-digitated back to back MOSFETs
US10446545B2 (en) 2016-06-30 2019-10-15 Alpha And Omega Semiconductor Incorporated Bidirectional switch having back to back field effect transistors
US10103140B2 (en) * 2016-10-14 2018-10-16 Alpha And Omega Semiconductor Incorporated Switch circuit with controllable phase node ringing
US10325908B2 (en) * 2017-04-26 2019-06-18 Alpha And Omega Semiconductor Incorporated Compact source ballast trench MOSFET and method of manufacturing
CN107611124B (zh) * 2017-08-31 2020-06-09 上海华虹宏力半导体制造有限公司 功率mosfet器件
JP2019068592A (ja) * 2017-09-29 2019-04-25 トヨタ自動車株式会社 電力変換装置
CN109585445B (zh) * 2017-09-29 2021-03-16 深圳尚阳通科技有限公司 功率mosfet
RU2681699C1 (ru) 2018-02-13 2019-03-12 Общество с ограниченной ответственностью "Траст" Способ и сервер для поиска связанных сетевых ресурсов
JP2019161103A (ja) * 2018-03-15 2019-09-19 株式会社東芝 半導体装置
DE102018214579A1 (de) * 2018-08-29 2020-03-05 Robert Bosch Gmbh Stromrichter mit Klammerdiode
US10784850B2 (en) * 2018-12-11 2020-09-22 Semiconductor Components Industries, Llc Power transistor device and method of controlling the same
CN109659360A (zh) * 2018-12-18 2019-04-19 吉林华微电子股份有限公司 Igbt器件和制作方法
US11031922B1 (en) 2019-12-03 2021-06-08 Alpha And Omega Semiconductor (Cayman) Limited Switch circuit with reduced switch node ringing
CN111883532B (zh) * 2020-06-28 2024-04-05 中国科学院微电子研究所 半导体结构、其制作方法、半导体存储器及电子设备
CN114725219B (zh) * 2022-06-10 2022-09-09 瑞能半导体科技股份有限公司 碳化硅沟槽栅晶体管及其制造方法
CN116364755A (zh) * 2023-03-14 2023-06-30 瑶芯微电子科技(上海)有限公司 屏蔽栅沟槽型mosfet器件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747505B1 (en) * 1999-09-22 2004-06-08 Infineon Technologies Ag Circuit configuration for controlling a load with reduced noise emission
US20090218890A1 (en) * 2008-03-03 2009-09-03 Alpha & Omega Semiconductor, Ltd Robust semiconductor power devices with design to protect transistor cells with slower switching speed

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5637902A (en) * 1996-01-16 1997-06-10 Vlsi Technology, Inc. N-well resistor as a ballast resistor for output MOSFET
US20010031524A1 (en) * 1998-07-13 2001-10-18 Samsung Electronics Co., Ltd. Nonvolatile memory device and manufacturing method therefor
US6268286B1 (en) * 2000-02-01 2001-07-31 International Business Machines Corporation Method of fabricating MOSFET with lateral resistor with ballasting
US6559507B1 (en) * 2001-06-29 2003-05-06 National Semiconductor Corporation Compact ballasting region design for snapback N-MOS ESD protection structure using multiple local N+ region blocking
US20100084709A1 (en) * 2005-07-05 2010-04-08 Ryuta Tsuchiya Semiconductor device and method for manufacturing same
JP2012227680A (ja) * 2011-04-19 2012-11-15 Fujitsu Semiconductor Ltd スイッチング回路装置及びそれを有する電源装置
TWI435449B (zh) 2011-07-05 2014-04-21 Super Group Semiconductor Co Ltd 溝槽式功率半導體元件及其製造方法
CN103213508B (zh) * 2012-01-18 2016-06-01 比亚迪股份有限公司 一种电动车行车控制系统

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747505B1 (en) * 1999-09-22 2004-06-08 Infineon Technologies Ag Circuit configuration for controlling a load with reduced noise emission
US20090218890A1 (en) * 2008-03-03 2009-09-03 Alpha & Omega Semiconductor, Ltd Robust semiconductor power devices with design to protect transistor cells with slower switching speed

Also Published As

Publication number Publication date
CN104979346B (zh) 2018-09-18
US10418899B2 (en) 2019-09-17
TW201539979A (zh) 2015-10-16
US20150295495A1 (en) 2015-10-15
CN104979346A (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
TWI634744B (zh) 低速開關應用的ｍｏｓｆｅｔ開關電路及製備方法、負載切換方法
TWI575718B (zh) 利用深擴散區在單片功率積體電路中製備jfet和ldmos電晶體
TWI595749B (zh) 用於ｍｏｓｆｅｔ應用的可變緩衝電路
TWI550771B (zh) Reference voltage generating device
JP2007123887A (ja) レトログレード領域を備える横型ｄｍｏｓトランジスタ及びその製造方法
WO2014014939A2 (en) Semiconductor electronic components with integrated current limiters
KR20130038896A (ko) 스크리닝 전극을 가진 반도체 장치 및 방법
TWI485860B (zh) 橫向高電壓裝置及其製造方法
US20060240625A1 (en) Power semiconductor device having improved performance and method
JPH09107094A (ja) 高ブレークダウン電圧炭化珪素トランジスタ
JPH0823098A (ja) 双方向電流阻止ｍｏｓｆｅｔ及び双方向電流阻止ｍｏｓｆｅｔのオン抵抗を低減する方法
JP2010135800A (ja) 半導体素子及びその製造方法
KR100887017B1 (ko) 수평형 디모스 소자의 구조 및 그 제조 방법
JP2005510061A (ja) トレンチ・ゲート半導体装置とその製造方法
TWI648842B (zh) 帶有可控相位節點振鈴的開關電路
JPWO2004038805A1 (ja) 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置
TWI675473B (zh) 高壓半導體裝置
JP2006294990A (ja) 半導体デバイス
CN100454579C (zh) 自驱动ldmos晶体管
JP6102140B2 (ja) 半導体装置
TWI641131B (zh) 橫向雙擴散金屬氧化半導體元件
JP2005093456A (ja) 横型短チャネルｄｍｏｓ及びその製造方法並びに半導体装置
KR101951825B1 (ko) 고전압 p 형 횡방향 이중 확산 금속 산화물 반도체 전계 효과 트랜지스터
CN115799259B (zh) 一种提供增强型过压保护的mosfet及mosfet的制造方法
KR20110078885A (ko) 수평형 디모스 트랜지스터