JP2006294990A - 半導体デバイス - Google Patents

半導体デバイス Download PDF

Info

Publication number
JP2006294990A
JP2006294990A JP2005115952A JP2005115952A JP2006294990A JP 2006294990 A JP2006294990 A JP 2006294990A JP 2005115952 A JP2005115952 A JP 2005115952A JP 2005115952 A JP2005115952 A JP 2005115952A JP 2006294990 A JP2006294990 A JP 2006294990A
Authority
JP
Japan
Prior art keywords
region
drain
epitaxial layer
base
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005115952A
Other languages
English (en)
Inventor
Akira Takaishi
昌 高石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2005115952A priority Critical patent/JP2006294990A/ja
Priority to EP06731613A priority patent/EP1870940A4/en
Priority to PCT/JP2006/307666 priority patent/WO2006112305A1/ja
Priority to KR1020077022451A priority patent/KR20070114379A/ko
Priority to US11/918,165 priority patent/US20090050961A1/en
Priority to CNA200680012090XA priority patent/CN101160665A/zh
Priority to TW095113201A priority patent/TW200735358A/zh
Publication of JP2006294990A publication Critical patent/JP2006294990A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract


【課題】 ターンオン時間が短縮できる半導体デバイスの提供。
【解決手段】 この半導体デバイス１は、エピタキシャル層１２と、エピタキシャル層１２の表面領域に埋設された２つのベース領域１３と、これらのベース領域１３に埋設されたソース領域１４と、エピタキシャル層１２におけるベース領域１３を除く領域１５、１６を少なくとも含むドレイン領域と、２つのベース領域１３の表面に端部が対向するように絶縁膜２０を介して設けられたゲート電極２１と、を有するものであって、ドレイン領域は、オフ状態では、２つのベース領域１３からの空乏層４０が２つのベース領域間に位置する部分１５において互いにつながるよう形成される。
【選択図】 図２

Description

本発明は半導体デバイスに関し、特に、パワートランジスタであるＤＭＯＳＦＥＴ（２重拡散ＭＯＳＦＥＴ）又はＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）に関する。
従来より、高電圧の下で大電流を制御できるスイッチング素子のパワートランジスタとして、ＤＭＯＳＦＥＴ又はＩＧＢＴがある（例えば特許文献１）。図５に従来のＤＭＯＳＦＥＴの断面図を示す。このＤＭＯＳＦＥＴ１０１は、Ｎ＋型の半導体基板１１１の表面上に、それよりも濃度の低いＮ−型のエピタキシャル層１１２が形成される。半導体基板１１１の裏面はメタルにより被覆され、ドレイン電極１１０が設けられている。
エピタキシャル層１１２の表面領域（エピタキシャル層１１２の内側でその表面に接する領域）の一部には少なくとも２つのＰ型拡散層がベース領域１１３として埋設され、更にそれぞれのベース領域１１３の表面領域の一部には２つのＮ＋拡散層がソース領域１１４として埋設されている。エピタキシャル層１１２における２つのベース領域１１３、１１３間に位置する部分１１５はドレイン領域の一部であり、後述するように、オン状態でＪＦＥＴ動作を行うことから、ここではドレインＪＦＥＴ領域と称する。ドレインＪＦＥＴ領域１１５と半導体基板１１１との間に存在するエピタキシャル層１１２の残りの部分１１６を、ここではドレインエピタキシャル領域と称する。また、半導体基板１１１もドレイン領域の一部である。
更に、エピタキシャル層１１２の表面上に、ゲート絶縁膜１２０を介してゲート電極１２１が形成されている。ゲート電極１２１は、その端部が２つのベース領域１１３、１１３の表面に対向するように設けられている。ゲート電極１２１は絶縁膜１２２により被覆され、その上にはパターニングされたメタル配線１２３が敷設される。メタル配線１２３はソース電極を形成し、絶縁膜１２２の一部をエッチングにより除去された部分、すなわち、コンタクトホールで、ベース領域１１３及びソース領域１１４とオーミック接続されている。ゲート電極１２１は、パターンニングされ、図示していないが、このパターンの端部において別のメタル配線に接続されている。
このようなＤＭＯＳＦＥＴ１０１の回路図は、一般に、図７に示すように表される。ドレイン電極（図５のドレイン電極１１０に対応する）とソース電極（前述のソース電極に対応する）との間にはドレイン・ソース間電圧ＶＤＳがかかり、ゲート電極（図５のゲート電極１２１に対応する）とソース電極との間にはゲート・ソース間電圧ＶＧＳがかかる。ゲート・ドレイン間容量ＣＧＤについては後述する。
図６は、ＤＭＯＳＦＥＴ１０１のオフ状態及びオン状態を表す断面図である。（ａ）はオフ状態、（ｂ）はオン状態のものである。ゲート・ソース間電圧ＶＧＳが閾値（正の所定値）未満のときは、ＤＭＯＳＦＥＴ１０１はオフ状態である。ドレインＪＦＥＴ領域１１５及びドレインエピタキシャル領域１１６におけるベース領域１１３との境界付近には、（ａ）に示すように、厚い空乏層１４０が形成される。ベース領域１１３の不純物濃度がドレインＪＦＥＴ領域１１５とドレインエピタキシャル領域１１６の不純物濃度よりも非常に濃い場合には、空乏層１４０はほとんどこれら後者１１５、１１６の側だけに拡がる。例えば、これら後者１１５、１１６の不純物濃度が４×１０１６／ｃｍ３、ゲート・ソース間電圧ＶＧＳが０Ｖ、ドレイン・ソース間電圧ＶＤＳが２０Ｖである場合、ドレイン・ベース間の空乏層の幅が約０．８μｍ程度となる。また、ドレインＪＦＥＴ領域１１５の表面付近にも、ゲート電極１２１にはドレインＪＦＥＴ領域１１５に対して−２０Ｖかかっているので、空乏層１４１が形成される。
一方、ゲート・ソース間電圧ＶＧＳが閾値以上のときは、ＤＭＯＳＦＥＴ１０１はオン状態である。ベース領域１１３の表面（ゲート電極１２１の端部に対向する部分）にチャネル層が形成される。そして、電流は、ドレイン電極１１０から半導体基板１１１、ドレインエピタキシャル領域１１６、ドレインＪＦＥＴ領域１１５、ベース領域１１３のチャネル層、ソース領域１１４からなる電流路を通って流れる。オン状態でのドレイン電極からソース電極までの抵抗（オン抵抗）は、上記の電流路における抵抗成分の合計となるが、ドレインＪＦＥＴ領域１１５の抵抗成分の寄与が特に大きい。
このオン状態では、ドレイン・ソース間電圧ＶＤＳは低下し、図６（ｂ）に示すように、ドレインＪＦＥＴ領域１１５の深い部分（半導体基板１１１に近い部分）とドレインエピタキシャル領域１１６とだけに薄い空乏層１４０が形成される。ここで、ドレインＪＦＥＴ領域１１５に大電流が流れるときは、その抵抗成分にかかる電圧が大きくなるので、深い部分での空乏層１４０の幅は拡がって行く。そうすると、ドレインＪＦＥＴ領域１１５の電流路の幅は狭くなるので、更に抵抗値は大きくなる。こうして、空乏層１４０によりオン抵抗が増減するので、ドレインＪＦＥＴ領域１１５はＪＦＥＴ動作を行うのである。このため、従来のＤＭＯＳＦＥＴ１０１では、ドレインＪＦＥＴ領域１１５の抵抗成分による抵抗値があまり大きくならないように、その横方向の長さ、つまり、２つのベース領域１１３、１１３の横方向の距離を、例えば、３μｍ程度と比較的大きくしている。
特開平７−１６９９５０号公報
ところで、近年、低消費電力志向の観点から、携帯機器のみならず据置型の機器においてもＤＣ／ＤＣコンバータの出力電圧の低電圧化の要求は強くなっている。このようなＤＣ／ＤＣコンバータに使用されるスイッチはそのオン期間が短いことが必要であり、スイッチとして用いられるパワートランジスタであるＤＭＯＳＦＥＴには高速のスイッチング能力が求められる。そのためには、ターンオン（オフ状態からオン状態への移行）に要する時間、すなわちターンオン時間を短縮する必要がある。
ターンオン時間は、ゲート・ドレイン間容量ＣＧＤが大きく影響している。この容量は、図６（ａ）に示すように、オフ状態では（ゲート・ソース間電圧ＶＧＳが閾値未満のとき）、ゲート絶縁膜１２０が有する容量と、空乏層１４１が有する容量と、が直列結合したものとなる。空乏層１４１が有する容量の値はその幅に反比例するので、空乏層１４１の幅が小さければ、それが有する容量の値は大きい。従って、空乏層１４１が有する容量とゲート絶縁膜１２０が有する容量との直列結合であるゲート・ドレイン間の容量ＣＧＤも大きくなる。逆に、空乏層１４１の幅が大きければ、それが有する容量の値は小さく、ゲート・ドレイン間の容量ＣＧＤも小さくなる。
そこで、本願発明者は、オフ状態の空乏層１４１の幅を強制的に大きくすれば、ゲート・ドレイン間容量ＣＧＤが小さくなり、ターンオン時間が短縮できることに着目した。
本発明は、係る事由に鑑みてなされたものであり、その目的は、ターンオン時間が短縮できる半導体デバイスを提供することにある。
上記の課題を解決するために、請求項１に係る半導体デバイスは、エピタキシャル層と、エピタキシャル層の表面領域に埋設された２つのベース領域と、これらのベース領域に埋設されたソース領域と、エピタキシャル層におけるベース領域を除く領域を少なくとも含むドレイン領域と、２つのベース領域の表面に端部が対向するように絶縁膜を介して設けられたゲート電極と、を有する半導体デバイスであって、前記ドレイン領域は、オフ状態では、２つのベース領域からの空乏層が２つのベース領域間に位置する部分において互いにつながるよう形成されることを特徴とする。
請求項２に係る半導体デバイスは、請求項１に記載の半導体デバイスにおいて、前記エピタキシャル層における２つのベース領域間に位置するドレイン領域は、不純物濃度がエピタキシャル層における残りのドレイン領域よりも高いことを特徴とする。
請求項３に係る半導体デバイスは、エピタキシャル層と、エピタキシャル層の表面領域に埋設された第１と第２のベース領域と、第１と第２のベース領域に埋設された第１と第２のソース領域と、エピタキシャル層におけるベース領域を除く領域を少なくとも含むドレイン領域と、第１のベース領域の表面に対向するように絶縁膜を介して設けられた第１のゲート電極と、第２のベース領域の表面に対向するように絶縁膜を介して設けられ、かつ、第１のゲート電極から所定距離隔てられた第２のゲート電極と、を有する半導体デバイスであって、前記エピタキシャル層における第１と第２のベース領域間に位置するドレイン領域は、不純物濃度がエピタキシャル層における残りのドレイン領域より高く、かつ、オフ状態では、第１と第２のベース領域からの空乏層がそれぞれ第１と第２のゲート電極に対向する部分以上に延びるよう形成されることを特徴とする。
請求項４に係る半導体デバイスは、請求項１乃至３のいずれかに記載の半導体デバイスにおいて、前記エピタキシャル層は半導体基板の表面上に形成され、この半導体基板の裏面にはドレイン電極が設けられていることを特徴とする。
本発明に係る半導体デバイスは、ゲート電極の直下では、ドレイン領域において２つのベース領域からの空乏層が形成されているのでゲート・ドレイン間容量ＣＧＤが小さくなり、ターンオン時間が短縮できる。
以下、本発明の望ましい実施形態に係る半導体デバイスを図面を参照しながら説明する。図１は、本発明の望ましい実施形態に係る半導体デバイスであるＤＭＯＳＦＥＴの断面図である。このＤＭＯＳＦＥＴ１は、背景技術で説明した従来のものと同様、半導体基板１１、エピタキシャル層１２、ベース領域１３、ソース領域１４、ドレインＪＦＥＴ領域１５、ドレインエピタキシャル領域１６、ゲート電極２１を含み、従来のものに比べてドレインＪＦＥＴ領域１５の不純物濃度と横方向の長さが改良されている。
すなわち、ＤＭＯＳＦＥＴ１は、Ｎ＋型の半導体基板１１の表面上に、それよりも濃度の低いＮ−型のエピタキシャル層１２が形成される。半導体基板１１の裏面はメタルにより被覆され、ドレイン電極１０が設けられている。エピタキシャル層１２の表面領域の一部には少なくとも２つのＰ型拡散層が、横方向に所定距離だけ隔てられたベース領域１３として埋設され、更にそれぞれのベース領域１３の表面領域の一部には、２つのＮ＋拡散層がソース領域１４として埋設されている。エピタキシャル層１２における２つのベース領域１３、１３間に位置する部分であるドレインＪＦＥＴ領域１５と、ドレインＪＦＥＴ領域１５と半導体基板１１との間に存在するエピタキシャル層１２における残りの部分であるドレインエピタキシャル領域１６と、半導体基板１１と、はドレイン領域を形成している。ドレインＪＦＥＴ領域１５は、ドレインエピタキシャル領域１６よりも濃い不純物濃度のＮ型拡散層により形成されている。また、ドレインＪＦＥＴ領域１５の横方向の長さは、横方向に所定距離だけ隔てて形成されるベース領域１３、１３により決まるのであるが、従来のものより短くしている。
更に、エピタキシャル層１２の表面上にゲート絶縁膜２０を介してゲート電極２１が形成されている。ゲート電極２１は、その端部が２つのベース領域１３の表面に対向するように設けられている。ゲート電極２１は絶縁膜２２により被覆され、その上にはパターニングされたメタル配線２３が敷設される。メタル配線２３はソース電極を形成し、コンタクトホールで、ベース領域１３及びソース領域１４とオーミック接続されている。ゲート電極２１はパターンニングされ、このパターンの端部において別のメタル配線に接続されている。
このＤＭＯＳＦＥＴ１の製造方法の詳細な説明は省略するが、従来と異なっているのは、ゲート電極２１を形成する前に、ドレインＪＦＥＴ領域１５のＮ型拡散層を不純物拡散工程または不純物インプラ工程により形成する点である。或いは、このＮ型拡散層は、ドレインエピタキシャル領域１６のエピタキシャル成長後に、不純物ドーピング量を増やしてさらにエピタキシャル成長することによっても形成可能である。
具体的な例として、ドレインＪＦＥＴ領域１５の不純物濃度を１４×１０１６／ｃｍ３、横方向の長さを０．８５μｍにした場合で、ゲート・ソース間電圧ＶＧＳが閾値未満、すなわちＤＭＯＳＦＥＴ１がオフ状態である場合を説明する。ドレイン・ソース間電圧ＶＤＳが２０Ｖであるとすると、空乏層の幅は約０．４３μｍ程度となる。従って、図２に示すように、ドレインＪＦＥＴ領域１５において、２つのベース領域１３、１３からの空乏層４０は互いにつながる。ドレインＪＦＥＴ領域１５は空乏層で満たされているので、ドレインＪＦＥＴ領域１５の表面付近（ゲート電極２１に対向する部分）にできる空乏層と２つのベース領域１３、１３からの空乏層４０を区別することはできない。
その結果、ゲート・ドレイン間容量ＣＧＤは減少することになる。前述のように、ゲート・ドレイン間容量ＣＧＤは、ゲート絶縁膜２０が有する容量と、ドレインＪＦＥＴ領域１５の表面から縦方向（深さ方向）に延びている空乏層が有する容量とが、直列結合したものになり、この空乏層の縦方向の幅はドレインＪＦＥＴ領域１５の縦方向の幅以上に延びているからである。
このように、ドレインＪＦＥＴ領域１５の横方向の長さ、つまり、２つのベース領域１３の横方向の距離を、ベース領域１３、１３からの空乏層４０が互いにつながるような長さにすることで、ゲート・ドレイン間容量ＣＧＤを減少させることができる。その結果、ターンオン期間を短縮することが可能となり、高速スイッチングが実現できる。
一方、この条件は背景技術で説明した従来のもの（ドレインＪＦＥＴ領域の不純物濃度が４×１０１６／ｃｍ３、横方向の長さが３μｍ）に比べて不純物濃度が３．５倍、断面積が約０．２８倍になるので、断面積×不純物濃度は約１倍となり、ドレインＪＦＥＴ領域１５の抵抗値は従来のものとほぼ同じにすることができる。従って、オン抵抗も従来のものとほぼ同じになる。なお、ゲート電極２１はストライプ状にパターニングされているとした。こうして、ドレインＪＦＥＴ領域１５の不純物濃度を濃くすることで、ドレインＪＦＥＴ領域１５の横方向の長さを短くしたために増加する抵抗値を補償し、オン抵抗の増加を抑制することができるのである。
なお、オン抵抗が多少増加しても構わない場合は、ドレインＪＦＥＴ領域１５の不純物濃度をドレインエピタキシャル領域１６と同じにし、その横方向の長さを、ベース領域１３、１３からの空乏層４０が互いにつながるような長さにしてもよい。例えば、ＤＣ／ＤＣコンバータに使用されるパワートランジスタは、出力端子につながる負荷によっては、低いオン抵抗が必ずしも要求されるものではないからである。こうすると、ドレインＪＦＥＴ領域１５の不純物拡散工程等を必ずしも設ける必要がなくなる。具体的な例としては、ドレインＪＦＥＴ領域１５の横方向の長さを１．６μｍ、不純物濃度を４×１０１６／ｃｍ３ とすると、従来のものに比べて、オン抵抗は横方向の長さが短くなった分だけ、すなわち、約１．８７５倍増している。しかし、空乏層の幅は約０．８μｍになっているから、ドレインＪＦＥＴ領域１５における空乏層４０を横方向に接触させることができる。
次に、図３に本発明の別の望ましい実施形態に係る半導体デバイスであるＤＭＯＳＦＥＴの断面図を示す。このＤＭＯＳＦＥＴ２は、ＤＭＯＳＦＥＴ１と同様、半導体基板１１、エピタキシャル層１２、少なくとも２つのベース領域（第１と第２のベース領域）１３、ソース領域１４、ドレインＪＦＥＴ領域１５、ドレインエピタキシャル領域１６を含んでいる。ただし、ドレインＪＦＥＴ領域１５の横方向の長さとゲート電極の形状が異なる。すなわち、ＤＭＯＳＦＥＴ２のドレインＪＦＥＴ領域１５の横方向の長さはＤＭＯＳＦＥＴ１よりも大きい。また、ゲート電極はＤＭＯＳＦＥＴ１のゲート電極２１の中央部が取り除かれて広げられた形状であり、第１のゲート電極２４と第２のゲート電極２５が存在する。
このＤＭＯＳＦＥＴ２では、図４に示すように、オフ状態では、ドレインＪＦＥＴ領域１５において第１と第２のベース領域１３、１３からの空乏層４０、４０がそれぞれ第１と第２のゲート電極２４、２５に対向する部分以上に延びるよう形成される。言い換えれば、第１と第２のゲート電極２４、２５の直下では、ドレインＪＦＥＴ領域１５において空乏層４０が形成されていることになる。その結果、ゲート・ドレイン間の容量ＣＧＤは減少する。従って、ＤＭＯＳＦＥＴ１と同様に、ターンオン時間が短縮できて高速スイッチングが実現できる。
また、ＤＭＯＳＦＥＴ２のドレインＪＦＥＴ領域１５の横方向の長さは、ＤＭＯＳＦＥＴ１のように狭くする必要はなく、任意に広くすることができる。このため、ＤＭＯＳＦＥＴ１と同等なオン抵抗を確保するためには、不純物濃度をある程度低くしても構わない。
なお、本願発明は、上述した実施形態に限られることなく、特許請求の範囲に記載した事項の範囲内でのあらゆる設計変更が可能である。例えば、以上のＤＭＯＳＦＥＴについての説明は、ＤＭＯＳＦＥＴとバイポーラトランジスタが一つの素子に等価的に構成されているＩＧＢＴにおいても同様に成り立つ。この場合、ドレイン電極はコレクタ電極に、ソース電極はエミッタ電極に読み替えられる。
本発明の望ましい実施形態に係る半導体デバイスであるＤＭＯＳＦＥＴの断面図。 同上のオフ状態を表す断面図。 本発明の別の望ましい実施形態に係る半導体デバイスであるＤＭＯＳＦＥＴの断面図。 同上のオフ状態を表す断面図。 従来のＤＭＯＳＦＥＴの断面図。 同上のオフ状態及びオン状態を表す断面図。 ＤＭＯＳＦＥＴの回路図。
符号の説明
１、２ 半導体デバイス（ＤＭＯＳＦＥＴ）
１０ ドレイン電極
１１ 半導体基板
１２ エピタキシャル層
１３ ベース領域
１４ ソース領域
１５ ２つのベース領域間に位置するドレイン領域（ドレインＪＦＥＴ領域）
２１、２４、２５ ゲート電極
４０ 空乏層

Claims (4)

  1. エピタキシャル層と、
    エピタキシャル層の表面領域に埋設された２つのベース領域と、
    これらのベース領域に埋設されたソース領域と、
    エピタキシャル層におけるベース領域を除く領域を少なくとも含むドレイン領域と、
    ２つのベース領域の表面に端部が対向するように絶縁膜を介して設けられたゲート電極と、
    を有する半導体デバイスであって、
    前記ドレイン領域は、オフ状態では、２つのベース領域からの空乏層が２つのベース領域間に位置する部分において互いにつながるよう形成されることを特徴とする半導体デバイス。
  2. 請求項１に記載の半導体デバイスにおいて、
    前記エピタキシャル層における２つのベース領域間に位置するドレイン領域は、不純物濃度がエピタキシャル層における残りのドレイン領域よりも高いことを特徴とする半導体デバイス。
  3. エピタキシャル層と、
    エピタキシャル層の表面領域に埋設された第１と第２のベース領域と、
    第１と第２のベース領域に埋設された第１と第２のソース領域と、
    エピタキシャル層におけるベース領域を除く領域を少なくとも含むドレイン領域と、
    第１のベース領域の表面に対向するように絶縁膜を介して設けられた第１のゲート電極と、
    第２のベース領域の表面に対向するように絶縁膜を介して設けられ、かつ、第１のゲート電極から所定距離隔てられた第２のゲート電極と、
    を有する半導体デバイスであって、
    前記エピタキシャル層における第１と第２のベース領域間に位置するドレイン領域は、不純物濃度がエピタキシャル層における残りのドレイン領域より高く、かつ、オフ状態では、第１と第２のベース領域からの空乏層がそれぞれ第１と第２のゲート電極に対向する部分以上に延びるよう形成されることを特徴とする半導体デバイス。
  4. 請求項１乃至３のいずれかに記載の半導体デバイスにおいて、
    前記エピタキシャル層は半導体基板の表面上に形成され、この半導体基板の裏面にはドレイン電極が設けられていることを特徴とする半導体デバイス。
JP2005115952A 2005-04-13 2005-04-13 半導体デバイス Pending JP2006294990A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2005115952A JP2006294990A (ja) 2005-04-13 2005-04-13 半導体デバイス
EP06731613A EP1870940A4 (en) 2005-04-13 2006-04-11 SEMICONDUCTOR DEVICE
PCT/JP2006/307666 WO2006112305A1 (ja) 2005-04-13 2006-04-11 半導体デバイス
KR1020077022451A KR20070114379A (ko) 2005-04-13 2006-04-11 반도체 디바이스
US11/918,165 US20090050961A1 (en) 2005-04-13 2006-04-11 Semiconductor Device
CNA200680012090XA CN101160665A (zh) 2005-04-13 2006-04-11 半导体装置
TW095113201A TW200735358A (en) 2005-04-13 2006-04-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005115952A JP2006294990A (ja) 2005-04-13 2005-04-13 半導体デバイス

Publications (1)

Publication Number Publication Date
JP2006294990A true JP2006294990A (ja) 2006-10-26

Family

ID=37115030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005115952A Pending JP2006294990A (ja) 2005-04-13 2005-04-13 半導体デバイス

Country Status (7)

Country Link
US (1) US20090050961A1 (ja)
EP (1) EP1870940A4 (ja)
JP (1) JP2006294990A (ja)
KR (1) KR20070114379A (ja)
CN (1) CN101160665A (ja)
TW (1) TW200735358A (ja)
WO (1) WO2006112305A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179346A (ja) * 2006-12-07 2013-09-09 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130307122A1 (en) * 2012-05-16 2013-11-21 Tsinghua University Bipolar transistor with embedded epitaxial external base region and method of forming the same
CN103094331B (zh) * 2013-01-25 2016-01-06 淄博美林电子有限公司 高效率沟槽式绝缘栅双极型晶体管igbt
CN103077967B (zh) * 2013-01-25 2016-01-06 淄博美林电子有限公司 一种高效率平面式绝缘栅双极型晶体管igbt
DE112018000517T5 (de) * 2017-01-25 2019-10-10 Rohm Co., Ltd. Halbleitervorrichtung

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167066A (ja) * 1983-03-14 1984-09-20 Nissan Motor Co Ltd 縦形ｍｏｓｆｅｔ
JPH02231771A (ja) * 1989-03-03 1990-09-13 Nec Corp 縦型電界効果トランジスタ
JP2001127285A (ja) * 1999-10-27 2001-05-11 Nec Kansai Ltd 縦型電界効果トランジスタ
JP2003298052A (ja) * 2002-03-29 2003-10-17 Toshiba Corp 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2771172B2 (ja) * 1988-04-01 1998-07-02 日本電気株式会社 縦型電界効果トランジスタ
JP5023423B2 (ja) * 2001-09-27 2012-09-12 サンケン電気株式会社 縦型絶縁ゲート型電界効果トランジスタおよびその製造方法
US6894345B2 (en) * 2002-07-23 2005-05-17 International Rectifier Corporation P channel Rad Hard MOSFET with enhancement implant
US7067363B2 (en) * 2002-12-30 2006-06-27 Stmicroelectronics S.R.L. Vertical-conduction and planar-structure MOS device with a double thickness of gate oxide and method for realizing power vertical MOS transistors with improved static and dynamic performances and high scaling down density

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59167066A (ja) * 1983-03-14 1984-09-20 Nissan Motor Co Ltd 縦形ｍｏｓｆｅｔ
JPH02231771A (ja) * 1989-03-03 1990-09-13 Nec Corp 縦型電界効果トランジスタ
JP2001127285A (ja) * 1999-10-27 2001-05-11 Nec Kansai Ltd 縦型電界効果トランジスタ
JP2003298052A (ja) * 2002-03-29 2003-10-17 Toshiba Corp 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179346A (ja) * 2006-12-07 2013-09-09 Shindengen Electric Mfg Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP1870940A1 (en) 2007-12-26
CN101160665A (zh) 2008-04-09
KR20070114379A (ko) 2007-12-03
EP1870940A4 (en) 2008-05-28
WO2006112305A1 (ja) 2006-10-26
TW200735358A (en) 2007-09-16
US20090050961A1 (en) 2009-02-26

Similar Documents

Publication Publication Date Title
JP4817827B2 (ja) 半導体装置
JP4832731B2 (ja) 電力用半導体装置
US8053858B2 (en) Integrated latch-up free insulated gate bipolar transistor
KR100859701B1 (ko) 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
KR101175228B1 (ko) 반도체 장치
JP5504235B2 (ja) 半導体装置
JP2007123887A (ja) レトログレード領域を備える横型ｄｍｏｓトランジスタ及びその製造方法
KR20100064263A (ko) 반도체 소자 및 이의 제조 방법
JP2008091450A (ja) 半導体素子
KR100317458B1 (ko) 선형 전류-전압특성을 가진 반도체 소자
JP5008046B2 (ja) 半導体デバイス
JP4971848B2 (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
JP2006294990A (ja) 半導体デバイス
JP5056147B2 (ja) 半導体装置
US6060731A (en) Insulated-gate semiconductor device having a contact region in electrical contact with a body region and a source region
US10269945B2 (en) Power transistor device
JPH0855860A (ja) 半導体装置
US8530942B2 (en) Semiconductor device and method of fabricating the same
KR101209564B1 (ko) 반도체장치
JP2005116876A (ja) 半導体装置
JP2006120952A (ja) Ｍｉｓ型半導体装置
CN109524473B (zh) 一种低功耗功率mosfet器件及制备方法
KR100763310B1 (ko) 전력 반도체 소자
KR20200003593A (ko) 반도체장치
JP2007294766A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120406