JP2005521265A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2005521265A5 JP2005521265A5 JP2003579286A JP2003579286A JP2005521265A5 JP 2005521265 A5 JP2005521265 A5 JP 2005521265A5 JP 2003579286 A JP2003579286 A JP 2003579286A JP 2003579286 A JP2003579286 A JP 2003579286A JP 2005521265 A5 JP2005521265 A5 JP 2005521265A5
- Authority
- JP
- Japan
- Prior art keywords
- doped region
- doped
- gate electrode
- bulk substrate
- dopant material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims 56
- 239000002019 doping agent Substances 0.000 claims 40
- 239000000463 material Substances 0.000 claims 31
- 238000000034 method Methods 0.000 claims 24
- 238000005468 ion implantation Methods 0.000 claims 19
- 239000012212 insulator Substances 0.000 claims 16
- 150000002500 ions Chemical class 0.000 claims 8
- 230000000875 corresponding Effects 0.000 claims 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 4
- 239000010703 silicon Substances 0.000 claims 4
- 238000002513 implantation Methods 0.000 claims 3
- 238000000137 annealing Methods 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 2
- 229920005591 polysilicon Polymers 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 2
- 239000000377 silicon dioxide Substances 0.000 claims 2
Claims (36)
- ドーパント材を用いて第一の濃度レベルでドープされたバルク基板、埋め込み酸化物層、及び活性層を有するシリコン・オン・インシュレータ基板上にゲート電極を形成し、
少なくとも前記ゲート電極をマスクとして使用して前記バルク基板にドーパント材を注入するイオン注入プロセスを行い、前記注入プロセスでは、前記バルク基材における前記ドーパント材と同タイプのドーパント材を用いて前記ドーパント材の注入が行なわれ、前記注入プロセスの結果前記バルク基材に第一のドープ領域が形成され、当該第一のドープ領域は、前記ゲート電極と実質的に整合するとともにそのドーパント濃度レベルは前記第一の濃度レベルよりも高いものである、方法。 - ゲート電極を形成するステップは、ポリシリコンを有するゲート電極を形成する、請求項1記載の方法。
- ドーパント材を用いて第一の濃度レベルでドープされたバルク基板、埋め込み酸化物層、及び活性層を有するシリコン・オン・インシュレータ基板上にゲート電極を形成するステップは、シリコンを含むとともにドーパント材を用いて第一の濃度レベルでドープされるバルク基板、二酸化シリコンを含む埋め込み酸化物層、及びシリコンを含む活性層を有するシリコン・オン・インシュレータ基板上にゲート電極を形成する、請求項1記載の方法。
- ドーパント材を用いて第一の濃度レベルでドープされたバルク基板、埋め込み酸化物層、及び活性層を有するシリコン・オン・インシュレータ基板上にゲート電極を形成するステップは、P型ドーパント材を用いて約1015ions/cm3の第一の濃度レベルでドープされたバルク基板、埋め込み酸化物層、及び活性層を有するシリコン・オン・インシュレータ基板上にゲート電極を形成する、請求項1記載の方法。
- ドーパント材を用いて第一の濃度レベルでドープされたバルク基板、埋め込み酸化物層、及び活性層を有するシリコン・オン・インシュレータ基板上にゲート電極を形成するステップは、N型ドーパント材を用いて約1015ions/cm3の第一の濃度レベルでドープされたバルク基板、埋め込み酸化物層、及び活性層を有するシリコン・オン・インシュレータ基板上にゲート電極を形成する、請求項1記載の方法。
- 前記第一のドープ領域は少なくとも約1016ions/cm3のドーパント濃度レベルを有している、請求項1記載の方法。
- 前記イオン注入プロセスでは、更に前記バルク基板に第二のドープ領域と第三のドープ領域を形成し、前記第二のドープ領域及び前記第三のドープ領域のドーパント濃度レベルは、前記第一の濃度レベルよりも高く、かつ、前記第一のドープ領域は、前記第二のドープ領域及び前記第三のドープ領域から垂直方向に離間している、請求項1記載の方法。
- 前記イオン注入プロセスでは、更に前記バルク基板に第二のドープ領域と第三のドープ領域を形成し、前記第二のドープ領域及び前記第三のドープ領域のドーパント濃度レベルは、前記第一の濃度レベルよりも高く、かつ、前記第一のドープ領域は、前記第二のドープ領域及び第三のドープ領域から前記ゲート電極の厚みに対応する程度の距離で垂直方向に離間している、請求項1記載の方法。
- 前記イオン注入プロセスでは、更に前記バルク基板に第二のドープ領域および第三のドープ領域を形成し、前記第二のドープ領域及び前記第三のドープ領域のそれぞれの上面は、前記ゲート電極の厚みに対応する程度の距離で前記埋め込み酸化物層と前記バルク基板との界面よりも下方に位置する、請求項1記載の方法。
- 前記イオン注入プロセスでは、更に前記バルク基板に第二のドープ領域と第3のドープ領域を形成し、前記第一のドープ領域の上面は、前記埋め込み酸化物層と前記バルク基板との界面より約0〜5nm下方に位置し、前記第一のドープ領域は、前記第二のドープ領域及び前記第三のドープ領域から垂直方向に離間し、前記第二のドープ領域及び前記第三のドープ領域のそれぞれの上面は、前記ゲート電極の厚みに対応する程度の距離で前記埋め込み酸化物層と前記バルク基板との界面よりも下方に位置する、請求項1記載の方法。
- 前記イオン注入プロセスでは、結果として前記第一のドープ領域は、約10〜50nmの厚みを有する、請求項1記載の方法。
- 前記イオン注入プロセスでは、結果として前記第二のドープ領域及び前記第三のドープ領域は、それぞれ約10〜50nmの厚みを有する、請求項8記載の方法。
- 前記イオン注入プロセスでは、約40〜400keVの範囲のエネルギーレベルで前記イオン注入プロセスを行う、請求項1記載の方法。
- 前記イオン注入プロセスは、約1e14〜1e16 ions/cm2の範囲のドーパントの量で前記イオン注入プロセスを行う、請求項1記載の方法。
- 前記第一のドープ領域の上面は、前記埋め込み酸化物層と前記バルク基板との界面より約0〜5nm下方に位置する、請求項1記載の方法。
- 前記イオン注入プロセスの実行後、約600℃〜1050℃の温度の範囲でアニールプロセスを少なくとも1回更に行う、請求項1記載の方法。
- ソース領域、ドレイン領域及び複数の導電性コンタクトを更に形成する、請求項1記載の方法。
- ドーパント材を用いて第一の濃度レベルでドープされたバルク基板、埋め込み酸化物層、及び活性層を有するシリコン・オン・インシュレータ基板上にゲート電極を形成し、
少なくとも前記ゲート電極をマスクとして使用して前記バルク基板にドーパント材を注入するイオン注入プロセスを行い、前記注入プロセスでは、前記バルク基材における前記ドーパント材と同タイプのドーパント材を用いて前記ドーパント材の注入が行なわれ、前記注入プロセスの結果前記バルク基板に第一、第二及び第三のドープ領域が形成され、当該第一のドープ領域は、前記ゲート電極と実質的に整合するとともに前記第2のドープ領域及び第三のドープ領域から垂直に離間されており、前記第一、第二及び第三のドープ領域のドーパント濃度レベルは、前記第一の濃度レベルよりも高いものである、方法。 - ゲート電極を形成するステップは、ポリシリコンを有するゲート電極を形成する、請求項18記載の方法。
- ドーパント材を用いて第一の濃度レベルでドープされたバルク基板、埋め込み酸化物層、及び活性層を有するシリコン・オン・インシュレータ基板上にゲート電極を形成するステップは、シリコンを含むとともにドーパント材を用いて第一の濃度レベルでドープされたバルク基板、二酸化シリコンを含む埋め込み酸化物層、及びシリコンを含む活性層を有するシリコン・オン・インシュレータ基板上にゲート電極を形成する、請求項18記載の方法。
- ドーパント材を用いて第一の濃度レベルでドープされたバルク基板、埋め込み酸化物層、及び活性層を有するシリコン・オン・インシュレータ基板上にゲート電極を形成するステップは、P型ドーパント材を用いて約1015ions/cm3の第一の濃度レベルでドープされたバルク基板、埋め込み酸化物層、及び活性層を有するシリコン・オン・インシュレータ基板上にゲート電極を形成する、請求項18記載の方法。
- ドーパント材を用いて第一の濃度レベルでドープされたバルク基板、埋め込み酸化物層、及び活性層を有するシリコン・オン・インシュレータ基板上にゲート電極を形成するステップは、N型ドーパント材を用いて約1015ions/cm3の第一の濃度レベルでドープされたバルク基板、埋め込み酸化物層、及び活性層を有するシリコン・オン・インシュレータ基板上にゲート電極を形成する、請求項18記載の方法。
- 前記第一、第二および第三のドープ領域は少なくとも約1016ions/cm3のドーパント濃度レベルを有している、請求項18記載の方法。
- 前記イオン注入プロセスでは、結果として前記第一、第二および第三のドープ領域は、それぞれ約10〜50nmの厚みを有する、請求項18記載の方法。
- ソース領域、ドレイン領域および複数の導電性コンタクトを更に形成する、請求項18記載の方法。
- 前記第一のドープ領域は、前記ゲート電極の厚みに略対応する距離で前記第二のドープ領域と前記第三のドープ領域とから垂直方向に離間している、請求項18記載の方法。
- 前記第二および第三のドープ領域はそれぞれ上面を有しており、前記第二および第三のドープ領域のそれぞれの上面は、前記ゲート電極の厚みに略対応する距離で前記埋め込み酸化物層と前記バルク基板との界面よりも下方に位置する、請求項18記載の方法。
- 前記第一のドープ領域は、前記埋め込み酸化物層と前記バルク基板との界面より約0から5nm下方に位置する上面を有し、前記第二および第三のドープ領域はそれぞれ上面を有しており、前記第二および第三のドープ領域のそれぞれの上面は、前記ゲート電極の厚みに略対応する距離で前記埋め込み酸化物層と前記バルク基板との界面よりも下方に位置する、請求項18記載の方法。
- 前記イオン注入プロセスでは、結果として前記第一、第二および第三のドープ領域は、それぞれ約10〜50nmの厚みを有する、請求項18記載の方法。
- 前記イオン注入プロセスの実行後、更に、約600℃〜1050℃の温度の範囲でアニールプロセスを少なくとも1回行う、請求項18記載の方法。
- 前記イオン注入プロセスでは、約40〜400keVの範囲のエネルギーレベルで前記イオン注入プロセスを行う、請求項18記載の方法。
- 前記イオン注入プロセスは、約1e14〜1e16ions/cm2の範囲のドーパントの量で前記イオン注入プロセスを行う、請求項18記載の方法。
- 前記第一のドープ領域の上面は、前記埋め込み酸化物層と前記バルク基板との界面より約0〜5nm下方に位置する、請求項18記載の方法。
- ソース領域、ドレイン領域および複数の導電性コンタクトを更に形成する、請求項18記載の方法。
- ドーパント材を用いて第一の濃度レベルでドープされたバルク基板、埋め込み酸化物層、及び活性層を有するシリコン・オン・インシュレータ基板上にゲート電極を形成し、
少なくとも前記ゲート電極をマスクとして使用して前記バルク基板にドーパント材を注入するイオン注入プロセスを行い、前記注入プロセスでは、前記バルク基材における前記ドーパント材と同タイプのドーパント材を用いて前記ドーパント材の注入が行なわれ、前記注入プロセスの結果前記バルク基板に、それぞれ分離した別個の第一、第二及び第三のドープ領域が形成され、当該第一のドープ領域は、前記ゲート電極と実質的に整合するとともに前記第2のドープ領域及び第三のドープ領域から垂直に離間されており、前記第一、第二及び第三のドープ領域のドーパント濃度レベルは、前記第一の濃度レベルよりも高いものである、方法。 - バルク基板30A、埋め込み酸化物層30B、及び活性層30Cを有するシリコン・オン・インシュレータ基板上に形成されるとともにゲート電極36を備えたトランジスタを有し、前記バルク基板30Aは、第一の濃度レベルでドーパント材を用いてドープされたものであり、
前記バルク基板30Aに形成された第一のドープ領域42Aを有し、前記第一のドープ領域42Aには、前記バルク基板のドーパント材と同タイプのドーパント材が含まれ、前記第一の領域42Aのドーパント材の濃度レベルは、前記第一の濃度レベルよりも高く、前記第一のドープ領域は前記ゲート電極36と実質的に整合している、デバイス。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/104,319 US6780686B2 (en) | 2002-03-21 | 2002-03-21 | Doping methods for fully-depleted SOI structures, and device comprising the resulting doped regions |
PCT/US2002/040399 WO2003081678A1 (en) | 2002-03-21 | 2002-12-17 | Doping methods for fully-depleted soi structures, and device comprising the resulting doped regions |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2005521265A JP2005521265A (ja) | 2005-07-14 |
JP2005521265A5 true JP2005521265A5 (ja) | 2006-02-09 |
JP4470011B2 JP4470011B2 (ja) | 2010-06-02 |
Family
ID=28040566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003579286A Expired - Lifetime JP4470011B2 (ja) | 2002-03-21 | 2002-12-17 | ゲート電極を備えたトランジスタを有するデバイス及びその形成方法 |
Country Status (9)
Country | Link |
---|---|
US (2) | US6780686B2 (ja) |
JP (1) | JP4470011B2 (ja) |
KR (1) | KR100913830B1 (ja) |
CN (1) | CN100399582C (ja) |
AU (1) | AU2002361759A1 (ja) |
DE (1) | DE10297679B4 (ja) |
GB (1) | GB2409335B (ja) |
TW (1) | TWI265559B (ja) |
WO (1) | WO2003081678A1 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004039982A (ja) * | 2002-07-05 | 2004-02-05 | Mitsubishi Electric Corp | 半導体装置 |
US7838875B1 (en) * | 2003-01-22 | 2010-11-23 | Tsang Dean Z | Metal transistor device |
US7638841B2 (en) | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
TWI248681B (en) * | 2004-03-29 | 2006-02-01 | Imec Inter Uni Micro Electr | Method for fabricating self-aligned source and drain contacts in a double gate FET with controlled manufacturing of a thin Si or non-Si channel |
JP4664631B2 (ja) * | 2004-08-05 | 2011-04-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
US7230270B2 (en) * | 2004-11-24 | 2007-06-12 | Taiwan Semiconductor Manfacturing Company, Ltd. | Self-aligned double gate device and method for forming same |
US7605042B2 (en) * | 2005-04-18 | 2009-10-20 | Toshiba America Electronic Components, Inc. | SOI bottom pre-doping merged e-SiGe for poly height reduction |
US7314794B2 (en) * | 2005-08-08 | 2008-01-01 | International Business Machines Corporation | Low-cost high-performance planar back-gate CMOS |
US7442586B2 (en) * | 2006-03-31 | 2008-10-28 | International Business Machines Corporation | SOI substrate and SOI device, and method for forming the same |
US7285480B1 (en) * | 2006-04-07 | 2007-10-23 | International Business Machines Corporation | Integrated circuit chip with FETs having mixed body thicknesses and method of manufacture thereof |
US7629649B2 (en) * | 2006-05-09 | 2009-12-08 | Atmel Corporation | Method and materials to control doping profile in integrated circuit substrate material |
JP5057804B2 (ja) * | 2007-03-12 | 2012-10-24 | 株式会社東芝 | 半導体装置 |
US8012814B2 (en) * | 2008-08-08 | 2011-09-06 | International Business Machines Corporation | Method of forming a high performance fet and a high voltage fet on a SOI substrate |
US8120110B2 (en) * | 2008-08-08 | 2012-02-21 | International Business Machines Corporation | Semiconductor structure including a high performance FET and a high voltage FET on a SOI substrate |
US8174067B2 (en) | 2008-12-08 | 2012-05-08 | Fairchild Semiconductor Corporation | Trench-based power semiconductor devices with increased breakdown voltage characteristics |
DE102009006800B4 (de) * | 2009-01-30 | 2013-01-31 | Advanced Micro Devices, Inc. | Verfahren zur Herstellung von Transistoren und entsprechendes Halbleiterbauelement |
US8471340B2 (en) | 2009-11-30 | 2013-06-25 | International Business Machines Corporation | Silicon-on-insulator (SOI) structure configured for reduced harmonics and method of forming the structure |
US8698244B2 (en) * | 2009-11-30 | 2014-04-15 | International Business Machines Corporation | Silicon-on-insulator (SOI) structure configured for reduced harmonics, design structure and method |
US8299545B2 (en) * | 2010-01-28 | 2012-10-30 | International Business Machines Corporation | Method and structure to improve body effect and junction capacitance |
US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
US8421156B2 (en) * | 2010-06-25 | 2013-04-16 | International Business Machines Corporation | FET with self-aligned back gate |
US8664067B2 (en) * | 2010-11-18 | 2014-03-04 | Monolithic Power Systems, Inc. | CMOS devices with reduced short channel effects |
US8507989B2 (en) * | 2011-05-16 | 2013-08-13 | International Business Machine Corporation | Extremely thin semiconductor-on-insulator (ETSOI) FET with a back gate and reduced parasitic capacitance |
JP5456090B2 (ja) * | 2012-03-13 | 2014-03-26 | 株式会社東芝 | 半導体装置およびその製造方法 |
CN103779212B (zh) * | 2012-10-18 | 2016-11-16 | 中国科学院微电子研究所 | 半导体结构及其制造方法 |
CN103311301B (zh) * | 2013-05-09 | 2016-06-29 | 北京大学 | 一种抑制辐射引起背栅泄漏电流的soi器件及其制备方法 |
US9620617B2 (en) * | 2014-09-04 | 2017-04-11 | Newport Fab, Llc | Structure and method for reducing substrate parasitics in semiconductor on insulator technology |
US10062713B1 (en) | 2017-09-08 | 2018-08-28 | Nxp Usa, Inc. | Devices and methods for fully depleted silicon-on-insulator back biasing |
EP3742476A1 (en) * | 2019-05-20 | 2020-11-25 | Infineon Technologies AG | Method of implanting an implant species into a substrate at different depths |
CN112038405A (zh) * | 2020-08-19 | 2020-12-04 | 深圳市紫光同创电子有限公司 | 场效应晶体管及其制备方法、静态随机存储器、集成电路 |
CN112765922B (zh) * | 2020-12-31 | 2024-04-19 | 中国科学院上海微系统与信息技术研究所 | 采用soi衬底的射频晶体管的仿真模型 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4697198A (en) * | 1984-08-22 | 1987-09-29 | Hitachi, Ltd. | MOSFET which reduces the short-channel effect |
US4656731A (en) * | 1985-08-05 | 1987-04-14 | Texas Instruments Incorporated | Method for fabricating stacked CMOS transistors with a self-aligned silicide process |
US4829018A (en) * | 1986-06-27 | 1989-05-09 | Wahlstrom Sven E | Multilevel integrated circuits employing fused oxide layers |
JPH06105774B2 (ja) * | 1987-11-17 | 1994-12-21 | 富士通株式会社 | 半導体記憶装置及びその製造方法 |
US5599728A (en) * | 1994-04-07 | 1997-02-04 | Regents Of The University Of California | Method of fabricating a self-aligned high speed MOSFET device |
US5482871A (en) * | 1994-04-15 | 1996-01-09 | Texas Instruments Incorporated | Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate |
US5413949A (en) * | 1994-04-26 | 1995-05-09 | United Microelectronics Corporation | Method of making self-aligned MOSFET |
JP3462301B2 (ja) | 1995-06-16 | 2003-11-05 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
KR100227644B1 (ko) * | 1995-06-20 | 1999-11-01 | 김영환 | 반도체 소자의 트랜지스터 제조방법 |
US6121661A (en) * | 1996-12-11 | 2000-09-19 | International Business Machines Corporation | Silicon-on-insulator structure for electrostatic discharge protection and improved heat dissipation |
US6015993A (en) * | 1998-08-31 | 2000-01-18 | International Business Machines Corporation | Semiconductor diode with depleted polysilicon gate structure and method |
US6221724B1 (en) * | 1998-11-06 | 2001-04-24 | Advanced Micro Devices, Inc. | Method of fabricating an integrated circuit having punch-through suppression |
US6407428B1 (en) * | 2001-06-15 | 2002-06-18 | Advanced Micro Devices, Inc. | Field effect transistor with a buried and confined metal plate to control short channel effects |
US6468852B1 (en) * | 2001-08-03 | 2002-10-22 | Micron Technology, Inc. | Methods of forming field effect transistors; methods of forming DRAM circuitry |
-
2002
- 2002-03-21 US US10/104,319 patent/US6780686B2/en not_active Expired - Lifetime
- 2002-12-17 JP JP2003579286A patent/JP4470011B2/ja not_active Expired - Lifetime
- 2002-12-17 WO PCT/US2002/040399 patent/WO2003081678A1/en active Application Filing
- 2002-12-17 DE DE10297679T patent/DE10297679B4/de not_active Expired - Fee Related
- 2002-12-17 KR KR1020047014752A patent/KR100913830B1/ko not_active IP Right Cessation
- 2002-12-17 CN CNB02828545XA patent/CN100399582C/zh not_active Expired - Fee Related
- 2002-12-17 GB GB0418683A patent/GB2409335B/en not_active Expired - Fee Related
- 2002-12-17 AU AU2002361759A patent/AU2002361759A1/en not_active Abandoned
-
2003
- 2003-03-11 TW TW092105159A patent/TWI265559B/zh not_active IP Right Cessation
-
2004
- 2004-03-09 US US10/796,731 patent/US6876037B2/en not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005521265A5 (ja) | ||
KR101381038B1 (ko) | 전력 mosfet 및 그 형성 방법 | |
US7498642B2 (en) | Profile confinement to improve transistor performance | |
JP2005521264A5 (ja) | ||
JP2007073578A (ja) | 半導体装置及びその製造方法 | |
CN104576399B (zh) | 一种薄膜晶体管及其制造方法 | |
CN103187297B (zh) | 鳍式场效应晶体管的制作方法 | |
US9793337B2 (en) | Integrated circuits and fabrication methods thereof | |
JP2558961B2 (ja) | 半導体装置の製造方法 | |
CN103515238B (zh) | Nmos晶体管及形成方法、cmos结构及形成方法 | |
TWI338915B (en) | Plasma doping method and method for fabricating semiconductor device using the same | |
US7888223B2 (en) | Method for fabricating P-channel field-effect transistor (FET) | |
KR100650901B1 (ko) | 매립 게이트를 갖는 금속 산화물 반도체 트랜지스터 | |
KR970052131A (ko) | 셀 플러그 이온주입을 이용한 반도체 메모리장치의 제조방법 | |
WO2006134553A3 (en) | Semiconductor device having a polysilicon electrode | |
CN101996885A (zh) | Mos晶体管及其制作方法 | |
US8039330B2 (en) | Method for manufacturing semiconductor device | |
CN102468162B (zh) | Nmos晶体管的制作方法 | |
JP2010040571A5 (ja) | ||
CN101814456B (zh) | 集成电路装置及其形成方法 | |
KR100562303B1 (ko) | 낮은 접합 커패시턴스를 갖는 모스 트랜지스터 및 그 제조방법 | |
CN104282538B (zh) | 一种制作半导体器件的方法 | |
CN112750835B (zh) | 反熔丝结构及其制作方法 | |
US7696053B2 (en) | Implantation method for doping semiconductor substrate | |
TW538507B (en) | Structure of a mask ROM device |