JP2005300807A

JP2005300807A - 描画装置

Info

Publication number: JP2005300807A
Application number: JP2004115112A
Authority: JP
Inventors: Hisashi Miyoshi; 久司三好
Original assignee: Pentax Corp
Current assignee: Pentax Corp
Priority date: 2004-04-09
Filing date: 2004-04-09
Publication date: 2005-10-27

Abstract

【課題】スループットを低下させることなく所定の描画パターンを効率よく基板へ繰り返し形成する。
【解決手段】パターンデータ処理部は、所定の描画パターンに応じたパターンデータを分割し、分割パターンデータを生成する。イメージ生成処理部は、ベクタデータである分割パターンデータをラスタデータに変換し、順次ビットマップメモリへ書き込む。このとき、分割パターンデータＰＤ１〜ＰＤ８をオフセット加算してからラスタデータに変換する。
【選択図】図８

Description

本発明は、パターン形成用基板へ直接描画する描画装置に関し、特に、長さのあるフィルム状（シート状）基板へ連続的に描画する描画装置に関する。

マスク（レチクル）を使用せずにパターン形成する場合、パターン形成用基板を直接描画装置の描画テーブルに設置させ、あるいは、描画装置内を通過するように搬送させ、パターンデータに基づいた描画動作を実行させる。例えば、フォトレジストを塗布した基板に対してレーザビームをラスタ走査させ、ＡＯＭ（Acosto-Optic Modulator）など光変調素子をＯＮ／ＯＦＦ制御することによってパターンに応じた露光動作が行われる（特許文献１参照）。あるいはＤＭＤ（Digital Micro-mirror Device）など複数の光変調素子をマトリクス状に配列させた光変調ユニットを走査させ、光変調素子をそれぞれＯＮ／ＯＦＦ制御することにより、パターンに応じた露光動作が行われる（例えば特許文献２参照）。特許文献１に示すような連続的に基板を搬送する連続移動方式では、ステップ＆リピート方式に比べてスループットが向上する。一方、特許文献２に示すように、ビームスポットが２次元エリアであってマイクロメートルオーダの光変調素子を制御する光変調ユニットを使用すれば、レーザビームに比べてパターン解像度を上げることができる。
特開２０００−２２７６６１号公報（図３）特開２００３−５７８３７号公報（図１〜図３）

描画装置は、ワークステーションなどのコンピュータシステムと接続されており、コンピュータシステムにおいてパターンデータがあらかじめシステム設計されている。そして、パターンデータを描画用データに変換するため、ベクタデータからラスタデータへのデータ変換処理などが描画装置において行われる。

相当な長さのあるシート状基板を使用して連続移動方式を適用する場合、コンピュータシステムと描画装置との通信処理、パターンデータに対するデータ変換処理、および描画処理をマルチタスクとして同時にかつ絶え間なく連続的に実行する必要がある。さらに、リードフレームなど一つの描画パターンを基板へ繰り返し形成する場合、ラスタデータを一時的に格納するメモリの容量の制約上、１つの描画パターンに応じたラスタデータのデータ容量はメモリ容量と一致しない。この場合、コンピュータシステムとの通信処理、データ変換処理、および描画処理とを協調させることが難しく、スループットが向上しない。

本発明の描画装置は、連続的に搬送されるパターン形成用基板へ直接描画する描画装置であり、また、連続移動方式によって任意の描画パターンを繰り返し基板へ形成可能な描画装置である。基板としては連続的に搬送されればよいが、実質的にエンドレスな長さをもつ基板が適している。ここで「実質的にエンドレスに延びる基板」とは、ガラス基板のような矩形状基板でなく、数百メートルあって絶え間なく連続的に描画装置へ搬送可能な基板を意味する。例えば、銅張積層板により成形され、数百メートルの長さを有するフィルム状（シート状）基板が用いられる。この場合、基板の搬送を止めることなく１つの基板の後縁を他の基板の前縁と繋ぐことが可能であり、実質的に基板長さはエンドレスになる。基板は、ほぼ一定速度を維持しながら連続的に絶え間なく描画装置へ搬入される。

描画装置は、ワークステーションなどのデータ処理装置と接続されており、描画システムが構成される。描画システムでは、データ処理装置と描画装置との間におけるパターンデータの通信処理、パターンデータをラスタデータなどの描画用データへ変換するデータ変換処理、描画処理が実行される。本発明の描画システムは、データ通信処理、データ変換処理と描画処理とをリアルタイムかつマルチタスクで実行し、基板の搬送を止めることなく任意の描画パターンを繰り返し形成可能にする。すなわち、ハードウェア上の特別な構成を用意することなくソフトウェア処理のみによって、スループットを低下させずに直接描画を可能にする。

本発明の描画システムは、描画パターンを基板の長手方向に沿って繰り替えし描画するため、描画パターンに応じた設計用パターンデータをラスタデータへ繰り返し変換するパターンデータ変換手段と、パターンデータ全体のラスタデータ容量と容量サイズが異なるラスタデータ用メモリと、ラスタデータをメモリへ順次書き込み、読み出して出力するラスタデータ処理手段と、ラスタデータに基いて露光部を制御する描画手段とを備える。

パターンデータは、１つの描画パターンに基づいて規定された第１の２次元座標系により表されるベクタデータであり、データ変換手段は、繰り返し形成される描画パターンに従いパターンデータを繰り返し展開することによって規定される第２の２次元座標系に従って、順次読み出されるパターンデータを表現する。これにより、任意の描画パターンの終端から次の描画パターンへすぐに切替可能になる。例えば、露光部としては、ＤＭＤなどの光変調ユニット、あるいはレーザビームを走査する露光光学系などが設けられる。

本発明によれば、スループットを低下させることなく所定の描画パターンを効率よく基板へ繰り返し形成することができる。

以下では、図面を参照して本発明の実施形態である描画装置について説明する。

図１は、本実施形態である描画システムを模式的に示した斜視図である。

描画装置１０は基板ＳＷを直接描画する描画装置であり、ワークステーションなどのパターンデータ処理部１４と接続されている。描画装置は、フォトレジストなどの感光材料が塗布された基板ＳＷの搬送経路中に配置される。基板ＳＷは、銅張積層板などシート状プリント配線用基板であり、数百メートルの長さを有する。基板ＳＷはロールされた状態で設置されており、描画装置１０外部にある搬送ローラＣＲ１〜ＣＲ３などにより、矢印Ｍの方向に沿って略一定速度で絶え間なく搬送される。この間、基板ＳＷは描画装置１０の進入口１０Ａから出口１０Ｂを通過していく。

描画装置１０は、リードフレーム等の描画パターンを基板ＳＷ上に繰り返し搬送方向（基板の長手方向）に沿って形成可能な描画装置であり、連続的に一定速度で進入してくる基板ＳＷに対して連続的に絶え間なく描画し続ける。描画装置１０を通過した基板ＳＷは現像処理、エッチングなど他の処理を行う装置へそのまま搬送されていく。なお、ローラＣＲ１〜ＣＲ３は、図示しない筐体内に配置されている。

図２は、描画装置１０の内部構成を模式的に示した斜視図である。図３は、描画処理を時系列的に示した図である。

描画装置１０は、複数の露光ヘッドを備えており、基板ＳＷから所定距離だけ鉛直上方に離れた場所に規則的に配置されている。本実施形態では、８つの露光ヘッド１２Ａ〜１２Ｈが２列になって配置されており、各列の４つの露光ヘッド１２Ａ〜１２Ｄおよび４つの露光ヘッド１２Ｅ〜１２Ｈは、それぞれ搬送方向Ｍに対し斜めに一定間隔で配置される。

露光ヘッド１２Ａと露光ヘッド１２Ｅは、基板ＳＷの幅方向、すなわち搬送方向と垂直な方向に沿って略同一ライン上に配置されているが、露光ヘッド１２Ａの方が僅かに基板入り口１０Ａに近い。露光ヘッド１２Ｂ、１２Ｆ、露光ヘッド１２Ｃ、１２Ｇ、露光ヘッド１２Ｄ、１２Ｈも同様に搬送方向とは垂直な方向に沿って略同一ライン上に配置されている。ここでの基板ＳＷの幅Ｂは、およそ１００〜６００ｍｍの範囲にあり、各列の隣接する露光ヘッドの搬送方向に沿った距離間隔は、およそ１００〜６００ｍｍの範囲にある。以下では、搬送方向Ｍとは逆向きの方向を“Ｘ”、基板ＳＷの幅方向を“Ｙ”で表す。

露光ヘッド１２Ａ〜１２Ｈに対し、８つの半導体レーザおよび反射ミラー（いずれも図示せず）が基板ＳＷ上方に配置されており、半導体レーザから放射された光は、それぞれ反射ミラーを介して露光ヘッド１２Ａ〜１２Ｈへ導かれる。露光ヘッド１２Ａ〜１２Ｈ各々は、複数のマイクロミラーをマトリクス状に配列させたＤＭＤ（Digital Micro-mirror Device）を備え（ここでは図示せず）、各ミラーは、姿勢を変化させることにより、選択的に光を基板ＳＷ上あるいはそれ以外の方向へ導く。すなわち、ミラーがＯＮ状態の姿勢である時には基板ＳＷ上へ光を導き、ＯＦＦ状態の姿勢である時には基板ＳＷ外へ光を導く。ＤＭＤのサイズは、ここでは数十マイクロメートルに規定されている。

露光ヘッド１２Ａ〜１２Ｈに対して基板ＳＷ上においてそれぞれ描画領域が割り当てられており、ここでは、露光ヘッド１２Ａ〜１２Ｈそれぞれに対応する走査バンドＳ１〜Ｓ８が規定される。光の照射領域（ビームスポット）である露光エリアＥＡ１〜ＥＡ８は、それぞれ走査バンドＳ１〜Ｓ８の幅に対応し、露光エリアＥＡ１〜ＥＡ８によって基板ＳＷ全体が露光される。隣接する露光エリアは、基板ＳＷの長手方向、すなわち搬送方向Ｍに沿って互いに所定距離間隔ΔＬだけ離れて位置決めされる。基板ＳＷに対する相対位置に応じて各露光ヘッドのＤＭＤが制御され、露光エリアの位置に形成されるべきパターンに応じた光束より成る光が各露光ヘッドから基板ＳＷへ照射される。

図３には、基板ＳＷの搬送に伴って描画されていく様子が示されており、１つの描画パターンＰＡが繰り返し形成されるように露光動作する。基板ＳＷの移動に伴い露光エリアＥＡ１〜ＥＡ８が相対移動する間、露光ヘッド１２Ａ〜１２Ｈが同期しながら並列的に描画し続ける。露光ヘッド１２Ａが搬送方向に向かって一番先頭位置にあり、露光ヘッド１２Ａによる露光が最も早く進行していく。同一の描画パターンＰＡを形成させる露光動作は、基板ＳＷが搬送されている間続く。そして、パターン形状の異なる他の描画パターンへ変更する操作が行われると、描画パターンが変更される。なお、図３では説明を簡単にするため、基板ＳＷに繰り返し形成される描画パターンを文字“Ｆ”として表しているが、実際にはリードフレーム等の回路パターンが繰り返し形成される。

描画装置１０により露光動作された基板ＳＷは、描画装置１０から他の工程に使用される装置へ続けて搬送されていく。すなわち、現像処理、ポストベーク、デスカム、エッチング、レジスト剥離／洗浄等の処理に使用される装置へそのまま続けて搬送され、パターンの形成された基板ＳＷが製造される。

図４は、描画装置１０およびパターンデータ処理部１４の概略的ブロック図である。図５は、描画パターンおよび描画パターンのパターンデータを示した図である。図６は、第１のイメージ生成処理部１６Ａの概略的ブロック図である。

描画装置１０は、８つのイメージ生成処理部１６Ａ〜１６Ｈと、８つの露光処理部１８Ａ〜１８Ｈ、システムコントロール回路とを備え、システムコントロール回路（図示せず）が描画装置１０全体を制御する。パターンデータ処理部１４と描画装置１０はリアルタイムでデータ通信可能に接続されている。

パターンデータ処理部１４では、ＣＡＤデータなどのベクタデータであるパターンデータがメモリ１１に格納されている。以下では、形成すべき１つの描画パターンＰＡを「Ｆ」字型のパターンを基板ＳＷの幅方向（Ｙ方向）に沿って２４つ並べたパターンに規定し、各走査バンドに３つの「Ｆ」字型パターンを形成する。図５では、走査バンド１に形成される描画パターンＰＡの一部である分割描画パターンＰＡ１が示されている。

描画パターンＰＡに応じたパターンデータ“ＰＤ”はいわゆる設計用ＣＡＤデータであり、１つの描画パターンＰＡに従って規定される２次元座標系（第１の２次元座標系）により表される。露光されるパターン部分に対し、輪郭などがベクトルで表現される。パターンデータ“ＰＤ”はパターンデータ処理部１４において展開され、一連のパターンデータが連続的に繰り返しメモリ上に格納される。そして、分割処理部１７では、パターンデータ“ＰＤ”が８つの露光ヘッド１２Ａ〜１２Ｈおよび走査バンドＳ１〜Ｓ８に応じて分割され、分割パターンデータ“ＰＤ１〜ＰＤ８”が生成される。例えば分割パターンデータＰＤ１は、分割描画パターンＰＡ１に対応する。

図６に示すように、第１のイメージ生成処理部１６Ａは、制御部３２、作業メモリ３４、ネットワークインターフェイス（ＩＦ）３８、ビットマップメモリ４０、ダイレクトメモリアクセスコントローラ（ＤＭＡＣ）４２、出力バッファ４４とを備え、制御部３２が全体を制御する。分割パターンデータＰＤ１がネットワークＩＦ３８を介してパターンデータ処理部１４へ入力されると、ベクタデータで表される分割パターンデータＰＤ１に対し、後述するオフセット加算処理が施される。そして、作業メモリ３４においてラスタ変換処理され、ベクトルデータからラスタデータへ変換される。ラスタデータはビットマップメモリ４０へ順次格納され、ＤＭＡＣ４２によって出力バッファ４４へ一時的に格納される。そして、出力バッファ４４に格納されたラスタデータは露光処理部１８Ａへ出力される。なお、第２〜第８のイメージ生成処理部１６Ｂ〜１６Ｈの処理動作も、第１のイメージ生成処理部１６Ａの処理動作と実質的に同じである。

露光処理部１８Ａでは、第１のイメージ生成処理部１６Ａから送られてきたラスタデータと、システムコントロール回路から送られてくる制御クロックパルスＣｋおよび露光クロックパルスＣＬｋに基づき、ＤＭＤ１３Ａの各マイクロミラーをＯＮ／ＯＦＦ制御する制御信号が出力される。本実施形態では、従来知られたいわゆる多重露光が実行され、マイクロミラーのＯＮ／ＯＦＦ制御タイミングを計る制御クロックパルスＣｋのタイミングおよび基板ＳＷに対する各露光エリアの相対位置を計る露光クロックパルスＣＬｋに従い、制御信号が露光ヘッド１２Ａへ送られる。露光ヘッド１２Ａでは、制御信号に基づいてＤＭＤ１３Ａの各ミラーが動作する。なお、第２〜第８の露光処理部１８Ｂ〜１８Ｈおよび第２〜第８の露光ヘッド１２Ｂ〜１２Ｈ（ＤＭＤ１３Ｂ〜１３Ｈ）の動作も、実質的に第１の露光処理部１８Ａ、第１の露光ヘッド１２Ａ（ＤＭＤ１３Ａ）の動作とそれぞれ同じである。

第１〜第８のイメージ生成処理部１６Ａ〜１６Ｈの処理動作が同期するように、同期信号が第１〜第８のイメージ生成処理部１６Ａ〜１６Ｈへ送られる。これにより、ビットマップメモリ４０へのラスタデータ書き込み、読み出しタイミングが互いに同期する。

パターンデータ処理部１４のメモリ１１には、複数の種類（パターン形状）の異なる描画パターンのパターンデータが格納されており、オペレータはキーボードなどを操作することによってパターンデータ変更操作を行う。パターンデータ処理部１４に設けられたパターン変更検出部１５がオペレータの変更操作を検出すると、操作に応じて異なるパターンデータがメモリ１１から読み出され、分割される。オペレータがパターン変更操作を行うと、変更コマンドデータが第１のイメージ生成処理部１６Ａへ送られる。そして、描画パターンを変更するタイミングが設定され、その切替タイミングを示す信号が第２〜第８のイメージ生成処理部１６Ｂ〜１６Ｈへ送られる。

次に、図７〜図１２を用いて、ラスタデータ変換処理について説明する。図７は、あらかじめ格納されたプログラムに基づいて第１のイメージ生成処理部１６Ａにおいて実行されるパターンデータ処理を示したフローチャートである。図８は、描画パターンとビットマップメモリとの対応関係を示した図である。図９、図１０は、ラスタ変換によるパターンデータの座標変換および書き込みを示した図であり、図１１は、基板全体に対する描画処理のタイミングを示した図である。そして、図１２は、パターン変更を示した図である。

図７のステップＳ１０１において、描画開始命令が検知されると、基板ＳＷが一定速度となるように移動し始め、基板ＳＷに対する露光エリアＥＡ１〜ＥＡ８の相対位置を計るように、基板ＳＷの搬送速度に基づいてクロックパルスがカウントされる。そして、分割パターンデータＰＤ１がパターンデータ処理部１４から読み出し開始される。

図８には、分割描画パターンＰＡ１に応じた分割パターンデータＰＤ１を繰り返し展開し、ビットマップメモリ４０に格納されるラスタデータに変換した時の位置座標が示されている。ここでは、パターンデータ読み出し開始を原点とした２次元座標系（第２の２次元座標系）を規定する。読み出された分割パターンデータＰＤ１は、実際の基板ＳＷに対する露光エリアＥＡ１の相対位置座標に対応しておらず、上述したように１つのパターンデータにより規定される２次元座標系により表現されている。図８に示す２次元座標系は、実際の基板ＳＷに対する露光エリアＥＡ１の相対位置座標を定め、また、走査バンドＳ１に沿ってビットマップメモリ４０に格納されるラスタデータを原点位置から順次展開したときの相対位置を定める。

さらに、図８に示すように、ビットマップメモリ４０の固定容量に合わせてデータエリアＢＰを割り当てることで、ビットマップメモリ４０に順次書き込まれるラスタデータの時系列に沿った位置関係を示す。本実施形態では、メモリ容量の制約から分割パターンデータＰＤ１すべてを格納可能なメモリは用意されず、分割パターンデータＰＤ１のデータ量とビットマップメモリ４０のメモリ容量とは一致しない。図８では、ビットマップメモリ４０の容量に従って、「Ｚｏｎｅ０」、「Ｚｏｎｅ１」、「Ｚｏｎｅ２」、・・・・・が２次元座標系において割り当てられる。これらＺｏｎｅ０、Ｚｏｎｅ１により、描画用のデータ変換処理が開始されてからビットマップメモリ４０へ書き込まれるラスタデータが時系列に沿って示される。

描画パターンＰＡは、基板ＳＷ端片から余白分として距離ｘ０（図５参照）だけ離れた位置から形成されるように定められている。ステップＳ１０２では、この余白分の距離ｘ０に従い、分割パターンデータＰＤ１に対してＸ方向に沿ったオフセット距離Ｘ０が加算される。このオフセット距離Ｘ０₁の加算により、分割パターンデータＰＤ１のＸ方向に沿った位置座標が、実際の基板ＳＷ上に規定した最初の描画パターンの位置座標と対応する。

ステップＳ１０３では、オフセット距離Ｘ０が加算されたベクタデータがラスタ変換される。このとき、ビットマップメモリ４０に現在書き込む位置座標をもつベクタデータが存在しない場合、一時的に他のメモリ（図示せず）に保存され、その間、露光処理を行わないラスタデータがビットマップメモリ４０に順次書き込まれる。すなわち、余白部分の距離ｘ０だけ描画処理を禁止するように、ラスタデータがビットマップメモリ４０に書き込まれる。

ビットマップメモリ４０へ書き込むべき位置座標をもつベクタデータが存在する場合、順次ラスタデータに変換され、ビットマップメモリ４０に格納される。図８に示すように、最初の分割パターンデータＰＤ１は、６つのデータエリアＲＡ１〜ＲＡ６に分割されながらビットメモリ４０へ順次格納される。

ビットマップメモリ４０では、Ｚｏｎｅ０、１、２、３、・・それぞれの領域に対応するように第１〜第Ｎラインまで設定されており、原点位置Ｅを基準としてラスタデータがビットデータとして格納される。すなわち、ビットマップメモリ４０上に規定されたアドレスに従ってラスタデータが書き込まれる。例えば、Ｚｏｎｅ５に応じたデータエリアのパターン部分ＰＰのＸ方向に沿った座標が“Ｘｐ”であり、Ｚｏｎｅ５におけるＸ方向に沿った最大位置座標を“Ｘｍａｘ”、最小位置座標を“Ｘｍｉｎ”である場合、ビットマップメモリ４０におけるパターン部分ＰＰの座標（アドレス）は、（Ｘｐ−Ｘｍｉｎ）になる（図９参照）。

ステップＳ１０４では、ビットマップメモリ４０に書き込まれたラスタデータが順次出力バッファ４４へ送られ、一時的に格納されたラスタデーは順次出力バッファ４４から出力される。そして、ステップＳ１０５では、パターン形状の変更命令を示すコマンドデータがパターンデータ処理部１４から送られてきているか否かが判断される。パターン変更のコマンドデータが送られてきていないと判断された場合、ステップＳ１０２へ戻り、Ｆ字型を３つ並べた分割描画パターンＰＡ１を繰り返し描画するようにデータ処理が行われる。

分割パターンデータＰＤ１が再びデータ処理部１４から読み出されると、ステップＳ１０２では、分割パターンデータＰＤ１に加算されるオフセット距離Ｘ₁が以下の式により求められる。ただし、描画パターンＰＡのＸ方向に沿った描画長さＬＬ（図５参照）に対応する分割パターンデータＰＤ１の描画長さを“Ｌ”で表す。

Ｘ₁＝Ｌ＋Ｘ０・・・・・・（１）

そして、パターンデータ処理部１４から読み出された分割パターンデータＰＤ１に対し、オフセット距離Ｘ₁だけＸ方向に加算される。すなわち、分割パターンデータＰＤ１が、図８に示す２次元座標系に基づいて表される。

図１０では、Ｚｏｎｅ１０におけるビットマップメモリ４０へ書き込まれるラスタデータを示した図である。上述したように、ビットマップメモリ４０は、分割描画パターンＰＡ１全体をラスタデータとして格納するだけの容量はない。また、分割描画パターンＰＡ１全体のラスタデータの容量がビットマップメモリ４０のデータ容量の整数倍となるようにも設定されない。そのため、分割パターンデータＰＤ１の終端となる終端ラインＰＳは、ビットマップメモリ４０の最終ラインＮと必ずしも一致しない。ここでは、終端ラインＰＳは、ビットマップメモリ４０において第Ｌラインに相当する。

分割パターンデータＰＤ１にはオフセット量Ｘ１が加算されている。そのため、新たな分割パターンデータＰＤ１をビットマップメモリ４０へラスタデータとして書き込む場合、ビットマップメモリ４０上ではライン０から書き込まれず、第Ｌラインを基準として書き込まれる。例えば、オフセット加算される前において（Ｘｑ、Ｙｑ）の位置座標をもつパターンデータは、オフセット量Ｘ１だけ加算されることにより、（Ｘｑ，Ｙｑ）の位置座標にあるデータとして表される。そして、ビットマップメモリ４０に対して分割パターンデータＰＤ１がラインＬを基準に書き込まれ、アドレス（Ｘｑ―Ｘｍｉｎ、Ｙｑ）を基準にラスタデータとして格納される。

このようなオフセット加算をすることにより、容量の制限されたビットマップメモリ４０を使ってラスタデータ変換処理をしても、繰り返し読み出される分割描画パターンＰＡ１は、パターンデータ処理部１４において規定された２次元座標系ではなく、基板ＳＷに対応した１つの２次元座標系によって表現される。そのため、描画パターン間の距離を任意に設定することが可能になる。

描画パターンの変更命令がない限り、ステップＳ１０２〜Ｓ１０５が繰り返し実行され、基板ＳＷ上には分割描画パターンが繰り返し描画される。このとき、分割パターンデータＰＤ１は以下の式によって順次オフセット加算される。

Ｘ_N＝Ｘ_N-1＋Ｌ（Ｎ＝０、１、・・）・・・・（２）

図１１には、第１およびその他のイメージ生成処理部におけるパターンデータの展開が示されている。ただし、第１〜第４の走査バンドに応じた分割パターンデータＰＤ１〜ＰＤ４のみ示す。また、各分割パターンデータのパターン形状は図示していない。

他の第２〜第８のイメージ生成処理部１６Ｂ〜１６Ｈにおいても、第１のイメージ生成処理部１６Ａと同様に、分割パターンデータＰＤ２〜ＰＤ８が読み出され、オフセット加算された後にラスタデータに変換される。ただし、オフセット距離は、図８に示した２次元座標系に基づいて設定されている。ここで、露光ヘッド１２Ｂ〜１２Ｈは、描画開始の先頭ヘッドとなる第１の露光ヘッド１２Ａからそれぞれ所定距離だけ離れている。そのため、あらかじめＸ方向に沿って描画開始までのオフセット距離Ｘ０₂〜₈がイメージ生成処理部１２Ａ〜１２Ｈにおいて別々に定められる。すなわち、露光エリアＥＡ１からの距離に従って描画開始タイミングを遅らせるように、オフセット距離Ｘ０₂〜₈が加算される。

上述したように、第１〜第８のイメージ生成処理部１６Ａ〜１６Ｈそれぞれのビットマップメモリへのラスタデータ書き込み処理は、全体として同期する。一方、最初の描画パターンを描画開始までの時間が露光ヘッドによって異なるため、ある時間でのビットマップメモリ４０へ書き込まれるラスタデータは、イメージ処理部ごとに異なる。すなわち、所定のＺｏｎｅにおいて書き込まれるパターンデータは、各イメージ生成処理部において異なる（図１１参照）。

このように、第１〜第８のイメージ生成処理部１６Ａ〜１６Ｈは、同期しながらそれぞれ露光エリアの相対位置に応じたラスタデータをビットマップメモリ４０へ書き込み、出力する。描画パターンの変更がない間、基板ＳＷの幅方向に沿ってＦ字型パターンが２４個並んだ描画パターンを形成するように、露光動作が実行される。

オペレータがパターンデータ変更操作した場合、パターンデータ処理部１４においてパターン形状の異なる描画パターンのパターンデータが読み出され、分割パターンデータが生成される。ここでは、描画パターンＰＡを基板ＳＷの長手方向に沿って縮小（スケーリング）したパターンを新たな描画パターンと定める。そして、第１のイメージ生成処理部１６Ａに対してパターン変更コマンドデータが送信される。図７のステップＳ１０５において描画パターン変更のコマンドデータが送信されてきたと判断された場合、ステップＳ１０６へ進む。

ここで、オフセット加算により座標Ｐ_Aの位置にある分割パターンデータＰＤ１のパターン部分をビットマップメモリ４０へ書き込むタイミングで変更コマンドデータが送信されたものとする（図１２参照）。パターンデータ変更時には他の第２〜第８のイメージ生成処理部１６Ｂ〜１６Ｈへ切替タイミングを示す信号を送る必要があり、その通信に必要な時間に応じた区間ＬＤがＰ_Aに加算される。そして、ＬＤ加算により定められた座標Ｐ_Bを挟んで展開する分割パターンデータＰＤ１を最後に、パターンデータが変更される。

最後の分割パターンデータＰＤ１の最大位置座標Ｐ_Cは、パターン切替座標として他の第２〜第８のイメージ生成処理部１６Ｂ〜１６Ｈへ送信される。そして、ステップＳ１０２に戻り、オフセット距離Ｘ_Eおよび非パターン形成領域に応じたオフセット距離Ｌｂが、あらたな分割パターンデータＰＤ’１に加算される。非パターン形成領域は、エッチング、レジスト剥離により表面の銅が剥離するのを防ぐため基板ＳＷ全体に光を照射させる領域であり、あらかじめ設定されている。ステップＳ１０２〜Ｓ１０５が繰り返し実行されると、分割パターンデータＰＤ’１が繰り返しラスタデータに変換され、ビットマップメモリ４０へ順次書き込まれる。

他の第２〜第８のイメージ生成処理部１６Ｂ〜１６Ｈでは、送られてきたパターン切替座標Ｐ_Cに基づいて分割パターンデータＰＤ２〜ＰＤ８が新たな分割パターンデータＰＤ’２〜ＰＤ’８へ変更され、それぞれラスタデータ変換処理が行われる。その結果、新たな描画パターンへ変更するまでの間、同じ描画パターンを繰り返し形成するように露光動作が実行される。なお、各露光エリアの位置に応じて定められるオフセット距離Ｘ０₂〜₈があらかじめメモリ（図示せず）に記憶されており、送られてきたパターン切替座標Ｐ_Cに基づいて各走査バンドのパターン切替座標Ｐ_Cが算出される。

このように本実施形態によれば、８つの露光ヘッド１２Ａ〜１２Ｈが互いに基板ＳＷの長手方向に沿って距離間隔をおいて配置され、連続的に搬送される基板ＳＷに規定された走査バンドＳ１〜Ｓ８に沿って露光動作が実行される。パターンデータ処理部１４では、所定の描画パターンＰＡに応じたパターンデータが分割され、分割パターンデータＰＤ１〜ＰＤ８が生成される。そして、第１〜第８のイメージ生成処理部１６Ａ〜１６Ｈでは、ベクタデータである分割パターンデータＰＤ１〜ＰＤ８がラスタデータに変換され、順次ビットマップメモリ４０へ書き込まれ、出力される。このとき、分割パターンデータＰＤ１〜ＰＤ８はオフセット加算されてからラスタデータに変換される。露光ヘッド１２Ａ〜１２Ｈは、照射領域である露光エリアＥＡ１〜ＥＡ８の位置に応じて露光動作を実行する。このとき、各露光ヘッドへ送られるラスタデータは、それぞれ異なるパターン部分に応じたデータであり、各露光ヘッドはそれぞれ独立した描画処理を行う。

これにより、１つの描画パターンＰＡのパターンデータのみを描画装置１０へ送信するだけで連続的に描画パターンを形成するラスタデータへの変換処理が実行され、データ変換処理と描画処理とを同時に実行しながら描画パターンが形成される。また、オペレータの任意のパターン変更操作により、適切なタイミングで描画パターンが変更される。

描画パターンの変更だけでなく、隣接する描画パターンの間に非パターン形成領域を設けるように構成してもよい。例えばオペレータの操作により余白領域形成のコマンドデータが描画装置１０へ送信された場合、第１のイメージ生成処理部１６Ａが余白分のオフセット距離を演算し、第２〜第８のイメージ生成処理部１６Ｂ〜１６Ｈへ伝達する。各イメージ生成処理部では、分割パターンデータにオフセット距離が加算される。

基板ＳＷ両面が銅など導電性材料によって形成されている場合、エッチング、レジスト剥離処理によっても残るように、複数の露光ヘッドを基板ＳＷの裏面側に設けて裏面全体を照射するようにしてもよい。また、基板ＳＷの長手方向両端にスプロケットを形成し、ローラをスプロケットに係合させながら基板ＳＷを搬送させるようにしてもよい。

データ処理装置１４を描画装置１０内へ組み込むように構成し、データ処理装置１４におけるデータ処理を描画装置１０内で実行するようにしてもよい。

なお、露光エリアＥＡ１〜ＥＡ８の配置は、図２に示すような一列配置以外であってもよい。また、光変調ユニットの配置も任意である。例えば、基板ＳＷの幅方向に沿って一列に露光エリアＥＡ１〜ＥＡ８が位置決めされるように、露光ヘッド１２Ａ〜１２Ｈを配置してもよい。また、ＤＭＤの代わりにＬＣＤなど他の光変調ユニットを適用してもよい。さらに、光変調ユニット以外の露光機構を利用してもよく、ポリゴンミラーを備えた露光光学系を利用してレーザビームを走査させるような構成にしてもよい。

本実施形態である描画システムを模式的に示した斜視図である。描画装置の内部構成を模式的に示した斜視図である。描画処理を時系列的に示した図である。描画装置およびパターンデータ処理部の概略的ブロック図である。描画パターンおよび描画パターンのパターンデータを示した図である。第１のイメージ生成処理部の概略的ブロック図である。イメージ生成処理部におけるパターンデータ処理を示したフローチャートである。描画パターンとビットマップメモリとの対応関係を示した図である。ラスタ変換によるパターンデータの座標変換および書き込みを示した図である。ラスタ変換によるパターンデータの座標変換および書き込みを示した図である。基板全体に対する描画処理のタイミングを示した図である。パターン変更を示した図である。

符号の説明

１０描画装置
１２Ａ〜１２Ｈ露光ヘッド
１３Ａ〜１３ＨＤＭＤ（光変調ユニット）
１４パターンデータ処理部（第１のデータ処理手段、データ処理装置）
１６Ａ〜１６Ｈ第１〜第８のイメージ生成処理部
４０ビットマップメモリ
ＰＡ描画パターン
ＰＤ１〜ＰＤ８分割パターンデータ
ＥＡ１〜ＥＡ８露光エリア
ＳＷ基板

Claims

長手方向に連続的に搬送されるパターン形成用基板へ直接描画する描画システムであって、
パターン形成のため光を放射する光源と、
前記光源からの光を所定の描画パターンに応じて照射する露光部と、
前記描画パターンを前記基板の長手方向に沿って繰り返し描画するため、描画パターンに応じた設計用パターンデータをラスタデータへ繰り返し変換するパターンデータ変換手段と、
前記パターンデータ全体のラスタデータ容量と容量サイズが異なるラスタデータ用メモリと、
前記ラスタデータを前記メモリへ順次書き込み、読み出して出力するラスタデータ処理手段と、
前記ラスタデータに基いて前記露光部を制御する描画手段とを備え、
前記パターンデータが、１つの描画パターンに基づいて規定された第１の２次元座標系により表されるベクタデータであり、
前記パターンデータ変換手段が、基板上に形成される繰り返し展開された描画パターンに従い前記パターンデータを繰り返し展開することにより規定される第２の２次元座標系に従って、順次読み出されるパターンデータを表現することを特徴とする描画システム。
前記露光部が、複数の光変調素子を２次元配列させ、前記基板の長手方向に沿って規定される前記複数の走査バンドに対し、それぞれ前記光源からの光を前記複数の光変調素子の位置に応じて投影する複数の光変調ユニットを有し、
所定の描画パターンに応じた設計用パターンデータを前記複数の走査バンドに応じて分割し、一連の分割パターンデータを生成するデータ分割処理手段をさらに有し、
前記パターンデータ変換手段が、前記一連の分割パターンデータを一連のラスタデータへ変換することを特徴とする請求項１に記載の描画システム。
長手方向に連続的に搬送されるパターン形成用基板へ直接描画する描画方法であって、
前記描画パターンを前記基板の長手方向に沿って繰り返し描画するため、描画パターンに応じた設計用パターンデータをラスタデータへ繰り返し変換するパターンデータ変換手段と、
前記パターンデータ全体のラスタデータ容量と容量サイズが異なるラスタデータ用メモリと、
前記ラスタデータを前記メモリへ順次書き込み、読み出して出力するラスタデータ処理手段と、
前記ラスタデータに基いて、前記光源からの光を所定の描画パターンに応じて照射する露光部を制御し、
前記パターンデータが、１つの描画パターンに基づいて規定された第１の２次元座標系により表されるベクタデータであり、
基板上に形成される繰り返し展開された描画パターンに従い前記パターンデータを繰り返し展開することにより規定される第２の２次元座標系に従って、順次読み出されるパターンデータを表現することを特徴とする描画方法。
長手方向に連続的に搬送されるパターン形成用基板へ直接描画するプログラムであって、
前記描画パターンを前記基板の長手方向に沿って繰り返し描画するため、描画パターンに応じた設計用パターンデータをラスタデータへ繰り返し変換するパターンデータ変換手段と、
前記ラスタデータを、前記パターンデータ全体のラスタデータ容量と容量サイズが異なるラスタデータ用メモリへ順次書き込み、読み出して出力するラスタデータ処理手段と、
前記ラスタデータに基いて前記露光部を制御する描画手段とを機能させ、
前記パターンデータが、１つの描画パターンに基づいて規定された第１の２次元座標系により表されるベクタデータであり、
基板上に形成される繰り返し展開された描画パターンに従い前記パターンデータを繰り返し展開することにより規定される第２の２次元座標系に従って、順次読み出されるパターンデータを表現するように、前記パターンデータ変換手段を機能させることを特徴とするプログラム。