JP2005260240A - ハイブリッド結晶方位基板上の集積回路構造及び形成方法（高性能ｃｍｏｓｓｏｉデバイス） - Google Patents
ハイブリッド結晶方位基板上の集積回路構造及び形成方法（高性能ｃｍｏｓｓｏｉデバイス） Download PDFInfo
- Publication number
- JP2005260240A JP2005260240A JP2005066896A JP2005066896A JP2005260240A JP 2005260240 A JP2005260240 A JP 2005260240A JP 2005066896 A JP2005066896 A JP 2005066896A JP 2005066896 A JP2005066896 A JP 2005066896A JP 2005260240 A JP2005260240 A JP 2005260240A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- type
- transistor
- type transistor
- crystal orientation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 126
- 239000013078 crystal Substances 0.000 title claims abstract description 109
- 238000000034 method Methods 0.000 title claims description 30
- 230000015572 biosynthetic process Effects 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims description 166
- 239000000463 material Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 29
- 239000004020 conductor Substances 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical group [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 14
- 230000000295 complement effect Effects 0.000 claims description 9
- 230000005669 field effect Effects 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 5
- 150000004706 metal oxides Chemical class 0.000 claims description 5
- 230000000116 mitigating effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 149
- 235000012431 wafers Nutrition 0.000 description 34
- 238000003672 processing method Methods 0.000 description 26
- 150000004767 nitrides Chemical class 0.000 description 19
- 230000008569 process Effects 0.000 description 16
- 125000006850 spacer group Chemical group 0.000 description 11
- 238000002955 isolation Methods 0.000 description 10
- 238000005304 joining Methods 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 238000011049 filling Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910003811 SiGeC Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910003465 moissanite Inorganic materials 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000927 Ge alloy Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000231 atomic layer deposition Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000000224 chemical solution deposition Methods 0.000 description 1
- 238000000280 densification Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- -1 hydrogen ions Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000010329 laser etching Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
- H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Element Separation (AREA)
Abstract
【課題】ハイブリッド結晶方位基板上の高性能ＣＭＯＳ ＳＯＩデバイスを提供すること。
【解決手段】少なくとも２タイプの結晶方位を有する基板を備える集積回路構造を開示する。第１のタイプのトランジスタは、第１のタイプの結晶方位を有する基板の第１の部分の上に位置し、第２のタイプのトランジスタは、第２のタイプの結晶方位を有する基板の第２の部分の上に位置する。第１のタイプのトランジスタおよび第２のタイプのトランジスタの上には、歪み発生層がある。さらに、歪み発生層は、第１のタイプのトランジスタの上では歪み、第２のタイプのトランジスタの上では緩和することができる。
【選択図】図８
【解決手段】少なくとも２タイプの結晶方位を有する基板を備える集積回路構造を開示する。第１のタイプのトランジスタは、第１のタイプの結晶方位を有する基板の第１の部分の上に位置し、第２のタイプのトランジスタは、第２のタイプの結晶方位を有する基板の第２の部分の上に位置する。第１のタイプのトランジスタおよび第２のタイプのトランジスタの上には、歪み発生層がある。さらに、歪み発生層は、第１のタイプのトランジスタの上では歪み、第２のタイプのトランジスタの上では緩和することができる。
【選択図】図８
Description
本発明は、半導体デバイスに関する。さらに詳細には、本発明は、シリコン・オン・インシュレータ（ＳＯＩ）デバイスや相補型金属酸化膜半導体（ＣＭＯＳ）デバイスなど、ハイブリッド結晶方位基板上に形成される集積半導体デバイスに関する。特に、本発明は、ＮＦＥＴおよびＰＦＥＴなど、少なくとも２種類の半導体デバイスを、異なる結晶方位を有する接合基板上に集積する手段を提供する。接合基板上の各デバイスの位置は、特定の結晶方位における当該デバイスの性能によって決まる。例えば、本発明では、（１００）面にＮＦＥＴを形成し、（１１０）面にＰＦＥＴを形成する。（１００）結晶面はＮＦＥＴに高い性能を与え、（１１０）結晶面はＰＦＥＴに高い性能を与える。
現在の半導体技術では、ＮＦＥＴやＰＦＥＴなどのＣＭＯＳデバイスは、通常、Ｓｉなど単一の結晶方位を有する半導体ウェハ上に作製される。特に、今日の半導体デバイスは、（１００）結晶方位を有するＳｉの上に構築されるものがほとんどである。
電子の移動度は、（１００）Ｓｉ面方位で高いことが分かっており、一方、正孔の移動度は、（１１０）面方位で高いことが分かっている。すなわち、（１００）Ｓｉにおける正孔の移動度の値は、この結晶方位での対応する電子移動度より約１／４から約１／２の低さとなる。この不一致を補償するために、通常、ＰＦＥＴは、そのプルアップ（pull-up）電流をＮＦＥＴのプルダウン（pull-down）電流と釣り合わせて一様な回路スイッチングを実現するために、幅を広くして設計される。幅の広いＮＦＥＴは、かなりのチップ領域を占めるので望ましくない。
一方、（１１０）Ｓｉにおける正孔の移動度は、（１００）Ｓｉにおける移動度の２倍である。したがって、ＰＦＥＴを（１１０）面に形成すると、（１００）面に形成したＰＦＥＴより大幅に大きな駆動電流を示す。残念ながら、（１１０）Ｓｉ面における電子の移動度は、（１００）Ｓｉ面に比べるとかなり低下している。（１１０）Ｓｉ面における電子移動度の低下の一例を、図１に示す。図１において、実線は電子の移動度を示し、破線は正孔の移動度を示している。
上記の説明と図１から推察されるように、（１１０）Ｓｉ面は、正孔の移動度が高いのでＰＦＥＴデバイスには最適であるが、この結晶方位はＮＦＥＴデバイスには全く不向きである。逆に、（１００）Ｓｉ面は、電子が移動しやすいのでＮＦＥＴデバイスに最適である。
米国特許出願 第１０／７０８９０７号
上記の内容に鑑みて、特定のデバイスに最適な性能を与える異なる結晶方位を有する１つの基板上に形成された集積半導体デバイスを提供することが必要とされている。すなわち、１つの基板でありながら、ある種類のデバイス（例えばＰＦＥＴ）をある結晶面（例えば（１１０）面）に形成する一方で別の種類のデバイス（例えばＮＦＥＴ）を別の結晶面（例えば（１００）面）に形成することができる基板を作製することに絶大なる要望がある。
第１の基板構造を第２の基板構造に接合して積層構造（laminated structure）を形成することから始まる集積回路構造を形成する方法を開示する。したがって、積層構造は、第１の結晶方位を有する第１の基板を、第２の結晶方位を有する第２の基板の上に備える。本発明では、この積層構造に、第２の基板まで延びる第１の開口をエッチングにより形成する。次いで、さらに別の材料を第２の基板から成長させ、第１の開口を充填することができる。これにより、積層構造の上部に、第１のタイプの結晶方位を有する第１の部分および第２のタイプの結晶方位を有する第２の部分を備える表面が形成される。さらに、この基板の第１の部分は、非浮動（non-floating）基板部分を含むことができ、この基板の第２の部分は、浮遊（floating）基板部分を含むことができる。
第１のタイプのトランジスタ（例えばＮ型またはＰ型）は、基板の第１の部分の上に形成され、第２のタイプのトランジスタは、基板の第２の部分の上に形成される。第１のタイプのトランジスタは、第２のタイプのトランジスタと相補的（complementary）である。第１のタイプのトランジスタおよび第２のタイプのトランジスタは、平面相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタおよびフィン型電界効果トランジスタ（ＦｉｎＦＥＴ）のうち一方を含む。本発明では、第１のタイプのトランジスタおよび第２のタイプのトランジスタの上に歪み発生層（straining layer）を形成する。
これにより、少なくとも２タイプの結晶方位を有する基板を備える集積回路構造が作製される。第１のタイプのトランジスタは、第１のタイプの結晶方位を有する基板の第１の部分の上に位置し、第２のタイプのトランジスタは、第２のタイプの結晶方位を有する基板の第２の部分の上に位置する。歪み発生層は、第１のタイプのトランジスタおよび第２のタイプのトランジスタの上に位置する。さらに、歪み発生層は、第１のタイプのトランジスタの上では歪み、第２のタイプのトランジスタの上では緩和する（relax）ことができる。
第１のタイプのトランジスタおよび第２のタイプのトランジスタはシリサイド（silicide）領域を含み、歪み発生層はシリサイド領域の上に位置する。第１のタイプのトランジスタおよび第２のタイプのトランジスタは、基板内に形成されたソース領域およびドレイン領域と、基板上の、ソース領域とドレイン領域の間に形成されたゲート導体とを含み、シリサイド領域は、ゲート導体ならびにソース領域およびドレイン領域の上に形成される。
このように、本発明は、Ｎ型トランジスタに有利なタイプの結晶方位をＮ型トランジスタの下に位置する基板部分に使用し、Ｐ型トランジスタにより有利な別のタイプの結晶方位をＰ型トランジスタの下に位置する基板部分に使用した構造を提供する。これにより、各タイプのトランジスタを、それぞれのタイプのトランジスタに有利な結晶方位を有する、異なるタイプの基板の上に形成することが可能になる。さらに、本発明では、一方または両方のタイプのトランジスタの上に選択的に歪み発生層を配置して、各タイプのトランジスタにとって最も有利な種類の歪みを各タイプのトランジスタに生じさせることができる。
本発明の上記その他の態様および目的は、以下の説明と添付の図面とを併せて考察すれば、より深く認識され理解されるであろう。ただし、本発明の好ましい実施形態とその具体的な多数の詳細を示す以下の説明は、限定を目的としたものではなく、例示を目的としたものであることを理解されたい。多くの変更および改変を、本発明の趣旨を逸脱することなく本発明の範囲内で行うことができ、本発明はこのような改変を全て包含する。
本発明は、図面を参照して以下の詳細な説明を読むことによってより理解されるであろう。
本発明ならびにその様々な特徴および利点は、添付の図面に図示し以下の説明で詳述する非限定的な実施形態に関連してより完全に説明される。図面で図示した各要素は、必ずしも寸法の比率どおりに描いたものではないことに留意されたい。本発明が無用に曖昧になるのを避けるために、周知の構成要素および処理技術についての説明は省略する。本明細書で用いる例は、単に本発明の実施方法の理解を助け、さらに当業者が本発明を実施できるようにするためのものである。したがって、これらの例は、本発明の範囲を限定しないものと理解されたい。
異なる結晶面を有する１つの接合基板上にＮＦＥＴやＰＦＥＴなど異なる半導体デバイスを形成する方法を提供する本発明について、本願に添付の図面を参照しながらより詳細に説明する。添付の図面では、同じか、または対応する要素は、同じ参照番号で示してある。
図２は、本発明で利用することができる接合基板１０、すなわちハイブリッド基板を示す図である。図示のように、接合基板１０は、表面誘電体層１８、第１の半導体層１６、絶縁層１４、および第２の半導体層１２を含む。必要なら、接合基板１０は、第２の半導体層１２の下に位置する第３の半導体層（図示せず）をさらに含むこともできる。その場合の接合基板では、絶縁層をもう１つ設けて、第２の半導体層１２を（任意選択の）第３の半導体層から分離する。
接合基板１０の表面誘電体層１８は、接合前に初期ウェハの１つに既に形成されていたか、あるいはウェハ接合後に熱プロセス（すなわち酸化、窒化もしくは酸窒化）または堆積によって第１の半導体層１６の上に形成した、酸化物、窒化物、酸窒化物またはその他の絶縁層である。表面誘電体層１８は、その由来に関わらず、約３ｎｍから約５００ｎｍの厚さを有する。より好ましくは、約５ｎｍから約２０ｎｍの厚さを有する。
第１の半導体層１６は、例えばＳｉ、ＳｉＣ、ＳｉＧｅ、ＳｉＧｅＣ、Ｇｅ合金、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、およびその他のＩＩＩ−Ｖ族化合物半導体またはＩＩ−ＶＩ族化合物半導体など、任意の半導体材料から構成される。また、第１の半導体層１６は、予備形成したＳＯＩ基板からなるＳＯＩ層、または例えばＳｉ／ＳｉＧｅなどの層状半導体を含むこともできる。また、第１の半導体層１６は、好ましくは（１１０）である第１の結晶方位を有することも特徴とする。好ましい結晶方位は（１１０）であるが、第１の半導体層１６は、（１１１）結晶方位または（１００）結晶方位を有することもできる。
第１の半導体層１６の厚さは、接合基板１０を形成するために使用する初期のウェハによって、変えることができる。ただし、通常は、第１の半導体層１６は、約５ｎｍから約５００ｎｍの厚さを有し、約５ｎｍから約１００ｎｍの厚さであることがより好ましい。
第１の半導体層１６と第２の半導体層１２の間に位置する絶縁層１４は、接合基板１０の作製に使用した初期のウェハによって決まる可変の厚さを有する。ただし、通常は、絶縁層１４は、約１ｎｍから約５００ｎｍの厚さを有し、約５ｎｍから約１００ｎｍの厚さであることがより好ましい。絶縁層１４は、接合前のウェハの一方または両方に形成した、酸化物またはその他の同様の絶縁材料である。
第２の半導体層１２は任意の半導体材料で構成され、その材料は、第１の半導体層１６と同じであっても別のものであってもよい。したがって、第２の半導体層１２は、例えば、Ｓｉ、ＳｉＣ、ＳｉＧｅ、ＳｉＧｅＣ、Ｇｅ合金、ＧａＡｓ、ＩｎＡｓ、ＩｎＰ、およびその他のＩＩＩ−Ｖ族化合物半導体、またはＩＩ−ＶＩ族化合物半導体などを含むことができる。また、第２の半導体層１２は、予備形成したＳＯＩ基板からなるＳＯＩ層、または例えばＳｉ／ＳｉＧｅなどの層状半導体を含むこともできる。また、第２の半導体層１２は、第１の結晶方位とは異なる第２の結晶方位を有することも特徴とする。第１の半導体層１６は（１１０）面であることが好ましいので、第２の半導体層１２の結晶方位は（１００）であることが好ましい。好ましい結晶方位は（１００）であるが、第２の半導体層１２は、（１１１）結晶面または（１１０）結晶面構造を有することもできる。
第２の半導体層１２の厚さは、接合基板１０を形成するために使用する初期のウェハによって、変えることができる。ただし、通常は、第２の半導体層１２は、約５ｎｍから約２００ｎｍの厚さを有し、約５ｎｍから約１００ｎｍの厚さであることがより好ましい。
必要に応じて第３の半導体層を設けた場合には、第３の半導体層を構成する材料は、第２の半導体層１２と同じ半導体材料であっても別の半導体材料であってもよい。第３の半導体層の結晶方位は、通常は第２の半導体層と同じであるが、必ず同じになるというわけではない。第３の半導体層は、一般に第２の半導体層１２より厚い。第３の層を設けた場合には、絶縁層を設けて、第３の半導体層を第２の半導体層から分離する。
図２に示す接合基板１０は、共に接合された２枚の半導体ウェハで構成されている。接合基板１０の作製に使用する２枚のウェハは、一方のウェハ（参照番号１で示す）が第１の半導体層１６を含み、もう一方のウェハ（参照番号２で示す）が第２の半導体１２を含む２枚のＳＯＩウェハである場合（図１０参照）、１枚のＳＯＩウェハ（参照番号２）と１枚のバルク半導体ウェハ（参照番号１）である場合（図１１参照）、それぞれが絶縁層１４を有する２枚のバルク半導体ウェハ（参照番号１および２）である場合（図１２参照）、または１枚のＳＯＩウェハ（参照番号２）と、接合中に少なくとも一方のウェハの一部分を分割するために使用することができる水素（Ｈ２）注入領域などのイオン注入領域１１を含む１枚のバルク・ウェハ（参照番号１）である場合（図１３参照）などがある。
接合は、最初に２枚のウェハを他に密着させ、必要ならこれらの接触させたウェハに外力を加え、次いで、これら２枚の接触したウェハを互いに接合できる条件下で加熱することによって行う。加熱ステップは、外力を加えて行うことも、加えずに行うこともある。加熱ステップは、通常は、約２００℃から約１０５０℃の温度で、約２時間から約２０時間、不活性雰囲気中で行う。より好ましくは、接合は、約２００℃から約４００℃の温度で、約２時間から約２０時間行う。「不活性雰囲気」という用語は、本発明では、ＨｅやＡｒ、Ｎ２、Ｘｅ、Ｋｒまたはそれらの混合物などの不活性ガスをその中に含む雰囲気を意味している。接合プロセス中に使用される好ましい雰囲気は、Ｎ２である。
２枚のＳＯＩウェハを使用する実施形態では、接合後に、少なくとも一方のＳＯＩウェハのいくつかの材料層を、化学機械的研磨（ＣＭＰ）や研削（grinding）およびエッチングなどの平坦化プロセスによって除去することができる。平坦化プロセスは、表面誘電体層１８に達したときに終了する。
一方のウェハがイオン注入領域を含む実施形態では、接合中にイオン注入領域が多孔性（porous）領域を形成し、これにより当該ウェハのイオン注入領域の上の部分が分離され、例えば図２に示すような接合ウェハが残る。注入領域は、通常は、当業者には周知のイオン注入条件を利用してウェハ表面に注入された水素イオンから構成される。
接合するウェハがいずれも誘電体層を含まない実施形態では、表面誘電体層１８は、酸化などの熱プロセス、または化学的気相堆積（ＣＶＤ）、プラズマ増強ＣＶＤ、原子層堆積、化学溶液付着およびその他の同様の堆積プロセスなどの従来の堆積プロセスによって、接合したウェハの上に形成することができる。
次いで、接合基板１０の一部分を保護し、別の部分を保護しない状態で残すように、図２の接合基板１０の所定部分の上にマスク２０を形成する。接合基板１０の保護された部分は、この基板の第１のデバイス領域２２を画定し、保護されない部分は、第２のデバイス領域２４を画定する。一実施形態では、マスク２０は、フォトレジスト・マスクを接合基板１０の表面全体に塗付することによって、表面誘電体層１８の所定部分に形成される。フォトレジスト・マスクを塗付した後で、リソグラフィによってマスク・パターンを形成する。リソグラフィは、フォトレジストを放射光パターンで露光するステップと、レジスト現像装置を用いてこのパターンを現像するステップとを含む。こうして得られた接合基板１０の所定部分にマスク２０が形成された基板の例を、図３に示す。
別の実施形態では、マスク２０は、リソグラフィおよびエッチングを利用して形成およびパターン形成した窒化物または酸窒化物の層である。窒化物または酸窒化物のマスク２０は、第２の半導体デバイスの領域を画定した後で除去することもできる。
接合基板１０にマスク２０を形成した後で、第２の半導体層１２の表面が露出するように、この基板に１回または複数回のエッチング・ステップを施す。詳細には、本発明のこの時点で用いる１回または複数回のエッチング・ステップでは、表面誘電体層１８の保護されていない部分、ならびにその下に位置する第１の半導体層１６の部分、および第１の半導体層１６を第２の半導体層１２から分離する絶縁層１４の一部分を除去する。エッチングは、１回のエッチング・ステップで行ってもよいし、あるいは複数のエッチング・ステップを利用してもよい。本発明のこの時点で用いるエッチングとしては、反応性イオン・エッチングやイオン・ビーム・エッチング、プラズマ・エッチング、レーザ・エッチングなどのドライ・エッチング・プロセス、または化学エッチング液を利用するウェット・エッチング・プロセス、あるいはそれらの任意の組合せを利用することができる。本発明の好ましい実施形態では、第２の半導体デバイス領域２４内の表面誘電体層１８、第１の半導体層１６および絶縁層１４の保護されていない部分を選択的に除去する際に、反応性イオン・エッチング（ＲＩＥ）を使用する。エッチング・ステップを行った後で得られる構造の一例を、図４に示す。このエッチング・ステップの後では、保護されている第１のデバイス領域２２、すなわち表面誘電体層１８、第１の半導体層１６、絶縁層１４および第２の半導体層１２の側壁が露出していることに留意されたい。図示のように、層１８、１６および１４の露出した側壁は、マスク２０の最も外側の縁部と位置合わせされている。
次いで、従来のレジスト剥離プロセスを用いて図４に示す構造からマスク２０を除去し、次いで露出した側壁上にライナ（liner）またはスペーサ２５を形成する。ライナまたはスペーサ２５は、堆積およびエッチングによって形成される。ライナまたはスペーサ２５は、例えば酸化物などの絶縁材料で構成される。
ライナまたはスペーサ２５を形成した後で、露出した第２の半導体層１２の上に半導体材料２６を形成する。本発明によれば、半導体材料２６は、第２の半導体層１２の結晶方位と同じ結晶方位を有する。これにより得られる構造の一例を、図５に示す。
半導体材料２６は、Ｓｉや歪Ｓｉ、ＳｉＧｅ、ＳｉＣ、ＳｉＧｅＣまたはそれらの組合せなど、選択的エピタキシャル成長法によって形成することができる任意のＳｉ含有半導体を含むことができる。いくつかの好ましい実施形態では、半導体材料２６はＳｉで構成される。別の好ましい実施形態では、半導体材料は、緩和ＳｉＧｅ合金層の上に位置する歪Ｓｉ層である。本発明では、半導体材料２６を再成長（regrown）半導体材料と呼ぶこともある。
次に、半導体材料２６の上面が第１の半導体層１６の上面とほぼ面一（同一平面）になるように、図５に示す構造に化学機械的研磨（ＣＭＰ）または研削などの平坦化プロセスを施す。表面誘電体層１８のそれまで保護されていた部分が、この平坦化プロセスの間に除去されることに留意されたい。
実質的に平坦な表面を準備した後で、通常は、浅いトレンチ分離（shallow trench isolation）領域などの分離領域２７を形成して、第１の半導体デバイス領域２２を第２の半導体デバイス領域２４から分離する。分離領域２７は、例えばトレンチを画定しエッチングするステップと、必要なら拡散バリヤでトレンチの内側を覆う（lining）ステップと、酸化物などのトレンチ誘電体でトレンチを充填するステップとを含む、当業者には周知の処理ステップを利用して形成される。トレンチ充填後に、この構造を平坦化することができ、必要なら高密度化（densification）プロセス・ステップを行ってトレンチ誘電体を高密度化することもできる。
こうして得られた、分離領域２７を含むほぼ平坦な構造の一例を、図６に示す。図示のように、図６の構造は、第１の結晶方位を有する露出した第１の半導体層１６と、第２の半導体層１２と同じ結晶方位を有する露出していない再成長半導体材料２６とを含む。
さらに、図６は、異なるタイプの基板１６、２６の上に形成された歪み発生層２１を示す図である。この処理段階では、当該特定の基板に応じて、歪みを生じるものであればどのようなタイプの層を利用することもできる。歪み発生層２１は、電子の移動度を向上させ、正孔の移動度を低下させる引張り歪み、またはその反対の効果をもたらす圧縮歪みのいずれかを生じることができる。例えば、Ｓｉ３Ｎ４は、その膜をウェハ上に堆積させる際に使用したプロセスの詳細に応じて、シリコン基板内に引張り応力または圧縮応力を発生させることができることが分かっている。
これらの図面では、歪み発生層２１を両タイプの基板１６および２６の上に形成する様子を示しているが、本発明では、歪み発生層を形成する際に一方のタイプの基板をマスクして、両タイプの基板のうち一方のみに歪みを生じることもできる。さらに、本発明では、いくつかの技術により、歪み発生層２１の歪みを緩和することができる。例えば、歪みを生じたまま残すべき基板は保護し、歪みを緩和すべき基板部分は露出させるマスクを形成することができる。次いで、イオン注入を行って、歪み発生層２１の露出部分の歪みを緩和することができる。
図７は、第１の半導体層１６の一部の上に第１の半導体デバイス３０を形成し、再成長半導体材料２６の上に第２の半導体デバイス３２を形成した後で形成される集積構造を示す図である。各デバイス領域に存在する半導体デバイスは１つずつしか示していないが、本発明では、それぞれのデバイス領域に各タイプのデバイスを複数形成することも考えられる。本発明によれば、第１の半導体デバイスが第２の半導体デバイスと異なること、および高性能デバイスとなる結晶方位でそれぞれのデバイスが作製されることを条件として、第１の半導体デバイスをＰＦＥＴまたはＮＦＥＴにし、第２の半導体デバイスをＮＦＥＴまたはＰＦＥＴにすることができる。ＰＦＥＴおよびＮＦＥＴは、当業者には周知の標準的なＣＭＯＳ処理ステップを利用して形成される。各ＦＥＴは、ゲート誘電体、ゲート導体、ゲート導体の上に配置される任意選択のハード・マスク、少なくともゲート導体の側壁に位置するスペーサ、およびソース／ドレイン拡散領域を含む。拡散領域は、図７では参照番号３４で示してある。ＰＦＥＴは（１１０）または（１１１）方位を有する半導体材料の上に形成され、ＮＦＥＴは（１００）または（１１１）方位を有する半導体表面の上に形成されることに留意されたい。
図８は、図６および図７に示す歪み発生層２１ではなく、トランジスタのソース／ドレインおよびゲートを形成した後で歪み発生層２３を形成する、本発明の別の実施形態を示す図である。この実施形態では、歪み発生層２３は、ソース／ドレイン領域３４およびゲート導体３２をシリサイド化した後で形成される。この実施形態は、図９に示すようなフィン型トランジスタ（ＦｉｎＦＥＴ）の場合に特に有用である。より詳細には、ＦｉｎＦＥＴの場合には、異なるシリコン基板１６、２６から複数のフィンを形成し、これらのフィンをシリサイド化した後で、歪み発生層２３を形成する。
上記説明および図２乃至図９は、異なる２つの結晶方位を有する接合基板の提供、マスキング、エッチング、再成長、平坦化およびデバイス形成を含む、本発明の基本概念を説明するものである。図１４乃至図２３を参照して行う以下の説明では、（１００）結晶面に形成された２つのＮＦＥＴと、これらのＮＦＥＴの間に位置する、（１１０）結晶面に形成された１つのＰＦＥＴとを含む高性能半導体デバイスを形成する際に使用される処理ステップを例示する。
図１４は、本発明のこの実施形態で使用することができる接合基板１０を示す図である。接合基板１０は、表面誘電体層１８、第１の半導体層１６、絶縁層１４、および第２の半導体層１２を含む。必要なら、第３の半導体層を、第２の半導体層１２の下に配置することもできる。そのような実施形態では、新たに絶縁層を設けて、第２の半導体層を第３の半導体層から分離する。
図１５は、表面誘電体層１８の上に窒化物マスク２０を形成した後の構造を示している。窒化物マスク２０は、ＣＶＤなど、従来の堆積プロセスを利用して形成される。
窒化物マスク２０を形成した後で、パターン形成したフォトレジスト・マスクを使用してエッチングを行ってマスクにパターン形成し、次いで、もう一度エッチング・プロセスを行ってこのパターンを窒化物マスクから構造に転写する。このエッチングは、第２の半導体層１２の上側表面層に達するまで行う。この２回目のエッチング・プロセスのエッチングでは、表面誘電体層１８、第１の半導体層１６および絶縁層１４の一部を除去する。接合基板１０にパターンを転写する際には、１回または複数回のエッチング・プロセスを行う。こうして得られたパターン転写後の構造を、図１６に示す。
次に、図１７に示すように、露出した側壁にスペーサ２５を形成する。スペーサ２５は、例えば酸化物などの絶縁材料で構成される。保護された第１のデバイス領域の側壁に配置されたスペーサ２５は、堆積およびエッチングによって形成される。
スペーサ２５を形成した後で、第２の半導体層１２の露出表面上に半導体材料２６を形成して、例えば図１８に示す構造を形成する。上述の歪み発生層２１と同様に、歪み発生層４１も、この実施形態では使用することができる。これらの歪み発生層の特性は互いに同様である。次いで、図１８に示す構造を平坦化して、図１９に示すほぼ平坦な構造を形成する。平坦化ステップでは、それまでにエッチングで除去されなかった窒化物マスク２０および表面誘電体層１８を除去して、第１の半導体層１６が露出し、かつ再成長半導体材料２６が露出した構造を形成することに留意されたい。露出した第１の半導体層１６は、ＮＦＥＴなど第１の半導体デバイスを形成するための領域であり、半導体材料２６の露出表面は、ＰＦＥＴなどの第２の半導体デバイスを形成するための領域である。
次に、図２０に示すように、図１９に示すほぼ平坦な構造の上に、パッド酸化物５１およびパッド窒化物５２を含む材料スタック５０を形成する。材料スタック５０のパッド酸化物５１は、熱酸化プロセスまたは堆積によって形成され、パッド窒化物５２は、熱窒化プロセスまたは堆積によって形成される。パッド窒化物５２は、通常は、その下にあるパッド酸化物５１より厚い。材料スタック５０は、分離領域２７用のトレンチ開口の画定に使用される。図２１は、図２０に示す構造にトレンチ開口２９を形成した後の構造を示す図である。トレンチ開口２９は、リソグラフィおよびエッチングによって形成される。
トレンチ開口２９を画定した後で、トレンチ開口２９を、酸化物などのトレンチ誘電体で充填し、第１の半導体層１６および再成長半導体材料２６に合わせて平坦化する。図２２は、トレンチ充填および平坦化を行った後の構造を示す図である。図２２に示す構造は、３つのデバイス領域を含む。そのうちの２つを、第１の半導体デバイス３０を形成するための第１のデバイス領域２２と呼び、３つ目の領域を、第２の半導体デバイス３２を形成するための第２のデバイス領域２４と呼ぶ。
図２３は、第１の半導体デバイス３０を第１の半導体層１６の一部分の上に形成し、第２の半導体デバイス３２を再成長半導体材料２６の上に形成した後の集積構造を示す図である。各デバイス領域に存在する半導体デバイスは１つずつしか示していないが、本発明では、それぞれのデバイス領域に各タイプのデバイスを複数形成することも考えられる。本発明によれば、第１の半導体デバイスをＰＦＥＴ（またはＮＦＥＴ）とし、第２の半導体デバイスをＮＦＥＴ（またはＰＦＥＴ）とすることができる。ＰＦＥＴおよびＮＦＥＴは、当業者には周知の標準的なＣＭＯＳ処理ステップを用いて形成する。各ＦＥＴは、ゲート誘電体、ゲート導体、ゲート導体の上に配置される任意選択のハード・マスク、少なくともゲート導体の側壁に配置されるスペーサ、およびソース／ドレイン拡散領域を含む。ＰＦＥＴは（１１０）または（１１１）方位を有する表面の上に形成され、ＮＦＥＴは（１００）または（１１１）方位を有する表面の上に形成されることに留意されたい。図２３に示す構造では、ＮＦＥＴはＳＯＩ類似のデバイスであり、ＰＦＥＴはバルク状の半導体デバイスである。第２の半導体層１２の下に第３の半導体層が存在する場合には、３つのデバイスが全てＳＯＩ類似のデバイスとなる。
図２４乃至図３０は、（１００）結晶面に形成された２つのＮＦＥＴと、それらのＮＦＥＴの間に位置する、（１１０）結晶面に形成された１つのＰＦＥＴとを含む高性能半導体デバイスを形成する際に使用される代替の処理方法を示す図である。この代替方法では、最初に、図２４に示す接合基板を形成する。接合基板１０は、少なくとも、表面誘電体層１８、第１の半導体層１６、絶縁層１４および第２の半導体層１２を含む。必要なら、第２の半導体層の下に第３の半導体層を配置することもできる。
次に、接合基板１０上に窒化物マスク２０を形成して、図２５に示す構造を形成する。接合基板１０上に窒化物マスク２０を形成した後で、窒化物マスク２０と表面誘電体１８とを合わせてエッチング・マスクとして利用して、分離領域２７を形成する。分離領域２７は、窒化物マスク２０の表面にフォトレジストを塗布し、フォトレジストをパターン形成し、このパターンをフォトレジストから窒化物マスク２０に転写し、次に表面誘電体層１８に転写することによって、第１の半導体層１６が露出する。次いで、露出した第１の半導体層１６を、絶縁層１４の上面に達するまでエッチングする。次いで、このエッチング・ステップで形成されたトレンチをトレンチ誘電体で充填し、窒化物マスク２０の上面に合わせて平坦化する。図２６は、トレンチ充填および平坦化を行った後の構造を示す図である。特に、分離領域２７を図２６に示す。
次いで、分離領域と分離領域の間の材料を除去して、図２７に示す構造を形成する。詳細には、分離領域と分離領域の間の材料の除去は、この構造の第１の半導体デバイスを形成するための部分を保護するブロック・マスクを形成し、窒化物マスク２０、表面誘電体層１８および第１の半導体層１６の保護されていない部分を、絶縁層１４に達するまでエッチングすることによって行う。
次いで、酸化物などの絶縁材料を選択的に除去するエッチング・ステップを利用して絶縁層１４の露出部分を除去し、例えば図２８に示す構造を形成する。このエッチング・ステップでは、分離領域２７の高さも低くなることに留意されたい。このエッチング・ステップは、第２の半導体層１２の上面に達したところで停止する。次いで、残りの窒化物マスク２０をこの構造から剥離し、第２の半導体材料１２の露出した表面上に半導体材料２６を再成長させて、例えば図２９に示す構造を形成する。この特定の実施形態では、再成長半導体材料２６は、上側歪Ｓｉ層３１を含む。
次いで、図２９に示す構造から酸化物を剥離し、第１の半導体層１６の露出部分の上に歪Ｓｉ３１を形成する。歪Ｓｉ層を形成した後で、ＣＭＯＳデバイス３０および３２を、それぞれ高性能デバイスを与える結晶方位で形成する。こうして得られた歪Ｓｉ層の上に形成されたＮＦＥＴおよびＰＦＥＴを含む構造の一例を、図３０に示す。
したがって、上記に示したように、本発明は、第１の基板構造を第２の基板構造に接合して積層構造を形成することから始まる集積回路構造を形成する方法を提供する。本発明では、この積層構造に、第２の基板まで延びる第１の開口をエッチングによって形成する。次いで、第２の基板からさらに別の材料を成長させて、第１の開口を充填することができる。これにより、積層構造の上部に、第１のタイプの結晶方位を有する第１の部分および第２のタイプの結晶方位を有する第２の部分を有する基板が形成される。基板の第１の部分の上に、第１のタイプのトランジスタ（例えばＮ型またはＰ型）を形成し、基板の第２の部分の上に第２のタイプのトランジスタを形成する。本発明では、第１のタイプのトランジスタおよび第２のタイプのトランジスタの上に歪み発生層を形成する。
これにより、少なくとも２タイプの結晶方位を有する基板を備える集積回路構造が作製される。第１のタイプのトランジスタは、第１のタイプの結晶方位を有する基板の第１の部分の上に位置し、第２のタイプのトランジスタは、第２のタイプの結晶方位を有する基板の第２の部分の上に位置する。歪み発生層は、第１のタイプのトランジスタおよび第２のタイプのトランジスタの上に位置する。さらに、歪み発生層は、第１のタイプのトランジスタの上では歪み、第２のタイプのトランジスタの上では緩和することができる。
第１のタイプのトランジスタおよび第２のタイプのトランジスタは、シリサイド領域を含み、歪み発生層はシリサイド領域の上に位置する。第１のタイプのトランジスタおよび第２のタイプのトランジスタは、基板内に形成されたソース領域およびドレイン領域と、基板の上の、ソース領域とドレイン領域の間に形成されたゲート導体とを含み、シリサイド領域は、ゲート導体ならびにソース領域およびドレイン領域の上に形成される。
このように、本発明は、Ｎ型トランジスタに有利なタイプの結晶方位をＮ型トランジスタの下に位置する基板部分に使用し、Ｐ型トランジスタにより有利な別のタイプの結晶方位をＰ型トランジスタの下に位置する基板部分に使用した構造を提供する。これにより、各タイプのトランジスタを、それぞれのタイプのトランジスタに有利な結晶方位を有する、異なるタイプの基板の上に形成することが可能になる。さらに、本発明では、一方または両方のタイプのトランジスタの上に選択的に歪み発生層を配置して、各タイプのトランジスタにとって最も有利な種類の歪みを各タイプのトランジスタに生じさせることができる。
本発明は、ｎＦＥＴおよびｐＦＥＴにおけるキャリアの移動度を高め、それによりＣＭＯＳ回路のスイッチング速度を高める、または動作電力を低下させる、あるいはその両方をもたらす。これらのＦＥＴの線形性が高くなることは、これらのデバイスを利用したアナログ回路にも有利である。
好ましい実施形態に関連して本発明について説明したが、添付の特許請求の範囲の趣旨および範囲内で様々な修正を加えて本発明を実施することができることを、当業者なら理解するであろう。
１０ 接合基板
１２ 第２の半導体層
１４ 絶縁層
１６ 第１の半導体層
１８ 表面誘電体層
２０ マスク
２１ 歪み発生層
２２ 第１のデバイス領域
２４ 第２のデバイス領域
２５ スペーサ（ライナ）
２６ 半導体材料
２７ 分離領域
２９ トレンチ開口
３０ 第１の半導体デバイス
３１ 歪Ｓｉ層
３２ 第２の半導体デバイス
３４ ソース／ドレイン拡散領域
１２ 第２の半導体層
１４ 絶縁層
１６ 第１の半導体層
１８ 表面誘電体層
２０ マスク
２１ 歪み発生層
２２ 第１のデバイス領域
２４ 第２のデバイス領域
２５ スペーサ（ライナ）
２６ 半導体材料
２７ 分離領域
２９ トレンチ開口
３０ 第１の半導体デバイス
３１ 歪Ｓｉ層
３２ 第２の半導体デバイス
３４ ソース／ドレイン拡散領域
Claims (20)
- 少なくとも２タイプの結晶方位を有する基板と、
第１のタイプの結晶方位を有する前記基板の第１の部分の上に形成された第１のタイプのトランジスタと、
第２のタイプの結晶方位を有する前記基板の第２の部分の上に形成された第２のタイプのトランジスタと、
前記第１のタイプのトランジスタおよび前記第２のタイプのトランジスタの上に位置する歪み発生層とを含む、集積回路構造。 - 前記第１のタイプのトランジスタおよび前記第２のタイプのトランジスタがシリサイド領域を含み、前記歪み発生層が前記シリサイド領域の上に位置する、請求項１に記載の構造。
- 前記第１のタイプのトランジスタおよび前記第２のタイプのトランジスタが、前記基板内に形成されたソース領域およびドレイン領域と、前記基板の上の、前記ソース領域と前記ドレイン領域の間に形成されたゲート導体とを含み、
前記シリサイド領域が、前記ゲート導体ならびに前記ソース領域および前記ドレイン領域の上に形成される、請求項２に記載の構造。 - 前記第１のタイプのトランジスタが、前記第２のタイプのトランジスタと相補的である、請求項１に記載の構造。
- 前記基板の前記第１の部分が非浮遊基板部分を含み、前記基板の前記第２の部分が浮遊基板部分を含む、請求項１に記載の構造。
- 前記歪み発生層が、前記第１のタイプのトランジスタの上では歪み、前記第２のタイプのトランジスタの上では緩和される、請求項１に記載の構造。
- 前記第１のタイプのトランジスタおよび前記第２のタイプのトランジスタが、平面相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタおよびフィン型電界効果トランジスタ（ＦｉｎＦＥＴ）のうち一方を含む、請求項１に記載の構造。
- 少なくとも２タイプの結晶方位を有する基板と、
第１のタイプの結晶方位を有する前記基板の第１の部分の上に形成されたＮ型電界効果トランジスタ（ＮＦＥＴ）と、
第２のタイプの結晶方位を有する前記基板の第２の部分の上に形成されたＰ型電界効果トランジスタ（ＰＦＥＴ）と、
前記ＮＦＥＴおよび前記ＰＦＥＴの上に位置する歪み発生層とを含む、集積回路構造。 - 前記ＮＦＥＴおよび前記ＰＦＥＴがシリサイド領域を含み、前記歪み発生層が前記シリサイド領域の上に位置する、請求項８に記載の構造。
- 前記ＮＦＥＴおよび前記ＰＦＥＴが、前記基板内に形成されたソース領域およびドレイン領域と、前記基板の上の、前記ソース領域と前記ドレイン領域の間に形成されたゲート導体とを含み、
前記シリサイド領域が、前記ゲート導体ならびに前記ソース領域および前記ドレイン領域の上に形成される、請求項９に記載の構造。 - 前記ＮＦＥＴが、前記ＰＦＥＴと相補的である、請求項８に記載の構造。
- 前記基板の前記第１の部分が非浮遊基板部分を含み、前記基板の前記第２の部分が浮遊基板部分を含む、請求項８に記載の構造。
- 前記歪み発生層が、前記ＮＦＥＴ（Ｎ型）の上では歪み、前記ＰＦＥＴの上では緩和される、請求項８に記載の構造。
- 前記ＮＦＥＴおよび前記ＰＦＥＴが、平面相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタおよびフィン型電界効果トランジスタ（ＦｉｎＦＥＴ）のうち一方を含む、請求項８に記載の構造。
- 集積回路構造を形成する方法であって、
第２の基板構造上に第１の基板構造を接合して、第１の結晶方位を有する第１の基板を第２の結晶方位を有する第２の基板の上に備える積層構造を形成するステップと、
前記積層構造に、前記第２の基板まで延びる第１の開口をエッチングにより形成するステップと、
前記第２の基板上にさらに別の材料を成長させて前記第１の開口を充填して、前記積層構造の上部に、前記第１のタイプの結晶方位を有する第１の部分および前記第２のタイプの結晶方位を有する第２の部分を有する基板を形成するステップと、
前記基板の前記第１の部分の上に第１のタイプのトランジスタを形成するステップと、
前記基板の前記第２の部分の上に第２のタイプのトランジスタを形成するステップと、
前記第１のタイプのトランジスタおよび前記第２のタイプのトランジスタの上に歪み発生層を形成するステップとを含む方法。 - 前記第１のタイプのトランジスタおよび前記第２のタイプのトランジスタの上にシリサイド領域を形成するステップをさらに含み、前記歪み発生層が前記シリサイド領域の上に形成される、請求項１５に記載の方法。
- 前記第１のタイプのトランジスタを形成する前記ステップおよび前記第２のタイプのトランジスタを形成する前記ステップが、前記基板内にソース領域およびドレイン領域を形成し、前記基板上の、前記ソース領域と前記ドレイン領域の間にゲート導体を形成することを含み、前記シリサイド領域が、前記ゲート導体ならびに前記ソース領域および前記ドレイン領域の上に形成される、請求項１６に記載の方法。
- 前記第１のタイプのトランジスタが、前記第２のタイプのトランジスタと相補的である、請求項１５に記載の方法。
- 前記歪み発生層の、前記第２のタイプのトランジスタの上に位置する部分において歪みを緩和するステップをさらに含む、請求項１５に記載の方法。
- 前記第１のタイプのトランジスタおよび前記第２のタイプのトランジスタが、平面相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタおよびフィン型電界効果トランジスタ（ＦｉｎＦＥＴ）のうち一方を含む、請求項１５に記載の方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/708,586 US6995456B2 (en) | 2004-03-12 | 2004-03-12 | High-performance CMOS SOI devices on hybrid crystal-oriented substrates |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005260240A true JP2005260240A (ja) | 2005-09-22 |
Family
ID=34919644
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005066896A Pending JP2005260240A (ja) | 2004-03-12 | 2005-03-10 | ハイブリッド結晶方位基板上の集積回路構造及び形成方法（高性能ｃｍｏｓｓｏｉデバイス） |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6995456B2 (ja) |
| JP (1) | JP2005260240A (ja) |
| CN (1) | CN100367503C (ja) |
| TW (1) | TWI343649B (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123892A (ja) * | 2005-10-26 | 2007-05-17 | Internatl Business Mach Corp <Ibm> | 半導体構造およびその製作方法（複数の結晶方位を有する半導体基板） |
| JP2007165665A (ja) * | 2005-12-15 | 2007-06-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2009514247A (ja) * | 2005-10-31 | 2009-04-02 | フリースケール セミコンダクター インコーポレイテッド | 半導体構造物の製造方法 |
| JP2009200471A (ja) * | 2007-12-19 | 2009-09-03 | Interuniv Micro Electronica Centrum Vzw | 改良されたキャリア移動度を有するマルチゲート半導体デバイスの製造方法 |
| US7595232B2 (en) | 2006-09-07 | 2009-09-29 | International Business Machines Corporation | CMOS devices incorporating hybrid orientation technology (HOT) with embedded connectors |
| JP2012516555A (ja) * | 2009-01-30 | 2012-07-19 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | スレッショルド調節半導体合金を堆積させるのに先立ちパターニング不均一性を低減することによる前記半導体合金の厚みばらつきの低減 |
| JP2016529708A (ja) * | 2013-08-01 | 2016-09-23 | クアルコム，インコーポレイテッド | 異なる材料から基板上にフィンを形成する方法 |
Families Citing this family (257)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6998684B2 (en) * | 2004-03-31 | 2006-02-14 | International Business Machines Corporation | High mobility plane CMOS SOI |
| US7098477B2 (en) * | 2004-04-23 | 2006-08-29 | International Business Machines Corporation | Structure and method of manufacturing a finFET device having stacked fins |
| US7208815B2 (en) * | 2004-05-28 | 2007-04-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS logic gate fabricated on hybrid crystal orientations and method of forming thereof |
| US20050275018A1 (en) * | 2004-06-10 | 2005-12-15 | Suresh Venkatesan | Semiconductor device with multiple semiconductor layers |
| JP2006165335A (ja) * | 2004-12-08 | 2006-06-22 | Toshiba Corp | 半導体装置 |
| US7405436B2 (en) * | 2005-01-05 | 2008-07-29 | International Business Machines Corporation | Stressed field effect transistors on hybrid orientation substrate |
| US7176481B2 (en) * | 2005-01-12 | 2007-02-13 | International Business Machines Corporation | In situ doped embedded sige extension and source/drain for enhanced PFET performance |
| US7282425B2 (en) * | 2005-01-31 | 2007-10-16 | International Business Machines Corporation | Structure and method of integrating compound and elemental semiconductors for high-performance CMOS |
| JP4825526B2 (ja) * | 2005-03-28 | 2011-11-30 | 株式会社東芝 | Ｆｉｎ型チャネルトランジスタおよびその製造方法 |
| US7696537B2 (en) * | 2005-04-18 | 2010-04-13 | Toshiba America Electronic Components, Inc. | Step-embedded SiGe structure for PFET mobility enhancement |
| US8324660B2 (en) | 2005-05-17 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US20070267722A1 (en) * | 2006-05-17 | 2007-11-22 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US9153645B2 (en) | 2005-05-17 | 2015-10-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| EP1882268B1 (en) * | 2005-05-17 | 2016-12-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication |
| US7626246B2 (en) * | 2005-07-26 | 2009-12-01 | Amberwave Systems Corporation | Solutions for integrated circuit integration of alternative active area materials |
| US7382029B2 (en) * | 2005-07-29 | 2008-06-03 | International Business Machines Corporation | Method and apparatus for improving integrated circuit device performance using hybrid crystal orientations |
| KR100655437B1 (ko) * | 2005-08-09 | 2006-12-08 | 삼성전자주식회사 | 반도체 웨이퍼 및 그 제조방법 |
| US7638842B2 (en) * | 2005-09-07 | 2009-12-29 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures on insulators |
| TWI299896B (en) * | 2006-03-16 | 2008-08-11 | Advanced Semiconductor Eng | Method for forming metal bumps |
| WO2007112066A2 (en) * | 2006-03-24 | 2007-10-04 | Amberwave Systems Corporation | Lattice-mismatched semiconductor structures and related methods for device fabrication |
| US7492016B2 (en) * | 2006-03-31 | 2009-02-17 | International Business Machines Corporation | Protection against charging damage in hybrid orientation transistors |
| WO2008030574A1 (en) | 2006-09-07 | 2008-03-13 | Amberwave Systems Corporation | Defect reduction using aspect ratio trapping |
| US20080070355A1 (en) * | 2006-09-18 | 2008-03-20 | Amberwave Systems Corporation | Aspect ratio trapping for mixed signal applications |
| WO2008039495A1 (en) | 2006-09-27 | 2008-04-03 | Amberwave Systems Corporation | Tri-gate field-effect transistors formed by aspect ratio trapping |
| US7875958B2 (en) | 2006-09-27 | 2011-01-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Quantum tunneling devices and circuits with lattice-mismatched semiconductor structures |
| US20080187018A1 (en) * | 2006-10-19 | 2008-08-07 | Amberwave Systems Corporation | Distributed feedback lasers formed via aspect ratio trapping |
| US7863653B2 (en) * | 2006-11-20 | 2011-01-04 | International Business Machines Corporation | Method of enhancing hole mobility |
| US8016941B2 (en) * | 2007-02-05 | 2011-09-13 | Infineon Technologies Ag | Method and apparatus for manufacturing a semiconductor |
| US7777306B2 (en) * | 2007-03-06 | 2010-08-17 | International Business Machines Corporation | Defect-free hybrid orientation technology for semiconductor devices |
| US8237151B2 (en) * | 2009-01-09 | 2012-08-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Diode-based devices and methods for making the same |
| US8304805B2 (en) | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| US7825328B2 (en) * | 2007-04-09 | 2010-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Nitride-based multi-junction solar cell modules and methods for making the same |
| US9508890B2 (en) | 2007-04-09 | 2016-11-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photovoltaics on silicon |
| US7790528B2 (en) * | 2007-05-01 | 2010-09-07 | Freescale Semiconductor, Inc. | Dual substrate orientation or bulk on SOI integrations using oxidation for silicon epitaxy spacer formation |
| US20080286888A1 (en) * | 2007-05-18 | 2008-11-20 | International Business Machines Corporation | Test structures and methodology for detecting hot defects |
| US8329541B2 (en) * | 2007-06-15 | 2012-12-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | InP-based transistor fabrication |
| US8803195B2 (en) * | 2007-08-02 | 2014-08-12 | Wisconsin Alumni Research Foundation | Nanomembrane structures having mixed crystalline orientations and compositions |
| DE112008002387B4 (de) * | 2007-09-07 | 2022-04-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Struktur einer Mehrfachübergangs-Solarzelle, Verfahren zur Bildung einer photonischenVorrichtung, Photovoltaische Mehrfachübergangs-Zelle und Photovoltaische Mehrfachübergangs-Zellenvorrichtung, |
| US7696573B2 (en) * | 2007-10-31 | 2010-04-13 | International Business Machines Corporation | Multiple crystallographic orientation semiconductor structures |
| US8062951B2 (en) * | 2007-12-10 | 2011-11-22 | International Business Machines Corporation | Method to increase effective MOSFET width |
| US7528027B1 (en) | 2008-03-25 | 2009-05-05 | International Business Machines Corporation | Structure and method for manufacturing device with ultra thin SOI at the tip of a V-shape channel |
| US8183667B2 (en) | 2008-06-03 | 2012-05-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxial growth of crystalline material |
| US8274097B2 (en) | 2008-07-01 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reduction of edge effects from aspect ratio trapping |
| US8981427B2 (en) | 2008-07-15 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Polishing of small composite semiconductor materials |
| US7915713B2 (en) * | 2008-07-30 | 2011-03-29 | Qimonda Ag | Field effect transistors with channels oriented to different crystal planes |
| CN102160145B (zh) | 2008-09-19 | 2013-08-21 | 台湾积体电路制造股份有限公司 | 通过外延层过成长的元件形成 |
| US20100072515A1 (en) | 2008-09-19 | 2010-03-25 | Amberwave Systems Corporation | Fabrication and structures of crystalline material |
| US8253211B2 (en) | 2008-09-24 | 2012-08-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor sensor structures with reduced dislocation defect densities |
| CN102379046B (zh) | 2009-04-02 | 2015-06-17 | 台湾积体电路制造股份有限公司 | 从晶体材料的非极性平面形成的器件及其制作方法 |
| US9711407B2 (en) * | 2009-04-14 | 2017-07-18 | Monolithic 3D Inc. | Method of manufacturing a three dimensional integrated circuit by transfer of a mono-crystalline layer |
| US8427200B2 (en) | 2009-04-14 | 2013-04-23 | Monolithic 3D Inc. | 3D semiconductor device |
| US8362800B2 (en) | 2010-10-13 | 2013-01-29 | Monolithic 3D Inc. | 3D semiconductor device including field repairable logics |
| US8395191B2 (en) * | 2009-10-12 | 2013-03-12 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8405420B2 (en) * | 2009-04-14 | 2013-03-26 | Monolithic 3D Inc. | System comprising a semiconductor device and structure |
| US9509313B2 (en) | 2009-04-14 | 2016-11-29 | Monolithic 3D Inc. | 3D semiconductor device |
| US9577642B2 (en) | 2009-04-14 | 2017-02-21 | Monolithic 3D Inc. | Method to form a 3D semiconductor device |
| US8058137B1 (en) | 2009-04-14 | 2011-11-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8754533B2 (en) * | 2009-04-14 | 2014-06-17 | Monolithic 3D Inc. | Monolithic three-dimensional semiconductor device and structure |
| US8373439B2 (en) | 2009-04-14 | 2013-02-12 | Monolithic 3D Inc. | 3D semiconductor device |
| US8362482B2 (en) * | 2009-04-14 | 2013-01-29 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8669778B1 (en) | 2009-04-14 | 2014-03-11 | Monolithic 3D Inc. | Method for design and manufacturing of a 3D semiconductor device |
| US8378715B2 (en) | 2009-04-14 | 2013-02-19 | Monolithic 3D Inc. | Method to construct systems |
| US8384426B2 (en) * | 2009-04-14 | 2013-02-26 | Monolithic 3D Inc. | Semiconductor device and structure |
| US7986042B2 (en) | 2009-04-14 | 2011-07-26 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8148728B2 (en) | 2009-10-12 | 2012-04-03 | Monolithic 3D, Inc. | Method for fabrication of a semiconductor device and structure |
| US8450804B2 (en) | 2011-03-06 | 2013-05-28 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US9099424B1 (en) | 2012-08-10 | 2015-08-04 | Monolithic 3D Inc. | Semiconductor system, device and structure with heat removal |
| US10366970B2 (en) | 2009-10-12 | 2019-07-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11018133B2 (en) | 2009-10-12 | 2021-05-25 | Monolithic 3D Inc. | 3D integrated circuit |
| US8536023B2 (en) | 2010-11-22 | 2013-09-17 | Monolithic 3D Inc. | Method of manufacturing a semiconductor device and structure |
| US10043781B2 (en) | 2009-10-12 | 2018-08-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8476145B2 (en) | 2010-10-13 | 2013-07-02 | Monolithic 3D Inc. | Method of fabricating a semiconductor device and structure |
| US10157909B2 (en) | 2009-10-12 | 2018-12-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8581349B1 (en) | 2011-05-02 | 2013-11-12 | Monolithic 3D Inc. | 3D memory semiconductor device and structure |
| US8742476B1 (en) | 2012-11-27 | 2014-06-03 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10910364B2 (en) | 2009-10-12 | 2021-02-02 | Monolitaic 3D Inc. | 3D semiconductor device |
| US11374118B2 (en) | 2009-10-12 | 2022-06-28 | Monolithic 3D Inc. | Method to form a 3D integrated circuit |
| US10388863B2 (en) | 2009-10-12 | 2019-08-20 | Monolithic 3D Inc. | 3D memory device and structure |
| US10354995B2 (en) | 2009-10-12 | 2019-07-16 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US11984445B2 (en) | 2009-10-12 | 2024-05-14 | Monolithic 3D Inc. | 3D semiconductor devices and structures with metal layers |
| US8395216B2 (en) * | 2009-10-16 | 2013-03-12 | Texas Instruments Incorporated | Method for using hybrid orientation technology (HOT) in conjunction with selective epitaxy to form semiconductor devices with regions of different electron and hole mobilities and related apparatus |
| US8026521B1 (en) | 2010-10-11 | 2011-09-27 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9099526B2 (en) | 2010-02-16 | 2015-08-04 | Monolithic 3D Inc. | Integrated circuit device and structure |
| US8541819B1 (en) | 2010-12-09 | 2013-09-24 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8461035B1 (en) | 2010-09-30 | 2013-06-11 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8492886B2 (en) | 2010-02-16 | 2013-07-23 | Monolithic 3D Inc | 3D integrated circuit with logic |
| US8373230B1 (en) | 2010-10-13 | 2013-02-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US8288795B2 (en) | 2010-03-02 | 2012-10-16 | Micron Technology, Inc. | Thyristor based memory cells, devices and systems including the same and methods for forming the same |
| US8513722B2 (en) | 2010-03-02 | 2013-08-20 | Micron Technology, Inc. | Floating body cell structures, devices including same, and methods for forming same |
| US9646869B2 (en) | 2010-03-02 | 2017-05-09 | Micron Technology, Inc. | Semiconductor devices including a diode structure over a conductive strap and methods of forming such semiconductor devices |
| US9608119B2 (en) | 2010-03-02 | 2017-03-28 | Micron Technology, Inc. | Semiconductor-metal-on-insulator structures, methods of forming such structures, and semiconductor devices including such structures |
| US8507966B2 (en) | 2010-03-02 | 2013-08-13 | Micron Technology, Inc. | Semiconductor cells, arrays, devices and systems having a buried conductive line and methods for forming the same |
| US9219005B2 (en) | 2011-06-28 | 2015-12-22 | Monolithic 3D Inc. | Semiconductor system and device |
| US8642416B2 (en) | 2010-07-30 | 2014-02-04 | Monolithic 3D Inc. | Method of forming three dimensional integrated circuit devices using layer transfer technique |
| US8901613B2 (en) | 2011-03-06 | 2014-12-02 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US9953925B2 (en) | 2011-06-28 | 2018-04-24 | Monolithic 3D Inc. | Semiconductor system and device |
| US10217667B2 (en) | 2011-06-28 | 2019-02-26 | Monolithic 3D Inc. | 3D semiconductor device, fabrication method and system |
| US8163581B1 (en) | 2010-10-13 | 2012-04-24 | Monolith IC 3D | Semiconductor and optoelectronic devices |
| US8273610B2 (en) | 2010-11-18 | 2012-09-25 | Monolithic 3D Inc. | Method of constructing a semiconductor device and structure |
| US11482440B2 (en) | 2010-12-16 | 2022-10-25 | Monolithic 3D Inc. | 3D semiconductor device and structure with a built-in test circuit for repairing faulty circuits |
| US10497713B2 (en) | 2010-11-18 | 2019-12-03 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11315980B1 (en) | 2010-10-11 | 2022-04-26 | Monolithic 3D Inc. | 3D semiconductor device and structure with transistors |
| US11257867B1 (en) | 2010-10-11 | 2022-02-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with oxide bonds |
| US11158674B2 (en) | 2010-10-11 | 2021-10-26 | Monolithic 3D Inc. | Method to produce a 3D semiconductor device and structure |
| US10290682B2 (en) | 2010-10-11 | 2019-05-14 | Monolithic 3D Inc. | 3D IC semiconductor device and structure with stacked memory |
| US11600667B1 (en) | 2010-10-11 | 2023-03-07 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11469271B2 (en) | 2010-10-11 | 2022-10-11 | Monolithic 3D Inc. | Method to produce 3D semiconductor devices and structures with memory |
| US11024673B1 (en) | 2010-10-11 | 2021-06-01 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8114757B1 (en) | 2010-10-11 | 2012-02-14 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10896931B1 (en) | 2010-10-11 | 2021-01-19 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11227897B2 (en) | 2010-10-11 | 2022-01-18 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11018191B1 (en) | 2010-10-11 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11043523B1 (en) | 2010-10-13 | 2021-06-22 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11063071B1 (en) | 2010-10-13 | 2021-07-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11929372B2 (en) | 2010-10-13 | 2024-03-12 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11133344B2 (en) | 2010-10-13 | 2021-09-28 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11984438B2 (en) | 2010-10-13 | 2024-05-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US10833108B2 (en) | 2010-10-13 | 2020-11-10 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US10998374B1 (en) | 2010-10-13 | 2021-05-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US9197804B1 (en) | 2011-10-14 | 2015-11-24 | Monolithic 3D Inc. | Semiconductor and optoelectronic devices |
| US11694922B2 (en) | 2010-10-13 | 2023-07-04 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US8379458B1 (en) | 2010-10-13 | 2013-02-19 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11605663B2 (en) | 2010-10-13 | 2023-03-14 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11855100B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US10943934B2 (en) | 2010-10-13 | 2021-03-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11404466B2 (en) | 2010-10-13 | 2022-08-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors |
| US11164898B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure |
| US11869915B2 (en) | 2010-10-13 | 2024-01-09 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US10679977B2 (en) | 2010-10-13 | 2020-06-09 | Monolithic 3D Inc. | 3D microdisplay device and structure |
| US11327227B2 (en) | 2010-10-13 | 2022-05-10 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US11437368B2 (en) | 2010-10-13 | 2022-09-06 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with oxide bonding |
| US11855114B2 (en) | 2010-10-13 | 2023-12-26 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with image sensors and wafer bonding |
| US11163112B2 (en) | 2010-10-13 | 2021-11-02 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with electromagnetic modulators |
| US10978501B1 (en) | 2010-10-13 | 2021-04-13 | Monolithic 3D Inc. | Multilevel semiconductor device and structure with waveguides |
| US11854857B1 (en) | 2010-11-18 | 2023-12-26 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11355380B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | Methods for producing 3D semiconductor memory device and structure utilizing alignment marks |
| US11094576B1 (en) | 2010-11-18 | 2021-08-17 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11610802B2 (en) | 2010-11-18 | 2023-03-21 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with single crystal transistors and metal gate electrodes |
| US11784082B2 (en) | 2010-11-18 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11521888B2 (en) | 2010-11-18 | 2022-12-06 | Monolithic 3D Inc. | 3D semiconductor device and structure with high-k metal gate transistors |
| US11482439B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device comprising charge trap junction-less transistors |
| US11004719B1 (en) | 2010-11-18 | 2021-05-11 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11211279B2 (en) | 2010-11-18 | 2021-12-28 | Monolithic 3D Inc. | Method for processing a 3D integrated circuit and structure |
| US11355381B2 (en) | 2010-11-18 | 2022-06-07 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11482438B2 (en) | 2010-11-18 | 2022-10-25 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor memory device and structure |
| US11495484B2 (en) | 2010-11-18 | 2022-11-08 | Monolithic 3D Inc. | 3D semiconductor devices and structures with at least two single-crystal layers |
| US11121021B2 (en) | 2010-11-18 | 2021-09-14 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11735462B2 (en) | 2010-11-18 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11804396B2 (en) | 2010-11-18 | 2023-10-31 | Monolithic 3D Inc. | Methods for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11901210B2 (en) | 2010-11-18 | 2024-02-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11018042B1 (en) | 2010-11-18 | 2021-05-25 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11923230B1 (en) | 2010-11-18 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US11107721B2 (en) | 2010-11-18 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with NAND logic |
| US11443971B2 (en) | 2010-11-18 | 2022-09-13 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US11615977B2 (en) | 2010-11-18 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11508605B2 (en) | 2010-11-18 | 2022-11-22 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11569117B2 (en) | 2010-11-18 | 2023-01-31 | Monolithic 3D Inc. | 3D semiconductor device and structure with single-crystal layers |
| US11164770B1 (en) | 2010-11-18 | 2021-11-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor memory device and structure |
| US11862503B2 (en) | 2010-11-18 | 2024-01-02 | Monolithic 3D Inc. | Method for producing a 3D semiconductor device and structure with memory cells and multiple metal layers |
| US11031275B2 (en) | 2010-11-18 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure with memory |
| US8598621B2 (en) | 2011-02-11 | 2013-12-03 | Micron Technology, Inc. | Memory cells, memory arrays, methods of forming memory cells, and methods of forming a shared doped semiconductor region of a vertically oriented thyristor and a vertically oriented access transistor |
| US8952418B2 (en) | 2011-03-01 | 2015-02-10 | Micron Technology, Inc. | Gated bipolar junction transistors |
| US8975670B2 (en) | 2011-03-06 | 2015-03-10 | Monolithic 3D Inc. | Semiconductor device and structure for heat removal |
| US8519431B2 (en) | 2011-03-08 | 2013-08-27 | Micron Technology, Inc. | Thyristors |
| US10388568B2 (en) | 2011-06-28 | 2019-08-20 | Monolithic 3D Inc. | 3D semiconductor device and system |
| US8772848B2 (en) | 2011-07-26 | 2014-07-08 | Micron Technology, Inc. | Circuit structures, memory circuitry, and methods |
| US8687399B2 (en) | 2011-10-02 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9029173B2 (en) | 2011-10-18 | 2015-05-12 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| KR101357045B1 (ko) * | 2011-11-01 | 2014-02-05 | 한국과학기술연구원 | 그라핀이 결합된 산화물 반도체-그라핀 핵-껍질 양자점과 이를 이용한 튜너블 발광소자 및 그 제조 방법 |
| US9559160B2 (en) * | 2011-12-23 | 2017-01-31 | Intel Corporation | Common-substrate semiconductor devices having nanowires or semiconductor bodies with differing material orientation or composition |
| US9000557B2 (en) | 2012-03-17 | 2015-04-07 | Zvi Or-Bach | Semiconductor device and structure |
| US8557632B1 (en) | 2012-04-09 | 2013-10-15 | Monolithic 3D Inc. | Method for fabrication of a semiconductor device and structure |
| US11881443B2 (en) | 2012-04-09 | 2024-01-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11476181B1 (en) | 2012-04-09 | 2022-10-18 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11594473B2 (en) | 2012-04-09 | 2023-02-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11164811B2 (en) | 2012-04-09 | 2021-11-02 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers and oxide-to-oxide bonding |
| US11088050B2 (en) | 2012-04-09 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device with isolation layers |
| US11410912B2 (en) | 2012-04-09 | 2022-08-09 | Monolithic 3D Inc. | 3D semiconductor device with vias and isolation layers |
| US11735501B1 (en) | 2012-04-09 | 2023-08-22 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US10600888B2 (en) | 2012-04-09 | 2020-03-24 | Monolithic 3D Inc. | 3D semiconductor device |
| US11616004B1 (en) | 2012-04-09 | 2023-03-28 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US11694944B1 (en) | 2012-04-09 | 2023-07-04 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and a connective path |
| US8686428B1 (en) | 2012-11-16 | 2014-04-01 | Monolithic 3D Inc. | Semiconductor device and structure |
| US8574929B1 (en) | 2012-11-16 | 2013-11-05 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| FR2999800B1 (fr) | 2012-12-13 | 2017-10-13 | St Microelectronics Sa | Procede de fabrication d'une plaquette semiconductrice hybride soi/massif |
| US11063024B1 (en) | 2012-12-22 | 2021-07-13 | Monlithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11018116B2 (en) | 2012-12-22 | 2021-05-25 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11961827B1 (en) | 2012-12-22 | 2024-04-16 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11916045B2 (en) | 2012-12-22 | 2024-02-27 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11309292B2 (en) | 2012-12-22 | 2022-04-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US8674470B1 (en) | 2012-12-22 | 2014-03-18 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11967583B2 (en) | 2012-12-22 | 2024-04-23 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11217565B2 (en) | 2012-12-22 | 2022-01-04 | Monolithic 3D Inc. | Method to form a 3D semiconductor device and structure |
| US11784169B2 (en) | 2012-12-22 | 2023-10-10 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US11004694B1 (en) | 2012-12-29 | 2021-05-11 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10600657B2 (en) | 2012-12-29 | 2020-03-24 | Monolithic 3D Inc | 3D semiconductor device and structure |
| US9385058B1 (en) | 2012-12-29 | 2016-07-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11430668B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US10115663B2 (en) | 2012-12-29 | 2018-10-30 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11087995B1 (en) | 2012-12-29 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9871034B1 (en) | 2012-12-29 | 2018-01-16 | Monolithic 3D Inc. | Semiconductor device and structure |
| US10903089B1 (en) | 2012-12-29 | 2021-01-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10651054B2 (en) | 2012-12-29 | 2020-05-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11177140B2 (en) | 2012-12-29 | 2021-11-16 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10892169B2 (en) | 2012-12-29 | 2021-01-12 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11430667B2 (en) | 2012-12-29 | 2022-08-30 | Monolithic 3D Inc. | 3D semiconductor device and structure with bonding |
| US8902663B1 (en) | 2013-03-11 | 2014-12-02 | Monolithic 3D Inc. | Method of maintaining a memory state |
| US11935949B1 (en) | 2013-03-11 | 2024-03-19 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US10325651B2 (en) | 2013-03-11 | 2019-06-18 | Monolithic 3D Inc. | 3D semiconductor device with stacked memory |
| US11869965B2 (en) | 2013-03-11 | 2024-01-09 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers and memory cells |
| US10840239B2 (en) | 2014-08-26 | 2020-11-17 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11398569B2 (en) | 2013-03-12 | 2022-07-26 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US8994404B1 (en) | 2013-03-12 | 2015-03-31 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11088130B2 (en) | 2014-01-28 | 2021-08-10 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11923374B2 (en) | 2013-03-12 | 2024-03-05 | Monolithic 3D Inc. | 3D semiconductor device and structure with metal layers |
| US8951870B2 (en) * | 2013-03-14 | 2015-02-10 | International Business Machines Corporation | Forming strained and relaxed silicon and silicon germanium fins on the same wafer |
| US10224279B2 (en) | 2013-03-15 | 2019-03-05 | Monolithic 3D Inc. | Semiconductor device and structure |
| US9117749B1 (en) | 2013-03-15 | 2015-08-25 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11270055B1 (en) | 2013-04-15 | 2022-03-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11487928B2 (en) | 2013-04-15 | 2022-11-01 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US9021414B1 (en) | 2013-04-15 | 2015-04-28 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11574109B1 (en) | 2013-04-15 | 2023-02-07 | Monolithic 3D Inc | Automation methods for 3D integrated circuits and devices |
| US11720736B2 (en) | 2013-04-15 | 2023-08-08 | Monolithic 3D Inc. | Automation methods for 3D integrated circuits and devices |
| US11030371B2 (en) | 2013-04-15 | 2021-06-08 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US11341309B1 (en) | 2013-04-15 | 2022-05-24 | Monolithic 3D Inc. | Automation for monolithic 3D devices |
| US8975168B2 (en) * | 2013-05-28 | 2015-03-10 | Stmicroelectronics, Inc. | Method for the formation of fin structures for FinFET devices |
| US11107808B1 (en) | 2014-01-28 | 2021-08-31 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10297586B2 (en) | 2015-03-09 | 2019-05-21 | Monolithic 3D Inc. | Methods for processing a 3D semiconductor device |
| US11031394B1 (en) | 2014-01-28 | 2021-06-08 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9490161B2 (en) * | 2014-04-29 | 2016-11-08 | International Business Machines Corporation | Channel SiGe devices with multiple threshold voltages on hybrid oriented substrates, and methods of manufacturing same |
| US10381328B2 (en) | 2015-04-19 | 2019-08-13 | Monolithic 3D Inc. | Semiconductor device and structure |
| US11011507B1 (en) | 2015-04-19 | 2021-05-18 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10825779B2 (en) | 2015-04-19 | 2020-11-03 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11056468B1 (en) | 2015-04-19 | 2021-07-06 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US9728640B2 (en) * | 2015-08-11 | 2017-08-08 | International Business Machines Corporation | Hybrid substrate engineering in CMOS finFET integration for mobility improvement |
| US11956952B2 (en) | 2015-08-23 | 2024-04-09 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| DE112016004265T5 (de) | 2015-09-21 | 2018-06-07 | Monolithic 3D Inc. | 3d halbleitervorrichtung und -struktur |
| US11978731B2 (en) | 2015-09-21 | 2024-05-07 | Monolithic 3D Inc. | Method to produce a multi-level semiconductor memory device and structure |
| US10522225B1 (en) | 2015-10-02 | 2019-12-31 | Monolithic 3D Inc. | Semiconductor device with non-volatile memory |
| US11296115B1 (en) | 2015-10-24 | 2022-04-05 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US10418369B2 (en) | 2015-10-24 | 2019-09-17 | Monolithic 3D Inc. | Multi-level semiconductor memory device and structure |
| US11991884B1 (en) | 2015-10-24 | 2024-05-21 | Monolithic 3D Inc. | 3D semiconductor device and structure with logic and memory |
| US10847540B2 (en) | 2015-10-24 | 2020-11-24 | Monolithic 3D Inc. | 3D semiconductor memory device and structure |
| US11114464B2 (en) | 2015-10-24 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor device and structure |
| US11114427B2 (en) | 2015-11-07 | 2021-09-07 | Monolithic 3D Inc. | 3D semiconductor processor and memory device and structure |
| US11937422B2 (en) | 2015-11-07 | 2024-03-19 | Monolithic 3D Inc. | Semiconductor memory device and structure |
| US11711928B2 (en) | 2016-10-10 | 2023-07-25 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11251149B2 (en) | 2016-10-10 | 2022-02-15 | Monolithic 3D Inc. | 3D memory device and structure |
| US11329059B1 (en) | 2016-10-10 | 2022-05-10 | Monolithic 3D Inc. | 3D memory devices and structures with thinned single crystal substrates |
| US11869591B2 (en) | 2016-10-10 | 2024-01-09 | Monolithic 3D Inc. | 3D memory devices and structures with control circuits |
| US11930648B1 (en) | 2016-10-10 | 2024-03-12 | Monolithic 3D Inc. | 3D memory devices and structures with metal layers |
| US11812620B2 (en) | 2016-10-10 | 2023-11-07 | Monolithic 3D Inc. | 3D DRAM memory devices and structures with control circuits |
| US11158652B1 (en) | 2019-04-08 | 2021-10-26 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11018156B2 (en) | 2019-04-08 | 2021-05-25 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11296106B2 (en) | 2019-04-08 | 2022-04-05 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
| US11763864B2 (en) | 2019-04-08 | 2023-09-19 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures with bit-line pillars |
| US10892016B1 (en) | 2019-04-08 | 2021-01-12 | Monolithic 3D Inc. | 3D memory semiconductor devices and structures |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04372166A (ja) * | 1991-06-21 | 1992-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH1093093A (ja) * | 1996-09-18 | 1998-04-10 | Toshiba Corp | 半導体装置およびその製造方法 |
| WO2002043151A1 (en) * | 2000-11-22 | 2002-05-30 | Hitachi, Ltd | Semiconductor device and method for fabricating the same |
| JP2003045996A (ja) * | 2001-07-26 | 2003-02-14 | Toshiba Corp | 半導体装置 |
| JP2003086708A (ja) * | 2000-12-08 | 2003-03-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04272166A (ja) | 1991-02-27 | 1992-09-28 | Kawasaki Steel Corp | 超低鉄損一方向性けい素鋼板の製造方法 |
| US5894152A (en) * | 1997-06-18 | 1999-04-13 | International Business Machines Corporation | SOI/bulk hybrid substrate and method of forming the same |
| JPH11224935A (ja) * | 1997-12-02 | 1999-08-17 | Mitsubishi Electric Corp | 半導体集積回路の基板及び半導体集積回路の製造方法 |
| JP4322453B2 (ja) * | 2001-09-27 | 2009-09-02 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US7074623B2 (en) * | 2002-06-07 | 2006-07-11 | Amberwave Systems Corporation | Methods of forming strained-semiconductor-on-insulator finFET device structures |
| US6657223B1 (en) * | 2002-10-29 | 2003-12-02 | Advanced Micro Devices, Inc. | Strained silicon MOSFET having silicon source/drain regions and method for its fabrication |
| US6900502B2 (en) * | 2003-04-03 | 2005-05-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Strained channel on insulator device |
| US6902962B2 (en) * | 2003-04-04 | 2005-06-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicon-on-insulator chip with multiple crystal orientations |
| JP4050663B2 (ja) * | 2003-06-23 | 2008-02-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP2005072084A (ja) * | 2003-08-28 | 2005-03-17 | Toshiba Corp | 半導体装置及びその製造方法 |
-
2004
- 2004-03-12 US US10/708,586 patent/US6995456B2/en not_active Expired - Fee Related
-
2005
- 2005-03-08 TW TW094106872A patent/TWI343649B/zh not_active IP Right Cessation
- 2005-03-10 JP JP2005066896A patent/JP2005260240A/ja active Pending
- 2005-03-14 CN CNB2005100550163A patent/CN100367503C/zh not_active Expired - Fee Related
- 2005-11-03 US US11/266,578 patent/US7498216B2/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04372166A (ja) * | 1991-06-21 | 1992-12-25 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH1093093A (ja) * | 1996-09-18 | 1998-04-10 | Toshiba Corp | 半導体装置およびその製造方法 |
| WO2002043151A1 (en) * | 2000-11-22 | 2002-05-30 | Hitachi, Ltd | Semiconductor device and method for fabricating the same |
| JP2003086708A (ja) * | 2000-12-08 | 2003-03-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2003045996A (ja) * | 2001-07-26 | 2003-02-14 | Toshiba Corp | 半導体装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007123892A (ja) * | 2005-10-26 | 2007-05-17 | Internatl Business Mach Corp <Ibm> | 半導体構造およびその製作方法（複数の結晶方位を有する半導体基板） |
| JP2009514247A (ja) * | 2005-10-31 | 2009-04-02 | フリースケール セミコンダクター インコーポレイテッド | 半導体構造物の製造方法 |
| JP2007165665A (ja) * | 2005-12-15 | 2007-06-28 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US7595232B2 (en) | 2006-09-07 | 2009-09-29 | International Business Machines Corporation | CMOS devices incorporating hybrid orientation technology (HOT) with embedded connectors |
| US8237247B2 (en) | 2006-09-07 | 2012-08-07 | International Business Machines Corporation | CMOS devices incorporating hybrid orientation technology (HOT) with embedded connectors |
| US8513779B2 (en) | 2006-09-07 | 2013-08-20 | International Business Machines Corporation | CMOS devices incorporating hybrid orientation technology (HOT) with embedded connectors |
| JP2009200471A (ja) * | 2007-12-19 | 2009-09-03 | Interuniv Micro Electronica Centrum Vzw | 改良されたキャリア移動度を有するマルチゲート半導体デバイスの製造方法 |
| JP2012516555A (ja) * | 2009-01-30 | 2012-07-19 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | スレッショルド調節半導体合金を堆積させるのに先立ちパターニング不均一性を低減することによる前記半導体合金の厚みばらつきの低減 |
| JP2016529708A (ja) * | 2013-08-01 | 2016-09-23 | クアルコム，インコーポレイテッド | 異なる材料から基板上にフィンを形成する方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050199984A1 (en) | 2005-09-15 |
| US20060065954A1 (en) | 2006-03-30 |
| CN100367503C (zh) | 2008-02-06 |
| CN1667828A (zh) | 2005-09-14 |
| US7498216B2 (en) | 2009-03-03 |
| US6995456B2 (en) | 2006-02-07 |
| TWI343649B (en) | 2011-06-11 |
| TW200601561A (en) | 2006-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4243671B2 (ja) | 集積回路構造及び形成方法 | |
| JP2005260240A (ja) | ハイブリッド結晶方位基板上の集積回路構造及び形成方法（高性能ｃｍｏｓｓｏｉデバイス） | |
| JP4931211B2 (ja) | ハイブリッド結晶配向基板上の高性能ｃｍｏｓｓｏｉデバイス | |
| US7915100B2 (en) | Hybrid orientation CMOS with partial insulation process | |
| US9355887B2 (en) | Dual trench isolation for CMOS with hybrid orientations | |
| US7138683B2 (en) | Self-aligned SOI with different crystal orientation using WAFER bonding and SIMOX processes | |
| US7833854B2 (en) | Structure and method of fabricating a hybrid substrate for high-performance hybrid-orientation silicon-on-insulator CMOS devices | |
| US7691482B2 (en) | Structure for planar SOI substrate with multiple orientations | |
| US20050082531A1 (en) | Double silicon-on-insulator (SOI) metal oxide semiconductor field effect transistor (MOSFET) structures | |
| JP2008536335A (ja) | 適応ウェル・バイアシング、並びにパワー及び性能強化のためのハイブリッド結晶配向ｃｍｏｓ構造体 | |
| US7393738B1 (en) | Subground rule STI fill for hot structure | |
| JP4328708B2 (ja) | Ｃｍｏｓデバイスの製造方法及びｃｍｏｓデバイスを備える構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070919 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080711 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |